JP2006245620A - 挿入実装型の半導体装置を製造する方法 - Google Patents
挿入実装型の半導体装置を製造する方法 Download PDFInfo
- Publication number
- JP2006245620A JP2006245620A JP2006167727A JP2006167727A JP2006245620A JP 2006245620 A JP2006245620 A JP 2006245620A JP 2006167727 A JP2006167727 A JP 2006167727A JP 2006167727 A JP2006167727 A JP 2006167727A JP 2006245620 A JP2006245620 A JP 2006245620A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- plastic package
- leads
- lead portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】幅の広い第1リード部21と、幅の狭い第2リード部22と、外部基板に挿入される第3リード部23と、半導体装置と外部基板との間隙を一定に保つ間隙規制部9とが設けられている半導体装置を製造する方法においては、第1リード部21に対応する広幅部と、第3リード部23に対応する狭幅部と、広幅部と狭幅部とを連結するとともに狭幅部側の部位に2つの切欠部31が形成されたタイバ部11とを有するリードフレームを直線状に切断することによりリードを形成するようにしている。また、両切欠部31を、リード幅方向に関して、狭幅部の範囲の両側に位置させるとともに、広幅部の両側辺の延長線上に位置させ、かつ間隙規制手段9を予め備えさせるようにしている。
【選択図】図7
Description
また、リードは、第1リード部に対応する広幅部と、第3リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに2つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断(タイバカット)することにより形成されたものであってもよい。この場合、両穴部は、リード幅方向に関して、狭幅部の範囲内には存在しないように該範囲の両側に位置するとともに、広幅部の両側辺の延長線上に位置するように形成される。
また、本発明の第1〜第3の態様にかかる半導体装置においては、リードに、Sn(錫)を基材とし、Pb(鉛)を含まないはんだがコーティングされているのが好ましい。
実施の形態1.
以下、本発明の実施の形態1を説明する。実施の形態1にかかる半導体装置は、静電対応パッケージ型の大型DIPである。
図1(a)〜(d)は、それぞれ、実施の形態1にかかる半導体装置の平面図、正面図、後面図及び側面図である。図2(a)は、この半導体装置の側面断面図であり、図2(b)はこの半導体装置の1つの端部リードを拡大して示した斜視図である。また、図3は、この半導体装置を基板に実装した状態を示す正面図である。なお、図1〜図3に示す半導体装置は、いわゆる挿入実装型の半導体装置である。
この半導体装置1の製造プロセスにおいては、まず、銅製のリードフレーム5に、電力用半導体素子2と制御用半導体素子3とをダイボンディングにより取り付ける(搭載する)。次に、電力用半導体素子2とリードフレーム5とを、Alからなる金属細線6を用いてワイヤボンディングにより電気的に接続する一方、制御用半導体素子3とリードフレーム5とを、Auからなる金属細線7を用いてワイヤボンディングにより電気的に接続する。そして、両半導体素子2、3と両金属細線6、7とを保護するために、トランスファーモールド技術を用いて、プラスチックパッケージ10を形成する。その際、プラスチックパッケージ10内にヒートシンク8を組み込む。
図4は、リードフレーム5を示している。なお、図4中の破線は、プラスチックパッケージ10の外形を示している。また、図5は、図4中にRで示された、タイバ11を含む部分(以下、「タイバ部」という。)を拡大して示している。
図6は、図5に示すタイバ近傍部に、これを切断すべき線、すなわちタイバカットライン(破線)を追加したものである。すなわち、タイバカット工程では、タイバ近傍部をこのタイバカットラインに沿って切断する。図6から明らかなとおり、タイバ11と広幅部41と狭幅部43とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、間隙規制部9と第1〜第3リード部21〜23とを備えた端部リード4a〜4dを形成することができる。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。
以下、図8〜図10を参照しつつ、本発明の実施の形態2を説明する。ただし、実施の形態2にかかる半導体装置は図1〜図7に示す実施の形態1にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態1と異なる点を説明する。なお、図8〜図10中において、図1〜図7に示す実施の形態1の部材と共通な部材には、同一の参照番号が付されている。なお、ここでは、間隙規制部9の形状が長方形状の場合について例示したが、形状はこれに限定されるものではなく、正方形、台形、三角形等の形状であっても、間隙を規制できる形状であればよい。
図8(a)、(b)に示すように、実施の形態2にかかる半導体装置1では、各端部リード4a〜4dに設けられた間隙規制部9が、リード幅方向にみて両方向に突起している。すなわち、第2リード部22と間隙規制部9と第3リード部23とは十字形をなしている。その他の点については、実施の形態1にかかる半導体装置1と同様である。つまり、実施の形態2にかかる半導体装置1は、実施の形態1にかかる半導体装置とは、端部リード4a〜4dの形状が異なるだけである。
図9は、図5に示すタイバ近傍部にタイバカットライン(破線)を追加したものである。すなわち、タイバカット工程では、タイバ近傍部をタイバカットラインに沿って切断する。図9から明らかなとおり、タイバ11と広幅部41と狭幅部43とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、図8(b)に示すような間隙規制部9と第1〜第3リード部21〜23とを備えた端部リード4a〜4dを形成することができる。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。
以下、図11〜図13を参照しつつ、本発明の実施の形態3を説明する。ただし、実施の形態3にかかる半導体装置は図1〜図7に示す実施の形態1にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態1と異なる点を説明する。なお、図11〜図13中において、図1〜図7に示す実施の形態1の部材と共通な部材には、同一の参照番号が付されている。
実施の形態3にかかるタイバカット工程では、タイバ近傍部を、図12(a)に示すタイバカットライン(破線)に沿って切断する。なお、このタイバ近傍部は、図5に示すタイバ近傍部に比べて、狭幅部43の位置が、タイバ11の伸びる方向にずれている。
以下、図14〜図16を参照しつつ、本発明の実施の形態4を説明する。ただし、実施の形態4にかかる半導体装置は図1〜図7に示す実施の形態1にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態1と異なる点を説明する。なお、図14〜図16中において、図1〜図7に示す実施の形態1の部材と共通な部材には、同一の参照番号が付されている。
実施の形態4にかかるタイバカット工程では、図5に示すタイバ近傍部を、図15に示すタイバカットライン(破線)に沿って切断する。図15から明らかなとおり、タイバ11と広幅部41と狭幅部43とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、図14(b)に示すような間隙規制部9と第1〜第3リード部21〜23とを備えた端部リード4a〜4dを形成することができる。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。
以下、図17〜図18を参照しつつ、本発明の実施の形態5を説明する。ただし、実施の形態5にかかる半導体装置は図1〜図7に示す実施の形態1にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態1と異なる点を説明する。なお、図17〜図18中において、図1〜図7に示す実施の形態1の部材と共通な部材には、同一の参照番号が付されている。
以下、図19〜図20を参照しつつ、本発明の実施の形態6を説明する。ただし、実施の形態6にかかる半導体装置は図1〜図7に示す実施の形態1にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態1と異なる点を説明する。なお、図19〜図20中において、図1〜図7に示す実施の形態1の部材と共通な部材には、同一の参照番号が付されている。
以下、本発明の実施の形態7を説明する。
本願発明者らは、本発明の有用性を実証するため、第2リード部22の断面積を、第1リード部21の断面積よりも小さくすることにより、はんだ付け性が改善されるかどうかを調べる実験を行った。この実験では、プラスチックパッケージ10への放熱を妨げるために断面積を低減させた第2リード部22の断面積と、溶融はんだから直接熱量を受ける第3リ−ド部23の断面積との比、すなわち、(第2リード部断面積)/(第3リード部断面積)で定義される「リード部断面積比」が重要なことから、このリード部断面積比を実験パラメータとした。
なお、Pb―Sn共晶はんだを用いた実験でも、改善効果の程度はやや小さくなるものの、同様の効果が得られることが確認された。
以下、図22を参照しつつ、本発明の実施の形態8にかかる半導体アセンブリモジュールを説明する。この実施の形態8にかかる半導体アセンブリモジュール80は、半導体装置1を、種々の電子部品とともにプリント基板である外部基板25に組み付けたものである。
Claims (4)
- プラスチックパッケージと、
プラスチックパッケージから外部に突出する複数のリードと、
プラスチックパッケージによって保護された単数又は複数の半導体素子と、
プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、
リードが、プラスチックパッケージ側に位置する第1リード部と、第1リード部よりリード先端側に位置する第2リード部と、第2リード部よりリード先端側に位置しリード挿入部に挿入される第3リード部とを有し、
第2リード部の断面積が、第1リード部の断面積よりも小さく設定され、
少なくとも一部のリードが、第2リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、
かつ、間隙規制手段が、リード幅方向に関して一方向に局部的に突起する形状に形成され、
リードを外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置を製造する方法であって、
第1リード部に対応する広幅部と、第3リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに狭幅部側の部位に2つの切欠部が形成されたタイバ部とを有するリードフレームを直線状に切断することによりリードを形成するようになっていて、
上記両切欠部を、リード幅方向に関して、狭幅部の範囲の両側に位置させるとともに、広幅部の両側辺の延長線上に位置させ、かつ間隙規制手段を予め備えさせることを特徴とする半導体装置を製造する方法。 - プラスチックパッケージと、
プラスチックパッケージから外部に突出する複数のリードと、
プラスチックパッケージによって保護された単数又は複数の半導体素子と、
プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、
リードが、プラスチックパッケージ側に位置する第1リード部と、第1リード部よりリード先端側に位置する第2リード部と、第2リード部よりリード先端側に位置しリード挿入部に挿入される第3リード部とを有し、
第2リード部の断面積が、第1リード部の断面積よりも小さく設定され、
少なくとも一部のリードが、第2リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、
かつ、間隙規制手段が、リード幅方向に関して両方向に局部的に突起する形状に形成され、
リードを外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置を製造する方法であって、
第1リード部に対応する広幅部と、第3リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに2つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することによりリードを形成するようになっていて、
上記両穴部を、リード幅方向に関して、狭幅部の範囲内には存在しないように該範囲の両側に位置させるとともに、広幅部の両側辺の延長線上に位置させることを特徴とする半導体装置を製造する方法。 - プラスチックパッケージと、
プラスチックパッケージから外部に突出する複数のリードと、
プラスチックパッケージによって保護された単数又は複数の半導体素子と、
プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、
リードを、外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置であって、
リードが、プラスチックパッケージ側に位置する第1リード部と、第1リード部よりリード先端側に位置する第2リード部と、第2リード部よりリード先端側に位置しリード挿入部に挿入される第3リード部とを有し、
第2リード部の断面積が、第1リード部の断面積よりも小さく設定され、
少なくとも一部のリードが、第2リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、
間隙規制手段が、リードに2個所以上の屈曲個所を設けることにより形成され、
第3リード部が、リード幅方向に関して、第1リード部が形成されている範囲内に形成され、
かつ、リード幅方向の一方側で、第1リード部の側辺と第3リード部の側辺とが同一直線上に位置している半導体装置を製造する方法であって、
第1リード部に対応する広幅部と、第3リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに1つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することによりリードを形成するようになっていて、
上記穴部を、リード幅方向に関して、狭幅部の範囲を含むように位置させるとともに、広幅部の一方の側辺の延長線上に位置させかつ他方の側辺の延長線上に位置させないことを特徴とする半導体装置を製造する方法。 - プラスチックパッケージと、
プラスチックパッケージから外部に突出する複数のリードと、
プラスチックパッケージによって保護された単数又は複数の半導体素子と、
プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、
リードを、外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置であって、
リードが、プラスチックパッケージ側に位置する第1リード部と、第1リード部よりリード先端側に位置する第2リード部と、第2リード部よりリード先端側に位置しリード挿入部に挿入される第3リード部とを有し、
第2リード部の断面積が、第1リード部の断面積よりも小さく設定され、
少なくとも一部のリードが、第2リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、
間隙規制用リードにおいては、第2リード部と間隙規制手段とが、第1リード部よりもリード先端側でリードに穴部を設けることにより形成されている半導体装置を製造する方法であって、
第1リード部に対応する広幅部と、第3リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに1つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することによりリードを形成するようになっていて、
上記穴部を、リード幅方向に関して、狭幅部の範囲を含むように位置させるとともに、広幅部の両側辺の延長線上に位置させないことを特徴とする半導体装置を製造する方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006167727A JP4350727B2 (ja) | 2006-06-16 | 2006-06-16 | 挿入実装型の半導体装置を製造する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006167727A JP4350727B2 (ja) | 2006-06-16 | 2006-06-16 | 挿入実装型の半導体装置を製造する方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002218681A Division JP2004063688A (ja) | 2002-07-26 | 2002-07-26 | 半導体装置及び半導体アセンブリモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245620A true JP2006245620A (ja) | 2006-09-14 |
JP4350727B2 JP4350727B2 (ja) | 2009-10-21 |
Family
ID=37051612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006167727A Expired - Lifetime JP4350727B2 (ja) | 2006-06-16 | 2006-06-16 | 挿入実装型の半導体装置を製造する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4350727B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54103158U (ja) * | 1977-12-28 | 1979-07-20 | ||
JPS58182438U (ja) * | 1982-05-31 | 1983-12-05 | 富士通株式会社 | 半導体装置 |
JPS62200749A (ja) * | 1986-02-28 | 1987-09-04 | Nec Kyushu Ltd | リ−ドフレ−ム |
JP2004063688A (ja) * | 2002-07-26 | 2004-02-26 | Mitsubishi Electric Corp | 半導体装置及び半導体アセンブリモジュール |
-
2006
- 2006-06-16 JP JP2006167727A patent/JP4350727B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54103158U (ja) * | 1977-12-28 | 1979-07-20 | ||
JPS58182438U (ja) * | 1982-05-31 | 1983-12-05 | 富士通株式会社 | 半導体装置 |
JPS62200749A (ja) * | 1986-02-28 | 1987-09-04 | Nec Kyushu Ltd | リ−ドフレ−ム |
JP2004063688A (ja) * | 2002-07-26 | 2004-02-26 | Mitsubishi Electric Corp | 半導体装置及び半導体アセンブリモジュール |
Also Published As
Publication number | Publication date |
---|---|
JP4350727B2 (ja) | 2009-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100576300B1 (ko) | 반도체장치 | |
KR101549097B1 (ko) | 단자판 부착 전자 부품 | |
JP3976020B2 (ja) | 表面実装用電子部品の表面実装構造 | |
US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
KR20070027425A (ko) | 면실장형 전자부품 및 그 제조방법 | |
US8701971B2 (en) | Printed board and bus bar assembly | |
KR101442437B1 (ko) | 회로 기판에 실장되는 부품의 고정금구 | |
CN108780786B (zh) | 电子装置 | |
JP2002009217A (ja) | 樹脂封止型半導体装置 | |
JP4350727B2 (ja) | 挿入実装型の半導体装置を製造する方法 | |
JP2002026195A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP5219987B2 (ja) | 基板実装端子台とプリント配線板の組立体 | |
JP2009188005A (ja) | 表面実装型半導体装置 | |
JP5811884B2 (ja) | 基板用端子金具 | |
JP5366507B2 (ja) | 電力用半導体装置および電力用半導体装置の実装方法 | |
JP4816796B2 (ja) | 回路基板および電子部品のプリント基板への実装方法 | |
WO2017221419A1 (ja) | 回路基板およびその製造方法ならびに電子装置 | |
JP2007207924A (ja) | 表面実装型電子部品 | |
JP2570581B2 (ja) | 垂直型表面実装半導体パッケージ | |
JP2005353731A (ja) | チップ部品実装体及び半導体装置 | |
JP2021072357A (ja) | 金属端子及び接続構造 | |
JPH05259357A (ja) | フラットパッケージ半導体装置用リードフレーム | |
JP2017188554A (ja) | 回路基板、回路基板装置及びその製造方法 | |
JP2007207923A (ja) | 表面実装型電子部品 | |
JP2017118078A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4350727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |