CN107408553A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107408553A
CN107408553A CN201680003084.1A CN201680003084A CN107408553A CN 107408553 A CN107408553 A CN 107408553A CN 201680003084 A CN201680003084 A CN 201680003084A CN 107408553 A CN107408553 A CN 107408553A
Authority
CN
China
Prior art keywords
terminal
semiconductor device
conductor portion
electronic component
noumenon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680003084.1A
Other languages
English (en)
Other versions
CN107408553B (zh
Inventor
神山悦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN107408553A publication Critical patent/CN107408553A/zh
Application granted granted Critical
Publication of CN107408553B publication Critical patent/CN107408553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半导体装置具有：多个第一导体部10、多个第二导体部20、以及覆盖所述第一导体部10以及所述第二导体部20的上方面的封装部50。其中，所述第一导体部10与所述第二导体部20连接。再将所述第一导体部10的第一端子11作为电源端子利用的情况下则所述第二导体部20的第二端子21成为输出端子，在将所述第二端子21作为电源端子利用的情况下则所述第一端子11成为输出端子，从而能够选择所述第一端子11以及所述第二端子21的利用形态。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，在被用于汽车等的交通工具中的逆变器电路和继电器电路中所使用的半导体装置已被普遍认知。在专利第5067679号中，公开了一种具有电源端子、输出端子、以及接地端子的半导体装置。
正如专利第5067679号中所公开般的，在以往已存在的半导体装置中，预先规定的端子作为电源端子发挥功能，别的端子则作为输出端子发挥功能。因此，由于是预先规定的端子作为电源端子发挥功能，而别的端子则作为输出端子发挥功能，因此就无法对此适宜地来进行变更。
本发明鉴于以上观点，以提供一种能够适宜地选择作为电源端子发挥功能的端子，与作为输出端子发挥功能的端子的半导体装置为目的。
发明内容
本发明所涉及的半导体装置，其特征在于，包括：
多个第一导体部，具有：第一端子、与所述第一端子成为一体的第一本体部、以及被设置在所述第一本体部上的第一电子元件；
多个第二导体部，具有：第二端子、与所述第二端子成为一体的第二本体部、以及被设置在所述第二本体部上的第二电子元件；以及
封装部，覆盖所述第一导体部以及所述第二导体部的上方面，
其中，所述第一导体部与所述第二导体部相连接，
通过改变所述第一导体部与所述第二导体部的连接形态，从而能够选择所述第一端子以及所述第二端子的利用形态，使将所述第一端子作为电源端子利用时所述第二端子成为输出端子，将所述第二端子作为电源端子利用时所述第一端子成为输出端子。
在本发明所涉及的半导体装置中，可以是：所述第一导体部以及所述第二导体部的背面从所述封装部中露出。
在本发明所涉及的半导体装置中，可以是：所述第一本体部以及所述第二本体部从背面一侧看时呈略L字形。
在本发明所涉及的半导体装置中，可以是：从背面一侧看时多个所述第一本体部各自呈相同形状，并且从背面一侧看时多个所述第二本体部各自呈相同形状。
在本发明所涉及的半导体装置中，可以是：从背面一侧看时，所述第一本体部从所述封装部中露出的部分的面积，与所述第二本体部从所述封装部中露出的部分的面积略相同。
在本发明所涉及的半导体装置中，可以是：所述第一电子元件与所述第二本体部通过连接件连接，或是，所述第二电子元件与所述第一本体部通过连接件连接。
在本发明所涉及的半导体装置中，可以是：多个所述连接件为同一长度。
在本发明所涉及的半导体装置中，可以是：进一步包括：第三导体部，具有：第三端子、以及与所述第三端子成为一体的第三本体部，
所述第三导体部与所述第一电子元件或所述第二电子元件直接连接。
在本发明所涉及的半导体装置中，可以是：所述第三端子为接地端子。
在本发明所涉及的半导体装置中，可以是：所述第一端子以及所述第二端子朝表面一侧弯曲，
所述第一本体部、所述第二本体部、所述第一端子未弯曲的部分以及所述第二端子未弯曲的部分在背面一侧处在同一平面上。
在本发明所涉及的半导体装置中，可以是：从表面一侧看时多个所述第一电子元件以及多个所述第二电子元件被均等地排列。
发明效果
根据本发明，能够通过改变第一导体部与第二导体部的连接形态，来选择第一端子以及第二端子的利用形态，从而使将第一端子作为电源端子利用时第二端子成为输出端子，将第二端子作为电源端子利用时第一端子成为输出端子。因此，就能够适宜地选择作为电源端子发挥功能的端子，与作为输出端子发挥功能的端子。
简单附图说明
图1是从表面一侧看本发明的实施方式所涉及的半导体装置时的斜视图。
图2是从背面一侧看本发明的实施方式所涉及的半导体装置时的斜视图。
图3是展示本发明的实施方式的第一形态所涉及的半导体装置中连接形态的上方平面图。
图4是展示本发明的实施方式的第二形态所涉及的半导体装置中连接形态的上方平面图。
图5是本发明的实施方式的第一形态所涉及的半导体装置中的电路图。
图6是本发明的实施方式的第二形态所涉及的半导体装置中的电路图。
图7是展示本发明的实施方式所涉及的半导体装置的背面的下方平面图。
图8是展示本发明的实施方式所涉及的半导体装置被载置于框体的凹部的形态的侧方截面图。
图9是展示本发明的实施方式的第一形态的变形例(使用了连接件的形态)所涉及的半导体装置中连接形态的上方平面。
图10是展示本发明的实施方式的第二形态的变形例(使用了连接件的形态)所涉及的半导体装置中连接形态的上方平面。
具体实施方式
《构成》
如图1以及图2所示，本实施方式的半导体装置具有：多个第一导体部10、多个第二导体部20、以及覆盖第一导体部10以及第二导体部20的上方面的封装部50。如图3以及图4所示，其中，第一导体部10具有：第一端子11、与第一端子11成为一体的第一本体部12、以及被设置在第一本体部12上的第一电子元件15。第二导体部20具有：第二端子21、与第二端子21成为一体的第二本体部22、以及被设置在第二本体部22上的第二电子元件25。第一本体部12以及第二本体部22例如可以由铜合金等构成，并且可以整体地或部分地实施镀锡或镀镍处理。作为封装部50可以使用环氧树脂等材料。
作为本实施方式的半导体装置，例如可以是功率半导体装置。作为第一电子元件15以及第二电子元件25，例如可以使用MOSFET。本实施方式涉及的半导体装置的电路图例如如图5以及图6所示。在图5以及图6所示的形态中，第一电子元件15以及第二电子元件25为MOSFET，在图5所示的情况中，作为第一电子元件15的MOSFET的漏极位于第一本体部12一侧(图3的纸背面一侧)，源极位于第一本体部12的相反一侧(图3的纸表面一侧)，并且，作为第二电子元件25的MOSFET的漏极位于第二本体部22一侧(图3的纸背面一侧)，源极位于第二本体部22的相反一侧(图3的纸表面一侧)。在图6所示的情况中，作为第一电子元件15的MOSFET的源极位于第一本体部12一侧(图4的纸表面一侧)，漏极位于第一本体部12的相反一侧(图4的纸被面一侧)，并且，作为第二电子元件25的MOSFET的源极位于第二本体部22一侧(图4的纸表面一侧)，漏极位于第二本体部22的相反一侧(图4的纸背面一侧)。
第一导体部10与第二导体部20相连接。第一导体部10与第二导体部20可以如图3以及图4所示通过接线(Wire)61连接，也可以如图9以及图10所示通过连接件62连接。具体来说，如图3所示，第一电子元件15与第二本体部22可以通过接线61连接，也可以如图4所示，第二电子元件25与第一本体部12通过接线61连接。如图9所示，第一电子元件15与第二本体部22可以通过连接件62连接，也可以如图10所示，第二电子元件25与第一本体部12通过连接件62连接。另外，作为连接件62例如可以使用铜夹(Clip)，作为接线61例如可以使用铝接线。通过使用连接件62能够提升流通的电流量。
在将第一端子11作为电源端子利用的情况下，第二端子21则成为输出端子(参照图5)，将第二端子21作为电源端子利用的情况下，第一端子11则成为输出端子(参照图6)，从而能够选择第一端子11以及第二端子21的利用形态。
第一导体部10以及第二导体部20的背面可以从封装部50中露出。此时，第一导体部10以及第二导体部20的背面可以从封装部50中部分露出，也可以是如图2以及图7所示般，完全露出。像这样被露出的第一导体部10以及第二导体部20如图8所示，可以通过散热片90、散热性的接合剂等被载置在框体95上。再有，在本实施方式中，“背面”是指图7中所示的一侧，而“表面”是指与“背面”相反的一侧。
如图7所示，第一本体部12以及第二本体部22从背面一侧看可以是呈略L字形。“呈略L字形”是指：可以存在有图7中沿上下方向的部分(以下也称为“纵棒部分”)与图7中沿左右方向的部分(以下也称为“横棒部分”)，或是角部可以带有圆弧状，并且可以设置有小的突出部。
如图7所示从背面看时，可以是多个第一本体部12各自呈相同形状。同样的，从背面看时，也可以是多个第二本体部22各自呈相同形状。也可以是从背面看时，多个第一本体部12以及多个第二本体部22各自均呈相同形状。
如图7所示从背面一侧看时，也可以是：从封装部50中露出的第一本体部12的面积，与从封装部50中露出的第二本体部22的面积略相同。另外，在此情况下，从背面一侧看时，也可以是：第一端子11以及第一本体部12从封装部50中露出的部分的面积，与第二端子21以及第二本体部22从封装部50中露出的部分的面积略相同。在本实施方式中，“面积”“略相同”代表整体面积的±10％范围内，例如从第一本体部12的背面露出的部分的面积为“A1”，从第二本体部22的背面露出的部分的面积为“A2”，则代表：A2×0.9≤A1≤A2×1.1。再有，在图7所示形态中，从第一本体部12的背面露出的部分的面积A1大于从第二本体部22的背面露出的部分的面积A2。
如图3以及图4所示，本实施方式的半导体装置还可以进一步包括具有第三端子31、以及与第三端子31成为一体的第三本体部32的第三导体部30。第三导体部30如图4以及图10所示，可以与第一电子元件15直接连接，也可以是如图3以及图9所示般，与第二电子元件25直接连接。再有，第三端子31也可为接地端子。
如图3以及图9所示，通过将第一电子元件15与第二本体部22连接，将第二电子元件25与第三端子31连接，就能够将第一端子11作为输入端子使用，将第二端子21作为输出端子使用，将第三端子31作为接地端子使用。(参照图5)。另一方面，如图4以及图10所示，通过将第二电子元件25与第一本体部12连接，并且将第一电子元件15与第三端子31连接，就能够将第二端子21作为输入端子使用，将第一端子11作为输出端子使用，将第三端子31作为接地端子使用(参照图6)。
如图3以及图4所示，本实施方式的半导体装置也可以具有控制端子41、42。在图3以及图4所示的形态中，使用了两个控制端子41、42，并且各个控制端子41、42与第一电子元件15、16相连接。也就是，第一控制端子41通过接线61与第一电子元件15相连接，从而用于控制第一电子元件15。第二控制端子42通过接线61与第二电子元件25相连接，从而用于控制第二电子元件25。
如图1、图2以及图8所示，可以是：第一端子11、第二端子21以及第三端子31各自朝表面一侧(封装部50一侧)弯曲。弯曲时的端子的高度H(参照图8)例如为5～15mm(典型的为10mm左右)，封装部50的厚度D为2～5mm(典型的为3.5mm左右)，各端子的厚度D2为0.3～0.9mm(典型的为0.6mm左右)。半导体装置的长度方向上的长度L1(参照图7)为40～50mm(典型的为44mm左右)，半导体装置的款度方向上的长度(端子的弯曲部之间的长度)L2为15～25mm(典型的为20mm左右)。
在图2以及图7所示的形态中，第一端子11未弯曲的部分、第一本体部12、第二端子21未弯曲的部分、第二本体部22、第三端子31未弯曲的部分、第三本体部32、第一控制端子41未弯曲的部分以及第二控制端子42未弯曲的部分处在同一平面上。因此，如前述般，在将半导体装置载置在散热片90(参照图8)上后，就能够使以上这些部分全都与散热片90相接触。
另外，如图2以及图7所示，在第一本体部12、第二端子21未弯曲的部分、第二本体部22、第三端子31未弯曲的部分、第三本体部32、第一控制端子41未弯曲的部分以及第二控制端子42未弯曲的部分完全露出的情况下，由于能够是这些部分都与散热片90相接触，因此从能够实现更高的散热效果这一点来说是有益的。
如图3至图6所示般，本实施方式的半导体装置可以是三相桥接电路。并且可以是三个输出端子中的任意一个与U相连接，剩下的两个端子中一个与V相连接，另一个与W相连接。
具体来说，在图5中，作为第一电子元件15的MOSFET的漏极与电源线一侧连接，源极则与作为第二电子元件25的MOSFET的漏极连接，该MOSFET的源极接地连接。并且，第一电子元件15与第二电子元件25之间的连接点与电极的U相线圈、V相线圈或是W相线圈连接。
另外，在图6中，作为第二电子元件25的MOSFET的漏极与电源线一侧连接，源极则与作为第一电子元件15的MOSFET的漏极连接，该MOSFET的源极接地连接。并且，第二电子元件25与第一电子元件15之间的连接点与电极的U相线圈、V相线圈或是W相线圈连接。
《作用·效果》
接下来，将对具有上述构成的本实施方式的作用及效果中还未进行说明的作用及效果进行说明。“作用·效果”中说明的所有形态就能够采用上述构成。
根据本实施方式，通过改变第一导体部10与第二导体部20的连接形态，就能够适宜地选择第一端子11以及第二端子21的利用形态，从而使将第一端子11作为电源端子利用时第二端子21成为输出端子，将第二端子21作为电源端子利用时第一端子11成为输出端子。
由于能够像这样来适宜地选择作为电源端子发挥功能的端子与作为输出端子发挥功能的端子，因此包含半导体装置的控制器等的装置整体的组装就会变得容易，并且能够提高生产性。另外，当本实施方式的半导体装置为功率模块时，则与控制模块连接。通过能够适宜地选择作为电源端子发挥功能的端子与作为输出端子发挥功能的端子，就能够提升控制模块的图形定制(Patterning)的自由度。
在采用第一导体部10以及第二导体部20的背面从封装部50中露出的形态的情况下就能够实现高散热效果。特别是，在采用第一导体部10以及第二导体部20的背面从封装部50中完全露出的形态的情况下，由于能够使第一导体部10以及第二导体部20的背面全部例如与散热片90(参照图8)等相接触，因此对于能够实现更高的散热效果这一点来说是有益的。
另外，在采用第一导体部10以及第二导体部20的背面从封装部50中露出的形态的情况下，由于无需设置基板，因此就能够降低制造成本。特别是，在采用第一导体部10以及第二导体部20的背面从封装部50中完全露出的形态的情况下，就能够进一步地降低制造成本。
另一方面，在像这样第一导体部10以及第二导体部20的背面(特别是完全)从封装部50中露出的情况下，为了使其不易从封装部50中脱出，相比多个第一导体部10或是多个第二导体部20，原本应当使第一导体部10或是第二导体部20成为一体则更加有益。但是，在本实施方式中，则有意未将第一导体部10以及第二导体部20各自形成为一体形状，而是呈各自分离的形态。通过这是为这样的分离的形态，就能够如前述般，适宜地选择作为电源端子发挥功能的端子与作为输出端子发挥功能的端子。再有，在本实施方式中，在进行切割前引线框仅由拉杆(tie-bar)连接，第一导体部10、第二导体部20、第三导体部30、第一控制端子41以及第二控制端子42各自基本上为零散的部件。
在三相电路中，当第一导体部10呈一体化形状的构成或是第二导体部20呈一体化形状的构成时，就可能会受到其他相中的高频波等(噪音等)的影响。从这一点来说，像本实施方式般，在采用各个第一导体部10以及各个第二导体部20各自分离的形态的情况下，对于能够不易受其他相中的高频波等(噪音等)的影响这一点来说也是有益的。
特别是如图3以及图4所示，通过将多个电子元件15、25均等地排列就能够进行均衡地散热。另外，像这样通过将多个电子元件15、25均等地排列，就能够迅速地进行电子元件15、25的安装，从而提高生产性。本实施方式中的“均等”是指：多个第一电子元件15之间的距离为相同的值，多个第二电子元件25之间的距离为相同的值，并且在沿半导体装置的长度方向(图3以及图4的左右方向)延伸的中心线的一方侧(图3以及图4的上方侧)配置有多个第一电子元件15，另一方侧(图3以及图4的下方侧)配置有多个第二电子元件25，并且，第一电子元件15与第二电子元件25被配置为巢状。作为一例，具有指的形态为：在半导体装置的长度方向的中心线的上侧(图3以及图4的上方侧)中按左右方向以均等的间隔配置有多个多个(在图3以及图4的形态中为三个)第一电子元件15，在半导体装置的长度方向的中心线的下侧(图3以及图4的下方侧)中按左右方向以均等的间隔配置有多个多个(在图3以及图4的形态中为三个)第二电子元件25，并且第一电子元件15与第二电子元件25被配置为巢状。
另外，如图3以及图4所示，在采用接线61的情况下，通过将多个电子元件15、25均等地排列，对于能够高效率地连接接线61也是有益的。
在使用连接夹(clip)等的连接件62的情况下，有必要预先准备连接件62，但通过将多个电子元件15、25均等地排列，就能够减少要准备的连接件62的种类。作为一例，根据图9所示的形态，能够将第一电子元件15与第二本体部22连接的连接件62的长度，与将第二电子元件25与第三本体部32连接的连接件62的长度设置为几乎相等的长度。另外，根据图10所示的形态，能够将第二电子元件15与第一本体部12连接的连接件62的长度，与将第一电子元件15与第三本体部32连接的连接件62的长度设置为几乎相等的长度。因此，无论采用何种形态，对于能够预先只需准备一种连接62这一点来说也是有益的。另外，通过需使用的连接件62仅为一种，对于能够使流经各个连接件62的电流量变为几乎相同的值这一点来说也是有益的。
在采用第一本体部12以及第二本体部22从背面一侧看时呈略L字形的的形态的情况下。对于能够在略L字形的空白部分上设置其他端子这一点来说是有益的。具体来说，在图3、图4、图9以及图10中，能够在第一本体部12的纵棒部分的左侧设置第三端子31，在第二本体部22的纵棒部分的右侧设置第二控制端子42。另外，在图3、图4、图9以及图10的形态中，由于第二本体部22的横棒部分的长度比第一本体部12的横棒部分的长度更短，因此还能够在第二本体部22的右侧设置第一控制端子41。
在从背面一侧看时(参照图7)多个第一本体部12各自为相同形状的情况下，对于能够通过使流经各第一本体部12的电流量一致等从而符合电气特性以及散热特性这一点来说是有益的。同样的，在多个第二本体部22各自为相同形状的情况下，对于能够通过使流经各第二本体部22的电流量一致等从而符合电气特性以及散热特性这一点来说也是有益的。
另外，在从背面一侧看时(参照图7)多个第一本体部12以及多个第二本体部22各自为相同形状的情况下，对于能够在切换第一端子11与第二端子22时持有相同的电气特性，并符合散热特性这一点来说是有益的。也就是说，对于当第一端子11作为电源端子发挥功能第二端子21作为输出端子发挥功能时，与当第一端子11作为输出端子发挥功能第二端子21作为电源端子发挥功能时能够持有相同的电气特性，并且能够符合散热特性这一点来说是有益的。
在从背面一侧看时，在从第一本体部12的背面中露出的的面积，与从第二本体部22的背面中露出的面积略相同的情况下，对于能够使这些部分持有相同的散热特性这一点来说是有益的。
在采用设有第三端子31的形态的情况下，对于能够再追加一个功能这一点来说是有益的。
作为一例，如图3以及图9所示，通过将第一电子元件15与第二本体部22连接，将第二电子元件25与第三端子31连接，就能够将第一端子11作为输入端子使用，将第二端子21作为输出端子使用，将第三端子31作为接地端子使用。另一方面，如图4以及图10所示，通过将第二电子元件25与第一本体部12连接，将第一电子元件15与第三端子31连接，就能够将第二端子21作为输入端子使用，将第一端子11作为输出端子使用，将第三端子31作为接地端子使用。因此，在任何一种情况下，被从半导体装置的宽度方向的一方一侧(图3的上侧以及图4的下侧)输出的电流就能够流向半导体装置的宽度方向的另一方一侧(图3的下侧以及图4的上侧)，从而如专利第5067679号中公开的构成一般，电流不会折返。因此，就能够抑制布线的长度，其结果就是：能够降低电阻抗以及电感。另外，还能够将半导体装置小型化，并降低成本。
上述各实施方式、变形例中的记载以及附图中公开的图示仅为用于说明权利要求项中记载的发明的一例，因此权利要求项中记载的发明不受上述实施方式或附图中公开的内容所限定。
符号说明
10 第一导体部
11 第一端子
12 第一本体部
15 第一电子元件
20 第二导体部
21 第二端子
22 第二本体部
25 第二电子元件
30 第三导体部
31 第三端子
32 第三本体部
50 封装部
61 接线
62 连接件

Claims (11)

1.一种半导体装置，其特征在于，包括：
多个第一导体部，具有：第一端子、与所述第一端子成为一体的第一本体部、以及被设置在所述第一本体部上的第一电子元件；
多个第二导体部，具有：第二端子、与所述第二端子成为一体的第二本体部、以及被设置在所述第二本体部上的第二电子元件；以及
封装部，覆盖所述第一导体部以及所述第二导体部的上方面，
其中，所述第一导体部与所述第二导体部相连接，
通过改变所述第一导体部与所述第二导体部的连接形态，从而能够选择所述第一端子以及所述第二端子的利用形态，使将所述第一端子作为电源端子利用时所述第二端子成为输出端子，将所述第二端子作为电源端子利用时所述第一端子成为输出端子。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一导体部以及所述第二导体部的背面从所述封装部中露出。
3.根据权利要求1或2所述的半导体装置，其特征在于：
其中，所述第一本体部以及所述第二本体部从背面一侧看时呈略L字形。
4.根据权利要求1至3中任意一项所述的半导体装置，其特征在于：
其中，从背面一侧看时多个所述第一本体部各自呈相同形状，
从背面一侧看时多个所述第二本体部各自呈相同形状。
5.根据权利要求1至4中任意一项所述的半导体装置，其特征在于：
其中，从背面一侧看时，所述第一本体部从所述封装部中露出的部分的面积，与所述第二本体部从所述封装部中露出的部分的面积略相同。
6.根据权利要求1至5中任意一项所述的半导体装置，其特征在于：
其中，所述第一电子元件与所述第二本体部通过连接件连接，或是，所述第二电子元件与所述第一本体部通过连接件连接。
7.根据权利要求6所述的半导体装置，其特征在于：
其中，多个所述连接件为同一长度。
8.根据权利要求1至7中任意一项所述的半导体装置，其特征在于，进一步包括：
第三导体部，具有：第三端子、以及与所述第三端子成为一体的第三本体部，
其中，所述第三导体部与所述第一电子元件或所述第二电子元件直接连接。
9.根据权利要求8所述的半导体装置，其特征在于：
其中，所述第三端子为接地端子。
10.根据权利要求1至9中任意一项所述的半导体装置，其特征在于：
其中，所述第一端子以及所述第二端子朝表面一侧弯曲，
所述第一本体部、所述第二本体部、所述第一端子未弯曲的部分以及所述第二端子未弯曲的部分在背面一侧处在同一平面上。
11.根据权利要求1至10中任意一项所述的半导体装置，其特征在于：
其中，从表面一侧看时多个所述第一电子元件以及多个所述第二电子元件被均等地排列。
CN201680003084.1A 2016-03-11 2016-03-11 半导体装置 Active CN107408553B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/057712 WO2017154189A1 (ja) 2016-03-11 2016-03-11 半導体装置

Publications (2)

Publication Number Publication Date
CN107408553A true CN107408553A (zh) 2017-11-28
CN107408553B CN107408553B (zh) 2019-07-26

Family

ID=58737817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680003084.1A Active CN107408553B (zh) 2016-03-11 2016-03-11 半导体装置

Country Status (5)

Country Link
US (1) US10453781B2 (zh)
JP (1) JP6255116B1 (zh)
CN (1) CN107408553B (zh)
NL (1) NL2018505B1 (zh)
WO (1) WO2017154189A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111989774A (zh) * 2018-04-25 2020-11-24 三菱电机株式会社 共用底板及具备该共用底板的半导体模块

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560819B1 (ja) * 2017-11-10 2019-08-14 新電元工業株式会社 電子モジュール及び電子モジュールの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267742A1 (en) * 2006-05-19 2007-11-22 Liang-Pin Tai Dual mosfet package
US20110309408A1 (en) * 2009-02-27 2011-12-22 On Semiconductor Trading, Ltd. Semiconductor device and method of producing same
US20110316090A1 (en) * 2007-06-11 2011-12-29 Alpha & Omega Semiconductor, Ltd. Boost converter with integrated high power discrete fet and low voltage controller
CN102915987A (zh) * 2011-08-05 2013-02-06 英飞凌科技股份有限公司 半导体装置
CN103426852A (zh) * 2012-05-17 2013-12-04 株式会社电装 配线构件和具有其的半导体模块
US20140167060A1 (en) * 2012-12-14 2014-06-19 Stmicroelectronics S.R.L. Normally off power electronic component
CN104335307A (zh) * 2012-07-31 2015-02-04 爱信艾达株式会社 开关元件单元
CN104521126A (zh) * 2012-08-31 2015-04-15 日立汽车系统株式会社 功率半导体模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118067A (ja) * 2006-11-08 2008-05-22 Hitachi Ltd パワーモジュール及びモータ一体型コントロール装置
JP5099243B2 (ja) * 2010-04-14 2012-12-19 株式会社デンソー 半導体モジュール
JP5067679B2 (ja) 2010-05-21 2012-11-07 株式会社デンソー 半導体モジュール、および、それを用いた駆動装置
JP5669866B2 (ja) * 2011-02-09 2015-02-18 三菱電機株式会社 パワー半導体モジュール
JP6020379B2 (ja) * 2013-08-02 2016-11-02 株式会社デンソー 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267742A1 (en) * 2006-05-19 2007-11-22 Liang-Pin Tai Dual mosfet package
US20110316090A1 (en) * 2007-06-11 2011-12-29 Alpha & Omega Semiconductor, Ltd. Boost converter with integrated high power discrete fet and low voltage controller
US20110309408A1 (en) * 2009-02-27 2011-12-22 On Semiconductor Trading, Ltd. Semiconductor device and method of producing same
CN102915987A (zh) * 2011-08-05 2013-02-06 英飞凌科技股份有限公司 半导体装置
CN103426852A (zh) * 2012-05-17 2013-12-04 株式会社电装 配线构件和具有其的半导体模块
CN104335307A (zh) * 2012-07-31 2015-02-04 爱信艾达株式会社 开关元件单元
CN104521126A (zh) * 2012-08-31 2015-04-15 日立汽车系统株式会社 功率半导体模块
US20140167060A1 (en) * 2012-12-14 2014-06-19 Stmicroelectronics S.R.L. Normally off power electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111989774A (zh) * 2018-04-25 2020-11-24 三菱电机株式会社 共用底板及具备该共用底板的半导体模块

Also Published As

Publication number Publication date
CN107408553B (zh) 2019-07-26
WO2017154189A1 (ja) 2017-09-14
NL2018505A (en) 2017-09-20
JPWO2017154189A1 (ja) 2018-03-15
US20180233437A1 (en) 2018-08-16
US10453781B2 (en) 2019-10-22
NL2018505B1 (en) 2017-12-20
JP6255116B1 (ja) 2017-12-27

Similar Documents

Publication Publication Date Title
CN104040715B (zh) 半导体器件
CN105981274B (zh) 电力用半导体模块
US8933550B2 (en) Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
JP6062565B1 (ja) 半導体装置およびその製造方法
TW201007905A (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US7274092B2 (en) Semiconductor component and method of assembling the same
CN103824853B (zh) 应用于开关型调节器的集成电路组件
US10396016B2 (en) Leadframe inductor
DE112021001035B4 (de) Halbleiterbauteil
JP2005203775A (ja) マルチチップパッケージ
CN103972277B (zh) 半导体装置及其制造方法
JPS6393126A (ja) 半導体装置
CN106030788B (zh) 具有具堆叠芯片的经部分薄化引线框架及内插件的转换器
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
TW200905841A (en) Electronic package and electronic device
TW201025538A (en) Integrated circuit packages incorporating an inductor and methods
CN109429530A (zh) 半导体装置
CN110226226A (zh) 由层叠的两个串联连接的芯片形成的集成电路
CN107408553B (zh) 半导体装置
CN104241362B (zh) 半导体器件
CN106449608A (zh) 半导体模块
US20150062836A1 (en) Stacked package of voltage regulator and method for fabricating the same
TWM406265U (en) Inductance IC chip packaging multi-layer substrate
CN108463884A (zh) 电子模块
CN109755210A (zh) 半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant