CN100447998C - 集成电路或分立元件超薄无脚封装用引线框架 - Google Patents

集成电路或分立元件超薄无脚封装用引线框架 Download PDF

Info

Publication number
CN100447998C
CN100447998C CNB2007100078379A CN200710007837A CN100447998C CN 100447998 C CN100447998 C CN 100447998C CN B2007100078379 A CNB2007100078379 A CN B2007100078379A CN 200710007837 A CN200710007837 A CN 200710007837A CN 100447998 C CN100447998 C CN 100447998C
Authority
CN
China
Prior art keywords
metal
layer
bearing base
routing
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007100078379A
Other languages
English (en)
Other versions
CN1992252A (zh
Inventor
梁志忠
黄能捷
韩蔚华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Technology Management Co ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CNB2007100078379A priority Critical patent/CN100447998C/zh
Publication of CN1992252A publication Critical patent/CN1992252A/zh
Application granted granted Critical
Publication of CN100447998C publication Critical patent/CN100447998C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及一种集成电路或分立元件超薄无脚封装用引线框架,包括基板、芯片承载底座和打线的内脚承载底座,芯片承载底座和打线的内脚承载底座向上凸出设置于基板表面,相应于该芯片承载底座和打线的内脚承载底座,基板上与之相对应的芯片区及打线的内脚区凹陷于基板表面;芯片承载底座及打线的内脚承载底座的底层为金属层(11、12);芯片承载底座及打线内脚承载底座的金属层上,先溅镀一层金属活化层(2),再溅镀一层铜金属或合金层(31、32);打线的内脚承载底座的铜金属或合金层上,溅镀一层银金属或镍金属或钯金属层(52)。本发明焊性能力强、品质优良、成本较低、生产顺畅、适用性较强、切割机具及刀片可以发挥出最高的效率、多芯片排列灵活、不会发生塑料渗透的种种困扰以及环保。

Description

集成电路或分立元件超薄无脚封装用引线框架
技术领域:
本发明涉及一种集成电路或分立元件超薄无脚封装工艺及其封装结构,尤其是涉及一种集成电路或分立元件超薄无脚封装用引线框架。属集成电路或分立元件封装技术领域。
背景技术:
传统的集成电路或分立元件超薄无脚封装工艺及其封装结构,其封装型式为列陈式集合体经切割成为单一的单元。其基板型式为蚀刻。其主要存在以下不足:
1、需使用专用胶带,为了要防止塑料高压包封时,其塑料会渗透到引线框上,增加焊点绝缘的危机,而且如果发生塑料渗透时的后处理很容易将焊点金属层破坏,影响焊性能力,如此材料成本,后处理成本及品质都有一定程度的影响。
2、为了使打线工艺及输出焊点,在此工艺中能顺利生产,所以在基板的两面镀上昂贵的钯材,除了电镀成本比较高之外,打线参数也要针对此材质设定特殊的参数,造成因为参数不统一直接影响生产线的顺畅性。
3、基板一般使用的材质是使用CU194的材质,其导电率仅有A5%且散热速率也比较慢,仅适合一般逻辑性或低功率的产品。
4、因为使用专用化学胶带再各种高温工艺中胶带的溶剂容易因为高温而气化出来,间接污染或覆盖芯片的铝垫即打线的内脚,常常造成打线能力的不稳定。
5、因为此产品是塑料加铜材质,所以在不同的材质下不能使用相同的刀片及刀片旋转速度来对列陈式集成电路或分立元件集合体进行分割,两种刀片也不能一样,而如果要强迫使用相同的刀片即转速参数时,则刀片的寿命则会大打折扣,当然维修成本及品质都会受到一定的影响。
6、因为采用传统工艺的限制,造成多芯片及不同输出的焊点,也仅能死板的排列,活用性明显的大打折扣。
7、因为采用传统工艺的限制,造成输出的焊点也与塑料包封体底部是一样平,甚至有凹陷的危机,而在表面贴装助焊剂、除锈剂及其他的化学药剂等都无法顺利排出,所以在焊性能力上是比较会大打折扣。
发明内容:
本发明的目的在于克服上述不足,提供一种焊性能力强、品质优良、成本较低、生产顺畅、适用性较强、切割机具及刀片可以发挥出最高的效率、多芯片排列灵活、不会发生塑料渗透的种种困扰以及环保的集成电路或分立元件超薄无脚封装用引线框架。
本发明的目的是这样实现的:一种集成电路或分立元件超薄无脚封装用引线框架,包括基板、芯片承载底座和打线的内脚承载底座,其特点是:
a)所述芯片承载底座和打线的内脚承载底座向上凸出设置于基板表面,相应于该芯片承载底座和打线的内脚承载底座,基板上与之相对应的芯片区及打线的内脚区凹陷于基板表面;
b)芯片承载底座及打线的内脚承载底座的底层为金属层;
c)芯片承载底座及打线内脚承载底座的金属层上,先溅镀一层金属活化层,再溅镀一层铜金属或合金层;
d)打线的内脚承载底座的铜金属或合金层上,溅镀一层银金属或镍金属或钯金属层。
本发明集成电路或分立元件超薄无脚封装用引线框架,其基板型式为利用基板再长出其他需要的金属。与传统的集成电路或分立元件封装用引线框架相比,本发明具有如下优点:
1、不需使用专用高温高压胶带材料,所以材料成本较低,且完全不会发生塑料渗透的种种困扰与品质不良等成本的浪费。
2、芯片用的基板正面在打线的内脚部份采用传统镀银方式,比较大众化成本较低,打线参数使用一般即可,基板背面讯号输出焊点采用局部镀金属层的方式,可使芯片的功能达到最高的传输及散热功能,但是成本并不会增加。
3、基板采用纯铜或合金的材质,其导电率及散热性几乎可以达到100%,除了一般逻辑性产品外,甚至中高功率的产品也是非常适用。
4、完全不需要使用任何化学胶带,所以完全可以不用考虑污染的问题。
5、新式的封装型式则要进入切割时,包封体的部分是没有不同材质的物质要一并切割,所以在仅有一种材质的情况下,切割机具及刀片可以发挥出最高的效率,品质亦比较稳定。
6、因采用新式的封装工艺及结构,在芯片区或是打线输出的焊点都可以有充分的发挥能力及空间。
7、而新式的封装结构则可以选择是否要使用输出的焊点是凸出于包封体表面,如此单点独立的焊接方面可以维持目前一般芯片的焊性能力,比较不会担心表面贴装时的不稳定性,当然品质更加比传统封装型式更加安定。
附图说明:
图1~9分别为本发明的集成电路或分立元件超薄无脚封装用引线框架各生产工序示意图。
图10为本发明的集成电路或分立元件超薄无脚封装用引线框架示意图。
具体实施方式:
1)参见图1,取一片适合厚度的金属基板材A。金属基板的材质可依据芯片的功能与特性进行变换,例如:合金或铜等;
2)参见图2,在金属基板A上进行干墨B涂布。金属基板上没有被涂上干墨的区域形成芯片区C1及打线的内脚区C2;
3)参见图3,在金属基板上将芯片区C1及打线的内脚区C2,进行蚀刻D;
4)参见图4,在芯片区C1及打线内脚区C2的金属基板A1、A2上,溅镀一层纯金属层1;
5)参见图5,在芯片区C1及打线内脚区C2的纯金属11、12上,溅镀一层金属活化层2,如铝层或镍、钛、银、金层;
6)参见图6,在芯片区C1及打线内脚区C2的金属活化层21、22上,溅镀一层纯铜金属或合金层3;
7)参见图7,在芯片区C1和打线内脚区C2的纯铜金属或合金层31、32上,溅涂一层金属活化层41、42,而此金属活化层主要功能是发挥出纯铜金属或合金层与银或镍层在执行双向表面的活化作用,使得金属活化层上下两种不同的金属层能够紧密接合;
8)参见图8,在芯片区C1和打线内脚区C2的金属活化层41、42上,溅镀一层银金属或镍金属或钯金属层51、52;
9)参见图9,将原先在金属基板A上方的干墨B进行剥除。
参见图10,本发明集成电路或分立元件超薄无脚封装用引线框架,主要由基板A、芯片承载底座X和打线的内脚承载底座Y组成。其特点是:
a)所述芯片承载底座X和打线的内脚承载底座Y向上凸出设置于基板A表面,相应于该芯片承载底座X和打线的内脚承载底座Y,基板A上与之相对应的芯片区C1及打线的内脚区C2凹陷于基板A表面;
b)芯片承载底座X及打线的内脚承载底座Y的底层为金属层11、12;
c)芯片承载底座X及打线内脚承载底座Y的金属层11、12上,先溅镀一层金属活化层21、22,再溅镀一层铜金属或合金层31、32;
d)芯片承载底座X和打线的内脚承载底座Y的铜金属或合金层31、32上,先溅涂一层金属活化层41或/和一层金属层51,该金属层是银层或镍层或钯层,再溅镀一层银金属或镍金属或钯金属层51、52。

Claims (3)

1、一种集成电路或分立元件超薄无脚封装用引线框架,包括基板(A)、芯片承载底座(X)和打线的内脚承载底座(Y),其特征在于:
a)所述芯片承载底座(X)和打线的内脚承载底座(Y)向上凸出设置于基板(A)表面,相应于该芯片承载底座(X)和打线的内脚承载底座(Y),基板(A)上与之相对应的芯片区(C1)及打线的内脚区(C2)凹陷于基板(A)表面;
b)芯片承载底座(X)及打线的内脚承载底座(Y)的底层为金属层(11、12);
c)芯片承载底座(X)及打线内脚承载底座(Y)的金属层(11、12)上,先溅镀一层金属活化层(2),再溅镀一层铜金属或合金层(31、32);
d)打线的内脚承载底座(Y)的铜金属或合金层(32)上,溅镀一层银金属或镍金属或钯金属层(52)。
2、根据权利要求1所述的一种集成电路或分立元件超薄无脚封装用引线框架,其特征在于:芯片承载底座(X)的铜金属或合金层(31)上先溅涂一层金属活化层(41)和一层金属层(51),该金属层是银层或镍层或钯层。
3、根据权利要求1或2所述的一种集成电路或分立元件超薄无脚封装用引线框架,其特征在于:打线的内脚承载底座(Y)的铜金属层(32)上,在溅涂一层银金属或镍金属或钯金属层(52)前先溅镀一层金属活化层(42)。
CNB2007100078379A 2004-08-09 2004-08-09 集成电路或分立元件超薄无脚封装用引线框架 Active CN100447998C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007100078379A CN100447998C (zh) 2004-08-09 2004-08-09 集成电路或分立元件超薄无脚封装用引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100078379A CN100447998C (zh) 2004-08-09 2004-08-09 集成电路或分立元件超薄无脚封装用引线框架

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100416456A Division CN1295768C (zh) 2004-08-09 2004-08-09 集成电路或分立元件超薄无脚封装工艺及其封装结构

Publications (2)

Publication Number Publication Date
CN1992252A CN1992252A (zh) 2007-07-04
CN100447998C true CN100447998C (zh) 2008-12-31

Family

ID=38214367

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100078379A Active CN100447998C (zh) 2004-08-09 2004-08-09 集成电路或分立元件超薄无脚封装用引线框架

Country Status (1)

Country Link
CN (1) CN100447998C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935515A (zh) * 2015-12-29 2017-07-07 无锡华润安盛科技有限公司 引线框架及其制造方法、基于该引线框架的芯片封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148733A (zh) * 1995-07-31 1997-04-30 日本电气株式会社 塑料模制的具有小平直度偏差引线的集成电路组件
JP2000022241A (ja) * 1998-04-28 2000-01-21 New Japan Radio Co Ltd ガンダイオード、その製造方法、およびその実装構造
US6359341B1 (en) * 1999-01-21 2002-03-19 Siliconware Precision Industries, Co., Ltd. Ball grid array integrated circuit package structure
US6521987B1 (en) * 1998-10-21 2003-02-18 Amkor Technology, Inc. Plastic integrated circuit device package and method for making the package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148733A (zh) * 1995-07-31 1997-04-30 日本电气株式会社 塑料模制的具有小平直度偏差引线的集成电路组件
JP2000022241A (ja) * 1998-04-28 2000-01-21 New Japan Radio Co Ltd ガンダイオード、その製造方法、およびその実装構造
US6521987B1 (en) * 1998-10-21 2003-02-18 Amkor Technology, Inc. Plastic integrated circuit device package and method for making the package
US6359341B1 (en) * 1999-01-21 2002-03-19 Siliconware Precision Industries, Co., Ltd. Ball grid array integrated circuit package structure

Also Published As

Publication number Publication date
CN1992252A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
CN100369223C (zh) 集成电路或分立元件平面凸点式封装工艺及其封装结构
US20100319898A1 (en) Thermal interconnect and integrated interface systems, methods of production and uses thereof
WO2008150775A2 (en) Heat spreader compositions and materials, integrated circuitry, methods of production and uses thereof
US20090134206A1 (en) Process and Paste for Contacting Metal Surfaces
KR920019530A (ko) 열전도성 접착 필름, 열전도성 접착제 층을 포함하는 라미네이트 및 이의 용도
EP1731002A2 (en) Heat spreader constructions, integrated circuitry, methods of forming heat speader contruictions, and methods of forming integrated circuitry
CN203367260U (zh) 一种功率陶瓷外壳和功率芯片封装结构
EP2972651B1 (en) Electronic devices assembled with heat absorbing and/or thermally insulating composition
CN106457404A (zh) 用于制造金属粉末的方法
JP2013143426A (ja) 導電性接着シートおよび太陽電池モジュール
CN110060973A (zh) 一种纳米金属膜模块制备方法及其基板制备方法
CN100447998C (zh) 集成电路或分立元件超薄无脚封装用引线框架
CN102194762A (zh) 半导体器件及其制造方法
CN1295768C (zh) 集成电路或分立元件超薄无脚封装工艺及其封装结构
JP6962803B2 (ja) クラッド材およびその製造方法
CA2609252A1 (en) Cu-mo substrate and method for producing same
CN101207044A (zh) 散热型半导体封装件及其制法
CN101752262B (zh) 线路板工艺
CN100370589C (zh) 新型集成电路或分立元件超薄无脚封装工艺
CN2733588Y (zh) 集成电路或分立元件超薄无脚封装结构
Chen et al. Evaluation of high temperature reliability of SiC die attached structure with sinter micron-size Ag particles paste on Ni-P/Pd/Au plated substrates
CN108777914A (zh) 一种封装结构、应用其的低熔点金属器件及其封装方法
CN105914283B (zh) 散热基板、功率模块及制备散热基板的方法
CN100376021C (zh) 适用于集成电路或分立元件的平面凸点式封装工艺
CN208768334U (zh) 一种封装结构、应用其的低熔点金属器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170104

Address after: Tianjin free trade zone (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia

Patentee after: Xin Xin finance leasing (Tianjin) Co.,Ltd.

Address before: 214431 Binjiang Middle Road, Jiangsu, China, No. 275, No.

Patentee before: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20070704

Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co.,Ltd.

Contract record no.: 2017320000152

Denomination of invention: Lead frame for integrated circuit or discrete components ultra-thin non-pin packing

Granted publication date: 20081231

License type: Exclusive License

Record date: 20170614

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co.,Ltd.

Contract record no.: 2017320000152

Date of cancellation: 20200416

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200423

Address after: 78 Changshan Road, Chengjiang Town, Jiangyin City, Wuxi City, Jiangsu Province

Patentee after: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 1-1-1802-7, North Zone, financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Free Trade Port)

Patentee before: Xin Xin finance leasing (Tianjin) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221117

Address after: 201201 room 111, building 1, No. 200, Jichuang Road, Pudong New Area, Shanghai

Patentee after: Changdian Technology Management Co.,Ltd.

Address before: No.78 Changshan Road, Chengjiang Town, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.