KR100701402B1 - 반도체 패키지 - Google Patents

Abstract

본 발명은 내부리드의 바깥쪽 상면의 일정구간이 하프에칭 처리되고, 하프에칭된 영역에는 수지로 몰딩함으로써, 내부리드의 상면과 몰딩수지간의 접촉면적이 크게 되는 동시에 외부의 수분 침투하는 경로가 길게 형성된 구조의 반도체 패키지에 관한 것이다.

이에, 본 발명은 외부의 수분이 반도체 패키지의 내부로 침투하는 것을 방지할 수 있고, 내부리드의 상면과 몰딩수지간의 결합력을 증대시킬 수 있으며, 내부리드의 상면이 하프에칭됨에 따라 싱귤레이션 공정시 펀칭수단과의 접촉면적이 감소되어 보다 용이한 커팅이 이루어지는 효과를 제공한다.

반도체 패키지, 리드프레임, 내부리드, 하프에칭, 수지, 몰딩영역

Description

반도체 패키지{Semiconductor package}

도 1은 본 발명에 따른 반도체 패키지를 나타내는 단면도,

도 2는 본 발명에 따른 반도체 패키지로서, 싱귤레이션 공정을 마친 상태를 나타내는 사시도,

도 3은 종래의 반도체 패키지를 나타내는 단면도,

도 4는 종래의 반도체 패키지로서, 싱귤레이션 공정을 마친 상태를 나타내는 사시도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 반도체 칩 20 : 칩탑재판

22 : 내부리드 24 : 접착수단

26 : 랜드 30 : 와이어

40 : 수지 100,200 : 반도체 패키지

A : 하프에칭된 구간 P1,P2 : 수분 침투 경로

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 내부리드의 바깥쪽 상면의 일정구간이 하프에칭 처리되고, 하프에칭된 영역에는 수지가 채워져 몰딩됨으로써, 내부리드의 하프에칭 구간과 몰딩수지간의 접촉면적이 증대되고 그에따라 외부로부터 수분이 침투하는 경로가 길게 형성된 구조의 반도체 패키지에 관한 것이다.

통상적으로 반도체 패키지는 전자기기의 고집적화, 소형화, 고기능화를 실현할 수 있도록 제조되는 추세에 따라, 소위 CSP(Chip Scale Package)라 하여, 패키지의 크기가 칩 크기에 가깝게 제조되고 있다.

이러한 칩 크기에 가깝게 제조된 소형의 반도체 패키지는 신뢰성과 높은 수준의 성능수행이 요구되는 휴대용 제품들, 즉 셀룰러폰, PDA 등의 증폭 장치용 반도체에 대해 이상적인 선택이 될 수 있고, 그 밖에도 작은 크기, 가벼운 무게, 높은 패키지 성능이 요구되는 휴대용 제품들에 폭넓게 사용될 수 있다.

상기 칩 스케일 패키지의 일종으로서, 크기가 매우 작게 성형된 리드프레임을 이용한 반도체 패키지가 제조되고 있는데, 이 패키지는 기존의 리드프레임 패키지와 달리 패키지 바닥면의 가장자리에 4 ~ 56개에 이르는 다수개의 입출력 단자용 랜드를 형성시켜 기존에 외부로 돌출되어 트리밍 및 포밍된 형태의 리드를 대체하는 구조를 이루고 있고, 또한 칩탑재판의 저면이 외부로 노출되어 있어 반도체 칩에서 발생하는 열의 방출을 극대화시킨 구조이다.

특히, 상기 반도체 패키지에 사용되는 리드프레임은 소위 마이크로 리드프레 임이라 하여, 그 크기를 최소화시킨 구조로서, 반도체 패키지 영역이 임의적인 설계에 따라 3 ×4, 4 ×4, 4 ×5 등의 매트릭스 배열이 되도록 제작하고 있다.

첨부한 도 3에 도시한 바와 같이, 상기 리드프레임에서 각각의 반도체 패키지 영역은 저면 테두리부가 하프에칭된 칩탑재판(20)과, 상기 칩탑재판의 사방에 인접되게 위치되고 그 안쪽 저면 일부가 하프에칭된 다수개의 내부리드(22)로 구성되어 있다.

따라서, 상기 리드프레임의 칩탑재판(20)에 반도체 칩(10)을 접착수단(24)으로 부착하는 공정과; 반도체 칩(10)의 본딩패드와 각 내부리드(22)간을 와이어(30)로 본딩하는 공정과; 상기 칩탑재판(20)의 저면과, 내부리드(22)의 저면 및 외측면을 외부로 노출시키면서 수지(40)로 몰딩하는 공정과, 이렇게 제조된 반도체 패키지를 펀칭수단을 사용하여 개개의 단위로 싱귤레이션하는 공정등을 거쳐 첨부한 도 3 내지 도 4에 도시한 구조의 반도체 패키지(200)로 완성된다.

이에따라, 상기 칩탑재판(20)의 저면이 외부로 노출됨에 따라, 상기 반도체 칩(10)에서 발생한 열을 용이하게 방출시킬 수 있고, 하프에칭되지 않은 상기 내부리드(22)의 바깥쪽 저면은 입출력 단자 역할을 하는 랜드(26)로 형성되는 것이다.

그러나, 상기와 같은 기존의 반도체 패키지는 다음과 같은 단점이 있다.

상기와 같이 제조된 기존의 반도체 패키지에서, 칩탑재판(20)의 저면 테두리 부분과 각 내부리드(22)의 안쪽 저면 일부가 하프에칭되어 있기 때문에, 몰딩수지와 접촉되는 면적이 하프에칭된 길이 만큼 길게 형성되어, 결국 외부의 수분이 침투하는 경로가 길게 형성되어 있는 반면에, 상기 내부리드(22)의 상면은 에칭 처리 되지 않은 상태로 몰딩수지(22)와 평행하게 접촉된 상태이기 때문에 그 만큼 서로간의 접촉면적이 짧고, 결국 외부의 수분이 침투하는 경로(P1)(도 3에서 화살표로 표시함)가 짧아서, 이 경로(P1)로 외부의 수분이 용이하게 침투할 수 있는 소지가 있다.

이러한 수분의 침투는 에칭 처리되지 않은 내부리드의 상면과 몰딩수지간의 결합력을 약화시키면서 서로간에 디라미네이션(Delamination) 현상을 일으키는 원인이 된다.

또한, 펀칭수단을 사용하여 개개의 반도체 패키지로 싱귤레이션하는 공정시, 상기 리드의 외부쪽을 펀칭하게 되는데, 이때 저면 일부가 하프 에칭된 상기 내부리드의 안쪽 부분보다 외부쪽 리드의 두께가 두꺼운 상태이기 때문에, 펀칭수단이 외부쪽 리드를 수직방향으로 절단할 때, 서로간의 접촉면적이 크게 된다.

이에, 상기 외부쪽 리드와 펀칭수단간의 접촉면적이 크기 때문에, 상기 외부쪽 리드를 절단할 때 소모되는 펀칭수단의 펀칭력이 그 만큼 커야 하는 단점이 있고, 그에따라 외부쪽 리드에 전단응력이 집중되어, 외부리드의 절단면에 손상이 가해지는 단점이 있다.

본 발명은 상기와 같은 문제점을 감안하여 안출한 것으로서, 내부리드의 바깥쪽 상면의 일정구간이 하프에칭 처리되고, 하프에칭된 영역에는 수지로 몰딩함으로써, 내부리드의 상면과 몰딩수지간의 접촉면적이 크게 증대되는 동시에 외부의 수분이 침투하는 경로가 길게 형성된 구조의 반도체 패키지를 제공하고자 한 것이다.

이에, 본 발명은 외부의 수분이 반도체 패키지의 내부로 침투하는 것을 방지할 수 있고, 내부리드의 상면과 몰딩수지간의 결합력을 증대시킬 수 있으며, 내부리드의 상면이 하프에칭됨에 따라 싱귤레이션 공정시 펀칭수단과의 접촉면적이 감소되어 보다 용이한 커팅력을 제공할 수 있는 효과를 얻을 수 있게 된다.

이하, 첨부도면을 참조하여 본 발명을 설명하면 다음과 같다.

상기한 목적을 달성하기 위한 본 발명의 반도체 패키지는:

저면 테두리 부분이 에칭처리된 칩탑재판(20)과; 상기 칩탑재판(20)의 사방에 인접되게 위치되고, 저면 안쪽 일부가 에칭 처리된 구조의 내부리드(22)와; 상기 칩탑재판(20)의 상면에 접착수단(24)에 의하여 부착된 반도체 칩(10)과; 상기 반도체 칩(10)의 본딩패드와 상기 내부리드(22)의 본드핑거를 연결하고 있는 와이어(30)와; 상기 칩탑재판(20)의 저면과 내부리드(22)의 저면 및 외측면을 외부로 노출시키면서 상기 반도체 칩(10)과 와이어(30)와 내부리드(22)등을 몰딩하고 있는 수지(40)로 구성된 반도체 패키지에 있어서,

상기 내부리드(22)의 바깥쪽 상면의 일정 구간이 하프에칭 처리되고, 이 하프 에칭된 구간(A)에 수지(40)가 채워져 몰딩된 것을 특징으로 한다.

여기서 본 발명을 실시예로서, 첨부한 도면을 참조로 더욱 상세하게 설명하 면 다음과 같다.

첨부한 도 1은 본 발명에 따른 반도체 패키지를 나타내는 단면도로서, 소위마이크로 리드프레임을 이용하여 제조된 반도체 패키지의 단면구조를 보여주고 있다.

본 발명의 반도체 패키지(100)는 종래의 반도체 패키지(200)와 마찬가지로 저면 테두리 부분이 하프에칭 처리된 칩탑재판(20)과; 상기 칩탑재판(20)의 사방에 인접되게 위치되고, 안쪽 저면 일부가 하프에칭 처리된 다수의 내부리드(22)와; 접착수단(24)에 의하여 상기 칩탑재판(20)의 상면에 부착된 반도체 칩(10)과; 상기 반도체 칩(10)의 본딩패드와 상기 내부리드(22)의 본드핑거간에 연결된 와이어(30)와; 상기 반도체 칩(10)과 와이어(30)와 내부리드(22)등을 외부로부터 보호하기 위하여 몰딩된 수지(40)로 구성된다.

물론, 상기 칩탑재판(20)의 저면이 외부로 노출되어, 반도체 칩(10)에서 발생하는 열을 용이하게 방출시킬 수 있게 되고, 또한 상기 내부리드(22)의 저면이 외부로 노출되어 반도체 칩의 전기적인 신호를 입출력하는 랜드(26)가 된다.

여기서 본 발명의 주된 특징으로서, 상기 내부리드(22)의 바깥쪽 상면의 일정 구간이 하프에칭 처리되고, 이 하프에칭된 구간(A)에는 수지(40)가 채워져 몰딩된다.

상기 하프에칭된 구간(A)의 길이는 반도체 패키지의 사양에 따라 내부리드의 길이가 조금씩 달라질 수 있기 때문에, 내부리드(22)의 길이와 안쪽 저면의 하프에칭된 구간의 길이를 고려하여 결정하게 된다.

따라서, 상기 내부리드(22)의 상면과 몰딩수지(40)간의 접촉면적이 상기 하프에칭된 구간(A)만큼 크게 증대되어 서로간의 결합력이 향상되고, 결국 외부로부터의 수분 침투 경로(P2)(도 1에서 화살표로 표시함)가 길어지게 된다.

좀 더 상세하게는, 상기 내부리드(22)의 바깥쪽 상면의 하프에칭된 구간(A)은 수직면과 수평면이 서로 직각을 이루며 형성된 구간으로서, 몰딩수지(40)와 접촉하게 되는 면적이 기존에 평평한 면으로 된 내부리드보다 크게 증대됨에 따라, 내부리드(22)와 몰딩수지(40)간의 결합력이 향상되어 반도체 패키지의 내구성을 향상시킬 수 있게 되고, 또한 외부 수분의 침투 경로(P2)가 길게 형성되어 외부로부터 수분의 침투를 용이하게 차단할 수 있게 된다.

특히, 반도체 패키지를 낱개의 단위로 싱귤레이션하는 공정시, 펀칭수단에 의하여 펀칭되는 내부리드 부위는 이미 하프에칭되어 그 두께가 줄어든 상태이므로, 펀칭시 펀칭수단(미도시됨)과 내부리드(22)간의 접촉면적이 줄어들게 되어, 내부리드(22)에 대한 용이한 커팅이 이루어지게 된다.

이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지에 의하면, 내부리드의 바깥쪽 상면의 일정구간을 하프에칭 처리하고, 하프에칭된 구간에는 수지로 채워 몰딩함으로써, 내부리드의 상면과 몰딩수지간의 접촉면적을 증대되어, 결국 외부 수분의 침투 경로가 길게 형성됨에 따라, 외부의 수분이 반도체 패키지의 내부로 침투되는 것을 차단할 수 있는 효과가 있다.

또한, 내부리드의 상면과 몰딩수지간의 접촉면적이 커지게 되므로 이들간의 결합력을 향상시킬 수 있다.

또한, 싱귤레이션 공정시 하프에칭되어 두께가 줄어든 내부리드를 펀칭수단의 적은 힘으로도 용이하게 커팅할 수 있게 된다,

Claims (1)

1. 저면 테두리 부분이 에칭처리된 칩탑재판과; 상기 칩탑재판의 사방에 인접되게 위치되고, 저면 안쪽 일부가 에칭 처리된 구조의 내부리드와; 상기 칩탑재판의 상면에 접착수단에 의하여 부착된 반도체 칩과; 상기 반도체 칩의 본딩패드와 상기 내부리드의 본드핑거간에 연결된 와이어와; 상기 칩탑재판의 저면과 내부리드의 저면 및 외측면을 외부로 노출시키면서 상기 반도체 칩과, 와이어와, 내부리드등을 몰딩하고 있는 수지로 구성된 반도체 패키지에 있어서,

   상기 내부리드의 바깥쪽 상면의 일정 구간이 하프에칭 처리되고, 이 하프 에칭된 구간에 수지가 채워져 몰딩된 것을 특징으로 하는 반도체 패키지.

Images