JPH0653279A - 導電性接着剤を用いた基板とチップの接続方法 - Google Patents
導電性接着剤を用いた基板とチップの接続方法Info
- Publication number
- JPH0653279A JPH0653279A JP20540392A JP20540392A JPH0653279A JP H0653279 A JPH0653279 A JP H0653279A JP 20540392 A JP20540392 A JP 20540392A JP 20540392 A JP20540392 A JP 20540392A JP H0653279 A JPH0653279 A JP H0653279A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- filler
- conductive
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 導電性接着剤を用いた基板とチップの接続方
法において、バンプの下方にフィラーが存在しない状態
を回避することを目的とする。 【構成】 前記目的のため、導電性接着剤を基板または
チップに塗布した後、基板又はチップを加熱して前記導
電性接着剤に含まれる導電フィラーを全て沈降させて、
前記チップの電極（バンプ）と基板の電極の位置合わせ
を行い、前記チップに圧力をかけ、その後、前記チップ
または基板を加熱することにより、前記基板またはチッ
プとチップまたは基板とを接続する。
法において、バンプの下方にフィラーが存在しない状態
を回避することを目的とする。 【構成】 前記目的のため、導電性接着剤を基板または
チップに塗布した後、基板又はチップを加熱して前記導
電性接着剤に含まれる導電フィラーを全て沈降させて、
前記チップの電極（バンプ）と基板の電極の位置合わせ
を行い、前記チップに圧力をかけ、その後、前記チップ
または基板を加熱することにより、前記基板またはチッ
プとチップまたは基板とを接続する。
Description
【０００１】
【産業上の利用分野】本発明は、導電性接着剤を用いた
基板とチップの接続方法に関し、更に詳しくは所定間隔
を隔てて表面に複数の電極を有する基板と、該基板に対
向して所定間隔を隔てて表面に複数の電極を有するチッ
プとを導電性接着剤によって接続する方法に関する。
基板とチップの接続方法に関し、更に詳しくは所定間隔
を隔てて表面に複数の電極を有する基板と、該基板に対
向して所定間隔を隔てて表面に複数の電極を有するチッ
プとを導電性接着剤によって接続する方法に関する。
【０００２】
【従来の技術】近年、半田接合に代わる接合技術とし
て、接着剤中の樹脂中に金属粒子を分散させた導電性接
着剤への要求が高まっている。その中で、金属微粒子表
面を絶縁性の樹脂でコーティングしたマイクロカプセル
型導電フィラーを金属粒子のかわりに使用されてきてい
る。
て、接着剤中の樹脂中に金属粒子を分散させた導電性接
着剤への要求が高まっている。その中で、金属微粒子表
面を絶縁性の樹脂でコーティングしたマイクロカプセル
型導電フィラーを金属粒子のかわりに使用されてきてい
る。
【０００３】従来の接着方法で導電性が必要な場合は、
ハンダ付けか溶接などが行われ、耐熱性の面で適応素材
が限定されていた。これに対して、合成樹脂を主体とし
たバインダと金属粉を主体とした導電性フィラーとから
なる有機と無機の複合体である導電性接着剤を使用すれ
ば、接着工法、適用素材、使用方法などにおいて広範な
適用性を有している。たとえば、適用素材として従来は
んだ付けができなかったプラスチック類（エポキシ、フ
ェノール樹脂など）の導電接着や液晶表示管に使用する
ネサガラスの接着、マイクロモータに使うリン青銅とカ
ーボンブラシの接着、水晶振動子、ｓｄｃメータなどの
リード線接着などに欠くことのできない材料である。
ハンダ付けか溶接などが行われ、耐熱性の面で適応素材
が限定されていた。これに対して、合成樹脂を主体とし
たバインダと金属粉を主体とした導電性フィラーとから
なる有機と無機の複合体である導電性接着剤を使用すれ
ば、接着工法、適用素材、使用方法などにおいて広範な
適用性を有している。たとえば、適用素材として従来は
んだ付けができなかったプラスチック類（エポキシ、フ
ェノール樹脂など）の導電接着や液晶表示管に使用する
ネサガラスの接着、マイクロモータに使うリン青銅とカ
ーボンブラシの接着、水晶振動子、ｓｄｃメータなどの
リード線接着などに欠くことのできない材料である。
【０００４】特に半導体工業における最近の発展はめざ
ましく、次々にＩＣ、ＬＳＩが開発され、量産化され続
けている。これらの半導体チップ（シリコンウエハ）の
リードフレームへの接着には、従来Ａｕ−Ｓｉ共晶によ
る方法がとられていたが低コスト化、生産性向上を目的
として、エポキシ樹脂に銀粉を混練した導電性接着剤が
多用されるようになってきた。
ましく、次々にＩＣ、ＬＳＩが開発され、量産化され続
けている。これらの半導体チップ（シリコンウエハ）の
リードフレームへの接着には、従来Ａｕ−Ｓｉ共晶によ
る方法がとられていたが低コスト化、生産性向上を目的
として、エポキシ樹脂に銀粉を混練した導電性接着剤が
多用されるようになってきた。
【０００５】この導電性接着剤の樹脂バインダには、一
般的にエポキシ樹脂が用いられているが、これ以外には
ポリイミド系、フェノール系、ポリエステル系なども一
部使用されている。一方、導電フィラーには金、銀、銅
などの金属の微粉末や無定形カーボン、グラファイト粉
が用いられ、そのほか、一部ではあるが、金属酸化物も
使用されている。しかし、この中で、価格、信頼性、実
績などから、銀粉が最も多く使用されている。
般的にエポキシ樹脂が用いられているが、これ以外には
ポリイミド系、フェノール系、ポリエステル系なども一
部使用されている。一方、導電フィラーには金、銀、銅
などの金属の微粉末や無定形カーボン、グラファイト粉
が用いられ、そのほか、一部ではあるが、金属酸化物も
使用されている。しかし、この中で、価格、信頼性、実
績などから、銀粉が最も多く使用されている。
【０００６】
【発明が解決しようとする課題】このような導電性接着
剤は、従来のはんだ付けや溶接に比べると様々な面でメ
リットがあるが、問題がないわけではない。たとえば、
この導電性接着剤をＬＳＩチップと部品掲載用パターン
基板に用いた場合について、図４および図５の接合モデ
ルより説明する。
剤は、従来のはんだ付けや溶接に比べると様々な面でメ
リットがあるが、問題がないわけではない。たとえば、
この導電性接着剤をＬＳＩチップと部品掲載用パターン
基板に用いた場合について、図４および図５の接合モデ
ルより説明する。
【０００７】図４（Ａ）に示すように、ガラス基板１上
にマイクロ型導電フィラー（以下ＭＣ型導電フィラーと
もいう）２を内包した導電性接着剤３を塗布し、次いで
内表面に電極（バンプ）４を有するチップ５を該ガラス
基板側へ移動させる。バンプ４が接着剤３中に挿入され
ると、接着剤３中のフィラー２はバンプ４によって押し
退られ（４図（Ｂ））、この結果、バンプ４の下方にフ
ィラー２が存在しない部分が生じる。これでは、基板表
面上の電極（図示せず）とバンプが接続できなくなって
しまう。
にマイクロ型導電フィラー（以下ＭＣ型導電フィラーと
もいう）２を内包した導電性接着剤３を塗布し、次いで
内表面に電極（バンプ）４を有するチップ５を該ガラス
基板側へ移動させる。バンプ４が接着剤３中に挿入され
ると、接着剤３中のフィラー２はバンプ４によって押し
退られ（４図（Ｂ））、この結果、バンプ４の下方にフ
ィラー２が存在しない部分が生じる。これでは、基板表
面上の電極（図示せず）とバンプが接続できなくなって
しまう。
【０００８】また、図５に示すようにファインピッチ導
電接続に対応した場合、バンプがフィラーの存在しない
部分に接合する可能性がある。また、これを避けるため
にフィラーの量を多くすると、今度は隣接端子間がショ
ートしてしまうという問題も生じる。そこで、プリント
基板とＩＣ、ＬＳＩチップの接合を導電性接着剤の熱圧
着により行う際、バンプの下にフィラーを存在させて、
信頼性の高い接続方法を開発する必要性がある。
電接続に対応した場合、バンプがフィラーの存在しない
部分に接合する可能性がある。また、これを避けるため
にフィラーの量を多くすると、今度は隣接端子間がショ
ートしてしまうという問題も生じる。そこで、プリント
基板とＩＣ、ＬＳＩチップの接合を導電性接着剤の熱圧
着により行う際、バンプの下にフィラーを存在させて、
信頼性の高い接続方法を開発する必要性がある。
【０００９】
【課題を解決するための手段】そこで、本発明は接着剤
を塗布した基板又はチップを予め加熱し接着剤の粘度を
低くすることにより、図１のようにフィラーを沈降させ
基板上にフィラーを敷きつめた状態にし、接合を行うと
いう手法を用いることにより前述した問題点を解決する
ものである。
を塗布した基板又はチップを予め加熱し接着剤の粘度を
低くすることにより、図１のようにフィラーを沈降させ
基板上にフィラーを敷きつめた状態にし、接合を行うと
いう手法を用いることにより前述した問題点を解決する
ものである。
【００１０】すなわち、本発明は、所定間隔を隔てて表
面に複数の電極を有する基板と所定間隔を隔てて表面に
複数の電極を有するチップとを導電性接着剤によって接
続する方法であって、導電フィラーを内包する導電性接
着剤を該基板上に塗布し、該基板を加熱して基板上に該
フィラーの沈降層を形成し、該チップの電極と該基板の
電極とが互いに対向する位置にあるように位置合わせを
行い、チップを加圧して導電性フィラーの殻部を破壊し
て内部の導電性微粒子を露出させ、次いで基板を加熱す
ることにより、該基板と該チップとを接続することを含
んでなる。
面に複数の電極を有する基板と所定間隔を隔てて表面に
複数の電極を有するチップとを導電性接着剤によって接
続する方法であって、導電フィラーを内包する導電性接
着剤を該基板上に塗布し、該基板を加熱して基板上に該
フィラーの沈降層を形成し、該チップの電極と該基板の
電極とが互いに対向する位置にあるように位置合わせを
行い、チップを加圧して導電性フィラーの殻部を破壊し
て内部の導電性微粒子を露出させ、次いで基板を加熱す
ることにより、該基板と該チップとを接続することを含
んでなる。
【００１１】また、本発明は所定間隔を隔てて表面に複
数の電極を有する基板と所定間隔を隔てて表面に複数の
電極を有するチップとを導電性接着剤によって接続する
方法であって、導電フィラーを内包する導電性接着剤を
該基板上に塗布し、該チップの電極と該基板の電極とが
互いに対向する位置にあるように位置合わせを行い、該
基板を加熱して基板上に該フィラーの沈降層を形成し、
チップを加圧して導電性フィラーの殻部を破壊して内部
の導電性微粒子を露出させ、次いで基板を加熱すること
により、該基板と該チップとを接続することを含んでな
る、前記方法。
数の電極を有する基板と所定間隔を隔てて表面に複数の
電極を有するチップとを導電性接着剤によって接続する
方法であって、導電フィラーを内包する導電性接着剤を
該基板上に塗布し、該チップの電極と該基板の電極とが
互いに対向する位置にあるように位置合わせを行い、該
基板を加熱して基板上に該フィラーの沈降層を形成し、
チップを加圧して導電性フィラーの殻部を破壊して内部
の導電性微粒子を露出させ、次いで基板を加熱すること
により、該基板と該チップとを接続することを含んでな
る、前記方法。
【００１２】更に又、本発明は所定間隔を隔てて表面に
複数の電極を有する基板と所定間隔を隔てて表面に複数
の電極を有するチップとを導電性接着剤によって接続す
る方法であって、導電フィラーを内包する導電性接着剤
を該チップ上に塗布して塗布層を形成し、該チップを加
熱して塗布層内に該フィラーの沈降層を形成し、該チッ
プの電極と該基板の電極とが互いに対向する位置にある
ように位置合わせを行い、チップを加圧して導電性フィ
ラーの殻部を破壊して内部の導電性微粒子を露出させ、
次いで基板を加熱することにより該基板と該チップとを
接続することを含んでなる。
複数の電極を有する基板と所定間隔を隔てて表面に複数
の電極を有するチップとを導電性接着剤によって接続す
る方法であって、導電フィラーを内包する導電性接着剤
を該チップ上に塗布して塗布層を形成し、該チップを加
熱して塗布層内に該フィラーの沈降層を形成し、該チッ
プの電極と該基板の電極とが互いに対向する位置にある
ように位置合わせを行い、チップを加圧して導電性フィ
ラーの殻部を破壊して内部の導電性微粒子を露出させ、
次いで基板を加熱することにより該基板と該チップとを
接続することを含んでなる。
【００１３】更に又、本発明は所定間隔を隔てて表面に
複数の電極を有する基板と所定間隔を隔てて表面に複数
の電極を有するチップとを導電性接着剤によって接続す
る方法であって、導電フィラーを内包する導電性接着剤
を該チップ上に塗布して塗布層を形成し、該チップの電
極と該基板の電極とが互いに対向する位置にあるように
位置合わせを行い、該チップを加熱して塗布層内に該フ
ィラーの沈降層を形成し、チップを加圧して導電性フィ
ラーの殻部を破壊して内部の導電性微粒子を露出させ、
次いで基板を加熱することにより該基板と該チップとを
接続することを含んでなる。
複数の電極を有する基板と所定間隔を隔てて表面に複数
の電極を有するチップとを導電性接着剤によって接続す
る方法であって、導電フィラーを内包する導電性接着剤
を該チップ上に塗布して塗布層を形成し、該チップの電
極と該基板の電極とが互いに対向する位置にあるように
位置合わせを行い、該チップを加熱して塗布層内に該フ
ィラーの沈降層を形成し、チップを加圧して導電性フィ
ラーの殻部を破壊して内部の導電性微粒子を露出させ、
次いで基板を加熱することにより該基板と該チップとを
接続することを含んでなる。
【００１４】このように本発明では、基板上にフィラー
を敷きつめた状態で接合を行うので、隣接するパターン
同士が導通をとる可能性が大きくなる。この問題につい
ては、導電性微粒子の表面を絶縁性のポリマで被覆した
マイクロカプセル型導電性フィラーを接着剤中に分散さ
せ、これを基板に塗布した後、チップと基板に圧力をか
けてカプセルのコーティング層を破壊して導通をとり、
隣接するパターン間にはカプセル化された導電性微粒子
のままで存在させて絶縁を保つという手法を用いる。た
だし、導電性微粒子の表面のポリマ層は熱硬化性樹脂
であること潜在性硬化剤の殻物質は熱可塑性樹脂とい
う条件を満たさなければならない。この理由としては、
に関しては、基板とチップのボンディング時の温度以
上の耐熱性が要求されるため、熱硬化性樹脂を使用しな
ければならない。に関しては、フィラーを沈降させる
ために基板を加熱したとき殻物質は溶融せず、基板とチ
ップのボンディング時の温度で殻物質は溶融して接着剤
を硬化させなければならないからである。
を敷きつめた状態で接合を行うので、隣接するパターン
同士が導通をとる可能性が大きくなる。この問題につい
ては、導電性微粒子の表面を絶縁性のポリマで被覆した
マイクロカプセル型導電性フィラーを接着剤中に分散さ
せ、これを基板に塗布した後、チップと基板に圧力をか
けてカプセルのコーティング層を破壊して導通をとり、
隣接するパターン間にはカプセル化された導電性微粒子
のままで存在させて絶縁を保つという手法を用いる。た
だし、導電性微粒子の表面のポリマ層は熱硬化性樹脂
であること潜在性硬化剤の殻物質は熱可塑性樹脂とい
う条件を満たさなければならない。この理由としては、
に関しては、基板とチップのボンディング時の温度以
上の耐熱性が要求されるため、熱硬化性樹脂を使用しな
ければならない。に関しては、フィラーを沈降させる
ために基板を加熱したとき殻物質は溶融せず、基板とチ
ップのボンディング時の温度で殻物質は溶融して接着剤
を硬化させなければならないからである。
【００１５】なお、基板にフィラーを敷きつめフィラー
の沈降層を形成するための基板又はチップの加熱温度
は、具体的には２０℃〜５０℃の範囲内の温度である。
これは、２０℃未満ではフィラーが沈降しにくく、一
方、５０℃を超えると硬化剤の殻が破壊し、硬化剤の作
用により接着剤の硬化が不本意に始まってしまうからで
ある。
の沈降層を形成するための基板又はチップの加熱温度
は、具体的には２０℃〜５０℃の範囲内の温度である。
これは、２０℃未満ではフィラーが沈降しにくく、一
方、５０℃を超えると硬化剤の殻が破壊し、硬化剤の作
用により接着剤の硬化が不本意に始まってしまうからで
ある。
【００１６】以下、実施例により本発明を説明するが、
本発明はこれに限定されるものではない。
本発明はこれに限定されるものではない。
【００１７】
【実施例】実施例１ 以下の材料を用いて、（１）に示す方法でチップと基板
を接続した。 フィラー：導電性微粒子表面をポリマでカプセル化した
マイクロカプセル型フィラー 導電性微粒子…Ｃｕ粒子表面Ａｇメッキ、平均粒径５μ
ｍ ポリマ…エポキシとアミンの反応物 接着剤： 主剤…エポキシ樹脂 硬化剤…潜在性硬化剤
（殻物質の融点１５０℃） 基板： ガラスエポキシ基板（電極間１００μｍ、パ
ッド２００μｍ角、１２８ピン） チップ： 電極間１００μｍ、パッド２００μｍ角、１
２８ピン （１）チップと基板の接合（基板側に接着剤を塗布する
例） 図２（Ａ）に示すように基板１１上にフィラー１２を含
有する接着剤（フィラー含有量１０vol ％、低粘度３０
００cps ）１３をスクリーン法又ははけ塗り法等の方法
により塗布する。なお、基板１１の表面に所定間隔をお
いて複数の電極１４が設けられている。次いで、基板１
１を４５℃の温度で予め１０分間加熱しフィラー１２を
沈降させ基板上にフィラー１２の沈降層Ａを形成する
（図２（Ｂ））。
を接続した。 フィラー：導電性微粒子表面をポリマでカプセル化した
マイクロカプセル型フィラー 導電性微粒子…Ｃｕ粒子表面Ａｇメッキ、平均粒径５μ
ｍ ポリマ…エポキシとアミンの反応物 接着剤： 主剤…エポキシ樹脂 硬化剤…潜在性硬化剤
（殻物質の融点１５０℃） 基板： ガラスエポキシ基板（電極間１００μｍ、パ
ッド２００μｍ角、１２８ピン） チップ： 電極間１００μｍ、パッド２００μｍ角、１
２８ピン （１）チップと基板の接合（基板側に接着剤を塗布する
例） 図２（Ａ）に示すように基板１１上にフィラー１２を含
有する接着剤（フィラー含有量１０vol ％、低粘度３０
００cps ）１３をスクリーン法又ははけ塗り法等の方法
により塗布する。なお、基板１１の表面に所定間隔をお
いて複数の電極１４が設けられている。次いで、基板１
１を４５℃の温度で予め１０分間加熱しフィラー１２を
沈降させ基板上にフィラー１２の沈降層Ａを形成する
（図２（Ｂ））。
【００１８】次いで、内側表面に複数の電極（バンプ）
１５を有するチップ１６を準備し、基板に対向させる
（図２（Ｃ））。次いでバンプ１５と基板１１の電極１
４とが互いに対向する位置にあるように位置あわせする
（図２（Ｄ））。次いでチップ１６に１０ｇ／バンプの
圧力を加え接着剤中に含まれる硬化剤の殻物質を破壊
し、導電性微粒子を露出させる（図２（Ｅ））。最後
に、チップ１６を１７５℃で約１分間加熱し、接着剤を
硬化させ、基板１１とチップ１６を接合する（図２
（Ｆ））。
１５を有するチップ１６を準備し、基板に対向させる
（図２（Ｃ））。次いでバンプ１５と基板１１の電極１
４とが互いに対向する位置にあるように位置あわせする
（図２（Ｄ））。次いでチップ１６に１０ｇ／バンプの
圧力を加え接着剤中に含まれる硬化剤の殻物質を破壊
し、導電性微粒子を露出させる（図２（Ｅ））。最後
に、チップ１６を１７５℃で約１分間加熱し、接着剤を
硬化させ、基板１１とチップ１６を接合する（図２
（Ｆ））。
【００１９】なお、チップのバンプ１５と基板の電極１
４の位置合わせは、チップを加熱してフィラーを沈降さ
せる前に行うこともできる。なお、ここで、硬化剤（潜
在性硬化剤ともいう）とは、加熱途中で接着剤が硬化し
ないように硬化剤を樹脂に封入したもので、硬化剤の殻
物質である樹脂の融点以上になると樹脂が破壊され、接
着剤を硬化させるというものである。この硬化剤を用い
ることで、フィラーを沈降させるために基板を加熱し、
フィラーが沈降したのちにさらに加熱し接着剤を硬化さ
せるという２段階の温度ステップの接合が可能となる。 （２）接合後の導通抵抗、絶縁抵抗の測定 （１）でボンディングしたサンプルの導通抵抗、絶縁抵
抗を調べた。
４の位置合わせは、チップを加熱してフィラーを沈降さ
せる前に行うこともできる。なお、ここで、硬化剤（潜
在性硬化剤ともいう）とは、加熱途中で接着剤が硬化し
ないように硬化剤を樹脂に封入したもので、硬化剤の殻
物質である樹脂の融点以上になると樹脂が破壊され、接
着剤を硬化させるというものである。この硬化剤を用い
ることで、フィラーを沈降させるために基板を加熱し、
フィラーが沈降したのちにさらに加熱し接着剤を硬化さ
せるという２段階の温度ステップの接合が可能となる。 （２）接合後の導通抵抗、絶縁抵抗の測定 （１）でボンディングしたサンプルの導通抵抗、絶縁抵
抗を調べた。
【００２０】導通抵抗はいずれも１接続点あたり０．５
Ω以下と良好で、フィラーの含有量が１０vol ％という
大量使用にもかかわらず、隣接するパターン間は絶縁を
保った。 （３）ボンディングしたサンプルの断面観察 ボンディングしたサンプルをエポキシ樹脂中に埋包し、
硬化させ、これをバフ研磨し断面観察を行った。
Ω以下と良好で、フィラーの含有量が１０vol ％という
大量使用にもかかわらず、隣接するパターン間は絶縁を
保った。 （３）ボンディングしたサンプルの断面観察 ボンディングしたサンプルをエポキシ樹脂中に埋包し、
硬化させ、これをバフ研磨し断面観察を行った。
【００２１】図２（Ｆ）に示すように、フィラーが基板
上に沈降しており、すべてのバンプ下にフィラーが存在
している様子が確認できた。 実施例２ 接着剤に粘度が２００００cps と極端に大きいものを用
いた以外は実施例１と同一の方法、条件でチップと基板
を接続し、同一の評価を行った。 （結果） （１）接合後の導通抵抗、絶縁抵抗の測定 実施例１と同一の結果を得た。 （２）ボンディングしたサンプルの断面観察 ２００００cps という高粘度にもかかわらず実施例１と
同一の結果を得た。これより、接着剤の粘度が高くても
ある程度の熱をかければ、接着剤中のフィラーは沈降す
ることがわかった。
上に沈降しており、すべてのバンプ下にフィラーが存在
している様子が確認できた。 実施例２ 接着剤に粘度が２００００cps と極端に大きいものを用
いた以外は実施例１と同一の方法、条件でチップと基板
を接続し、同一の評価を行った。 （結果） （１）接合後の導通抵抗、絶縁抵抗の測定 実施例１と同一の結果を得た。 （２）ボンディングしたサンプルの断面観察 ２００００cps という高粘度にもかかわらず実施例１と
同一の結果を得た。これより、接着剤の粘度が高くても
ある程度の熱をかければ、接着剤中のフィラーは沈降す
ることがわかった。
【００２２】実施例１と実施例２より、接着剤の粘度が
広い範囲で、本発明による効果が有効であることが確認
できた。 実施例３ 接着剤中のフィラー含有量が１vol ％のものを用いた以
外は実施例１と同一の方法条件でチップと基板を接続
し、同一の評価を行った。 （結果） （１）接合後の導通抵抗、絶縁抵抗の測定 隣接するパターン間は全て絶縁を保っており、導通抵抗
はフィラーの含有量が１vol ％という少量にもかかわら
ずいずれの点においても１接続点あたり０．５Ω以下と
良好であった。 （２）ボンディングしたサンプルの断面観察 フィラーが基板上に沈降しており、すべてのバンプ下に
フィラーが存在している様子が確認できた。 実施例４ 実施例１と同一の材料を用いて、（１）に示す方法でチ
ップと基板を接続した。 （１）チップと基板の接合（チップ側に接着剤を塗布す
る例） 内側表面に所定間隔を隔てて電極（バンプ）２０を有す
るチップ２１に、図３（Ａ）に示すように、フィラー２
２を含有する接着剤２３（フィラー含有量１０vol ％、
低粘度３０００cps ）を塗布する。
広い範囲で、本発明による効果が有効であることが確認
できた。 実施例３ 接着剤中のフィラー含有量が１vol ％のものを用いた以
外は実施例１と同一の方法条件でチップと基板を接続
し、同一の評価を行った。 （結果） （１）接合後の導通抵抗、絶縁抵抗の測定 隣接するパターン間は全て絶縁を保っており、導通抵抗
はフィラーの含有量が１vol ％という少量にもかかわら
ずいずれの点においても１接続点あたり０．５Ω以下と
良好であった。 （２）ボンディングしたサンプルの断面観察 フィラーが基板上に沈降しており、すべてのバンプ下に
フィラーが存在している様子が確認できた。 実施例４ 実施例１と同一の材料を用いて、（１）に示す方法でチ
ップと基板を接続した。 （１）チップと基板の接合（チップ側に接着剤を塗布す
る例） 内側表面に所定間隔を隔てて電極（バンプ）２０を有す
るチップ２１に、図３（Ａ）に示すように、フィラー２
２を含有する接着剤２３（フィラー含有量１０vol ％、
低粘度３０００cps ）を塗布する。
【００２３】次いでチップ２１を４５℃の温度で予め１
０分間加熱しフィラー２２を沈降させフィラー１２の沈
降層Ａを形成する（図３（Ｂ））。次いで、表面に複数
の電極２４を有する基板２５を準備し、チップに対向さ
せる（図３（Ｃ））。次いでバンプ２０と基板２５の電
極２４とが互いに対向する位置にあるように位置あわせ
する（図３（Ｄ））。次いでチップ２１に１０ｇ／バン
プの圧力を加え接着剤中に含まれる硬化剤の殻物質を破
壊し、導電性微粒子を露出させる（図３（Ｅ））。最後
に、チップ２１を１７５℃で約１分間加熱し、接着剤を
硬化させ、基板２５とチップ２１を接合する（図３
（Ｆ））。
０分間加熱しフィラー２２を沈降させフィラー１２の沈
降層Ａを形成する（図３（Ｂ））。次いで、表面に複数
の電極２４を有する基板２５を準備し、チップに対向さ
せる（図３（Ｃ））。次いでバンプ２０と基板２５の電
極２４とが互いに対向する位置にあるように位置あわせ
する（図３（Ｄ））。次いでチップ２１に１０ｇ／バン
プの圧力を加え接着剤中に含まれる硬化剤の殻物質を破
壊し、導電性微粒子を露出させる（図３（Ｅ））。最後
に、チップ２１を１７５℃で約１分間加熱し、接着剤を
硬化させ、基板２５とチップ２１を接合する（図３
（Ｆ））。
【００２４】なお、チップ２１のバンプ２０と基板２５
の電極２４の位置合わせは、前記と同様にチップを加熱
してフィラーを沈降させる前に行うこともできる。 （２）接合後の導通抵抗、絶縁抵抗の測定 （１）でボンディングしたサンプルの導通抵抗、絶縁抵
抗を調べた。導通抵抗はいづれも１接続点あたり０．５
Ω以下と良好で、フィラーの含有量が１０vol ％という
大量使用にもかかわらず、隣接するパターン間は絶縁を
保った。 （３）ボンディングしたサンプルの断面観察 ボンディングしたサンプルをエポキシ樹脂中に包埋し、
硬化させ、これをバフ研磨し断面観察を行った。
の電極２４の位置合わせは、前記と同様にチップを加熱
してフィラーを沈降させる前に行うこともできる。 （２）接合後の導通抵抗、絶縁抵抗の測定 （１）でボンディングしたサンプルの導通抵抗、絶縁抵
抗を調べた。導通抵抗はいづれも１接続点あたり０．５
Ω以下と良好で、フィラーの含有量が１０vol ％という
大量使用にもかかわらず、隣接するパターン間は絶縁を
保った。 （３）ボンディングしたサンプルの断面観察 ボンディングしたサンプルをエポキシ樹脂中に包埋し、
硬化させ、これをバフ研磨し断面観察を行った。
【００２５】その結果、図３に示すようにフィラーが基
板上に沈降しており、全てのバンプの下方にフィラーが
存在している様子が確認できた。
板上に沈降しており、全てのバンプの下方にフィラーが
存在している様子が確認できた。
【００２６】
【発明の効果】以上説明した様に本発明は、フィラーを
沈降させ基板上に均一に敷きつめた状態にし接合を行う
ことにより、バンプ下にフィラーを存在させることがで
き、少ないフィラー量の場合においても信頼性の高い接
続が可能となる効果を奏する。
沈降させ基板上に均一に敷きつめた状態にし接合を行う
ことにより、バンプ下にフィラーを存在させることがで
き、少ないフィラー量の場合においても信頼性の高い接
続が可能となる効果を奏する。
【図１】加熱により接着剤中のフィラーの沈降を示す模
式図である。
式図である。
【図２】チップと基板の接合の一例を示す工程図であ
る。
る。
【図３】チップと基板の接合の他の例を示す工程図であ
る。
る。
【図４】従来のチップと基板の接合の一例を示す工程図
である。
である。
【図５】従来のチップと基板の接合の他の例を示す工程
図である。
図である。
１１，２５…基板 １４，２４…電極 １２，２２…フィラー １３，２３…接着剤 １５，２０…電極（バンプ） １６，２１…チップ Ａ…沈降層
Claims (12)
- 【請求項１】 所定間隔を隔てて表面に複数の電極を有
する基板と所定間隔を隔てて表面に複数の電極を有する
チップとを導電性接着剤によって接続する方法であっ
て、導電フィラーを内包する導電性接着剤を該基板上に
塗布し、 該基板を加熱して基板上に該フィラーの沈降層を形成
し、 該チップの電極と該基板の電極とが互いに対向する位置
にあるように位置合わせを行い、 チップを加圧して導電性フィラーの殻部を破壊して内部
の導電性微粒子を露出させ、次いで基板を加熱すること
により、該基板と該チップとを接続することを含んでな
る、前記方法。 - 【請求項２】 所定間隔を隔てて表面に複数の電極を有
する基板と所定間隔を隔てて表面に複数の電極を有する
チップとを導電性接着剤によって接続する方法であっ
て、導電フィラーを内包する導電性接着剤を該基板上に
塗布し、 該チップの電極と該基板の電極とが互いに対向する位置
にあるように位置合わせを行い、 該基板を加熱して基板上に該フィラーの沈降層を形成
し、 チップを加圧して導電性フィラーの殻部を破壊して内部
の導電性微粒子を露出させ、次いで基板を加熱すること
により、該基板と該チップとを接続することを含んでな
る、前記方法。 - 【請求項３】 所定間隔を隔てて表面に複数の電極を有
する基板と所定間隔を隔てて表面に複数の電極を有する
チップとを導電性接着剤によって接続する方法であっ
て、導電フィラーを内包する導電性接着剤を該チップ上
に塗布して塗布層を形成し、 該チップを加熱して塗布層内に該フィラーの沈降層を形
成し、 該チップの電極と該基板の電極とが互いに対向する位置
にあるように位置合わせを行い、 チップを加圧して導電性フィラーの殻部を破壊して内部
の導電性微粒子を露出させ、次いで基板を加熱すること
により該基板と該チップとを接続することを含んでな
る、前記方法。 - 【請求項４】 所定間隔を隔てて表面に複数の電極を有
する基板と所定間隔を隔てて表面に複数の電極を有する
チップとを導電性接着剤によって接続する方法であっ
て、導電フィラーを内包する導電性接着剤を該チップ上
に塗布して塗布層を形成し、 該チップの電極と該基板の電極とが互いに対向する位置
にあるように位置合わせを行い、 該チップを加熱して塗布層内に該フィラーの沈降層を形
成し、 チップを加圧して導電性フィラーの殻部を破壊して内部
の導電性微粒子を露出させ、次いで基板を加熱すること
により該基板と該チップとを接続することを含んでな
る、前記方法。 - 【請求項５】 端子を有するチップとプリント基板とを
導電性接着剤によって接続する接続方法において、前記
導電性接着剤を基板またはチップに塗布した後、前記導
電性接着剤に含まれる導電フィラーを全て沈降させて、
前記基板またはチップとチップまたは基板とを接続する
ことを特徴とする接続方法。 - 【請求項６】 前記導電性接着剤を前記基板またはチッ
プに塗布したのち、該基板またはチップを加熱すること
により、前記導電フィラーを沈降させることを特徴とす
る請求項１記載の接続方法。 - 【請求項７】 前記導電フィラーが、導電性微粒子表面
を絶縁性の樹脂で均一にコーティングしたマイクロカプ
セル型フィラーであることを特徴とする請求項１，２，
３、又は４記載の接続方法。 - 【請求項８】 前記マイクロカプセル型フィラーの殻物
質が熱硬化性樹脂で構成されていることを特徴とする請
求項１，２，３、又は４記載の接続方法。 - 【請求項９】 前記導電性接着剤を硬化させるための硬
化剤が樹脂に封入されていることを特徴とする請求項
１，２，３又は４記載の接続方法。 - 【請求項１０】 前記硬化剤の殻物質が熱可塑性樹脂で
あることを特徴とする請求項９記載の接続方法。 - 【請求項１１】 前記硬化剤の殻物質は、融点が５０℃
以上であることを特徴とする請求項９記載の接続方法。 - 【請求項１２】 前記基板の最初の加熱温度は、硬化剤
の殻物質の融点より低い温度であることを特徴とする請
求項１，２，３又は４記載の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20540392A JP3148008B2 (ja) | 1992-07-31 | 1992-07-31 | 導電性接着剤を用いた基板とチップの接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20540392A JP3148008B2 (ja) | 1992-07-31 | 1992-07-31 | 導電性接着剤を用いた基板とチップの接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653279A true JPH0653279A (ja) | 1994-02-25 |
| JP3148008B2 JP3148008B2 (ja) | 2001-03-19 |
Family
ID=16506263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20540392A Expired - Lifetime JP3148008B2 (ja) | 1992-07-31 | 1992-07-31 | 導電性接着剤を用いた基板とチップの接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148008B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162229A (ja) * | 1995-12-04 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 半導体ユニット及びその半導体素子の実装方法 |
| JP2010108955A (ja) * | 2008-10-28 | 2010-05-13 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
| JP2016054296A (ja) * | 2014-09-01 | 2016-04-14 | 積水化学工業株式会社 | 接続構造体の製造方法 |
-
1992
- 1992-07-31 JP JP20540392A patent/JP3148008B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162229A (ja) * | 1995-12-04 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 半導体ユニット及びその半導体素子の実装方法 |
| JP2010108955A (ja) * | 2008-10-28 | 2010-05-13 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
| JP2016054296A (ja) * | 2014-09-01 | 2016-04-14 | 積水化学工業株式会社 | 接続構造体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3148008B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100790671B1 (ko) | 전기 장치 제조 방법 | |
| KR100290993B1 (ko) | 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 | |
| KR101057608B1 (ko) | 단자간 접속 방법 및 반도체 장치의 실장 방법 | |
| JP3494940B2 (ja) | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール | |
| JPH09312176A (ja) | 接続部材および該接続部材を用いた電極の接続構造並びに接続方法 | |
| US6835274B2 (en) | Electrical connecting device and electrical connecting method | |
| WO2007061216A1 (en) | Method for bonding between electrical devices using ultrasonic vibration | |
| US20030178132A1 (en) | Method for manufacturing connection structure | |
| US6376050B1 (en) | Electric connecting method and apparatus | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JPS63150930A (ja) | 半導体装置 | |
| JP3148008B2 (ja) | 導電性接着剤を用いた基板とチップの接続方法 | |
| JPH114064A (ja) | 異方性導電樹脂及びこれを用いた電子部品の実装構造 | |
| KR100248582B1 (ko) | 서로 마주보는 전극들을 상호 접속하기 위한 접속시트, 및 이 접속시트를 사용하는 전극접속구조 및 접속방법 | |
| JPH05290946A (ja) | 電子部品実装方法 | |
| JP3092118B2 (ja) | 導電粒子転写型異方性導電フィルム及び電気的接続方法 | |
| JPH09153516A (ja) | 半導体装置及びｉｃチップの検査方法 | |
| JP3271404B2 (ja) | チップ部品の端子接続方法 | |
| JP3120837B2 (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
| JP3422243B2 (ja) | 樹脂フィルム | |
| JP4378788B2 (ja) | Ｉｃチップの接続方法 | |
| JPH11219982A (ja) | 導電粒子及びそれを用いた異方性導電接着剤 | |
| JP2511909B2 (ja) | 電気的接続材料のマイクロ形成方法 | |
| JP2004127612A (ja) | 導電性微粒子、電極端子の相互接続方法及び導電接続構造体 | |
| JP3149083B2 (ja) | 導電用結合剤および導電接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |