CN113471157A - 在电子部件上方具有夹和连接器的封装体 - Google Patents

在电子部件上方具有夹和连接器的封装体 Download PDF

Info

Publication number
CN113471157A
CN113471157A CN202110347914.5A CN202110347914A CN113471157A CN 113471157 A CN113471157 A CN 113471157A CN 202110347914 A CN202110347914 A CN 202110347914A CN 113471157 A CN113471157 A CN 113471157A
Authority
CN
China
Prior art keywords
package
electronic component
body connector
clip
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110347914.5A
Other languages
English (en)
Inventor
T·纳耶夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN113471157A publication Critical patent/CN113471157A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种封装体(100)包括：载体(102)；电子部件(104)，其安装在载体(102)上；包封材料(106)，其至少部分地包封载体(102)和电子部件(104)；夹(110)，其连接到电子部件(104)的上主表面；和导电的体连接器(108)，其与电子部件(104)电连接并安装在电子部件(104)上方。

Description

在电子部件上方具有夹和连接器的封装体
技术领域
各个实施例总体上涉及一种封装体、一种电子器件以及一种制造电子部件的方法。
背景技术
封装体可以被表示为具有从包封材料伸出并被安装到例如印刷电路板的外围电子装置的电连接结构的被包封的电子部件。
封装成本是行业的重要驱动力。与之相关的是性能、尺寸和可靠性。不同的封装解决方案是多种多样的，必须满足应用的需求。特别地，在操作期间使封装体过热可能会降低封装体的可靠性和性能。
发明内容
可能需要提供一种具有高性能和可靠性的封装体。
根据一个示例性实施例，提供了一种封装体，所述封装体包括：载体；电子部件，其安装在载体上；包封材料，其至少部分地包封载体和电子部件；夹，其连接到电子部件的上主表面；和导电的体连接器(bulk connector)，其与电子部件电连接并安装在电子部件的顶部或上方。
根据另一个示例性实施例，提供了一种电子器件，其中，所述电子器件包括：安装基座、例如印刷电路板；以及具有上述特征并且安装在安装基座上的封装体。
根据又一示例性实施例，提供了一种制造封装体的方法，其中，所述方法包括：将电子部件安装在载体上；通过包封材料至少部分地包封载体和电子部件；将夹连接到电子部件的上主表面；和将电连接电子部件的导电的体连接器安装在电子部件的顶部或上方。
根据一个示例性实施例，提供了一种封装体，该封装体具有位于载体上的电子部件以及位于电子部件的顶部上的夹。所述配置可被包封材料部分地包封。体连接器可在垂直方向上连接在电子部件上方、特别是连接在夹的顶部上，以便以紧凑的方式利用朝向低欧姆的体连接器引导的短的且基本笔直的垂直电流路径电连接电子部件。这可显著减少欧姆损耗，并且可以可靠地避免操作期间的过热。因此，即使在大电流功率应用场合，也可以获得具有高的电可靠性和热可靠性以及高性能的封装体。
进一步的示例性实施例的描述
在下文中，将说明封装体、电子器件和方法的其它示例性实施例。
在本申请的上下文中，术语“封装体”可以特别地表示这样一种器件：该器件可以包括安装在载体上的电子部件，所述载体包括或由单个构件、经由包封接合的多个构件或其它封装体部件或载体的子组件组成。封装体的所述组成部分可以被包封材料至少部分地包封。也可在封装体中实施一个或多个导电的互连体(例如连接线和/或夹)，例如用于将电子部件与载体电耦合。
在本申请的上下文中，术语“电子部件”可以特别地包括半导体芯片(特别是功率半导体芯片)、有源电子器件(例如晶体管)、无源电子器件(例如电容或电感或欧姆电阻)、传感器(例如麦克风、光传感器或气体传感器)、基于半导体的发光器件(例如发光二极管(LED)或激光器)，执行器(例如扬声器)和微机电系统(MEMS)。特别地，电子部件可以是在其表面部分具有至少一个集成电路元件(例如，二极管或晶体管)的半导体芯片。电子部件可以是裸露的裸片，或者可以已经被封装或包封。根据多个示例性实施例实施的半导体芯片可以例如以硅技术、氮化镓技术、碳化硅技术等形成。
在本申请的上下文中，术语“载体”可以特别表示支撑结构(其可至少部分地导电)，该支撑结构用作要安装在其上的电子部件的机械支撑结构，且也可以有助于电子部件与封装体的外围之间的电互连。换句话说，载体可以实现机械支撑功能和电连接功能。载体包括或由单个构件、经由包封材料接合的多个构件或其它封装体部件或载体的子组件组成。当载体形成引线框架的一部分时，它可以是或可以包括裸片焊盘。
在本申请的上下文中，术语“包封材料”可以特别地表示基本上电绝缘的材料，其包围电子部件的至少一部分和载体的至少一部分，以提供机械保护、电绝缘以及可选地在操作过程中提供对散热的贡献。特别地，所述包封材料可以是模制化合物。模制化合物可包括可流动和可硬化材料的基质以及嵌入其中的填料颗粒。例如，填料颗粒可用于调节模制部件的性能，特别是用于提高导热率。
在本申请的上下文中，术语“夹”可以特别地表示用于连接到电子部件并且可选地还连接到载体的导电板结构。更特别地，夹可以是三维弯曲的板型连接元件，其具有两个平面区段以连接到相应电子部件的上主表面和载体的上主表面，其中，所述两个平面区段可以是通过倾斜或阶梯状的连接区段互连。
在本申请的上下文中，术语“体连接器”可以特别地表示用于将封装体与电子环境电连接和机械连接的固体(并且优选为大型块状)的导电块。特别地，体连接器可以是三维体，其体积大于封装体的其余部分(即，包括载体、电子部件、包封材料和夹的封装体本体)的体积，特别是是其体积的至少三倍。这样的体连接器可以被配置用于大电流应用场合，如在功率半导体技术中可能出现的那些应用场合。特别地，体连接器可以仅由导电的、特别是金属的材料组成。
在一个实施例中，电子部件是半导体裸片、特别是相同的半导体裸片。两个电子部件都可以是晶体管芯片。
在一个实施例中，每个半导体裸片包括集成晶体管、特别是场效应晶体管。更具体地，每个半导体裸片可以包括金属氧化物半导体场效应晶体管(metal oxidesemiconductor field effect transistor，MOSFET)。
在一个实施例中，电子部件被配置和连接以提供半桥功能。在本申请的上下文中，术语“半桥”可以特别地表示由上晶体管开关(“高侧”)和下晶体管开关(“低侧”)组成的电路。例如，晶体管可以是MOSFET、即金属氧化物半导体场效应晶体管。晶体管可以以共源共栅布置形式连接。通过在每个控制端子上施加相应的电压波形，两个晶体管开关可以彼此互补地接通和断开(特别是具有非重叠的死区时间)。期望的结果可以是在第一电势(例如，DC总线电压)与第二电势(例如，地线)之间切换的中点下的方波电压。两个晶体管可以通过它们的连接端子的相互连接而互连，从而可以获得具有实施的二极管特性的基于两个晶体管的开关。所提及的半桥配置可以原样使用或单独使用，或者可以与一个或多个其它半桥(或其它电路)组合以实现更复杂的电功能。例如，两个这样的半桥可以形成全桥。逆变器也可以基于半桥来构成。
在一个实施例中，导电的体连接器布置在包封材料外、特别是整个布置在包封材料外。体连接器可以连接到的夹可以具有相对于包封材料裸露的表面部分。体连接器可以连接到所述裸露的夹表面。特别地，体连接器的整个表面可以没有包封材料，即，可以相对于包封材料完全裸露。这可以允许在包封之后将体连接器连接、例如焊接到封装体的其余部分。
在一个实施例中，连接器被安装、特别是被焊接在夹的上表面上，使得电子部件通过夹与连接器垂直地间隔开。换句话说，夹可以被夹持在电子芯片与体连接器之间。这可以建立基本垂直的电流流动，从而允许封装体的低欧姆配置。
在一个实施例中，包封材料仅部分地包封夹，从而提供了夹的裸露表面，该裸露表面可以与体连接器直接连接。因此，夹可以部分包封和部分裸露。体连接器可以直接连接、特别是焊接在裸露的夹部分上，这在位置精度方面的要求较低。
在一个实施例中，夹也连接到载体的上主表面。通过这种方式，可以在电子部件的顶侧、体连接器和载体之间建立电耦合。
在一个实施例中，连接器的高度大于由载体、电子部件、包封材料和夹组成的封装体本体的高度，特别地是其高度的至少三倍或至少五倍。相应地，连接器的体积可大于、特别地是由载体、电子部件、包封材料和夹构成的封装体本体的体积的至少三倍或至少五倍。换句话说，就高度、体积和/或质量而言，体连接器可以主导封装体。
在一个实施例中，连接器是金属块、特别是圆柱形金属块。其它几何形状也是可能的，例如参见图20。
在一个实施例中，连接器包括冷却结构、特别是多个冷却翅片、更特别是从连接器的中央主体径向延伸或彼此平行延伸的多个冷却翅片。因此，体连接器可以协同作用以提供用于防止热点的低欧姆电连接，并且可以同时通过可以与体连接器整体形成的冷却结构来促进散热。例如，多个冷却翅片可以作为柱或叶片从连接器的导电主体延伸。例如，这种冷却翅片可以从中央主体径向向外延伸，以获得特别显著的散热。冷却叶片的平行布置也是有利的，例如当多个封装体被组装在同一体连接器下方时。
在一个实施例中，连接器包括被配置成用于将连接器安装在安装基座上的安装结构。特别地，这种安装结构可以被配置成用于与安装基座建立螺纹连接。在这样的配置中，体连接器可以包括整体形成的子结构(例如，一个或多个金属腿)，用于在体连接器(以及因此整个封装体)与安装基座(例如，印刷电路板)之间建立机械连接。此时，可以省去用于将封装体安装在安装基座上的单独部件。
在一个实施例中，连接器具有带有内螺纹的中央凹部。因此，具有外螺纹的螺纹轴可用于在连接器与包括所述螺纹轴的另一电设备之间建立螺纹连接。
在一个实施例中，电子器件包括安装在安装基座上的至少一个另外的封装体。特别地，电子器件可以包括安装在安装基座上的两个另外的封装体(即，总共三个封装体)。所述至少一个另外的封装体中的每一个可以包括安装在另外的载体上并且由另外的包封材料至少部分地包封的两个电子部件。所述连接器可以与封装体的以及所述至少一个另外的封装体(优选地两个另外的封装体)的电子部件电连接并且安装在其顶部或上方。有利地，单个体连接器可以支持多个封装体的低欧姆连接。
在一个实施例中，连接器包括被配置成用于冷却组装到所述连接器的所有封装体的冷却结构。特别地，这样的连接器可以包括冷却翅片，优选地包括平行冷却翅片阵列。在这样的配置中，冷却翅片可以是具有高散热表面的多个间隔开的叶片，以高效地冷却电子器件的封装体。
在另一个实施例中，电子器件包括具有上述特征并被安装在安装基座上的至少一个另外的封装体。特别地，可提供具有上述特征的两个另外的封装体(即，总共三个这种类型的封装体)并将其安装在安装基座上。因此，根据上述实施例中的一个的三个封装体可以以低欧姆配置互连。
在一个实施例中，电子部件在垂直方向上位于安装基座与连接器之间。换句话说，安装基座和体连接器可以布置在电子部件的两个相反侧。电子器件的电子部件可被布置在相同的垂直高度处，即以共面的方式布置。
在一个实施例中，载体包括引线框架或在两个相反的主表面上覆盖有导电层的导热且电绝缘的片。例如，这种载体可以是引线框架型结构(例如，由铜制成)。在另一个实施例中，载体(而不是如上所述地实施为引线框架的金属板区段)包括堆叠体，该堆叠体由中央电绝缘导热层(例如陶瓷层)以及两个相反的主表面覆盖的相应的导电层(例如铜层或铝层，其中，相应的导电层可以是连续的或图案化的层)组成。特别地，载体可以实施为直接铜结合(DCB)衬底或直接铝结合(DAB)衬底。
在一个实施例中，电子部件被配置为功率半导体芯片。因此，电子部件(例如半导体芯片)可以用于例如汽车领域中的功率应用，并且可例如具有至少一个集成绝缘栅双极型晶体管(IGBT)和/或至少一个其它类型(例如MOSFET、JFET等)的晶体管和/或至少一个集成二极管。这样的集成电路元件可以例如以硅技术或基于宽带隙半导体(诸如碳化硅)制造。半导体功率芯片可以包括一个或多个场效应晶体管、二极管、逆变器电路、半桥、全桥、驱动器、逻辑电路、其它器件等。
在一个实施例中，相应的电子部件经受垂直电流。根据示例性实施例的封装体架构特别适合于需要垂直电流流动、即在垂直于电子部件的两个相反主表面的方向上的电流流动的大功率应用，其中，一个主表面用于将电子部件安装在载体上。
可以使用半导体衬底、优选硅衬底作为形成电子部件基础的衬底或晶片。替代地，可以提供氧化硅或另一绝缘体衬底。也可以实施锗衬底或III-V族半导体材料。例如，示例性实施例可以以氮化镓或碳化硅技术来实施。
对于包封，可以使用可以由诸如填充剂颗粒、附加树脂或其它添加剂补充的类塑料材料或陶瓷材料。
此外，示例性实施例可以利用标准的半导体处理技术，例如适当的蚀刻技术(包括各向同性和各向异性蚀刻技术，特别是等离子体蚀刻、干法蚀刻、湿法蚀刻)，图案化技术(可能涉及光刻掩模)，沉积技术(例如化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、原子层沉积(ALD)、溅射等)。
通过结合附图的以下描述和所附权利要求，上述和其它目的、特征和优点将变得显见，其中，相同的部件或元件由相同的附图标记表示。
附图说明
所包括的示出了示例性实施例的附图用以提供对示例性实施例的进一步理解并构成说明书的一部分。
在附图中：
图1示出了根据一个示例性实施例的封装体的侧视图。
图2示出了图1的封装体的俯视图。
图3示出了图1和图2的封装体的三维视图。
图4至图6示出了根据一个示例性实施例的当前正在制造的封装体的预成型品。
图7A和图7B示出了常规电子器件。
图7C示出了根据一个示例性实施例的电子器件。
图8示出了根据一个示例性实施例的封装体的侧视图。
图9示出了图8的封装体的俯视图。
图10示出了根据一个示例性实施例的封装体的侧视图。
图11示出了图10的封装体的俯视图。
图12示出了根据一个示例性实施例的封装体的俯视图。
图13示出了根据一个示例性实施例的安装在安装基座上以获得电子器件的图12的封装体的侧视图。
图14示出了根据一个示例性实施例的封装体的俯视图。
图15示出了根据一个示例性实施例的安装在安装基座上以获得电子器件的图14的封装体的侧视图。
图16示出了根据一个示例性实施例的封装体的俯视图。
图17示出了根据一个示例性实施例的安装在安装基座上以获得电子器件的图16的封装体的侧视图。
图18示出了根据一个示例性实施例的封装体的俯视图。
图19示出了根据一个示例性实施例的安装在安装基座上以获得电子器件的图18的封装体的侧视图。
图20和图21示出了根据一个示例性实施例的封装体的体连接器。
图22示出了用于模拟的常规封装体的模型。
图23示出了根据一个示例性实施例的用于模拟的封装体的模型。
图24示出了常规封装体的模拟结果，图25示出了根据一个示例性实施例的封装体的相应模拟结果。
图26示出了常规封装体的模拟结果，图27示出了根据一个示例性实施例的封装体的相应模拟结果。
图28示出了常规封装体的模拟结果，图29示出了根据一个示例性实施例的封装体的相应模拟结果。
具体实施方式
附图中的图示是示意性的，没有按比例绘制。
在将参考附图更详细地描述示例性实施例之前，将基于已经开发了示例性实施例的内容总结一些一般性考虑。
示例性实施例提供了一种被配置为表面安装器件(SMD)型半桥的封装体。有利地，封装体的安装在载体上的被包封的电子部件可设有顶侧体连接器，以用于将封装体与诸如印刷电路板(PCB)的电子环境连接。特别地，一个示例性实施例提供一种具有机械顶侧体连接器的SMD集成半桥。这可以缩短电流路径并且可以促进低欧姆电流流动，从而有利地防止封装体以及特别是其关键部分的过度过热。特别地，可以将大容量电连接器焊接在夹的从包封材料裸露的部分的顶部上。夹的底侧可以连接到封装体的电子部件。
在多个实施例中，可以焊接在裸露的夹的顶部上的大容量电连接器可以设有附加的金属翅片，以进一步改善顶侧冷却。
此外，大容量电连接器也可通过螺钉向下连接于安装基座上。
此外，多个实施例实现了多个(特别是三个)并行封装体或器件的顶侧连接。
有利地，多个示例性实施例可以改善封装体的性能和安装基座或应用板上的功率密度(例如，对于实施为6x8可扩展PowerBlock的封装体)。
传统上，电动工具的用户可使用分立的功率MOSFET部件来构建三相逆变器，以向马达提供电能。可使用五个大型金属连接器。可以使用两个连接器将电池电压提供给功率板，而可使用其它三个连接器将逆变器的三相提供给电动工具的电马达。
由于增加的功率密度努力，因此将每个半桥的高侧MOSFET和低侧MOSFET组合到一个封装体中以提高功率密度并有机会减少电路板空间可能是有利的。
当夹朝封装体顶侧裸露时，由于可扩展半桥减少了占位面积，因此这种封装体的热管理可能面临挑战。
根据一个示例性实施例，可以提供一种基于具有裸露的夹的可扩展半桥的SMD功率封装体，其中，机械功率连接器或体连接器放置在该夹的顶部。特别地，所述体连接器可以被焊接在裸露的夹的顶侧上。
与常规方法相比，根据一个示例性实施例的这种封装体可以提供多个益处：首先，示例性实施例可以实现封装体电阻的减小。此外，可实现降低的峰值电流密度和较低的电迁移风险，这可以允许较高的最大电流。除此之外，示例性实施例可以实现改善的热性能。而且，减小的板空间可能是足够的，并且可以获得较低的板电阻。为了进一步提高散热能力，体连接器可以可选地设有焊接在封装体顶部上的金属翅片。此外，体连接器可通过螺钉连接于封装体顶侧上。特别地，可以将三个半桥与通过螺钉连接的顶侧体连接器并联地连接。
利用根据多个示例性实施例的封装体，可以实现纯垂直电流流动，因此不需要在封装体内重新分布电流。这可大大降低封装体电阻。此外，顶侧体连接器可以改善热性能。还可以使用不同种类的封装体平台来实现一种实施例，其中，半桥可以像各种芯片嵌入式封装体平台一样被包括。
为了将体连接器焊接在封装体的顶部上，可以使用许多不同种类的PCB(印刷电路板)连接器。
图1示出了根据一个示例性实施例的封装体100的侧视图。图2示出了图1的封装体100的俯视图。图3示出了图1和图2的封装体100的三维视图。图4、图5和图6示出了根据一个示例性实施例的正被制造的封装体100的预成型品、即尚未设有体连接器108的预成型品。
所示的封装体100包括引线框架型载体102。换句话说，载体102是结构化的铜板。
两个薄型电子部件104通过焊接安装在载体102上。每个电子部件104被实施为具有单片集成的场效应晶体管的半导体功率芯片。更具体地，电子部件104可以是MOSFET芯片，其中一个以顶侧的方式布置，而另一个以底侧的方式布置。被配置为场效应晶体管芯片的电子部件104可以在一个主表面上具有漏极焊盘，而在另一主表面上具有源极焊盘和栅极焊盘。例如，电子部件104中的一个可以在顶侧处布置有漏极焊盘，而另一电子部件104可以在底侧处布置有漏极焊盘。电流可以垂直流过相应的电子部件104。两个电子部件104可以互连而形成半桥。电子部件104被实施为两个相同的半导体裸片。
此外，封装体100包括连接(例如通过焊接连接)到电子部件104的上主表面的夹110。夹110可以是被配置为用于接触电子部件104的在电子部件104的上主表面处的焊盘并且被配置为用于接触载体102的上侧的金属表面的板状(例如三维弯曲)的金属件。
在此实施为模制化合物的包封材料106部分地包封载体102和电子部件104。此外，包封材料106部分地包封夹110，使得夹110的上主表面相对于包封材料106保持裸露。为了说明的目的，仅在图6中示出了包封材料106。
而且，提供了导电的体连接器108，其可以被完全布置在包封材料106外。尽管进行了所述包封，但是导电的体连接器108可以保持被完全布置在包封材料106外。体连接器108可以被焊接在夹110的裸露的上金属表面上，由此与电子部件104电连接并位于其上方。因此，体连接器108被焊接在夹110的上表面上，使得电子部件104通过夹110而与连接器108间隔开。有利地，包封材料106仅部分地包封夹110，从而可以使夹110的裸露表面与连接器108形成电接触和机械接触。除了连接电子部件104和体连接器108，夹110还连接到载体102的上主表面。因此，垂直流过电子部件104的电流的电流路径可沿着整个路径从载体102、通过电子部件104、夹110到体连接器106基本上垂直。这种短且基本上垂直的电流路径使欧姆损耗小，并防止了封装体100中高度不希望的热点。
如图1所示，连接器108的高度H明显大于由载体102、电子部件104、包封材料106和夹110组成的封装体本体140的高度h。如图所示，体连接器108可被实施为大型圆柱形金属块。
此外，可以提供一个或多个连接结构142(例如连接线或连接带)，以将载体102的多个部分与夹110互连。
总之，在图1至图6的实施例中，可以将成体连接器108形式的导热适当的大型金属块直接焊接在裸露的夹110的顶部上并且位于电子部件104正上方，从而建立了基本垂直的电流流动。因此，可以有利地完全或在很大程度上避免复杂且高欧姆的平面型再分布结构。然后，可以将图1至图6所示的封装体100焊接在诸如印刷电路板的安装基座上(例如，比较图13中的附图标记152)。例如，根据图1至图6的封装体100可以以低欧姆的方式连接到电动马达(未示出)，而没有热点的危险。
图7A和图7B示出了常规电子器件200、220。
电子器件200具有六个封装体202(每个封装体有包封的半导体芯片，未显示)，它们经由导电的再分布结构204互连。连接器206并排布置在封装体202上，并且相对于图7A的纸面垂直延伸。所提到的组成部分可以安装在安装基座208上。
电子器件220具有三个封装体222(每个封装体有两个包封的半导体芯片，未示出)，它们经由导电的再分布结构224互连。连接器226并排布置在封装体222上，并且相对于图7B的纸面垂直延伸。所提到的组成部分可以安装在安装基座228上。
由于较长的水平迹线，特别是成连接封装体202、222与导体206、226的再分布结构204、224的形式，图7A和图7B的实施例可遭受过多的热点和高欧姆损耗的困扰。
图7C示出了根据一个示例性实施例的电子器件150。
电子器件150具有三个封装体100(每个封装体100具有两个包封的半导体芯片，未示出)，它们经由上侧上的裸露的夹110直接垂直地与相应的体连接器108连接，所述体连接器108垂直地堆叠在封装体100上并且相对于图7C的纸面垂直地延伸。所提到的组成部分可以被安装在诸如印刷电路板(PCB)的安装基座152上。与根据图7A和图7B的更复杂的再分布结构204、224相比，根据图7C，更少量的水平迹线144就足够了。
由于电子部件104(图7C中未示出)及其顶部上的夹110与也垂直延伸的体连接器108垂直连接，所以图7C的实施例有利地避免了热点并且可以以低欧姆损耗进行操作。
图8示出了根据一个示例性实施例的封装体100的侧视图。图9示出了图8的封装体100的俯视图。
在图8和图9的实施例中，连接器108具有带有内螺纹146的中央凹部118。这允许在连接器108与另一电子装置之间通过对应于凹部118和内螺纹146的具有外螺纹的连接销(未示出)建立螺纹连接。
图10示出了根据一个示例性实施例的封装体100的侧视图。图11示出了图10的封装体100的俯视图。
在图10和图11的实施例中，连接器108包括被实施为与连接器108的中央主体一体形成并从其径向延伸的多个金属冷却翅片的冷却结构114。在封装体100的操作期间，叶片状冷却翅片径向向外延伸促进了从连接器108适当地散热。
图12示出了根据一个示例性实施例的封装体100的俯视图。图13示出了根据一个示例性实施例的安装在安装基座152上以获得电子器件150的图12的封装体100的侧视图。
在图12和图13的实施例中，连接器108包括被配置为用于将连接器108安装在安装基座152上的安装结构116。电子部件104可以在垂直方向上位于安装基座152与连接器108之间。
更具体地，安装结构116被配置成用于与安装基座152建立螺纹连接。通过将封装体100安装在安装基座152上，获得根据一个示例性实施例的电子器件150。所述安装基座152可以实施为印刷电路板(PCB)。为了在安装基座152与封装体100之间建立螺纹连接，可将一个或多个螺钉148引导通过螺钉孔，所述螺钉孔作为安装结构114的一部分形成在安装结构114的与体连接器108一体形成并在侧向方向上延伸的一个或多个金属腿156中。然后可将所述一个或多个螺钉148与安装基座152连接。如图12和图13所示，两个金属腿156从体连接器108的中央主体的相反侧侧向和向下延伸。例如，所述金属腿156的底侧可以与封装体本体140的底侧对正或基本对正。同样如图所示，为了桥接垂直距离，金属腿156以阶梯状构造向下延伸。所示的实施例在安装基座152与封装体100之间提供了大的接触面积，因此提供了高的定位精度。
尽管在图13中未示出，但是电子器件150可以包括例如两个另外的封装体100，其中，这两个另外的封装体100中的每一个可以被实施为图示和描述的封装体100，并且可以与所述封装体并排布置。因此，所有三个封装体100可以并排且共面安装在同一安装基座152上(未示出)。这三个封装体100可以互连以形成三相逆变器。
图14示出了根据一个示例性实施例的封装体100的俯视图。图15示出了根据一个示例性实施例的安装在安装基座152上以获得电子器件150的图14的封装体100的侧视图。
图14和图15的实施例与图12和图13的实施例的不同之处特别是在于，根据图14和图15，金属腿156从连接器108的中央主体沿纯水平方向延伸。这简化了构造。
图16示出了根据一个示例性实施例的封装体100的俯视图。图17示出了根据一个示例性实施例的安装在安装基座152上以获得电子器件150的图16的封装体100的侧视图。
图16和图17的实施例与图14和图15的实施例的不同之处特别是在于，根据图16和图17，电子器件150包括被实施为多个从连接器108的中央主体径向延伸的金属冷却翅片的冷却结构114。在封装体100的操作过程中，径向向外延伸的叶片状冷却翅片促进了从连接器108适当地散热。
图18示出了根据一个示例性实施例的封装体100的俯视图。图19示出了根据一个示例性实施例的安装在安装基座152上以获得电子器件150的图18的封装体100的侧视图。
在图18和图19的实施例中，示出的电子器件150包括两个另外的封装体100'，其与先前描述的封装体100安装在相同的安装基座152上。每个另外的封装体100'包括安装在另外的载体102'上并且通过另外的包封材料106'部分地包封的两个另外的电子部件104'。这仅在图19中的另外的封装体100'中的一个中示出。如图所示，体连接器108与封装体100的和另外的封装体100'的电子部件104、104'电连接并安装在它们的顶部和上方。同样如图所示，连接器108包括冷却结构120，该冷却结构120被配置为通过平行的冷却翅片的阵列来冷却所有封装体100、100'。
因此，单个连接器108可以在多个封装体100、100'间共享。为此，可以设置从体连接器108的中央主体延伸的金属腿156。在每个腿156的底侧以及在所述中央主体的底侧，形成相应的凸块160，在所述凸块160处，体连接器108与相应的封装体100、100'垂直地(或更确切地说，与相应的封装体100、100'的相应的夹110的相应的裸露部分)连接。
图20和图21示出了根据多个示例性实施例的用于封装体100的连接器108。
图20的连接器108包括两个相反的且大致为盘形的区段162，其具有中央凹部118和内螺纹146。在两个盘形的区段160之间的轴向方向上，布置有径向收缩的中央区段164。
图21的连接器108是具有凹部118和内螺纹146的圆柱体。
在其它实施例中，体连接器108的许多其它配置形式也是可能的。
图22示出了用于模拟的常规封装体260的模型。图23示出了根据一个示例性实施例的用于模拟的封装体100的模型。
常规封装体260包括载体242，载体242上安装有两个电子部件244。夹250布置在电子部件244的顶部上。电流(在所描述的模拟中为1A)可以被施加在由附图标记252表示的位置处。
与之不同的是，可以如上所述地构造根据示例性实施例的封装体100。电流(在所述模拟中为1A)可以施加在附图标记166表示的位置处。
与根据一个示例性实施例的具有机械顶侧连接器108的封装体100相比，已经进行了电模拟以模拟常规可扩展半桥封装体216的封装体电阻。
在图22和图23中，可以看到两个封装体260、100，它们被用作模拟的模型。在这两种情况下，都模拟了1A的直流电流。
图24示出了常规封装体260的模拟结果，图25示出了根据一个示例性实施例的封装体100的相应模拟结果。示出了在第一MOSFET型电子部件244a、104a处于激活状态并且第二MOSFET型电子部件244b、104b处于断开状态的情况下的模拟的欧姆损耗。常规封装体260显示出明显的热点280，这在封装体100中有利地不存在。
图26示出了常规封装体260的模拟结果，图27示出了根据一个示例性实施例的封装体100的相应模拟结果。示出了在第一MOSFET型电子部件244a、104a处于断开状态并且第二MOSFET型电子部件244b、104b处于激活状态的情况下的模拟的欧姆损耗。同样，常规封装体260显示出明显的热点280，这在封装体100中有利地不存在。
图28示出了常规封装体260的模拟结果，图29示出了根据一个示例性实施例的封装体100的相应模拟结果。
图28和图29示出了在第一MOSFET型电子部件244a、104a处于激活状态的情况下两个封装体260、100中的电流分布。在具有顶侧连接器108的实施例中，峰值电流密度(参见附图标记270和168)为常规封装体260的约1/10。峰值电流密度270为2.1·106A/m2，而峰值电流密度168为2.1·105A/m2。同样，常规封装体260显示出明显的热点280，这在封装体100中有利地不存在。
在表1中，示出了两个封装体260、100以及不同的MOSFET被激活情况下的模拟电阻。由于根据一个示例性实施例的封装体100具有垂直电流，因此封装体电阻的减小是显著的。
因为对于根据一个示例性实施例的封装体100，不再需要夹110将任何功率电流向下载送到印刷电路板型安装基座152，所以通过调整夹110可以进一步改进封装体100，这可以允许为相同的封装体尺寸提供更大的芯片型电子部件104。
Figure BDA0003001397180000151
表1：模拟的直流封装体电阻
Figure BDA0003001397180000152
表2：不同的PCB布局型式的封装体电阻和功率损失比较
应当注意，术语“包括”不排除其它元件或特征，“一”或“一个”不排除多个。而且，可以组合结合不同实施例描述的元件。还应注意，附图标记不应解释为限制权利要求的范围。而且，本申请的范围不限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。因此，所附权利要求意欲将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在它们的范围内。

Claims (19)

1.一种封装体(100)，其中，所述封装体(100)包括：
·载体(102)；
·电子部件(104)，其安装在所述载体(102)上；
·包封材料(106)，其至少部分地包封所述载体(102)和所述电子部件(104)；
·夹(110)，其连接到所述电子部件(104)的上主表面；和
·导电的体连接器(108)，其与所述电子部件(104)电连接并安装在所述电子部件(104)上方；
其中，所述体连接器(108)包括多个冷却翅片。
2.根据权利要求1所述的封装体(100)，其中，所述电子部件(104)是半导体裸片、特别是相同的半导体裸片。
3.根据权利要求2所述的封装体(100)，其中，每个半导体裸片包括集成晶体管、特别是场效应晶体管。
4.根据权利要求1-3中任一项所述的封装体(100)，其中，电子部件(104)被配置和连接，以提供半桥功能。
5.根据权利要求1-4中任一项所述的封装体(100)，其中，导电的体连接器(108)布置在包封材料(106)外，特别是整个布置在包封材料(106)外。
6.根据权利要求1-5中任一项所述的封装体(100)，其中，所述体连接器(108)被安装、特别是焊接在夹(110)的上表面上，使得电子部件(104)通过夹(110)与体连接器(108)间隔开。
7.根据权利要求1-6中任一项所述的封装体(100)，其中，所述包封材料(106)仅部分地包封所述夹(110)，使得所述夹(110)的裸露表面与体连接器(108)直接物理接触。
8.根据权利要求1-7中任一项所述的封装体(100)，其中，所述夹(110)连接到载体(102)的上主表面。
9.根据权利要求1-8中任一项所述的封装体(100)，其中，所述载体(102)包括以下组中的一个：引线框架和两个相反的主表面上覆盖有导电层的导热且电绝缘的片。
10.根据权利要求1-9中任一项所述的封装体(100)，其中，所述体连接器(108)的高度(H)大于、特别地是由载体(102)、电子部件(104)、包封材料(106)和夹(110)组成的封装体本体(140)的高度(h)的至少三倍或至少五倍。
11.根据权利要求1-10中任一项所述的封装体(100)，其中，所述体连接器(108)是金属块、特别是圆柱形金属块。
12.根据权利要求1-11中任一项所述的封装体(100)，其中，所述体连接器(108)包括被配置为用于将体连接器(108)安装在安装基座(152)上的安装结构(116)、特别是被配置为用于与安装基座(152)建立螺纹连接的安装结构(116)。
13.根据权利要求1-12中任一项所述的封装体(100)，其中，所述体连接器(108)具有带有内螺纹(146)的中央凹部(118)。
14.一种电子器件(150)，其中，所述电子器件(150)包括：
·安装基座(152)，例如印刷电路板；和
·根据权利要求1至13中任一项所述的封装体(100)，其安装在所述安装基座(152)上。
15.根据权利要求14所述的电子器件(150)，其中，所述电子器件(150)包括安装在所述安装基座(152)上的至少一个另外的封装体(100')，特别是包括安装在所述安装基座(152)上的两个另外的封装体(100')，其中，所述至少一个另外的封装体(100')中的每个包括安装在另外的载体(102')上并且至少部分地被另外的包封材料(106')包封的两个另外的电子部件(104')，其中，所述体连接器(108)电连接于并安装于所述封装体(100)的和所述至少一个另外的封装体(100')的电子部件(104、104')上方。
16.根据权利要求15所述的电子器件(150)，其中，所述体连接器(108)包括被配置成用于冷却所有封装体(100、100')的冷却结构(120)、特别是包括冷却翅片、更特别是包括平行的冷却翅片阵列。
17.根据权利要求14所述的电子器件(150)，其中，所述电子器件(150)包括至少一个安装在所述安装基座(152)上的根据权利要求1-13中任一项所述的另外的封装体(100)，特别是包括两个安装在所述安装基座(152)上的根据权利要求1-13中任一项所述的另外的封装体(100)。
18.根据权利要求14-17中任一项所述的电子器件(150)，其中，所述电子部件(104)在垂直方向上位于所述安装基座(152)和所述体连接器(108)之间。
19.一种制造封装体(100)的方法，其中，所述方法包括：
·将电子部件(104)安装在载体(102)上；
·通过包封材料(106)至少部分地包封所述载体(102)和所述电子部件(104)；
·将夹(110)连接到所述电子部件(104)的上主表面；和
·将电连接所述电子部件(104)的导电的体连接器(108)安装在所述电子部件(104)上方；
其中，所述体连接器(108)包括多个冷却翅片。
CN202110347914.5A 2020-03-31 2021-03-31 在电子部件上方具有夹和连接器的封装体 Pending CN113471157A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020108916.3A DE102020108916A1 (de) 2020-03-31 2020-03-31 Package mit Clip und Konnektor über elektronischen Komponenten
DE102020108916.3 2020-03-31

Publications (1)

Publication Number Publication Date
CN113471157A true CN113471157A (zh) 2021-10-01

Family

ID=77659049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110347914.5A Pending CN113471157A (zh) 2020-03-31 2021-03-31 在电子部件上方具有夹和连接器的封装体

Country Status (3)

Country Link
US (1) US11756859B2 (zh)
CN (1) CN113471157A (zh)
DE (1) DE102020108916A1 (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204679A (ja) * 1998-01-08 1999-07-30 Mitsubishi Electric Corp 半導体装置
DE19902462B4 (de) * 1999-01-22 2004-02-05 Infineon Technologies Ag Halbleiterbauelement mit Chip-on-Chip-Aufbau
US6212087B1 (en) 1999-02-05 2001-04-03 International Rectifier Corp. Electronic half bridge module
US6492202B1 (en) * 1999-12-28 2002-12-10 Motorola, Inc. Method of assembling components onto a circuit board
JP2003015776A (ja) * 2001-06-28 2003-01-17 Toshiba Corp 電子機器および電子機器の部品実装方法
JP2004349347A (ja) * 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
US7663211B2 (en) * 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US7271470B1 (en) 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
JP4634497B2 (ja) 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
ITMI20111213A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico a semi-ponte con dissipatore di calore ausiliario comune
US8723311B2 (en) 2011-06-30 2014-05-13 Stmicroelectronics S.R.L. Half-bridge electronic device with common heat sink on mounting surface
US8674509B2 (en) * 2012-05-31 2014-03-18 Freescale Semiconductor, Inc. Integrated circuit die assembly with heat spreader
US9397212B2 (en) 2012-10-18 2016-07-19 Infineon Technologies Americas Corp. Power converter package including top-drain configured power FET
JP6008767B2 (ja) 2013-03-25 2016-10-19 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN105684144B (zh) * 2013-09-10 2019-11-12 三菱电机株式会社 半导体装置、半导体模块
DE102015106151B4 (de) 2015-04-22 2019-07-11 Infineon Technologies Ag Leiterplatte mit eingebettetem Leistungshalbleiterchip
EP3392908B1 (de) 2017-04-20 2019-07-24 Infineon Technologies AG Leistungshalbleiteranordnung mit einem stapel von eine verbesserte geometrie aufweisenden anschlussplatten zur gemeinsamen elektrischen kontaktierungen mehrerer, gleichartiger leistungshalbleiter-schaltelemente
DE102017207565A1 (de) 2017-05-05 2018-11-08 Robert Bosch Gmbh Halbleitermodul
US10396018B2 (en) 2017-11-27 2019-08-27 Infineon Technologies Ag Multi-phase half bridge driver package and methods of manufacture
KR102231769B1 (ko) * 2019-08-20 2021-04-01 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
DE102020108916A1 (de) 2021-09-30
US11756859B2 (en) 2023-09-12
US20210305126A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US9147649B2 (en) Multi-chip module
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
US9468087B1 (en) Power module with improved cooling and method for making
JP7145075B2 (ja) 多層回路基板に基づくパワーモジュール
US8723304B2 (en) Semiconductor package and methods of fabricating the same
JP2020519024A (ja) Ｄｃ端子の同軸配列を有するハーフブリッジモジュール
US9196510B2 (en) Semiconductor package comprising two semiconductor modules and laterally extending connectors
CN104659012A (zh) 具有在再分配结构和装配结构之间的电子芯片的电子部件
CN108155168B (zh) 电子器件
US20220122906A1 (en) Stacked transistor chip package with source coupling
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
US10964642B2 (en) Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane
US20240038612A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
US7229855B2 (en) Process for assembling a double-sided circuit component
US9935027B2 (en) Electronic device including a metal substrate and a semiconductor module embedded in a laminate
CN112600442A (zh) 多相逆变器装置
EP1531494A2 (en) Double-sided multi-chip circuit component
US11935807B2 (en) Plurality of dies electrically connected to a printed circuit board by a clip
US11756859B2 (en) Package with clip and connector above electronic components
US20220254696A1 (en) Package with clip having through hole accommodating component-related structure
US11848257B2 (en) Bending semiconductor chip for connection at different vertical levels
EP4283670A2 (en) Molded power modules
CN114334884A (zh) 具有带有开口槽口的焊盘的封装体
CN115692355A (zh) 具有安装在金属框架上的半导体封装的功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination