KR102465954B1 - 가압형 반도체 패키지 - Google Patents

가압형 반도체 패키지 Download PDF

Info

Publication number
KR102465954B1
KR102465954B1 KR1020200147691A KR20200147691A KR102465954B1 KR 102465954 B1 KR102465954 B1 KR 102465954B1 KR 1020200147691 A KR1020200147691 A KR 1020200147691A KR 20200147691 A KR20200147691 A KR 20200147691A KR 102465954 B1 KR102465954 B1 KR 102465954B1
Authority
KR
South Korea
Prior art keywords
pressing member
semiconductor package
semiconductor chip
pressurized
pad substrate
Prior art date
Application number
KR1020200147691A
Other languages
English (en)
Other versions
KR20220062173A (ko
Inventor
최윤화
조정훈
장경운
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020200147691A priority Critical patent/KR102465954B1/ko
Publication of KR20220062173A publication Critical patent/KR20220062173A/ko
Application granted granted Critical
Publication of KR102465954B1 publication Critical patent/KR102465954B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Abstract

본 발명의 일 실시예에 따른 가압형 반도체 패키지는 상부에 금속 패턴이 형성되는 하나 이상의 패드기판, 패드기판 상에 형성되는 하나 이상의 금속터미널, 패드기판 상에 올려지는 하나 이상의 반도체 칩, 반도체 칩과 패드기판의 상부에 형성된 금속 패턴을 전기적으로 연결시키기 위한 하나 이상의 연결 부재, 연결 부재를 가압하여 연결 부재가 반도체 칩과 패드기판을 전기적으로 연결시키는 하나 이상의 제1 부 가압 부재, 및 제1 부 가압 부재를 가압하는 하나 이상의 제1 주 가압 부재를 포함한다.

Description

가압형 반도체 패키지{PRESSURE TYPE SEMICONDUCTOR PACKAGE}
본 발명은 가압형 반도체 패키지에 관한 것으로, 반도체 칩을 물리적으로 가압하고 전기적으로 연결하여 반도체 패키지의 내구성을 향상시키고 제조 공정을 간소화할 수 있는 가압형 반도체 패키지에 관한 것이다.
반도체칩 패키지는 기판에 반도체칩을 실장하고 부착하고, 클립 구조체 또는 본딩 와이어로 반도체칩과 리드 프레임을 전기적으로 연결하고, 반도체칩을 열경화성 소재로 몰딩하여 패키지를 형성한다.
일반적으로, 반도체 패키지는 반도체 칩의 금속터미널과 전기적으로 연결하기 위해서 솔더의 전도성 물질을 사용하는데, 전도성 물질의 용융점에 따른 영향으로 고온의 구동환경에서 적용하기에 부적합하고, 실버 신터링 또는 카파 페이스트를 사용할 경우 고가로 인해 제조 원가가 상승하는 문제점이 있다.
또한, 반도체 패키지의 조립이 완료된 후 특성검사를 수행하는데, 특성 검사시 조립불량 또는 소자의 파손이 확인되면 해당 부품을 개별적으로 교체하는 것이 불가능하여 반도체 패키지 전체를 폐기해야 하는 문제점으로 인해 생산수율이 저하된다.
따라서, 본 발명은 적어도 하나 이상의 가압부재에 의해 반도체칩을 물리적으로 가압하고 전기적으로 연결하여 반도체 패키지의 내구성을 향상시키고, 제조 공정을 간소화할 수 있는 가압형 반도체 패키지를 제공한다.
본 발명의 일 실시예에 따른 가압형 반도체 패키지는 상부에 금속 패턴이 형성되는 하나 이상의 패드기판; 상기 패드기판 상에 형성되는 하나 이상의 금속터미널; 상기 패드기판 상에 올려지는 하나 이상의 반도체 칩; 상기 반도체 칩과 상기 패드기판의 상부에 형성된 상기 금속 패턴을 전기적으로 연결시키기 위한 하나 이상의 연결 부재; 상기 연결 부재를 가압하여 상기 연결 부재가 상기 반도체 칩과 상기 패드기판을 전기적으로 연결시키는 하나 이상의 제1 부 가압 부재; 및 상기 제1 부 가압 부재를 가압하는 하나 이상의 제1 주 가압 부재를 포함한다.
또한, 상기 패드기판 상에 형성되어, 상기 반도체 칩을 덮어 보호하는 패키지 하우징을 더 포함할 수 있다.
또한, 상기 패키지 하우징 일면으로 상기 패드기판의 일부 또는 전부가 노출될 수 있다.
또한, 상기 패드기판은 절연층을 포함하고, 상기 절연층 상부에 상기 금속 패턴이 형성될 수 있다.
또한, 상기 패드기판은, 하나 이상의 상부 금속층, 하나 이상의 절연층 및 하나 이상의 하부 금속층이 순차 적층된 구조일 수 있다.
또한, 상기 하부 금속층이 상기 상부 금속층보다 두꺼울 수 있다.
또한, 상기 절연층은 Al2O3, AlN 또는 Si3N4을 포함하거나, PI 또는 에폭시 성분의 절연 소재를 포함할 수 있다.
또한, 상기 금속 패턴의 두께는 0.1mm 내지 1.5mm일 수 있다.
또한, 상기 하부 금속층의 두께는 0.2mm 내지 5mm일 수 있다.
또한, 상기 반도체 칩은 전도성 접착제를 통해 상기 패드기판의 상기 금속 패턴에 부착될 수 있다.
또한, 상기 반도체 칩은 접착제를 사용하지 않고 상기 제1 부 가압 부재 또는 상기 제1 주 가압 부재의 가압력에 의해 상기 패드기판과 전기적으로 연결되고, 상기 가압력의 해제에 의해 상기 패드기판과의 전기적 연결이 해제될 수 있다.
또한, 상기 연결 부재는 접착제를 사용하지 않고, 상기 제1 부 가압 부재 또는 상기 제1 주 가압 부재의 가압력에 의해 상기 반도체 칩과 상기 금속 패턴을 전기적으로 연결시키고, 상기 가압력의 해제에 의해 상기 반도체 칩과 상기 금속 패턴의 전기적 연결을 해제시킬 수 있다.
또한, 상기 연결 부재의 일단부는 전도성 접착제를 통해 상기 금속 패턴에 부착되되, 상기 연결 부재의 타단부는 접착제를 사용하지 않고, 상기 제1 부 가압 부재 또는 상기 제1 주 가압 부재의 가압력에 의해 상기 반도체 칩과 전기적으로 연결되고, 상기 가압력의 해제에 의해 상기 연결 부재의 타단부와 상기 반도체 칩의 전기적 연결이 해제될 수 있다.
또한, 상기 전도성 접착제는 Sn이 포함된 솔더 계열이거나, 또는 Ag 또는 Cu 성분이 50% 이상 포함될 수 있다.
또한, 상기 연결 부재는 상기 금속 패턴에 전기적으로 연결되는 일단부와, 상기 일단부와는 서로 다른 높이로 형성되며 상기 반도체 칩에 전기적으로 연결되는 타단부를 포함할 수 있다.
또한, 상기 연결 부재는 상기 반도체 칩의 소스 또는 드레인과 전기적으로 연결될 수 있다.
또한, 상기 반도체 칩은 다이오드를 포함할 수 있다.
또한, 상기 연결 부재와 전기적으로 연결되는 상기 반도체 칩의 상부는 알루미늄이 90% 이상 포함된 금속일 수 있다.
또한, 상기 연결 부재와 전기적으로 연결되는 상기 반도체 칩의 상부는 1㎛ 내지 10㎛의 두께를 가지는 금속을 포함할 수 있다.
또한, 상기 반도체 칩과 전기적으로 연결되는 상기 연결 부재의 타단부는 상기 반도체 칩의 상부와 동일한 수평면을 가질 수 있다.
또한, 상기 제1 부 가압 부재는 상기 반도체 칩과 전기적으로 연결되는 상기 연결 부재의 일면에 적층 형성되어 가압할 수 있다.
또한, 상기 연결 부재의 일면과 상기 제1 부 가압 부재 사이에, 상기 연결 부재를 가압하는 제2 부 가압 부재를 더 포함하고, 상기 제1 부 가압 부재는 상기 제2 부 가압 부재를 가압하고, 상기 제2 부 가압 부재는 상기 연결 부재를 순차로 가압할 수 있다.
또한, 상기 제1 주 가압 부재는 상기 패드기판에 직접 체결되어 상기 제1 부 가압 부재를 가압할 수 있다.
또한, 상기 제1 주 가압 부재는, 상기 패드기판 상에 부착된 체결 부재에 체결되어 상기 제1 부 가압 부재를 가압할 수 있다.
또한, 상기 제1 부 가압 부재의 표면은 절연소재로 이루어질 수 있다.
또한, 상기 제1 주 가압 부재는 상기 제1 부 가압 부재를 일부 또는 전부 관통할 수 있다.
또한, 상기 제1 주 가압 부재와 상기 제1 부 가압 부재가 접촉하는 접촉면 사이에는 하나 이상의 체결링을 포함할 수 있다.
또한, 상기 제1 주 가압 부재는 절연 소재로 이루어질 수 있다.
또한, 상기 체결링은 스프링을 포함할 수 있다.
또한, 상기 체결링은 절연소재로 이루어질 수 있다.
또한, 상기 금속터미널은 상기 패드기판에 전도성 접착제를 통해 부착될 수 있다.
또한, 상기 금속터미널은 접착제를 사용하지 않고, 하나 이상의 제2 주 가압부재의 가압력에 의해 상기 패드기판에 부착될 수 있다.
또한, 상기 제2 주 가압부재는 상기 금속터미널의 일부 또는 전부를 관통할 수 있다.
또한, 상기 패드기판, 상기 금속터미널, 상기 반도체 칩, 상기 연결 부재, 상기 제1 부 가압 부재 및 상기 제1 주 가압 부재를 포함하는 단위 가압형 반도체 패키지가 상하로 배치되고, 상하로 배치된 상기 단위 가압형 반도체 패키지는 상기 반도체 칩이 올려지는 상기 패드기판의 일면이 서로 대향하도록 배치되되, 상기 서로 대향하도록 배치된 상기 패드기판 사이에 하나 이상의 스페이서가 배치될 수 있다.
또한, 상기 스페이서는 전도성 또는 비전도성으로 이루어질 수 있다.
또한, 상기 스페이서는 상기 서로 대향하도록 배치된 상기 패드기판 사이를 전기적으로 연결할 수 있다.
또한, 상기 서로 대향하도록 배치된 상기 패드기판 사이에 형성되어, 상기 반도체 칩을 덮어 보호하는 패키지 하우징을 더 포함할 수 있다.
또한, 상기 패키지 하우징 양면으로 상기 패드기판의 일부 또는 전부가 노출될 수 있다.
또한, 상기 패키지 하우징은, 에폭시 소재 또는 실리콘 성분이 포함된 소재로 형성되거나, EMC를 이용한 몰딩 방식으로 형성될 수 있다.
본 발명에 따르면 적어도 하나 이상의 가압부재에 의해 반도체 칩을 물리적으로 가압하고 전기적으로 연결하여, 반도체 패키지의 내구성을 향상시키고 제조 공정을 간소화한 가압형 반도체 패키지를 제공할 수 있다.
또한, 반도체의 고온 환경에서의 구동을 가능하게 하여 내구성을 향상시키고 반도체 패키지 조립 후의 특성 검사를 통한 조립 오차나 조립 오류시 또는 반도체 칩의 파손시에는 오차나 오류 교정 후 또는 반도체칩의 교체를 수행한 후 재조립을 쉽게 수행하도록 할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 따른 가압형 반도체 패키지의 개략적인 평면도이다.
도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
도 3 내지 도 6는 본 발명의 다른 실시예에 따른 가압형 반도체 패키지의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 가압형 반도체 패키지의 단면도이다.
도 8 내지 도 14는 본 발명의 또 다른 실시예에 따른 가압형 반도체 패키지의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명의 일 실시예에 따른 가압형 반도체 패키지는 상부에 금속 패턴이 형성되는 하나 이상의 패드기판, 패드기판 상에 형성되는 하나 이상의 금속터미널, 패드기판 상에 올려지는 하나 이상의 반도체 칩, 반도체 칩과 패드기판의 상부에 형성된 금속 패턴을 전기적으로 연결시키기 위한 하나 이상의 연결 부재, 연결 부재를 가압하여 연결 부재가 반도체 칩과 패드기판을 전기적으로 연결시키는 하나 이상의 제1 부 가압 부재, 및 상기 제1 부 가압 부재를 가압하는 하나 이상의 제1 주 가압 부재를 포함하여, 반도체 칩을 물리적으로 가압하고 전기적으로 연결하여, 반도체 패키지의 내구성을 향상시키고 제조 공정을 간소화한 가압형 반도체 패키지를 제공하는 것을 요지로 한다.
일 실시예에 따르면, 반도체 파워소자인 반도체 파워 칩을 가압방식의 구조로 패키지화하여 회로를 구성하며, 칩은 기판 위에 실장되며, 칩의 상부로는 하나 이상의 가압 부재가 설치되는 것을 특징으로 한다.
일 실시예에 따르면, 본 발명에 있어 반도체 칩은 반도체 패키지를 구성할 수 있는 모든 반도체 칩이 대상이 될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 대해서 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 따른 반도체 패키지의 개략적인 평면도이고, 도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
도 1의 반도체 패키지(1000)는 패드기판(100), 패드기판(100) 위에 위치하는 반도체 칩(10) 및 금속터미널(200), 반도체 칩(10)과 전기적으로 연결되는 연결 부재(30), 연결 부재(30)를 가압하는 제1 부 가압 부재(41), 금속터미널을 가압하는 제2 주 가압 부재(51)를 포함한다.
패드기판(100)은 적어도 하나 이상으로 구성되는 금속터미널(200)와 반도체 칩(10) 및 가압 부재(41, 51)가 부착되는 공간을 제공한다.
패드기판(100)은 절연층을 포함하고, 절연층 상부에 금속 패턴이 형성되는 것일 수 있다.
또는, 패드기판(100)은 단층 또는 다층으로 구성될 수 있으며, 일 실시예에 따르면, 하나 이상의 상부 금속층, 하나 이상의 절연층, 하나 이상의 하부 금속층이 순차로 적층된 구조일 수 있다.
이때, 하부 금속층은 상부 금속층보다 두껍게 구성하여 방열효과를 극대화할 수 있다. 일 실시예에 따르면, 하부 금속층의 두께는 0.2mm 내지 5mm일 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에 따르면, 패드기판(100)의 절연층은, Al2O3, AlN 또는 Si3N4을 포함하거나, 또는 PI(PolyImide) 또는 에폭시 성분의 절연 소재를 포함할 수 있다.
패드기판(100) 위에는 금속터미널(200)와 반도체 칩(10)을 전기적으로 연결하는 금속 패턴(600)이 형성될 수 있다. 일 실시예에 따르면 금속 패턴(600)의 두께는 0.1mm 내지 1.5mm일 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에 따르면, 금속 패턴(600)은 드레인 패턴(61), 소스 패턴(62) 및 게이트 패턴(63) 중 어느 하나 일 수 있으며, 각각의 패턴은 간격을 두고 이격되어 전기적으로 분리될 수 있다. 금속 패턴(600)은 전도성이 우수한, Au, Ag, Cu 및 Al 중 어느 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다.
반도체 칩(10)은 다이오드, 전력 MOSFET, 절연 게이트 양극성 트랜지스터(IGBT), 사이리스터, 게이트 턴 오프 사이리스터(GTO), 트라이액(triac), SiC 소재 반도체 및 GaN 소재 반도체 중 어느 하나 일 수 있으나, 이에 한정되는 것은 아니며, 필요에 따라서 선택될 수 있다.
반도체 칩(10)은 금속 패턴(600) 위에 위치할 수 있으며, 일 실시예에 따르면, 드레인 패턴(61) 위에 위치하여, 반도체 칩(10)의 드레인은 드레인 패턴(61)과 직접 접촉하여 전기적으로 연결될 수 있다. 물론, 반도체 칩(10)의 구조에 따라서, 반도체 칩이 소스 패턴 위에 설치되어 소스와 전기적으로 연결될 수 있다. 이하, 기술되는 금속 패턴(600)은 드레인 패턴(61), 소스 패턴(62), 게이트 패턴(63) 중 어느 하나일 수 있으며, 통칭하여 금속 패턴(600)으로 기술한다.
반도체 칩(10)의 상부, 바람직하게는 최상부에는 연결 부재(30)와 전기적으로 연결되도록 금속으로 형성되어 있으며, 일 실시예에 따르면, 알루미늄이 90% 이상 포함된 금속일 수 있으며, 금속의 두께는 대략 1㎛ 내지 10㎛일 수 있다.
연결 부재(30)는 반도체 칩(10)과 패드기판(100) 상의 금속 패턴(600) 사이를 전기적으로 연결하는 것으로, 일 실시예에 따르면 반도체 칩(10)의 드레인과 패드기판(100)의 소스 패턴(62) 사이를 전기적으로 연결한다.
연결 부재(30)는 패드기판(100) 상의 금속 패턴(600)에 전기적으로 연결되는 일단부와, 이 일단부와는 서로 다른 높이로 형성되며 반도체 칩(10)에 전기적으로 연결되는 타단부를 포함하여 구성된다.
일 실시예에 따르면, 연결 부재(30)는 절곡되어 다운셋 구조를 가질 수 있으며, 소스 패턴(62)과 접촉하는 일단면을 가지는 제1 접촉부(3)와 반도체 칩(10)과 접촉하는 타단면을 가지는 제2 접촉부(4)를 가질 수 있다. 이때, 반도체 칩(10)과 접촉하는 타단면인 제2 접촉부(4)는 반도체 칩(10)의 상부와 동일한 수평면을 구성함으로써 접촉 면적이 넓어 더욱 안정적으로 반도체 칩(10)과 연결할 수 있다.
한편, 연결 부재(30) 위에는 연결 부재(30)의 제1 접촉부(3) 및 제2 접촉부(4)를 가압하기 위한 제1 부 가압 부재(41)가 설치될 수 있다.
이러한 제1 부 가압 부재(41)는 반도체 칩(10)과 전기적으로 연결되는 제2 접촉부(4)의 일면에 적층 형성되어 가압하는 구조일 수 있으며, 제1 부 가압 부재(41)는 서로 다른 높이에 위치하는 제1 접촉부(3) 및 제2 접촉부(4)를 가압하기 위해서, 돌출부(5)가 형성될 수 있다.
이때 제1 부 가압 부재(41)의 표면은 절연소재로 이루어질 수 있다.
금속터미널(200)는, 전술한 바와 같이, 외부와 전기적으로 연결되는 부분으로, 금속 패턴(600)인 드레인 패턴(61), 소스 패턴(62) 및 게이트 패턴(63)에 각각 부착되는 드레인 금속터미널(21), 소스 금속터미널(22), 및 게이트 금속터미널(23)를 포함한다.
금속터미널(200)는 패드기판(100) 밖으로 돌출되며, 드레인 금속터미널(21), 소스 금속터미널(22), 및 게이트 금속터미널(23)는 패드기판(100)의 동일한 한 변에 모두 위치할 수 있으며, 일변을 따라 일정한 간격을 두고 배치될 수 있다.
한편, 게이트 패턴(63)은 전기적 신호선(25)을 통해서, 반도체 칩(10)의 게이트와 연결될 수 있다.
금속터미널(200)의 일부 또는 전부에는 제2 주 가압 부재(51)가 관통하는 관통 구멍(2)이 형성될 수 있다.
제2 주 가압 부재(51)는 금속터미널(200)를 가압하기 위한 것으로, 패드기판(100)에 형성된 체결 구멍(6)에 나사 결합되는 볼트 일 수 있다. 제2 주 가압 부재(51)는 헤드(7)와 헤드(7)의 중앙부 하면에서 하부로 돌출되며 헤드(7)보다 작은 로드(8)를 포함한다. 헤드(7)의 상면 중앙부에는 소정 깊이로 육각형 형상의 체결홈(9)이 형성될 수 있다. 육각 형상의 렌치를 체결홈(9)에 결합하여 시계방향 또는 반시계방향으로 회전하면 제2 주 가압 부재(51)가 전진하면서 패드기판(100)에 나사 결합되면서 금속터미널(200)이 패드기판(100)에 고정되어, 금속터미널(200)는 금속 패턴과 전기적으로 연결될 수 있으며, 반대로 반시계 방향 또는 시계방향으로 회전하면 제2 주 가압 부재(51)가 후진하면서 분리되고, 전기적으로 분리된다. 즉, 금속터미널(200)은 접착제를 사용하지 않고, 제2 주 가압부재(51)의 가압력에 의해 패드기판(100)에 가압 부착될 수 있다.
한편, 제2 주 가압 부재(51)는 금속터미널(200)를 물리적으로 가압하여 패드기판(100)에 고정하기 위한 것으로, 금속으로 이루어질 경우 제2 주 가압 부재(51)로 인한 쇼트발생의 우려가 있으므로, 이를 방지하기 위해서 내측에 와셔 형태의 체결링(71)이 끼워져 함께 결합될 수 있다. 이때, 체결링(71)은 절연소재로 이루어질 수 있으며, 스프링 형태로 구성될 수도 있다.
또한, 제2 주 가압 부재(51)의 가압력을 증가시키기 위한 금속 와셔(72)가 더 결합될 수 있다.
이상에서 살펴본 바와 같이, 반도체 칩(10)은 접착제를 사용하지 않고 제1 부 가압 부재(41)의 가압력에 의해 패드기판(100)과 전기적으로 연결되고, 이러한 가압력의 해제에 의해 패드기판(100)과의 전기적 연결이 해제될 수 있으며, 연결 부재(30)는 접착제를 사용하지 않고 제1 부 가압 부재(41)의 가압력에 의해 반도체 칩(10)과 금속 패턴(600)을 전기적으로 연결시키고, 이러한 가압력의 해제에 의해 반도체 칩(10)과 금속 패턴(600)의 전기적 연결이 해제시킬 수 있으며, 금속터미널(200)은 접착제를 사용하지 않고, 제2 주 가압부재(51)의 가압력에 의해 패드기판(100)에 가압 부착될 수 있다.
도 3 내지 도 6는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 3 내지 도 6의 반도체 패키지는 대부분 도 1 및 도 2의 구성과 동일하므로, 다른 부분에 대해서만 구체적으로 설명한다.
도 3의 반도체 패키지(1001)는 금속 패턴(600)이 형성된 패드기판(100), 패드기판(100) 위에 위치하는 반도체 칩(10), 드레인 금속터미널, 소스 금속터미널, 및 게이트 금속터미널을 포함하는 금속터미널(200), 연결 부재(30), 연결 부재(30)를 가압하는 제1 부 가압 부재(41)를 포함한다.
도 3의 금속터미널(200)는 도 1의 금속터미널(200)의 제2 주 가압 부재(51) 없이, 접착층(101)을 통해서 패드기판(100) 상에 부착될 수 있다.
접착층(101)은 패드기판(100)의 금속 패턴(600)과 금속터미널(200) 사이를 전기적으로 연결하기 위한 전도성 접착제로서, Sn이 포함된 솔더 계열이거나, 또는 Ag 혹은 Cu 성분이 50% 이상 포함될 수 있다.
도 4의 반도체 패키지(1002)는 금속 패턴(600)이 형성된 패드기판(100), 패드기판(100) 위에 위치하는 반도체 칩(10), 드레인 금속터미널, 소스 금속터미널, 및 게이트 금속터미널을 포함하는 금속터미널(200), 연결 부재(30), 연결 부재(30)를 가압하는 제1 부 가압 부재(41), 금속터미널(200)을 가압하는 제2 주 가압 부재(51)를 포함한다.
도 4의 반도체 패키지는 반도체 칩(10) 아래에 형성된 접착층(102)을 더 포함하며, 접착층(102)은 패드기판(100)의 금속 패턴(600)과 반도체 칩(10) 사이를 전기적으로 연결하기 위한 전도성 접착제로서, Sn이 포함된 솔더 계열이거나, 또는 Ag 혹은 Cu 성분이 50% 이상 포함될 수 있다.
한편, 도시하지는 않았으나, 연결 부재(30)의 제1 접촉부(3)가 전도성 접착제를 통해 패드기판(100)의 금속 패턴(600)에 부착되고, 연결 부재(30)의 제2 접촉부(4)는 접착제를 사용하지 않고, 제1 부 가압 부재(41)(또는 후술하는 제1 주 가압 부재(52))의 가압력에 의해 반도체 칩(10)과 전기적으로 연결되고, 가압력의 해제에 의해 연결 부재(30)의 제2 접촉부(4)와 반도체 칩(10)의 전기적 연결이 해제될 수 있다.
도 5의 반도체 패키지(1003)는 금속 패턴(600)이 형성된 패드기판(100), 패드기판(100) 위에 위치하는 반도체 칩(10), 드레인 금속터미널, 소스 금속터미널, 및 게이트 금속터미널을 포함하는 금속터미널(200), 연결 부재(30), 연결 부재(30)를 가압하는 제1 부 가압 부재(41)를 포함한다.
도 5의 반도체 패키지(1003)는 반도체 칩(10) 및 금속터미널(200) 아래에 형성된 접착층(101, 102)을 더 포함하며, 접착층(101, 102)은 패드기판(100)의 금속 패턴(600)과 반도체 칩(10) 사이를, 패드기판(100)의 금속 패턴(600)과 금속터미널(200) 사이를 전기적으로 연결하기 위한 전도성 접착제로서, Sn이 포함된 솔더 계열이거나, Ag 혹은 Cu 성분이 50% 이상 포함될 수 있다.
도 6의 반도체 패키지(1004)는 금속 패턴(600)이 형성된 패드기판(100), 패드기판(100) 위에 위치하는 반도체 칩(10), 드레인 금속터미널, 소스 금속터미널, 및 게이트 금속터미널을 포함하는 금속터미널(200), 연결 부재(30), 연결 부재(30)를 가압하는 제1 부 가압 부재(41) 및 금속터미널(200)를 가압하는 제2 주 가압 부재(51)를 포함한다.
도 6의 반도체 패키지(1004)는 제1 부 가압 부재(41)와 연결 부재(30) 사이에 위치하는 제2 부 가압 부재(42)를 더 포함하여, 제1 부 가압 부재(41)가 제2 부 가압 부재(42)를 가압하고, 제2 부 가압 부재가 연결 부재(30)를 순차로 가압한다.
제2 부 가압 부재(42)는 서로 다른 높이의 연결 부재(30)의 높이차를 줄이기 위한 것으로, 제2 부 가압 부재(42)는 연결 부재(30)의 제2 접촉부(4)의 일면에 직접 접촉하는 하면을 가지는 평탄부(11)와 평탄부(11)로부터 연장되며 제1 접촉부(3)를 향해서 절곡되어 제1 접촉부(3)를 가압하는 수직부(12)를 포함하는 다운셋 구조로 형성된다. 평탄부(11)의 중심은 제1 부 가압 부재(41)를 향해서 돌출된 돌출부(13)가 형성될 수 있으며, 돌출부(13)는 제1 부 가압 부재(41)에 의한 가압력이 집중되어 더욱 강하게 가압될 수 있도록 한다.
제2 부 가압 부재(42)의 하면은 제2 접촉부(4)의 일면과 면 접촉하는 것으로, 접촉 면적이 넓어 균일한 압력으로 더욱 안정적으로 반도체 칩(10)을 가압할 수 있다.
제2 부 가압 부재(42)는 도 1의 반도체 패키지에 추가되는 것을 설명하였으나, 이에 한정되는 것은 아니며 도 3 내지 도 5의 반도체 패키지에도 추가 형성될 수 있다.
이상의 실시예에서는 하나의 반도체 칩이 형성되는 것을 예로 설명하였으나, 이에 한정되는 것은 아니며 반도체 패키지는 복수의 반도체 칩을 포함할 수 있으며, 이에 대해서는 도 7 내지 도 14를 참조하여 구체적으로 설명한다.
도 7은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이고, 도 9 내지 도 12는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 7의 반도체 패키지는 도 6의 반도체 패키지와 대부분 동일하므로, 다른 부분에 대해서 구체적으로 설명한다.
도 7의 반도체 패키지(1005)는 금속 패턴(600)이 형성된 패드기판(100), 패드기판(100) 위에 위치하는 반도체 칩(10), 드레인 금속터미널, 소스 금속터미널, 및 게이트 금속터미널을 포함하는 금속터미널(200), 연결 부재(30), 연결 부재(30)를 가압하는 제1 부 가압 부재(41) 및 금속터미널(200)를 가압하는 제2 주 가압 부재(51), 제1 부 가압 부재(41)와 연결 부재(30) 사이의 제2 부 가압 부재(42)를 포함하고, 패드기판(100) 상에 복수개의 반도체 칩(10)이 형성되고, 복수개의 반도체 칩(10) 상에 일체로 형성된 제 1 부 가압부재(41)를 하나의 제1 주 가압부재(52)를 통해 가압한다.
도 7의 서로 다른 반도체 칩(10)을 가압하는 제1 부 가압 부재(41)는 서로 연결되어, 일체로 이루어져 동시에 복수개의 반도체 칩(10)을 가압할 수 있다.
이때, 제1 부 가압 부재(41)의 가압력을 증가시키기 위해서, 제1 부 가압 부재(41)는 제1 주 가압 부재(52)를 통해서 가압될 수 있다.
제1 주 가압 부재(52)는 제1 부 가압 부재(41)의 일부 또는 전부를 관통하는 관통 구멍(15)을 통해서 패드기판(100)에 직접 체결되어 고정될 수 있다. 일 실시예에 따르면, 제1 주 가압 부재(52)는 제2 주 가압 부재(51)와 동일한 형태일 수 있으며, 제2 주 가압 부재(51)보다 로드의 길이가 길 수 있다.
이에 따라, 제1 주 가압 부재(52)는 패드기판(100)에 직접 체결되어 제1 부 가압부재(41)를 가압하는 형태가 될 수 있다.
제1 주 가압 부재(52)는 절연 소재로 이루어질 수 있으며, 제1 주 가압 부재(52)와 제1 부 가압 부재(41)가 접촉하는 접촉면 사이에는 체결링(71)을 포함할 수 있다. 이때, 체결링(71)은 절연소재로 이루어질 수 있으며, 스프링 형태로 구성될 수도 있다. 또한, 제1 주 가압 부재(52)의 가압력을 증가시키기 위한 금속 와셔(72)가 더 결합될 수 있다.
또한, 연결 부재(30)는 복수의 반도체 칩(10)에 각각 형성될 수 있으나, 이에 한정되는 것은 아니며 동일한 전기적 연결을 가지는 반도체 칩의 상부 금속부를 하나의 연결 부재(30)로 연결될 수 있다.
이상에서 살펴본 바와 같이, 반도체 칩(10)은 접착제를 사용하지 않고 제1 부 가압 부재(41) 또는 제1 주 가압 부재(52)의 가압력에 의해 패드기판(100)과 전기적으로 연결되고, 이러한 가압력의 해제에 의해 패드기판(100)과의 전기적 연결이 해제될 수 있다.
또한, 연결 부재(30)는 접착제를 사용하지 않고 제1 부 가압 부재(41) 또는 제1 주 가압 부재(52)의 가압력에 의해 반도체 칩(10)과 금속 패턴(600)을 전기적으로 연결시키고, 이러한 가압력의 해제에 의해 반도체 칩(10)과 금속 패턴(600)의 전기적 연결이 해제시킬 수 있다.
도 8의 반도체 패키지는 도 7의 반도체 패키지와 대부분 동일하므로, 다른 부분에 대해서 구체적으로 설명한다.
도 8의 반도체 패키지(1006)는 금속 패턴(600)이 형성된 패드기판(100), 패드기판(100) 위에 위치하는 반도체 칩(10), 드레인 금속터미널, 소스 금속터미널, 및 게이트 금속터미널을 포함하는 금속터미널(200), 연결 부재(30), 연결 부재(30)를 가압하는 제1 부 가압 부재(41) 및 금속터미널(200)를 가압하는 제2 주 가압 부재(51), 제1 부 가압 부재(41)와 연결 부재(30) 사이의 제2 부 가압 부재(42)를 포함하고, 패드기판(100) 상에 복수개의 반도체 칩(10)이 형성되고, 복수개의 반도체 칩(10) 상에 일체로 형성된 제 1 부 가압부재(41)를 하나의 제1 주 가압부재(52)를 통해 가압한다.
도 8의 제1 주 가압 부재(52)는 패드기판(100)에 부착 형성된 별도의 체결 부재(300)에 체결되어 결합될 수 있다. 체결 부재(300)는 패드기판(100)으로부터 이격되어 형성되는 수납 공간(S)을 형성하도록 형성되며, 제1 주 가압 부재(52)는 체결 부재(300)에 형성된 결합 구멍에 나사 결합된다. 제1 주 가압 부재(52)가 나사 결합되면서 패드기판(100) 쪽으로 전진하므로, 수납 공간(S)은 전진하는 제1 주 가압 부재(52)의 하부가 수납되는 공간을 제공한다.
이처럼, 별도의 체결 부재(300)를 이용하여 제1 주 가압 부재(52)를 체결하면, 제1 주 가압 부재(52)의 로드 길이를 짧게 형성할 수 있으므로, 제2 주 가압 부재(51)와 동일한 길이로 형성되어 패키지에 사용되는 자재의 종류를 줄일 수 있다.
이상의 반도체 패키지는 패키지 하우징으로 보호될 수 있으며, 이에 대해서는 도 9 내지 도 14를 참조하여 구체적으로 설명한다.
도 9의 반도체 패키지는(1007)는 도 7의 반도체 패키지와 대부분 동일하므로, 다른 부분에 대해서 구체적으로 설명한다.
도 9의 반도체 패키지(1007)는 금속 패턴(600)이 형성된 패드기판(100), 패드기판(100) 위에 위치하는 반도체 칩(10), 드레인 금속터미널, 소스 금속터미널, 및 게이트 금속터미널을 포함하는 금속터미널(200), 연결 부재(30), 연결 부재(30)를 가압하는 제1 부 가압 부재(41) 및 금속터미널(200)를 가압하는 제2 주 가압 부재(51), 제1 부 가압 부재(41)와 연결 부재(30) 사이의 제2 부 가압 부재(42)를 포함하고, 패드기판(100) 상에 복수개의 반도체 칩(10)이 형성되고, 복수개의 반도체 칩(10) 상에 일체로 형성된 제 1 부 가압부재(41)를 하나의 제1 주 가압부재(52)를 통해 가압한다.
도 9의 반도체 패키지(1007)는 패드기판(100) 위에 형성되며 반도체 칩(10)을 덮어 보호하는 패키지 하우징(310)이 형성될 수 있다.
패키지 하우징(310)은 패드기판(100)의 일면 전체에 형성되어, 반도체 칩(10)뿐 아니라 제2 주 가압 부재(51)로 가압되는 금속터미널(200)의 일부분을 덮어 보호할 수 있다. 따라서, 금속터미널(200)의 나머지 부분은 패키지 하우징(310) 밖으로 돌출되며, 반도체 칩(10)이 형성되지 않은 패드기판(100)의 타면은 외부로 노출될 수 있다.
패키지 하우징(310)은 에폭시 소재 또는 실리콘 성분이 포함된 소재로 형성되거나, EMC를 이용한 몰딩 방식으로 형성될 수 있다.
도 10의 반도체 패키지(1008)는 도 10의 반도체 패키지를 단위 가압형 반도체 패키지(UP)로 하여, 두 개의 단위 가압형 반도체 패키지(UP)가 스페이서(320)를 사이에 두고 반도체 칩(10)이 위치하는 일면이 서로 마주하게 배치될 수 있다.
다시 말해, 패드기판(100), 금속 패턴(600), 반도체 칩(10), 금속터미널(200), 연결 부재(30), 제1 부 가압 부재(41) 및 제1 주 가압 부재(52)를 포함하는, 단위 가압형 반도체 패키지(UP)가 상하로 배치되고, 상하로 배치된 단위 가압형 반도체 패키지(UP)는 반도체 칩(10)이 실장되는 패드기판(100)의 일면이 서로 대향하도록 배치되며, 서로 대향하도록 배치된 패드기판(100) 사이에 스페이서(320)가 배치될 수 있다.
스페이서(320)은 두 단위 가압형 반도체 패키지(UP) 사이를 연결하면서, 두 단위 가압형 반도체 패키지(UP) 사이의 간격을 일정하게 유지한다. 스페이서(320)는 두 단위 가압형 반도체 패키지(UP)의 패드기판(100) 간격을 일정하게 유지하기 위해서, 하나 이상 형성될 수 있으며, 전도성 또는 비전도성으로 이루어질 수 있다.
또한, 스페이서(320)를 전도성 물질로 형성하여 두 단위 가압형 반도체 패키지(UP)를 전기적으로 연결할 수 있다.
또한, 패키지 하우징(310)은 스페이서(320)에 의해서 형성되는 공간 전체에 형성되어, 반도체 칩(10)뿐 아니라 제2 주 가압 부재(51)로 가압되는 금속터미널(200)의 일부분을 덮어 보호할 수 있다. 따라서, 금속터미널(200)의 나머지 부분은 패키지 하우징(310) 밖으로 돌출되며, 반도체 칩(10)이 형성되지 않은 패드기판(100)의 타면은 패키지 하우징(310)의 양면으로 노출될 수 있다.
패키지 하우징(310)은 에폭시 소재 또는 실리콘 성분이 포함된 소재로 형성되거나, EMC를 이용한 몰딩 방식으로 형성될 수 있다.
한편, 두 단위 가압형 반도체 패키지(UP)에서 패드기판(100)으로부터 가장 멀리 위치하는 제1 주 가압 부재(52)의 상면은 서로 맞닿지 않도록 이격되어 패키지 하우징(310) 내에 위치할 수 있다.
또한, 도 11의 반도체 패키지(1008-1)는, 두 단위 가압형 반도체 패키지를 상부의 단위 가압형 반도체 패키지(UP2)와 하부의 단위 가압형 반도체 패키지(UP1)으로 구성하고, 상부의 단위 가압형 반도체 패키지(UP2)의 경우 금속터미널(200)이 제2 주 가압 부재(51) 없이, 접착층(101)을 통해서 패드기판(100) 상에 부착되도록 구성하는 점이 도 10의 반도체 패키지(1008)와의 차이점이다.
한편, 도시하지는 않았으나, 도 1, 도 3 내지 도 8에 도시된 반도체 패키지(1000, 1001, 1002, 1003, 1004, 1005, 1006)를 적절히 조합하여 상하부의 단위 가압형 반도체 패키지(UP1, UP2)를 구성할 수도 있다.
도 12의 반도체 패키지(1009)는 도 7의 반도체 패키지와 동일하므로 다른 부분에 대해서만 구체적으로 설명한다.
도 12의 반도체 패키지(1009)는 금속 패턴(600)이 형성된 패드기판(100), 패드기판(100) 위에 위치하는 반도체 칩(10), 드레인 금속터미널, 소스 금속터미널, 및 게이트 금속터미널을 포함하는 금속터미널(200), 연결 부재(30), 연결 부재(30)를 가압하는 제1 부 가압 부재(41) 및 금속터미널(200)를 가압하는 제2 주 가압 부재(51), 제1 부 가압 부재(41)와 연결 부재(30) 사이의 제2 부 가압 부재(42)를 포함하고, 패드기판(100) 상에 복수개의 반도체 칩(10)이 형성되고, 복수개의 반도체 칩(10) 상에 일체로 형성된 제 1 부 가압부재(41)를 하나의 제1 주 가압부재(52)를 통해 가압한다.
도 12의 반도체 패키지(1009)는 패드기판(100) 위에 형성되며 반도체 칩(10)을 덮어 보호하는 패키지 하우징(310)이 형성될 수 있다.
패키지 하우징(310)은 반도체 칩(10)이 위치하는 칩 영역(CA)에만 형성될 수 있다. 따라서, 금속터미널(200)이 위치하는 터미널 영역(CB)은 외부로 노출되며, 제2 주 가압 부재(51)도 외부로 노출된다.
패키지 하우징(310)은 에폭시 소재 또는 실리콘 성분이 포함된 소재로 형성되거나, EMC를 이용한 몰딩 방식으로 형성될 수 있다.
도 13의 반도체 패키지(1010)는 도 12의 반도체 패키지를 단위 가압형 반도체 패키지(UP)로 하여, 두 개의 단위 가압형 반도체 패키지(UP)가 스페이서(320)를 사이에 두고 반도체 칩(10)이 위치하는 일면이 서로 마주하게 배치될 수 있다.
다시 말해, 패드기판(100), 금속 패턴(600), 반도체 칩(10), 금속터미널(200), 연결 부재(30), 제1 부 가압 부재(41) 및 제1 주 가압 부재(52)를 포함하는, 단위 가압형 반도체 패키지(UP)가 상하로 배치되고, 상하로 배치된 단위 가압형 반도체 패키지(UP)는 반도체 칩(10)이 실장되는 패드기판(100)의 일면이 서로 대향하도록 배치되며, 서로 대향하도록 배치된 패드기판(100) 사이에 스페이서(320)가 배치될 수 있다.
스페이서(320)은 두 단위 가압형 반도체 패키지(UP) 사이를 연결하면서, 두 단위 가압형 반도체 패키지(UP) 사이의 간격을 일정하게 유지한다. 스페이서(320)는 두 단위 가압형 반도체 패키지(UP)의 패드기판(100) 간격을 일정하게 유지하기 위해서, 하나 이상 형성될 수 있으며, 전도성 또는 비전도성으로 이루어질 수 있다.
또한, 스페이서(320)를 전도성 물질로 형성하여 두 단위 가압형 반도체 패키지(UP)를 전기적으로 연결할 수 있다.
도 13의 반도체 패키지(1010)는 패드기판(100) 위에 형성되며 반도체 칩(10)을 덮어 보호하는 패키지 하우징(310)이 형성될 수 있으며, 패키지 하우징(310)은 반도체 칩(10)이 위치하는 칩 영역(CA)에만 형성될 수 있고, 금속터미널(200)이 위치하는 터미널 영역(CB)은 외부로 노출되며, 제2 주 가압 부재(51)도 외부로 노출된다.
또한, 도 14의 반도체 패키지(1010-1)는, 두 단위 가압형 반도체 패키지를 상부의 단위 가압형 반도체 패키지(UP2)와 하부의 단위 가압형 반도체 패키지(UP1)으로 구성하고, 상부의 단위 가압형 반도체 패키지(UP2)의 경우 금속터미널(200)이 제2 주 가압 부재(51) 없이, 접착층(101)을 통해서 패드기판(100) 상에 부착되도록 구성하는 점이 도 13의 반도체 패키지(1010)와의 차이점이다.
한편, 도시하지는 않았으나, 전술한 바와 같이 도 1, 도 3 내지 도 8에 도시된 반도체 패키지(1000, 1001, 1002, 1003, 1004, 1005, 1006)를 적절히 조합하여 상하부의 단위 가압형 반도체 패키지(UP1, UP2)를 구성할 수도 있다.
도 10 및 도 11의 반도체 패키지(1008, 1008-1)는 두 기판 사이를 채우도록 패키지 하우징(310)을 형성하였으나, 도 13 및 도 14의 반도체 패키지(1010, 1010-1)는, 도 12의 반도체 패키지(1009)를 단위 가압형 반도체 패키지(UP)로 하여 상하로 배치시킨 것이며 두 패드기판(100) 사이에 스페이서(320)가 배치된다.
스페이서(320)는 패키지 하우징(310) 밖에 금속터미널(200)이 위치하는 터미널 영역(CB)에 위치하며, 두 단위 가압형 반도체 패키지(UP) 사이에 배치되어, 두 단위 가압형 반도체 패키지(UP) 사이의 간격을 일정하게 유지한다.
패키지 하우징(310)은 에폭시 소재 또는 실리콘 성분이 포함된 소재로 형성되거나, EMC를 이용한 몰딩 방식으로 형성될 수 있다.
또한, 도 13 및 도 14의 두 단위 가압형 반도체 패키지(UP, UP1, UP2)의 각각의 패키지 하우징(310)은 이격되어 서로 맞닿지 않도록 할 수 있다.
이상 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명이 이에 한정되는 것은 아니며 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시할 수 있다.
10: 반도체 칩 41: 제1 부 가압 부재
42: 제2 부 가압 부재 51: 제2 주 가압 부재
52: 제1 주 가압 부재 71: 체결링
72: 금속 와셔 100: 기판
300: 체결 부재 600: 금속 패턴

Claims (39)

  1. 상부에 금속 패턴이 형성되는 하나 이상의 패드기판;
    상기 패드기판 상에 형성되는 하나 이상의 금속터미널;
    상기 패드기판 상에 올려지는 하나 이상의 반도체 칩;
    상기 반도체 칩과 상기 패드기판의 상부에 형성된 상기 금속 패턴을 전기적으로 연결시키기 위한 하나 이상의 연결 부재;
    상기 연결 부재를 가압하여 상기 연결 부재가 상기 반도체 칩과 상기 패드기판을 전기적으로 연결시키는 하나 이상의 제1 부 가압 부재; 및
    상기 제1 부 가압 부재를 가압하는 하나 이상의 제1 주 가압 부재를 포함하며,
    상기 패드기판, 상기 금속터미널, 상기 반도체 칩, 상기 연결 부재, 상기 제1 부 가압 부재 및 상기 제1 주 가압 부재를 포함하는 단위 가압형 반도체 패키지가 상하로 배치되고,
    상하로 배치된 상기 단위 가압형 반도체 패키지는 상기 반도체 칩이 올려지는 상기 패드기판의 일면이 서로 대향하도록 배치되되,
    상기 서로 대향하도록 배치된 상기 패드기판 사이에 하나 이상의 스페이서가 배치되는 것을 특징으로 하는, 가압형 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 패드기판 상에 형성되어, 상기 반도체 칩을 덮어 보호하는 패키지 하우징을 더 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 패키지 하우징 일면으로 상기 패드기판의 일부 또는 전부가 노출되는 것을 특징으로 하는, 가압형 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 패드기판은 절연층을 포함하고, 상기 절연층 상부에 상기 금속 패턴이 형성되는 것을 특징으로 하는, 가압형 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 패드기판은, 하나 이상의 상부 금속층, 하나 이상의 절연층 및 하나 이상의 하부 금속층이 순차 적층된 구조인 것을 특징으로 하는, 가압형 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 하부 금속층이 상기 상부 금속층보다 두꺼운 것을 특징으로 하는, 가압형 반도체 패키지.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 절연층은 Al2O3, AlN 또는 Si3N4을 포함하거나, PI 또는 에폭시 성분의 절연 소재를 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 금속 패턴의 두께는 0.1mm 내지 1.5mm인 것을 특징으로 하는, 가압형 반도체 패키지.
  9. 제 6 항에 있어서,
    상기 하부 금속층의 두께는 0.2mm 내지 5mm인 것을 특징으로 하는, 가압형 반도체 패키지.
  10. 제 1 항에 있어서,
    상기 반도체 칩은 전도성 접착제를 통해 상기 패드기판의 상기 금속 패턴에 부착되는 것을 특징으로 하는, 가압형 반도체 패키지.
  11. 제 1 항에 있어서,
    상기 반도체 칩은 접착제를 사용하지 않고 상기 제1 부 가압 부재 또는 상기 제1 주 가압 부재의 가압력에 의해 상기 패드기판과 전기적으로 연결되고, 상기 가압력의 해제에 의해 상기 패드기판과의 전기적 연결이 해제되는 것을 특징으로 하는, 가압형 반도체 패키지.
  12. 제 1 항에 있어서,
    상기 연결 부재는 접착제를 사용하지 않고, 상기 제1 부 가압 부재 또는 상기 제1 주 가압 부재의 가압력에 의해 상기 반도체 칩과 상기 금속 패턴을 전기적으로 연결시키고, 상기 가압력의 해제에 의해 상기 반도체 칩과 상기 금속 패턴의 전기적 연결을 해제시키는 것을 특징으로 하는, 가압형 반도체 패키지.
  13. 제 1 항에 있어서,
    상기 연결 부재의 일단부는 전도성 접착제를 통해 상기 금속 패턴에 부착되되, 상기 연결 부재의 타단부는 접착제를 사용하지 않고, 상기 제1 부 가압 부재 또는 상기 제1 주 가압 부재의 가압력에 의해 상기 반도체 칩과 전기적으로 연결되고, 상기 가압력의 해제에 의해 상기 연결 부재의 타단부와 상기 반도체 칩의 전기적 연결이 해제되는 것을 특징으로 하는, 가압형 반도체 패키지.
  14. 제 10 항 또는 제 13 항에 있어서,
    상기 전도성 접착제는 Sn이 포함된 솔더 계열이거나, 또는 Ag 또는 Cu 성분이 50% 이상 포함되는 것을 특징으로 하는, 가압형 반도체 패키지.
  15. 제 1 항에 있어서,
    상기 연결 부재는 상기 금속 패턴에 전기적으로 연결되는 일단부와, 상기 일단부와는 서로 다른 높이로 형성되며 상기 반도체 칩에 전기적으로 연결되는 타단부를 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  16. 제 1 항에 있어서,
    상기 연결 부재는 상기 반도체 칩의 소스 또는 드레인과 전기적으로 연결되는 것을 특징으로 하는, 가압형 반도체 패키지.
  17. 제 1 항에 있어서,
    상기 반도체 칩은 다이오드를 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  18. 제 1 항에 있어서,
    상기 연결 부재와 전기적으로 연결되는 상기 반도체 칩의 상부는 알루미늄이 90% 이상 포함된 금속인 것을 특징으로 하는, 가압형 반도체 패키지.
  19. 제 1 항에 있어서,
    상기 연결 부재와 전기적으로 연결되는 상기 반도체 칩의 상부는 1㎛ 내지 10㎛의 두께를 가지는 금속을 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  20. 제 1 항에 있어서,
    상기 반도체 칩과 전기적으로 연결되는 상기 연결 부재의 타단부는 상기 반도체 칩의 상부와 동일한 수평면을 가지는 것을 특징으로 하는, 가압형 반도체 패키지.
  21. 제 1 항에 있어서,
    상기 제1 부 가압 부재는 상기 반도체 칩과 전기적으로 연결되는 상기 연결 부재의 일면에 적층 형성되어 가압하는 것을 특징으로 하는, 가압형 반도체 패키지.
  22. 제 21 항에 있어서,
    상기 연결 부재의 일면과 상기 제1 부 가압 부재 사이에, 상기 연결 부재를 가압하는 제2 부 가압 부재를 더 포함하고,
    상기 제1 부 가압 부재는 상기 제2 부 가압 부재를 가압하고, 상기 제2 부 가압 부재는 상기 연결 부재를 순차로 가압하는 것을 특징으로 하는, 가압형 반도체 패키지.
  23. 제 1 항에 있어서,
    상기 제1 주 가압 부재는 상기 패드기판에 직접 체결되어 상기 제1 부 가압 부재를 가압하는 것을 특징으로 하는, 가압형 반도체 패키지.
  24. 제 1 항에 있어서,
    상기 제1 주 가압 부재는, 상기 패드기판 상에 부착된 체결 부재에 체결되어 상기 제1 부 가압 부재를 가압하는 것을 특징으로 하는, 가압형 반도체 패키지.
  25. 제 1 항에 있어서,
    상기 제1 부 가압 부재의 표면은 절연소재로 이루어진 것을 특징으로 하는, 가압형 반도체 패키지.
  26. 제 1 항에 있어서,
    상기 제1 주 가압 부재는 상기 제1 부 가압 부재를 일부 또는 전부 관통하는 것을 특징으로 하는, 가압형 반도체 패키지.
  27. 제 1 항에 있어서,
    상기 제1 주 가압 부재와 상기 제1 부 가압 부재가 접촉하는 접촉면 사이에는 하나 이상의 체결링을 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  28. 제 1 항에 있어서,
    상기 제1 주 가압 부재는 절연 소재로 이루어진 것을 특징으로 하는, 가압형 반도체 패키지.
  29. 제 27 항에 있어서,
    상기 체결링은 스프링을 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  30. 제 27 항 있어서,
    상기 체결링은 절연소재로 이루어진 것을 특징으로 하는, 가압형 반도체 패키지.
  31. 제 1 항 있어서,
    상기 금속터미널은 상기 패드기판에 전도성 접착제를 통해 부착되는 것을 특징으로 하는, 가압형 반도체 패키지.
  32. 제 1 항 있어서,
    상기 금속터미널은 접착제를 사용하지 않고, 하나 이상의 제2 주 가압부재의 가압력에 의해 상기 패드기판에 부착되는 것을 특징으로 하는, 가압형 반도체 패키지.
  33. 제 32 항 있어서,
    상기 제2 주 가압부재는 상기 금속터미널의 일부 또는 전부를 관통하는 것을 특징으로 하는, 가압형 반도체 패키지.
  34. 삭제
  35. 제 1 항 있어서,
    상기 스페이서는 전도성 또는 비전도성으로 이루어진 것을 특징으로 하는, 가압형 반도체 패키지.
  36. 제 1 항 있어서,
    상기 스페이서는 상기 서로 대향하도록 배치된 상기 패드기판 사이를 전기적으로 연결하는 것을 특징으로 하는, 가압형 반도체 패키지.
  37. 제 1 항에 있어서,
    상기 서로 대향하도록 배치된 상기 패드기판 사이에 형성되어, 상기 반도체 칩을 덮어 보호하는 패키지 하우징을 더 포함하는 것을 특징으로 하는, 가압형 반도체 패키지.
  38. 제 37 항 있어서,
    상기 패키지 하우징 양면으로 상기 패드기판의 일부 또는 전부가 노출되는 것을 특징으로 하는, 가압형 반도체 패키지.
  39. 제 2 항 또는 제 37 항에 있어서,
    상기 패키지 하우징은, 에폭시 소재 또는 실리콘 성분이 포함된 소재로 형성되거나, EMC를 이용한 몰딩 방식으로 형성되는 것을 특징으로 하는, 가압형 반도체 패키지.
KR1020200147691A 2020-11-06 2020-11-06 가압형 반도체 패키지 KR102465954B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200147691A KR102465954B1 (ko) 2020-11-06 2020-11-06 가압형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200147691A KR102465954B1 (ko) 2020-11-06 2020-11-06 가압형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20220062173A KR20220062173A (ko) 2022-05-16
KR102465954B1 true KR102465954B1 (ko) 2022-11-11

Family

ID=81802684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200147691A KR102465954B1 (ko) 2020-11-06 2020-11-06 가압형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102465954B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092346A (ja) * 2014-11-11 2016-05-23 三菱電機株式会社 電力用半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160038439A (ko) * 2014-09-30 2016-04-07 삼성전기주식회사 전력 모듈 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092346A (ja) * 2014-11-11 2016-05-23 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
KR20220062173A (ko) 2022-05-16

Similar Documents

Publication Publication Date Title
US9177888B2 (en) Electrically isolated power semiconductor package with optimized layout
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US8319335B2 (en) Power semiconductor module, power semiconductor module assembly and method for fabricating a power semiconductor module assembly
CN108447827B (zh) 一种电力转换电路的封装模块
US6930397B2 (en) Surface mounted package with die bottom spaced from support board
US20090042337A1 (en) Method of Manufacturing an Integrated Circuit Module
JP2021197447A (ja) 半導体装置
US9433075B2 (en) Electric power semiconductor device
JP2019071412A (ja) チップパッケージ
KR20100064629A (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
KR102511000B1 (ko) 반도체 패키지용 클립 구조체 및 이를 포함하는 반도체 패키지
JP2000031343A (ja) 半導体装置
JP5218009B2 (ja) 半導体装置
JP6150866B2 (ja) 電力半導体装置
US20130256920A1 (en) Semiconductor device
US20130307132A1 (en) Semiconductor device
KR102465954B1 (ko) 가압형 반도체 패키지
JP4409064B2 (ja) パワー素子を含む半導体装置
JP6160542B2 (ja) 半導体装置
CN215118900U (zh) 半导体器件封装件
KR101626534B1 (ko) 반도체 패키지 및 그 제조 방법
US11056420B2 (en) Pressing-type semiconductor power device package
JP6811310B2 (ja) パワーモジュール
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR20190089464A (ko) 가압형 반도체 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant