JP6811310B2 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP6811310B2
JP6811310B2 JP2019513030A JP2019513030A JP6811310B2 JP 6811310 B2 JP6811310 B2 JP 6811310B2 JP 2019513030 A JP2019513030 A JP 2019513030A JP 2019513030 A JP2019513030 A JP 2019513030A JP 6811310 B2 JP6811310 B2 JP 6811310B2
Authority
JP
Japan
Prior art keywords
lead frame
matrix
power module
semiconductor device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019513030A
Other languages
English (en)
Other versions
JP2019531600A (ja
Inventor
ライプナット,ミヒャエル
ネト,クリストフ
シュミット,ラルフ
ヴェルナー,ロニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2019531600A publication Critical patent/JP2019531600A/ja
Application granted granted Critical
Publication of JP6811310B2 publication Critical patent/JP6811310B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49544Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は、下面が金属層の上に配置され、上面に接触素子を有し、この接触素子上に半導体デバイスが位置決めされている導体素子を備えたパワーモジュールに関する。
この場合の関心は特に、パワーエレクトロニクス分野で使用されるパワーモジュールにある。パワーエレクトロニクス分野は通常はスイッチング半導体デバイスによる電気エネルギーの変換を対象としている。パワーエレクトロニクスデバイスとも呼ばれるこの種の半導体デバイスは、たとえばパワーダイオード、パワーMUSFETまたはIGBTとして形成することができる。この場合チップとも呼ばれる1つまたは複数の半導体デバイスは、1つの基板上に配置され、従っていわゆるパワーモジュールを形成することができる。1つまたは複数の半導体デバイスを結合および接続技術によりその上に機械的に取り付ける基板は、半導体デバイスの電気的接続にも用いることができる。この種の基板はたとえばセラミックから成る導体素子を有することができ、この導体素子は半導体デバイスの電気的接触および機械的固定のためにたとえば銅から形成される導体路および電気的接触素子とともに成層されている。
パワーモジュールに形成されるこのような半導体デバイスはたとえば整流機能を果たすことができ、たとえば電気自動車の駆動技術などモバイル電子機器の分野で使用することができる。特にモバイル電子機器の分野ではパワーモジュールの動作時間および寿命に関する高い要求が存在する。この場合パワーモジュールはとりわけ従来用いられている結合および接続技術では要求されている動作時間並びに寿命を達成することはできない。
特に半導体デバイスの上面における電気的接触に際しては、端子もしくは接触素子との確実な電気的接続および通流を確立する必要がある。半導体デバイスもしくはチップの上面と基板の接触素子との間の電気的接続の特性は、しばしばパワーモジュールの耐久性の制約となる。従来技術ではたとえば、このような電気的接続のために相応するアルミニウム製の太線ワイヤを使用し、このワイヤを半導体デバイスおよび接触素子の上にボンド付けすることが知られている。最近の技術ではたとえば銅・太線ワイヤボンディングまたはいわゆる「テープ片ボンディング」が用いられている。他の解決手段は焼結・金属化された合成樹脂箔から成る。さらに太い銅製のろう付けリードが知られている。さらにいわゆるSiPLITテクノロジー(Siemens Planar Interconnect Technology)が知られている。
これらの全ての解決手段は、使用される材料の熱膨張係数が基板および半導体デバイスの熱膨張係数と著しく異なるという欠点を有する。従って、動作中に境界層間に著しい機械的応力が生じ、パワーモジュールの故障を招く恐れがある。
従って本発明の課題は、半導体デバイスの電気的接触を改良したパワーモジュールを作ることにある。
この課題は本発明によれば請求項1の特徴を有するパワーモジュールによって解決される。個々にまたは互いに組み合わせて使用することのできる有利な実施形態は従属請求項の対象である。
本発明によれば上記の課題は、下面が金属層の上に配置され、上面に接触素子を有し、接触素子の上に半導体デバイスが位置決めされている導体素子を備えたパワーモジュールにおいて解決すべきものである。この場合本発明は、半導体デバイスが上面でリードフレームマトリックスを介して押圧力で電気的に接触させられることを特徴としている。
チップの上面とリードフレームとの間の接続箇所の負荷を軽減するために、リードフレームはチップの上面に押し付けられるだけで強固に接続せずに、すなわちたとえば焼結すべきでない。実際の例ではリードフレームは互いに離された多数の銅製の導体路から成っている。本発明によればリードフレーム導体路はたとえばエポキシ樹脂のようなマトリックス材料中に封止される前に鋳造される。マトリックス材料は、リードフレームの銅製導体路をその場に保持し正確な接触位置に定めるとともに、導体路間の電気的絶縁を保証する特性を有する。マトリックス材料からは部分的に非絶縁リードフレームが接触のため上面および下面に突出する。このような下面の接触では限定された力がチップの上面に及ぼされる。すなわちマトリックス材料にはリードフレームとチップとの間の永続的な接触を保証するべく限定された力が及ぼされる。またリードフレームが先ず合成材料容器に入れられ、次いでマトリックスに封止されるようにすることも可能である。このような合成材料容器とリードフレームとの結合体が後にDCB上に押し付けられ、弾性的に接触されるとともに、電気絶縁性の軟性封止材で充填される。
封止されたリードフレームは、互いに分離されたリードフレーム導体路がマトリックス材料中にあるので、取り扱いを簡単にすることができる。さらにリードフレームはマトリックス材料により保護され、外部からの小から中程度の力に耐えることができる。結合体は従ってより強固になる。その上にリードフレームは個々のすべてのチップ上に直接押し付ける必要はなくなる。マトリックス材料への限定された力は接触箇所に力を均等に配分する。接続素子のろう付けや焼結に対する利点は標準的なチップ表面の使用にある。これによりコスト的に有利な半導体が使用できることになる。さらにリードフレームはチップに強固に接続されないので、熱応力の発生がなくなる。
本発明の構想の発展形態は、リードフレームマトリックスが互いに分離された多数の導体路から形成されることにある。
このような本発明の構想の特殊な形態は、導体路が銅製の導体路であることにある。
本発明構想の有利な実施形態は、導体路がマトリックス材料中に封止される前に鋳造により作られることにある。
このような本発明構想の発展形態は、マトリックス材料がエポキシ樹脂であることにある。
このような本発明構想の特殊な形態は、非絶縁導体路がリードフレームマトリックスから突出するように形成されることにある。
このような本発明構想の有利な実施形態は、導体路がマトリックスに封止されるために容器中に収納可能にされ、容器とリードフレームマトリックスから成る結合体がDCP上に載置されることにある。
本発明構想の発展形態は、容器とリードフレームマトリックスからなる結合体が弾性的に接着され、電気絶縁軟性封止材で充填されることにある。
本発明によるパワーモジュールは導体素子を有し、この素子は下面が金属層の上に配置され、上面に接触素子を備え、この接触素子の上に半導体デバイスが位置決めされるようにすることができる。半導体デバイスは好適にはプレート片として形成され、集積接触箇所を有するようにされる。半導体デバイスの接触箇所は上面でリードフレームマトリックスを介して押圧力で接触され、焼結プロセスや同様の接触プロセスを実施する必要がない。リードフレームマトリックスは互いに分離された多数の導体路、好適には銅製の導体路から形成され、マトリックス材料、特にエポキシ樹脂により封止される。非絶縁導体路はこのリードフレームマトリックスから突出している。
本発明の更なる実施形態と利点は以下に実施例と図面により説明する。
図1は接触箇所を備えた半導体デバイスの概略斜視図である。 図2は本発明によるリードフレームと半導体デバイスの接触箇所との間の電気的接触を示す概略斜視図である。 図3はリードフレームと半導体デバイスの接触箇所との間の電気的接触を示す概略断面図である。 図4は半導体デバイスを備えた本発明によるリードフレームマトリックスの概略斜視図である。
図1は接触箇所2を備えたプレート片の形の半導体デバイス1を示す。
図2は本発明によるリードフレーム3と半導体デバイス1の接触箇所2との間の電気的接触を示す。リードフレーム3は多数の導体路4、好適には銅製の導体路から形成される。導体路4は一つの平面に平坦に作られるのではなく、斜片6を介して好適には2つの導体路4を異なる平面において互いに接続する延長片5を有する。斜片6は接触箇所2に直接導くこともできる。
図3は図2の断面図である。この図3から分かるように、斜片6は導体路4の2つの延長片5を異なる平面において互いに接続するか、または斜片6は半導体デバイス1の接触箇所2に導かれる。
図4は半導体デバイス1を備えた本発明によるリードフレームマトリックス7を示す。導体路4は一つの容器内に設置可能であり、たとえばエポキシ樹脂から成るマトリックスで封止することもできるので、容器とリードフレームマトリックス7から成る結合体は半導体デバイス1のDCB上に取り付け可能である。リードフレームマトリックス7は上面に接触箇所8を有する。半導体デバイス1に向かう下面では弾性接点が非絶縁導体路4の形でマトリックス材料から突出し、半導体デバイス1の接触箇所2を接触させている。半導体デバイス1の接触箇所2は従って上面ではリードフレームマトリックス7を介して単に押圧力だけで接触させられている。
上面でリードフレームマトリックスを介して接触させられる本発明による半導体デバイスを備えたパワーモジュールは、封止されたリードフレームマトリックスが簡単な取り扱いを可能にすることを特徴とする。なぜなら互いに分離されたリードフレーム導体路がマトリックス材料中にあるからである。さらにリードフレームはマトリックス材料により保護され、外部からの小程度から中程度の力に耐えることができるからである。結合体はこれによりさらに強固になる。その上にリードフレームは個々のチップ上に直接押し付ける必要はなくなる。マトリックス材料への限定された圧力は均等に力を接触箇所上に分布させる。接続部材の従来のろう付けおよび焼結に対する利点は標準的なチップ表面を利用できることにある。これによりコスト的に有利な半導体が使用できることになる。さらにリードフレームはチップに強固に接続されていないので、熱応力の発生は生じない。
1 半導体デバイス
2 接触箇所
3 リードフレーム
4 導体路
5 延長片
6 斜片
7 リードフレームマトリックス
8 接触箇所

Claims (5)

  1. 半導体デバイス(1)リードフレームマトリックス(7)とを含むパワーモジュールであって、
    前記半導体デバイス(1)が、上面に複数の接触箇所(2)を有し、
    前記リードフレームマトリックス(7)が、マトリックス材料中に封止されるとともに、互いに分離された複数の導体路(4)を有し、
    前記複数の導体路(4)が、前記マトリックス材料から下方に突出する複数の弾性接点を有し、
    前記複数の接触箇所(2)と前記複数の弾性接点が、接触圧力により電気的に接触させられた、
    パワーモジュール。
  2. 前記複数の導体路(4)が銅製導体路であることを特徴とする請求項記載のパワーモジュール。
  3. 前記マトリックス材料がエポキシ樹脂であることを特徴とする請求項1または2記載のパワーモジュール。
  4. 前記複数の導体路(4)がマトリックスで封止するために容器内に収納可能にされ、容器とリードフレームマトリックス(7)から成る結合体がDCB上に取り付けられることを特徴とする請求項からのいずれか1項に記載のパワーモジュール。
  5. 容器とリードフレームマトリックス(7)から成る前記結合体が弾性的に接触されるとともに、電気的に絶縁性の軟性封止材で充填されることを特徴とする請求項記載のパワーモジュール。
JP2019513030A 2016-09-07 2017-07-07 パワーモジュール Active JP6811310B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016217007.4A DE102016217007A1 (de) 2016-09-07 2016-09-07 Leistungsmodul
DE102016217007.4 2016-09-07
PCT/EP2017/067094 WO2018046165A1 (de) 2016-09-07 2017-07-07 Leistungsmodul

Publications (2)

Publication Number Publication Date
JP2019531600A JP2019531600A (ja) 2019-10-31
JP6811310B2 true JP6811310B2 (ja) 2021-01-13

Family

ID=59363133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019513030A Active JP6811310B2 (ja) 2016-09-07 2017-07-07 パワーモジュール

Country Status (6)

Country Link
US (1) US20190214340A1 (ja)
EP (1) EP3488466A1 (ja)
JP (1) JP6811310B2 (ja)
CN (1) CN109661724A (ja)
DE (1) DE102016217007A1 (ja)
WO (1) WO2018046165A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022209559A1 (de) 2022-09-13 2024-02-15 Zf Friedrichshafen Ag Halbbrückenmodul
WO2024114961A1 (de) 2022-11-30 2024-06-06 Siemens Aktiengesellschaft Halbleiteranordnung mit zumindest einem halbleiterelement
EP4379789A1 (de) 2022-11-30 2024-06-05 Siemens Aktiengesellschaft Halbleiteranordnung mit zumindest einem halbleiterelement

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0064383A3 (en) 1981-05-06 1984-06-27 LUCAS INDUSTRIES public limited company A semi-conductor package
US4395084A (en) 1981-07-06 1983-07-26 Teledyne Industries, Inc. Electrical socket for leadless integrated circuit packages
JP2882143B2 (ja) * 1991-12-10 1999-04-12 富士電機株式会社 半導体装置の内部配線構造
JPH06216288A (ja) * 1993-01-20 1994-08-05 Hitachi Ltd 半導体装置および該半導体装置用の外囲器
JPH09213878A (ja) * 1996-01-29 1997-08-15 Toshiba Corp 半導体装置
JP2002164503A (ja) * 2001-10-19 2002-06-07 Hitachi Ltd パワー半導体装置
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP4459883B2 (ja) * 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
JP2007081155A (ja) * 2005-09-14 2007-03-29 Hitachi Ltd 半導体装置
JP2009038077A (ja) * 2007-07-31 2009-02-19 Yamaha Corp プリモールドパッケージ型半導体装置及びその製造方法、モールド樹脂体、プリモールドパッケージ、マイクロフォンチップパッケージ
US8716069B2 (en) * 2012-09-28 2014-05-06 Alpha & Omega Semiconductor, Inc. Semiconductor device employing aluminum alloy lead-frame with anodized aluminum
JP2014183242A (ja) * 2013-03-20 2014-09-29 Denso Corp 半導体装置およびその製造方法
JP6304974B2 (ja) * 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2018046165A1 (de) 2018-03-15
DE102016217007A1 (de) 2018-03-08
US20190214340A1 (en) 2019-07-11
JP2019531600A (ja) 2019-10-31
CN109661724A (zh) 2019-04-19
EP3488466A1 (de) 2019-05-29

Similar Documents

Publication Publication Date Title
US6881071B2 (en) Power semiconductor module with pressure contact means
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP5154516B2 (ja) 太陽電池モジュール及び太陽電池モジュールの製造方法
US10763244B2 (en) Power module having power device connected between heat sink and drive unit
KR101519062B1 (ko) 반도체 소자 패키지
JP2007311441A (ja) パワー半導体モジュール
US20080029875A1 (en) Hermetically sealed semiconductor device module
JP6811310B2 (ja) パワーモジュール
CN111276447B (zh) 双侧冷却功率模块及其制造方法
KR20100064629A (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
WO2020241238A1 (ja) 半導体装置
CN111668196A (zh) 半导体封装件以及相关方法
CN113169161A (zh) 半导体封装件、其制造方法及半导体装置
KR20100120006A (ko) 전력 모듈 패키지
US20150237718A1 (en) Power semiconductor device
JP2017123360A (ja) 半導体モジュール
JP5218009B2 (ja) 半導体装置
JP4906650B2 (ja) パワー半導体モジュール及びその製法
JP2012248658A (ja) 半導体装置
JP2017028174A (ja) 半導体装置
CN108735614B (zh) 半导体装置及半导体装置的制造方法
CN108987352B (zh) 具有连接在载体层级处的部件的封装
WO2000008685A1 (fr) Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur
CN115621232B (zh) 功率半导体器件封装结构和功率半导体器件模块

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R150 Certificate of patent or registration of utility model

Ref document number: 6811310

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150