KR102051639B1 - 가압형 반도체 파워 소자 패키지 - Google Patents

가압형 반도체 파워 소자 패키지 Download PDF

Info

Publication number
KR102051639B1
KR102051639B1 KR1020180019340A KR20180019340A KR102051639B1 KR 102051639 B1 KR102051639 B1 KR 102051639B1 KR 1020180019340 A KR1020180019340 A KR 1020180019340A KR 20180019340 A KR20180019340 A KR 20180019340A KR 102051639 B1 KR102051639 B1 KR 102051639B1
Authority
KR
South Korea
Prior art keywords
metal plate
power device
package
semiconductor power
pressing member
Prior art date
Application number
KR1020180019340A
Other languages
English (en)
Other versions
KR20190099654A (ko
Inventor
최윤화
조정훈
조정태
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020180019340A priority Critical patent/KR102051639B1/ko
Priority to US16/226,937 priority patent/US11056420B2/en
Publication of KR20190099654A publication Critical patent/KR20190099654A/ko
Application granted granted Critical
Publication of KR102051639B1 publication Critical patent/KR102051639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 가압형 반도체 파워 소자 패키지에 관한 것으로, 기존에 필수적으로 사용되었던 솔더와 같은 전도성 접착제를 전혀 사용하지 않고 트랜지스터와 다이오드 칩을 복수의 금속판을 가압방식의 구조를 통해 연결함으로써 생산성을 높이고 내구성을 향상시킬 수 있는 가압형 반도체 파워 소자 패키지에 관한 것이다.

Description

가압형 반도체 파워 소자 패키지{Pressure Type Semiconductor Power Device Power Package}
본 발명은 가압형 반도체 파워 소자 패키지에 관한 것으로, 더욱 상세하게는 기존에 필수적으로 사용되었던 솔더와 같은 전도성 접착제를 전혀 사용하지 않고 트랜지스터와 다이오드와 같은 반도체 칩을, 가압방식의 구조를 통해 패키지를 구성함으로써 생산성을 높이고 내구성을 향상시킬 수 있는 가압형 반도체 파워 소자 패키지에 관한 것이다.
일반적으로 반도체 칩 패키지는 기판에 반도체 칩을 실장하고, 클립 또는 본딩 와이어로 반도체 칩과 리드 프레임을 연결한다. 또한 반도체 칩을 EMC(Epoxy molding compound)와 같은 열경화성 소재로 몰딩하여 패키지 바디를 형성한다.
종래의 모든 반도체 패키지는 반도체 칩의 단자와 전기적으로 연결하기 위해서는 솔더와 같은 전도성 접착제를 필수적으로 사용하였다. 이러한 전도성 접착제를 사용함에 따라 온도(접착제의 녹는점)에 영향을 많이 받게 되고, 고가의 실버 신터링(Sintering)이나 카파 페이스트를 사용할 경우 제작단가가 상승하는 문제점이 있었다. 이뿐만 아니라 반도체 패키지의 조립이 완료된 상태에서 특성검사를 통해 조립불량이나 소자의 파손이 확인되었을 경우, 해당부품을 별도로 교체하기가 어려워 패키지 전체를 폐기해야 하는 비효율적인 문제점이 있었다.
반도체 패키지 관련 선행기술로는 공개특허 제10-2014-0136268호, 등록특허 제10-1301782호, 공개특허 제10-2016-0056378호 등이 있으나, 이러한 선행기술 모두 본딩 와이어, 전도성 접착제의 구성이 필수적으로 포함되어 있기 때문에 상기의 문제점을 전혀 해결할 수 없는 실정이다.
대한민국 공개특허 제10-2014-0136268호 대한민국 등록특허 제10-1301782호 대한민국 공개특허 제10-2016-0056378호
그러므로 본 발명은 솔더와 같은 접착제 없이 물리적 가압 부재를 이용하여 구축할 수 있는 반도체 파워 소자 패키지를 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여, 본 발명의 일 실시예는, 반도체 파워 소자 패키지에 있어서, 상기 패키지는 소자의 상부에 위치하는 적어도 하나의 상부 금속판; 소자의 하부에 위치하는 적어도 하나의 하부 금속판을 포함하며, 상기 상부 금속판과 상기 하부 금속판에는 각각 결합공이 형성되고, 각각의 결합공을 통과하는 가압부재에 의하여 상기 상부 금속판과 상기 하부 금속판이 체결되어 구조적으로 연결되고, 소자와 상기 상부 금속판과 상기 하부 금속판과의 사이에 전기적 연결이 이루어지는, 반도체 파워 소자 패키지를 제공한다.
상기 가압부재는 상부의 헤드와, 헤드의 하면에서 하부로 돌출된 로드를 포함하며, 헤드의 상면 중앙부에는 체결홈이 형성될 수 있다.
상기 가압부재는 핀 형상일 수 있다.
상기 가압부재의 로드 또는 체결홈에는 나사산이 형성될 수 있다.
상기 소자는 트랜지스터 칩이며, 상기 상부 금속판은 상부에서부터 차례로 게이트를 담당하는 제1금속판 및 에미터를 담당하는 제2금속판을 포함하며, 상기 하부 금속판은 컬렉터를 담당하는 제3금속판을 포함할 수 있다.
상기 제1금속판에는 중앙에 하나, 코너 또는 변 주위에 적어도 하나의 결합공이 형성되며, 상기 제2금속판에는 상기 제1금속판의 각각의 결합공에 대응하는 위치에 정렬되도록 중앙에 하나, 코너 또는 변 주위에 적어도 하나의 결합공이 형성되며, 상기 제3금속판에는 상기 제2금속판의 각각의 결합공에 대응하는 위치에 정렬되도록 코너 또는 변 주위에 적어도 하나의 결합공이 형성될 수 있다.
상기 트랜지스터 칩은 상기 제3금속판의 상면에 실장되며, 상기 트랜지스터 칩의 상부에는 상기 제2금속판과 전기 연결되는 도전성의 스페이서가 설치될 수 있다.
상기 스페이서에는 가압부재의 직경보다 큰 슬롯이 형성되고, 상기 제1금속판 및 상기 제2금속판의 중앙의 결합공을 통과한 가압부재는 상기 스페이서의 슬롯을 통과하여 상기 트랜지스터 칩과 접촉함으로써, 제1금속판과 트랜지스터 칩과의 전기 연결이 이루어질 수 있다.
상기 소자는 다이오드 칩이며, 상기 상부 금속판은 애노드를 담당하는 제1금속판을 포함하며, 상기 하부 금속판은 캐소드를 담당하는 제2금속판을 포함할 수 있다.
이 경우, 상기 제1금속판에는 코너 또는 변 주위에 적어도 하나의 결합공이 형성되며, 상기 제2금속판에는 상기 제1금속판의 각각의 결합공에 대응하는 위치에 정렬되도록 코너 또는 변 주위에 적어도 하나의 결합공이 형성될 수 있다.
또, 상기 다이오드 칩은 상기 제2금속판의 상면에 실장되며, 상기 다이오드 칩의 상부에는 상기 제1금속판과 전기 연결되는 도전성의 스페이서가 설치될 수 있다.
또, 상기 가압부재는 상기 다이오드 칩 및 상기 스페이서와 접촉하지 않고 제1금속판과 제2금속판을 직접 체결할 수 있다.
또, 상기 트랜지스터 칩은 IGBT, MOSFET, SiC 반도체 파워 소자 또는 GaN 반도체 파워 소자인 칩일 수 있다.
또, 본 발명은 이상의 반도체 파워 소자 패키지를 포함하는 전자 기기를 제공한다.
본 발명에서, 솔더와 같은 전도성 접착제를 전혀 사용하지 않고 반도체 파워 소자를 물리적인 가압방식으로 반도체 패키지를 구성함으로써 얻는 효과는 아래와 같다.
첫째, 전도성 접착제의 녹는점에 따른 온도의 제한을 받지 않고, 고온에서 운영이 가능하게 되어 반도체 패키지 자체의 내구성을 향상시킬 수 있는 효과가 있다.
둘째, 고가의 실버 신터링이나 카파 페이스트를 사용하지 않아도 되므로 조립단가를 낮출 수 있고, 솔더링, 와이어본딩, 웰딩과 같은 접합공정이 생략되어 생산성을 높이는 효과가 있다.
셋째, 반도체 패키지 조립 후 특성검사를 통해 조립이 잘못되었거나 소자가 파손되었을 경우, 간편하게 분해하여 재조립이 가능한 이점이 있다.
도 1은 본 발명의 일 실시예에 따른 트랜지스터 패키지의 전체 사시도;
도 2는 본 발명에 일 실시예에 따른 제1금속판의 사시도;
도 3은 본 발명에 일 실시예에 따른 절연판의 사시도;
도 4는 본 발명에 일 실시예에 따른 제2금속판의 사시도;
도 5는 본 발명의 일 실시예에 따른 스페이서 및 트랜지스터 칩의 조립 사시도;
도 6은 본 발명에 일 실시예에 따른 제3금속판의 사시도;
도 7a는 본 발명의 일 실시예에 따른 가압부재의 사시도;
도 7b는 도 7a의 A-A'선을 따른 단면도;
도 8은 본 발명의 일 실시예에 다이오드 패키지의 전체 조립 사시도; 그리고
도 9는 트랜지스터 패키지와 다이오드 패키지가 수평으로 나란히 인접한 결합 패키지의 사시도이다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명은 반도체 파워 소자인 반도체 파워 칩을, 다층의 금속판을 가압방식의 구조로 패키지화하여 회로를 구성하는 것을 특징으로 한다. 칩은 하부의 금속판 위에 실장되며, 칩의 상부로는 적어도 하나 이상의 금속판이 설치된다.
반도체 파워 소자는 전력 장치용의 반도체소자이다. 전력의 변환이나 제어용으로 최적화되어 있어, 전력 전자공학의 핵심 소자이며, 일반적인 반도체 소자에 비해서 고내압화, 고전류화, 고주파수화된 것이 특징이다. 정류 다이오드, 전력 MOSFET, 절연 게이트 양극성 트랜지스터 (IGBT), 사이리스터, 게이트 턴 오프 사이리스터 (GTO), 트라이액 (triac)등이 이에 속한다.
본 발명의 일 실시예는 반도체 파워 소자 중 트랜지스터 칩과 다이오드 칩을 예를 들어 설명하지만, 이에 한정되지 않으며, 반도체 패키지를 구성할 수 있는 모든 파워 칩이 대상이 될 수 있다.
제 1실시예 - 트랜지스터 패키지
도 1은 본 발명의 일 실시예에 따른 트랜지스터 모듈 또는 패키지(1)의 전체 사시도를 도시하고 있다. 트랜지스터 패키지(1)는 앞에서부터 차례로 트랜지스터 칩의 게이트 단자와 연결되어 게이트를 담당하는 제1금속판(10), 트랜지스터 칩의 에미터 단자와 연결되어 에미터를 담당하는 제2금속판(20), 제1금속판(10) 및 제2금속판(20)의 전기 연결을 차단하는 절연판(200) 및 컬렉터를 담당하는 제3금속판(30)을 포함한다. 제2금속판(20)과 제3금속판(30) 사이에는 스페이서(40; 도 5 참조) 및 트랜지스터 칩(50; 도 5 참조)이 개재되어 있다.
본 발명의 일 실시예에 따른 트랜지스터 패키지(1)의 구조면에서의 특징은 가압부재(100)를 이용하여 제1금속판(10), 제2금속판(20) 및 제3금속판(30)을 일체로 견고하게 연결한다는 점에 있다.
본 발명의 일 실시예에 따른 트랜지스터 패키지(1)의 구조면에서의 또 다른 특징은 트랜지스터 칩(50)의 각각의 회로 단자를 제1, 제2 및 제3금속판(10,20,30)에 정확하고 안정적으로 전기 연결하고, 도통 상태를 유지할 수 있다는 점에 있다.
이하, 본 발명의 일 실시예에 따른 트랜지스터 패키지(1)를 이루는 각각의 부재에 대하여 설명한다.
도 2는 본 발명의 일 실시예에 따른 제1금속판(10)의 사시도이다.
도 1과 도 2를 함께 참조하면, 제1금속판(10)에는 중앙과 4개의 코너를 포함하여 모두 5개의 결합공(10a)이 형성되어 있다. 코너의 결합공(10a)은 원형의 개구가 관통된 형상의 제1홀(10b)과, 제1홀(10b)의 하단에서 내부를 향하여 수평으로 연장된 테두리 형상의 지지면(10c)과, 지지면(10c)에서 하부로 연장된 제2홀(10d)로 이루어진다. 제1홀(10b)의 직경은 제2홀(10d)보다 상대적으로 크다. 중앙의 결합공(10a)은 코너의 결합공(10a)과 유사하지만, 지지면(10c')의 폭이 더 크고, 따라서, 제2홀(10d')의 직경이 제2홀(10d)보다 작게 형성된다.
이상은 각 부재의 전기 연결과 가압부재(100)의 형상에 맞춘 구조이므로, 결합공(10a)의 구조와 형상은 적절히 변경될 수 있다. 가압부재(100)의 설치 위치와 크기 역시 적절히 변경할 수 있으며 본 발명의 권리범위를 제한하지 않는다.
도 3은 본 발명의 일 실시예에 따른 절연판(200)의 사시도이다. 절연판(200)에는 중앙과 4개의 코너를 포함하여 모두 5개의 결합공(200a)이 형성되어 있다. 결합공(200a)은 결합공(10a)과 정렬되는 위치에 형성된다. 중앙의 결합공(200a)의 직경은 코너의 결합공(200a)의 직경보다 크도록, 예를 들어 제1홀(10b)과 동일하게, 그리고 코너의 결합공(200a)의 직경은 제2홀(10d)과 동일하게 제작될 수 있다.
도 4는 본 발명의 일 실시예에 따른 제2금속판(20)의 사시도이다. 제2금속판(20)에는 중앙과 4개의 코너를 포함하여 모두 5개의 결합공(20a)이 형성되어 있다. 결합공(20a)은 결합공(200a)과 정렬되는 위치에 형성된다. 중앙의 결합공(20a)의 직경은 절연판(200)과 마찬가지로, 제1홀(10b)과 동일하게 그리고 코너의 결합공(20a)의 직경은 제2홀(10d)과 동일하게 제작될 수 있다. (22)는 에미터의 터미널 단자이다.
도 5는 본 발명의 일 실시예에 따른 스페이서(40) 및 트랜지스터 칩(50)의 조립 사시도이다. 전기 전도성 재료로 제작되는 스페이서(40)가 전방에, 스페이서(40)보다 넓은 면적을 가지는 트랜지스터 칩(50)이 후방에 배치된다. 스페이서(40)의 중앙에는 사각 형상의 개방된 슬롯(42)이 형성되어 있다. 슬롯(42)을 통해서는 도시한 것과 같이 중앙의 가압부재(100)가 통과한다. 슬롯(42)은 가압부재(100)와 접촉하지 않는 크기로 설계된다.
스페이서(40)의 후면에는 양각, 음각의 요철이 형성되어 트랜지스터 칩(50)의 미세한 섹션 라인을 회파하도록 설계된다. 스페이서(40)의 전방에 위치한 제2금속판(20)은 트랜지스터 칩(50)의 에미터 단자와 전기 연결되어 전도성을 확보한다. 또, 트랜지스터 칩(50) 후면의 회로패턴과 접촉하는 제3금속판(30)은 컬렉터 단자와 전기 연결되어 전도성을 확보한다.
제1금속판(10)과 트랜지스터 칩(50)과의 전기 연결은, 중앙의 가압부재(100)의 선단이 전방에서부터 차례로 결합공(10a,200a,20a) 및 슬롯(42)을 통과하여 트랜지스터 칩(50)의 게이트 단자 회로와 접촉함으로써 이루어진다. 따라서, 중앙의 가압부재(100)의 적어도 일부는 도전성의 재료로 제작된다. 이때, 중앙의 가압부재(100)는 제1금속판(10)과 접촉하면서 제2금속판(20), 절연판(200) 및 스페이서(40)와는 접촉하지 않도록, 제1금속판(10) 하부에 배치되는 중앙의 결합공(200a,20a)의 직경은 충분히 크게, 예를 들어 전술한 것과 같이 제1홀(10b)과 동일하게 제작할 수 있다. 중앙의 가압부재(100)는 게이트로서의 제1금속판(10)과 트랜지스터 칩(50)을 전기 연결하는 점에서 가압부재임과 동시게 '게이트 핀'이라고 할 수 있다.
도 6은 본 발명의 일 실시예에 따른 제3금속판(30)의 사시도이다. 제3금속판(20)에는 4개의 코너에 결합공(30a)이 형성되어 있다. 결합공(30a)은 결합공(200a)과 정렬되는 위치에 형성된다. 결합공(30a)의 직경은 제2홀(10d)과 동일하게 제작될 수 있다. (32)는 컬렉터의 터미널 단자이다.
다음, 본 발명의 일 실시예에 따른 트랜지스터 패키지(1)를 결합하는 가압부재(100)에 대하여 도 7 및 도 7b를 참조로 설명한다.
가압부재(100)는, 원형 칼럼 형상의 헤드(102)와, 헤드(102)의 중앙부 하면에서 하부로 돌출된 헤드(102) 보다 소직경의 로드(110)를 포함한다. 헤드(102)의 상면(104) 중앙부에는 소정 깊이로, 도시된 예에서는 육각형 형상의 체결홈(106)이 형성되고, 체결홈(106)의 하면은 지지면(108)에 의하여 막혀 있다. 따라서 작업자가 예를 들어 육각형 형상의 렌치를 체결홈(106)에 결합하여 시계 방향으로 회전하면 가압부재(100)가 전진하여 부재가 체결되고, 반시계 방향으로 회전하면 가압부재(100)가 후진하여 부재간 체결이 해제된다.
가압부재(100)를 중앙의 결합공(10a,200a,20a)을 통해 체결하는 경우, 헤드(102)의 하면(112)이 결합공(10a)의 지지면(10c')에 걸려 더 이상 전진하지 않을 때까지 제1금속판(10), 절연판(200), 제2금속판(20), 스페이서(40)가 차례로 결합되며, 로드(110)의 선단이 트랜지스터 칩(50)과 접촉한다.
가압부재(100)를 코너의 결합공(10a,200a,20a)을 통해 체결하는 경우, 헤드(102)의 하면(112)이 결합공(10a)의 지지면(100c)에 걸려 더 이상 전진하지 않을 때까지 제1금속판(10), 절연판(200), 제2금속판(20) 및 제3금속판(30)이 차례로 결합된다. 코너의 가압부재(100)는 스페이서(40)나 트랜지스터 칩(50)과 접촉하지 않는다.
이와 같이 모든 가압부재(100)를 결합공을 통과시켜 체결하면 트랜지스터 칩(50)과의 전기 연결을 확보하면서 제1금속판(10)부터 제3금속판(30)까지 긴밀하게 조여 연결할 수 있다. 반대로, 가압부재(100)를 반대 방향으로 돌려 뒤로 이동시키면, 부재 간의 체결력이 해제되어 각각의 부품을 분리할 수 있다.
당업자라면, 이상의 실시예로부터, 트랜지스터 칩(50)과의 전기 연결을 확보하는 한, 칩은 IGBT, MOSFET, SiC Power 반도체 소자, GaN power 반도체 소자를 포함할 수 있으며, 나아가 게이트, 에미터 및 컬렉터 단자를 기반으로 하는 파워 반도체 소재라면 본원발명을 적용할 수 있음을 이해할 수 있을 것이다.
아울러, 본원 발명의 가압수단(100)은 상술한 예에 한정하지 않고 다양한 형태의 물리적 가압방식으로 적용될 수 있다. 예를 들어, 스프링이 함께 결합되어 접촉력을 강화한 포고핀(POGO-PIN) 형태로도 적용 가능하다. 또, 가압수단과 결합공을 나사 결합하거나, 회전식이 아닌 푸쉬형의 가압 부재를 이용할 수 있다. 또, 가압수단은 심플한 핀 형상으로 제작할 수 있다.
2. 제 2실시예 - 다이오드 패키지
도 8은 본 발명의 일 실시예에 따른 다이오드 모듈 또는 패키지(2)의 전체 사시도를 도시하고 있다. 다이오드 패키지(1)는 앞에서부터 차례로 다이오드 칩의 애노드 단자와 연결되어 애노드를 담당하는 제1금속판(300), 다이오드 칩의 캐소드 단자와 연결되어 캐소드를 담당하는 제2금속판(400)을 포함한다. 제1금속판(300)과 제2금속판(400) 사이에는 스페이서(500) 및 다이오드 칩(600)이 개재되어 있다.
본 발명의 일 실시예에 따른 다이오드 패키지(2)의 구조면에서의 특징은 가압부재(100)를 이용하여 제1금속판(300) 및 제2금속판(400)을 구조적으로 일체로 견고하게 연결하고, 다이도드 칩(600)의 각각의 회로 단자를 제1 및 제2금속판(300,400)에 정확하고 안정적으로 전기 연결하고 도통 상태를 유지할 수 있다는 점에 있다.
도 8에 도시한 것처럼, 제1금속판(300)에는 4개의 코너에 결합공(300a)이 형성되어 있다. 결합공(300a)은 원형의 개구가 관통된 형상의 제1홀(300b)과, 제1홀(300b)의 하단에서 내부를 향하여 수평으로 연장된 테두리 형상의 지지면(300c)과, 지지면(300c)에서 하부로 연장된 제2홀(300d)로 이루어진다. 제1홀(300b)의 직경은 제2홀(300d)보다 상대적으로 크다. 다이오드 패키지는 2개의 금속판을 이용하므로, 제 1실시예와 달리, 3개의 금속판 중 최상의 1층 금속판을 트랜지스터 칩(50)과 연결하기 위하여 중앙에 게이트 핀으로서의 가압부재(100)를 설치할 필요는 없다.
이상은 각 부재의 전기 연결과 가압부재(100)의 형상에 맞춘 구조이므로, 결합공(300a)의 구조와 형상은 적절히 변경될 수 있다. 가압부재(100)의 설치 위치와 크기 역시 적절히 변경할 수 있으며 본 발명의 권리범위를 제한하지 않는다.
다시, 본 발명의 일 실시예에 따른 스페이서(500) 및 다이오드 칩(600)은, 전기 전도성 재료로 제작되는 스페이서(500)가 전방에, 스페이서(500)보다 넓은 면적을 가지는 다이오드 칩(600)이 후방에 배치된다.
스페이서(500)에는 다이오드 칩(600) 상면의 회로 패턴에 대응하는 패턴 라인이 형성되어 있다. 이들은 접촉에 의하여 전기 연결되므로, 스페이서(500)의 전방에 위치한 제1금속판(20)은 다이오드 칩(600)의 에노드 단자와 전기 연결되어 전도성을 확보한다. 또, 다이오드 칩(600) 후면의 회로패턴과 접촉하는 제2금속판(400)은 캐소드 단자와 전기 연결되어 전도성을 확보한다.
제2금속판(400)에는 4개의 코너에 결합공(400a)이 형성되어 있다. 결합공(400a)은 결합공(300a)과 정렬되는 위치에 형성된다. 결합공(400a)의 직경은 제2홀(300d)과 동일하게 제작될 수 있다. (402)는 캐소드의 터미널 단자이다.
본 발명의 일 실시예에 따른 다이오드 패키지(2)를 결합하는 가압부재(100)는 제 1실시예에서 설명한 것과 동일하다.
가압부재(100)를 코너의 결합공(300a,400a)를 통해 체결하는 경우, 헤드(102)의 하면(112)이 결합공(300a)의 지지면(300c)에 걸려 더 이상 전진하지 않을 때까지 제1금속판(300) 및 제2금속판(400)이 결합되고, 스페이서(500) 및 다이오드 칩(600)과의 전기 연결도 확보된다. 가압부재(100)는 스페이서(500)나 다이도드 칩(600)과 접촉하지 않는다. 반대로, 가압부재(100)를 반대 방향으로 돌려 뒤로 이동시키면, 부재 간의 체결력이 해제되어 각각의 부품을 분리할 수 있다.
당업자라면, 이상의 실시예로부터, 다이오드 칩(600)과의 전기 연결을 확보하는 한, 칩은 정류 다이오드, 정전압 다이오드, 정전류 다이오드, 검파 다이오드를 포함할 수 있으며, 나아가 애노드 및 캐소드 단자를 기반으로 하는 파워 반도체 소재라면 얼마든지 본원발명을 적용할 수 있음을 이해할 수 있을 것이다.
이상의 본 발명의 실시예는 3층 구조 또는 2층 구조의 금속판을 이용하였으나, 파워 소자의 종류에 따라 4층 이상의 구조에도 적용할 수 있다.
또, 파워 소자의 칩이 3단자형 또는 3소스형인 경우는 트랜지스터 칩(50)에 한정하지 않고 3층 구조의 금속판에 두루 적용할 수 있다. 또, 2단자형 또는 2소스인 경우는 다이오드 칩(600)에 한정하지 않고 2층 구조의 금속판에 두루 적용할 수 있다.
3. 트랜지스터와 다이오드 결합 패키지
반도체 공정에서, 반도체 파워 소자의 패키지는 다양한 방법으로 서로 연결된다. 가압 부재(100)를 이용한 본 발명에 의하면, 패키지에 관련된 터미널과 브릿지를 이용하여 결합 패키지를 구축할 수 있다.
예를 들어, 도 9는 트랜지스터 패키지(1)와 다이오드 패키지(2)가 수평으로 나란히 인접한 결합 패키지(P)의 사시도를 도시한다.
에미터를 담당하는 제2금속판(20)의 터미널(22) 상면과, 애노드를 담당하는 다이오드 패키지(2)의 제1금속판(300)의 상면이 계단형의 도전성 브릿지(22a)에 의해 연결된다. 브릿지(22a)의 일측은 가압부재(100)에 의하여 터미널(22)의 상면에, 타측은 가압부재(100)에 의하여 제1금속판(300)의 상면에 고정된다. 이러한 구조에 의하여, 트랜지스터 패키지(1)의 에미터와 다이오드 패키지(2)의 애노드 사이에 전기적 연결이 이루어진다.
한편, 트랜지스터 패키지(1)와 다이오드 패키지(2)의 단일 및 다층형 수직 연결에 대해서는 2018년 1월 22일 출원된 출원인의 한국 특허출원 제10-2018-0007983호에 개시되어 있으며, 여기서의 참조로 본 발명에 통합되는 것으로 한다. 패키지간의 수직 연결을 위해서는 가압부재(100)가 더 하부로 돌출되어 다른 패키지의 결합공 내부로 삽입되거나, 패키지가 금속판을 공유하는 것이 가능하다.
이와 같이, 제 1및 제 2실시예에서 설명한 본 발명의 반도체 소자의 패키지는 다른 패키지와 연결되어 사용될 수 있는 개방형 구조(open structure)임을 유의해야 할 것이다.
이상 본 발명을 몇 개의 실시예를 토대로 설명하였지만, 이는 예를 든 것으로 본 발명의 권리범위를 한정하지 않으며 본 발명의 기술사상 범위 내에서 다양한 변형실시가 가능함은 물론이다.
(1): 트랜지스터 패키지 (2): 다이오드 패키지 (10,300): 제1금속층 (20,400): 제2금속층 (30): 제3금속층 (10a,20a,30a,300a,400a): 결합공 (50): 트랜지스터 칩 (600): 다이오드 칩 (40,500): 스페이서

Claims (14)

  1. 반도체 파워 소자 패키지에 있어서, 상기 패키지는
    소자의 상부에 위치하는 적어도 하나의 상부 금속판;
    소자의 하부에 위치하는 적어도 하나의 하부 금속판을 포함하며,
    상기 상부 금속판과 상기 하부 금속판에는 각각 결합공이 형성되고, 각각의 결합공을 통과하는 가압부재에 의하여 상기 상부 금속판과 상기 하부 금속판이 체결되어 구조적으로 연결되고, 소자와 상기 상부 금속판과 상기 하부 금속판과의 사이에 전기적 연결이 이루어지며,
    상기 소자는 트랜지스터 칩이며, 상기 상부 금속판은 상부에서부터 차례로 게이트를 담당하는 제1금속판 및 에미터를 담당하는 제2금속판을 포함하며, 상기 하부 금속판은 컬렉터를 담당하는 제3금속판을 포함하는, 반도체 파워 소자 패키지.
  2. 제 1항에 있어서,
    상기 가압부재는 상부의 헤드와, 헤드의 하면에서 하부로 돌출된 로드를 포함하며, 헤드의 상면 중앙부에는 체결홈이 형성된, 반도체 파워 소자 패키지.
  3. 제 1항에 있어서,
    상기 가압부재는 핀 형상인, 반도체 파워 소자 패키지.
  4. 제 1항에 있어서,
    상기 가압부재의 로드 또는 체결홈에는 나사산이 형성된, 반도체 파워 소자 패키지.
  5. 삭제
  6. 제 1항에 있어서,
    상기 제1금속판에는 중앙에 하나, 코너 또는 변 주위에 적어도 하나의 결합공이 형성되며, 상기 제2금속판에는 상기 제1금속판의 각각의 결합공에 대응하는 위치에 정렬되도록 중앙에 하나, 코너 또는 변 주위에 적어도 하나의 결합공이 형성되며, 상기 제3금속판에는 상기 제2금속판의 각각의 결합공에 대응하는 위치에 정렬되도록 코너 또는 변 주위에 적어도 하나의 결합공이 형성된, 반도체 파워 소자 패키지.
  7. 제 6항에 있어서,
    상기 트랜지스터 칩은 상기 제3금속판의 상면에 실장되며, 상기 트랜지스터 칩의 상부에는 상기 제2금속판과 전기 연결되는 도전성의 스페이서가 설치되는, 반도체 파워 소자 패키지.
  8. 제 7항에 있어서,
    상기 스페이서에는 가압부재의 직경보다 큰 슬롯이 형성되고, 상기 제1금속판 및 상기 제2금속판의 중앙의 결합공을 통과한 가압부재는 상기 스페이서의 슬롯을 통과하여 상기 트랜지스터 칩과 접촉함으로써, 제1금속판과 트랜지스터 칩과의 전기 연결이 이루어지는, 반도체 파워 소자 패키지.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 1항에 있어서,
    상기 트랜지스터 칩은 IGBT, MOSFET, SiC 반도체 파워 소자 또는 GaN 반도체 파워 소자인 칩인, 반도체 파워 소자 패키지.
  14. 제 1항 내지 제 4항 중의 어느 한 항의 반도체 파워 소자 패키지를 포함하는 전자 기기.
KR1020180019340A 2018-02-19 2018-02-19 가압형 반도체 파워 소자 패키지 KR102051639B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180019340A KR102051639B1 (ko) 2018-02-19 2018-02-19 가압형 반도체 파워 소자 패키지
US16/226,937 US11056420B2 (en) 2018-02-19 2018-12-20 Pressing-type semiconductor power device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180019340A KR102051639B1 (ko) 2018-02-19 2018-02-19 가압형 반도체 파워 소자 패키지

Publications (2)

Publication Number Publication Date
KR20190099654A KR20190099654A (ko) 2019-08-28
KR102051639B1 true KR102051639B1 (ko) 2019-12-04

Family

ID=67617011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180019340A KR102051639B1 (ko) 2018-02-19 2018-02-19 가압형 반도체 파워 소자 패키지

Country Status (2)

Country Link
US (1) US11056420B2 (ko)
KR (1) KR102051639B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102152014B1 (ko) 2020-03-03 2020-09-04 제엠제코(주) 가압형 반도체 패키지 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489856A (zh) * 2013-09-18 2014-01-01 许继集团有限公司 用于柔性直流输电的晶闸管压接组件
JP2015056972A (ja) 2013-09-12 2015-03-23 株式会社デンソー バスバーモジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4567029B2 (ja) * 2007-06-22 2010-10-20 日立オートモティブシステムズ株式会社 電力変換装置
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
JPWO2010147202A1 (ja) * 2009-06-19 2012-12-06 株式会社安川電機 電力変換装置
KR101301782B1 (ko) 2011-03-30 2013-08-29 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR102105902B1 (ko) 2013-05-20 2020-05-04 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
KR102341755B1 (ko) 2014-11-10 2021-12-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR102327809B1 (ko) * 2015-02-18 2021-11-17 인터플렉스 인더스트리즈 인코포레이티드 다층 버스 보드

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056972A (ja) 2013-09-12 2015-03-23 株式会社デンソー バスバーモジュール
CN103489856A (zh) * 2013-09-18 2014-01-01 许继集团有限公司 用于柔性直流输电的晶闸管压接组件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102152014B1 (ko) 2020-03-03 2020-09-04 제엠제코(주) 가압형 반도체 패키지 및 이의 제조방법
US11362021B2 (en) 2020-03-03 2022-06-14 Jmj Korea Co., Ltd. Pressurizing members for semiconductor package

Also Published As

Publication number Publication date
US11056420B2 (en) 2021-07-06
US20190259686A1 (en) 2019-08-22
KR20190099654A (ko) 2019-08-28

Similar Documents

Publication Publication Date Title
US9716054B2 (en) Semiconductor device
US7220617B2 (en) Semiconductor device and method of manufacturing the same
JP6439389B2 (ja) 半導体装置
US9129931B2 (en) Power semiconductor module and power unit device
EP2940726B1 (en) Semiconductor device
CN108447827B (zh) 一种电力转换电路的封装模块
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US11482479B2 (en) Semiconductor device
KR101734712B1 (ko) 파워모듈
US9373566B2 (en) High power electronic component with multiple leadframes
JP2017123360A (ja) 半導体モジュール
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
JP6480856B2 (ja) 半導体モジュール
KR102051639B1 (ko) 가압형 반도체 파워 소자 패키지
KR101766082B1 (ko) 파워모듈
KR101652423B1 (ko) 핑거 클립 본딩 반도체 패키지
US20130256920A1 (en) Semiconductor device
CN112071816A (zh) 半导体封装和制造半导体封装的方法
JP4409064B2 (ja) パワー素子を含む半導体装置
KR101983165B1 (ko) 반도체 패키지
KR101897639B1 (ko) 파워 모듈
KR102008209B1 (ko) 가압형 반도체 패키지
US11978683B2 (en) Semiconductor apparatus
KR102618242B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR102016019B1 (ko) 고열전도성 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant