CN113421862B - 一种芯片封装结构及其制作方法 - Google Patents

一种芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN113421862B
CN113421862B CN202110971948.1A CN202110971948A CN113421862B CN 113421862 B CN113421862 B CN 113421862B CN 202110971948 A CN202110971948 A CN 202110971948A CN 113421862 B CN113421862 B CN 113421862B
Authority
CN
China
Prior art keywords
electrode plate
chip
terminal
heat dissipation
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110971948.1A
Other languages
English (en)
Other versions
CN113421862A (zh
Inventor
王成森
吴家健
孙健锋
钱嘉丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiejie Semiconductor Co ltd
Original Assignee
Jiejie Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiejie Semiconductor Co ltd filed Critical Jiejie Semiconductor Co ltd
Priority to CN202110971948.1A priority Critical patent/CN113421862B/zh
Publication of CN113421862A publication Critical patent/CN113421862A/zh
Application granted granted Critical
Publication of CN113421862B publication Critical patent/CN113421862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请提供了一种芯片封装结构及其制作方法，涉及芯片塑封技术领域。该芯片封装结构包括塑封体、至少两个半导体芯片、至少一个中间电极片、第一外侧电极片以及第二外侧电极片，相邻两个半导体芯片之间至少包括一个中间电极片，第一外侧电极片与第二外侧电极片分别位于至少两个半导体芯片的最外侧，塑封体套设于至少两个半导体芯片、至少一个中间电极片、第一外侧电极片以及第二外侧电极片外；其中，中间电极片的第一散热面穿过塑封体并裸露于塑封体的外侧。本申请提供了一种芯片封装结构及其制作方法具有体积小，散热能力强的优点。

Description

一种芯片封装结构及其制作方法
技术领域
本申请涉及芯片塑封技术领域，具体而言，涉及一种芯片封装结构及其制作方法。
背景技术
现有的功率半导体器件的封装，不管是单芯片还是多芯片，普遍采用芯片平面排布单面散热形式。
然而，这种散热方式不仅导致电子功率器件体积大，重量重，不符合电力电子模块高密度、轻量化的要求，同时其散热能力也不佳。
综上所述，现有的功率半导体器件在封装时存在体积大、重量重以及散热能力不佳的问题。
发明内容
本申请的目的在于提供一种芯片封装结构及其制作方法，以解决现有技术中功率半导体器件在封装时存在体积大、重量重以及散热能力不佳的问题。
为了实现上述目的，本申请实施例采用的技术方案如下：
一方面，本申请实施例提供了一种芯片封装结构，所述芯片封装结构包括塑封体、至少两个半导体芯片、至少一个中间电极片、第一外侧电极片以及第二外侧电极片，相邻两个半导体芯片之间至少包括一个中间电极片，所述第一外侧电极片与所述第二外侧电极片分别位于所述至少两个半导体芯片的最外侧，所述塑封体套设于所述至少两个半导体芯片、所述至少一个中间电极片、所述第一外侧电极片以及所述第二外侧电极片外；其中，
所述中间电极片的第一散热面穿过所述塑封体并裸露于所述塑封体的外侧。
可选地，所述中间电极片还包括焊接基岛，所述焊接基岛与所述第一散热面一体成型，所述第一外侧电极片包括第二散热面，所述第二外侧电极片包括第三散热面，所述焊接基岛的两面分别与所述半导体芯片连接，所述第二散热面与所述第三散热面也与所述半导体芯片连接；其中，
所述第二散热面与所述第三散热面沿所述塑封体的两侧露出。
可选地，所述中间电极片还包括第一端子，所述第一外侧电极片还包括第二端子，所述第二外侧电极片还包括第三端子，所述第一端子、所述焊接基岛以及所述第一散热面一体成型，所述第二端子、所述第二散热面一体成型，所述第三端子、所述第三散热面一体成型；其中，
所述第一端子、所述第二端子、所述第三端子与所述塑封体的底面共面，且所述第一端子、所述第二端子、所述第三端子的端面露出所述塑封体。
可选地，所述第一端子设置于所述焊接基岛的一侧，所述第二端子、所述第三端子分别设置于所述第二散热面、所述第三散热面的远离所述第一端子的一侧。
可选地，所述第一端子设置于所述焊接基岛的端部或中间位置。
可选地，所述中间电极片的形状设置为长方形或正方形。
可选地，所述芯片封装结构包括第一半导体芯片与第二半导体芯片，所述中间电极片的数量为一个，所述第一外侧电极片、所述第一半导体芯片、所述中间电极片、所述第二半导体芯片以及所述第二外侧电极片依次连接。
可选地，所述至少两个半导体芯片包括瞬态二极管芯片、放电管芯片或二极管芯片。
另一方面，本申请实施例还提供了一种芯片封装结构制作方法，用于制作上述的芯片封装结构，所述方法包括：
制作至少一个第一电极片，其中，所述第一电极片包括两个对称设置且连接的中间电极片；
制作第二电极片与第三电极片，其中，所述第二电极片包括两个对称设置且连接的第一外侧电极片，所述第三电极片包括两个对称设置且连接的第二外侧电极片；
将所述第二电极片、所述至少两个半导体芯片、所述第一电极片以及所述第三电极片依序置于烧结模具中进行烧结，以使相邻两个半导体芯片之间至少包括一个中间电极片，且所述第一外侧电极片与所述第二外侧电极片分别位于所述至少两个半导体芯片的最外侧；
将所述第二电极片、所述至少两个半导体芯片、所述第一电极片以及所述第三电极片进行塑封，以形成待切割器件；
沿所述待切割器件的中间位置进行切割，以获取两个所述芯片封装结构，其中，所述中间电极片的第一散热面穿过所述塑封体并裸露于所述塑封体的外侧。
可选地，所述将所述第二电极片、所述至少两个半导体芯片、所述第一电极片以及所述第三电极片进行塑封的步骤包括：
对所述第二电极片与所述第三电极片朝向外侧的一面贴膜；
将所述第二电极片、所述至少两个半导体芯片、所述第一电极片以及所述第三电极片置于塑封模具，并进行加温注塑成型；
在所述沿所述待切割器件的中间位置进行切割，以获取两个所述芯片封装结构的步骤之后，所述方法还包括：
去除所述第二电极片与所述第三电极片表面的膜。
相对于现有技术，本申请具有以下有益效果：
本申请提供了一种芯片封装结构及其制作方法，该芯片封装结构包括塑封体、至少两个半导体芯片、至少一个中间电极片、第一外侧电极片以及第二外侧电极片，相邻两个半导体芯片之间至少包括一个中间电极片，第一外侧电极片与第二外侧电极片分别位于至少两个半导体芯片的最外侧，塑封体套设于至少两个半导体芯片、至少一个中间电极片、第一外侧电极片以及第二外侧电极片外；其中，中间电极片的第一散热面穿过塑封体并裸露于塑封体的外侧。一方面，本申请将至少两个半导体芯片封装于同一芯片封装结构中，因此能够有效的减小芯片封装结构的体积。另一方面，由于可以通过中间电极片的第一散热面进行散热，因此本申请提供的芯片封装结构的散热能力得到了提升。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为本申请实施例提供的芯片封装结构的处于第一视角的结构示意图。
图2为本申请实施例提供的芯片封装结构的处于第二视角的结构示意图。
图3为本申请实施例提供的芯片封装结构去除塑封体后处于第一视角的结构示意图。
图4为本申请实施例提供的芯片封装结构去除塑封体后处于第二视角的结构示意图。
图5为本申请实施例提供的芯片封装结构组成的第一种拓扑电路图。
图6为本申请实施例提供的芯片封装结构组成的第二种拓扑电路图。
图7为本申请实施例提供的芯片封装结构组成的第三种拓扑电路图。
图8为本申请实施例提供的芯片封装结构组成的第四种拓扑电路图。
图9为本申请实施例提供的芯片封装结构组成的第五种拓扑电路图。
图10为本申请实施例提供的芯片封装结构组成的第六种拓扑电路图。
图11为本申请实施例提供的芯片封装结构组成的第七种拓扑电路图。
图12为本申请实施例提供的芯片封装结构组成的第八种拓扑电路图。
图13为本申请实施例提供的芯片封装结构组成的第九种拓扑电路图。
图14为本申请实施例提供的芯片封装结构制作方法的一种示例性流程图。
图15为本申请实施例提供的芯片封装结构制作方法的另一种示例性流程图。
图16为本申请实施例提供的去除塑封体后的待切割器件的一种结构示意图。
图17为本申请实施例提供的待切割器件的一种结构示意图。
图18为本申请实施例提供的去除塑封体后的待切割器件的另一种结构示意图。
图19为本申请实施例提供的待切割器件的另一种结构示意图。
图中：
100-芯片封装结构；110-塑封体；120-第一半导体芯片；130-第二半导体芯片；140-中间电极片；150-第一外侧电极片；160-第二外侧电极片；141-第一散热面；142-焊接基岛；143-第一端子；151-第二散热面；152-第二端子；161-第三散热面；162-第三端子；210-第一电极片；220-第二电极片；230-第三电极片。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
正如背景技术中所述，现有的芯片封装结构的散热方式不仅导致电子功率器件体积大，重量重，不符合电力电子模块高密度、轻量化的要求，同时其散热能力也不佳。
有鉴于此，本申请提供了一种芯片封装结构，通过将至少两个半导体芯片封装于同一结构中，且通过设置中间电极片的第一散热面的进行散热的方式，达到减小芯片封装结构的体积以及提升芯片封装结构的散热能力的效果。
下面对本申请提供的芯片封装结构进行示例性说明：
作为一种可选的实现方式，请参阅图1-图4，该芯片封装结构100包括塑封体110、至少两个半导体芯片（图示中120与130）、至少一个中间电极片140、第一外侧电极片150以及第二外侧电极片160，相邻两个半导体芯片之间至少包括一个中间电极片140，第一外侧电极片150与第二外侧电极片160分别位于至少两个半导体芯片的最外侧，塑封体110套设于至少两个半导体芯片、至少一个中间电极片140、第一外侧电极片150以及第二外侧电极片160外；其中，中间电极片140的第一散热面141穿过塑封体110并裸露于塑封体110的外侧。
通过该设置方式，可以实现将多个半导体芯片封装于同一结构中， 进而减小了芯片封装结构100的体积。同时，由于中间电极片140的第一散热面141穿过塑封体110并裸露于塑封体110的外侧，且中间电极片140的两面均与一个半导体芯片连接，因此能够通过第一散热面141实现良好的散热，提升了整个芯片封装结构100的散热效果。
需要说明的是，本申请提供的芯片封装结构100，可以应用到多种电路拓扑中。作为一种实现方式，本申请提供的至少两个半导体芯片包括瞬态二极管芯片、放电管芯片或二极管芯片，进而可通过不同数量的半导体芯片组成不同的电路拓扑。
例如，请参阅图5，当采用2个半导体芯片时，一组双芯片叠加可以组成两个芯片串联电路，或可以组成H桥电路。请参阅图6-图8，当采用4个半导体芯片时，二组双芯片叠加可以组成四个芯片串联电路、或两个芯片串联然后两组芯片并联电路，或单相整流桥电路。请参阅图9-图11，当采用6个半导体芯片时，三组双芯片叠加可以组成六个芯片串联电路、或两个芯片串联三组芯片并联电路，或三相整流桥电路。请参阅图12-图13，当采用2N个半导体芯片时，N组双芯片叠加可以组成2N个芯片串联电路、或两个芯片串联N组芯片并联电路。
在上述实现方式的基础上，本申请并不对芯片封装结构100中半导体芯片的数量进行限定，例如，芯片封装结构100中包括2个半导体芯片，或者，芯片封装结构100中包括4个半导体芯片，相应地，中间电极片140的数量也随之改变。当中间电极片140的数量为多个时，至少一个所述中间电极片140的第一散热面141穿过所述塑封体110并裸露于所述塑封体110的外侧，例如，当中间电极片140的数量为3个时，其中1个中间电极片140设置有第一散热面141，而另外2个中间电极片140并未设置有第一散热面141；或者，3个中间电极片140设置有第一散热面141。
此外，以图6为例，当需要涉及半导体芯片的数量为4个的拓扑电路时，可以通过不同的方式实现，例如，可以在一个芯片封装结构100利用4个半导体芯片进行封装，每个中间电极片140的两面均与一个半导体芯片连接。或者，可以采用两个芯片封装结构100相连，且每个芯片封装结构100中包括两个半导体芯片，在此不做限定。
为了方便说明，本申请以芯片封装结构100中包括两个半导体芯片为例进行说明，请继续参阅图1-图4，芯片封装结构100中包括第一半导体芯片120与第二半导体芯片130，中间电极片140的数量为一个，第一外侧电极片150、第一半导体芯片120、中间电极片140、第二半导体芯片130以及第二外侧电极片160依次连接。
作为一种可选的实现方式，为了便于各个元件之间的连接，中间电极片140还包括焊接基岛142，焊接基岛142与第一散热面141一体成型，第一外侧电极片150包括第二散热面151，第二外侧电极片160包括第三散热面161，焊接基岛142的两面分别与半导体芯片连接，第二散热面151与第三散热面161也与半导体芯片连接；其中，第二散热面151与第三散热面161沿塑封体110的两侧露出。
通过该设置方式，不仅能够实现将多个半导体芯片封装于同一结构中，减小了芯片封装结构的体积。并且在通过第一散热面实现良好的散热的同时，第一半导体芯片的另外一面与第一外侧电极片连接，可通过第一外侧电极片的第二散热面增强散热；同时第二半导体芯片的另外一面与第二外侧电极片连接，可通过第二外侧电极片的第三散热面增强散热。因此，可以通过中间电极片的第一散热面、第一外侧电极片的第二散热面与第二外侧电极片的第三散热面同时进行散热，提升了整个芯片封装结构的散热效果。
即在本申请中，不仅通过第一散热面141实现散热，同时还可通过第一外侧电极片与第二外侧电极片的第二散热面151与第三散热面161进行散热。同时，第二散热面151、第一半导体芯片120、中间电极片140、第二半导体芯片130以及第三散热面161之间可采用焊接的方式实现连接。并且，为了实现元件之间的有效连接，元件之间采用面连接。作为一种实现方式，第二散热面、第三散热面以及焊接基岛的面积大于或等于第一半导体芯片、第二半导体芯片面积。
当然地，在实际应用中，也可以通过两面进行散热，即可以通过第一散热面与第二散热面进行散热，或者通过第一散热面与第三散热面进行散热，在此不做任何限定。
并且，作为一种实现方式，中间电极片140还包括第一端子143，第一外侧电极片150还包括第二端子152，第二外侧电极片还包括第三端子162，第一端子143、焊接基岛142以及第一散热面141一体成型，第二端子152、第二散热面151一体成型，第三端子162、第三散热面161一体成型；其中，第一端子143、第二端子152、第三端子162与塑封体110的底面共面，且第一端子143、第二端子152、第三端子162的端面露出塑封体110。
通过将第一端子143、第二端子152、第三端子162的端面露出塑封体110的方式，可以实现第一端子143、第二端子152、第三端子162的端面与塑封体110的底面共面，芯片封装结构100的底面为一平面，进而在在后续安装过程中，可以直接将芯片封装结构100与PCB板连接。可以理解地，通过该连接方式，使得芯片封装结构100的连接端子可以设置于底面，在与PCB板连接时，芯片封装结构100与PCB板的接触面积可以最小，减小了芯片封装结构100的占用面积。同时，在将芯片封装结构100连接于PCB板上后，由于PCB板只与芯片封装结构100中的底面连接，因此在芯片封装结构100中，中间电极片的第一散热面、第一外侧电极片的第二散热面以及第二外侧电极片的第三散热面进行散热，提升了散热效果。
在一种可选的实现方式中，第一端子143设置于焊接基岛142的一侧，第二端子152、第三端子162分别设置于第二散热面151、第三散热面161的远离第一端子143的一侧。例如，第一端子143位于焊接基岛142的左侧，第二端子152与第三端子162均位于焊接基岛142的右侧，且第二端子152与第三端子162平行设置。此时，中间电极片140的形状设置为反“7”字型，第一外侧电极片150与第二外侧电极片160的形状设置为正“7”字型。通过该设置方式，可以使三个端子之间的相互距离最大，在进行端子的连线时，能够更好的进行连接，不易出现短路等故障。
当然地，本申请提供的第一端子143、第二端子152以及第三端子162之间也可能采用其它设置方式，例如，第一端子143设置于焊接基岛142的端部或中间位置，此时中间电极片140的形状呈“T”字型，可选地，第二端子152设置于左端，第三端子162设置于右端，在此不做限定。
需要说明的，在一种可选的实现方式中，中间电极片140的形状设置为长方形或正方形，即第一散热面141与焊接基岛142的形状为长方形或正方形。或者，也可以不设置第一端子143、第二端子152以及第三端子162，直接利用第二散热面151、第三散热面161以及焊接基岛142的底面作为连接端子。
在上述实现方式的基础上，本申请还提供了一种芯片封装结构100制作方法，用于制作上述的芯片封装结构100，请参阅图14，该方法包括：
S102，制作至少一个第一电极片，其中，第一电极片包括两个对称设置且连接的中间电极片。
S104，制作第二电极片与第三电极片，其中，第二电极片包括两个对称设置且连接的第一外侧电极片，第三电极片包括两个对称设置且连接的第二外侧电极片。
S106，将第二电极片、至少两个半导体芯片、第一电极片以及第三电极片依序置于烧结模具中进行烧结，以使相邻两个半导体芯片之间至少包括一个中间电极片，且第一外侧电极片与第二外侧电极片分别位于至少两个半导体芯片的最外侧。
S108，将第二电极片、至少两个半导体芯片、第一电极片以及第三电极片进行塑封，以形成待切割器件。
S110，沿待切割器件的中间位置进行切割，以获取两个芯片封装结构，其中，至少一个中间电极片的第一散热面141穿过塑封体并裸露于塑封体的外侧。
可选地，请参阅图15，S108包括：
S1081，对第二电极片与第三电极片朝向外侧的一面贴膜。
S1082，将第二电极片、至少两个半导体芯片、第一电极片以及第三电极片置于塑封模具，并进行加温注塑成型。
在S108之后，该方法还包括：
S112，去除第二电极片与第三电极片表面的膜。
即本申请制作芯片封装结构100时，会先制作包括2个芯片封装结构100的待切割器件，然后再将待切割器件进行切割，得到2个独立的芯片封装结构100。
请参阅图16与图17，待切割器件的结构可以为2个芯片封装结构100纵向排列组合而成。其中，在进行待切割器件的切割时，从第一电极片210、第二电极片220以及第三电极片230的中间切割，进而使第一电极片210、第二电极片220以及第三电极片230均一分为二。
需要说明的是，本申请并不对制作的芯片封装结构中半导体芯片的数量进行说明，例如，请参阅图1-图4，在该芯片封装结构中，半导体芯片的数量为一组。或者，请参阅图18与图19，半导体芯片的数量也可以为两组，进而组成单相整流电路，在此不做限定。
综上所述，本申请提供了一种芯片封装结构及其制作方法，该芯片封装结构包括塑封体、至少两个半导体芯片、至少一个中间电极片、第一外侧电极片以及第二外侧电极片，相邻两个半导体芯片之间至少包括一个中间电极片，第一外侧电极片与第二外侧电极片分别位于至少两个半导体芯片的最外侧，塑封体套设于至少两个半导体芯片、至少一个中间电极片、第一外侧电极片以及第二外侧电极片外；其中，中间电极片的第一散热面穿过塑封体并裸露于塑封体的外侧。一方面，本申请将至少两个半导体芯片封装于同一芯片封装结构中，因此能够有效的减小芯片封装结构的体积。另一方面，由于可以通过中间电极片的第一散热面进行散热，因此本申请提供的芯片封装结构的散热能力得到了提升。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (8)

1.一种芯片封装结构，其特征在于，所述芯片封装结构包括塑封体、至少两个半导体芯片、至少一个中间电极片、第一外侧电极片以及第二外侧电极片，相邻两个半导体芯片之间至少包括一个中间电极片，所述第一外侧电极片与所述第二外侧电极片分别位于所述至少两个半导体芯片的最外侧，所述塑封体套设于所述至少两个半导体芯片、所述至少一个中间电极片、所述第一外侧电极片以及所述第二外侧电极片外；其中，
至少一个所述中间电极片的第一散热面穿过所述塑封体并裸露于所述塑封体的外侧；
所述中间电极片还包括焊接基岛，所述焊接基岛与所述第一散热面一体成型，所述第一外侧电极片包括第二散热面，所述第二外侧电极片包括第三散热面，所述焊接基岛的两面分别与所述半导体芯片连接，所述第二散热面与所述第三散热面也与所述半导体芯片连接；其中，
所述第二散热面与所述第三散热面沿所述塑封体的两侧露出；
所述中间电极片还包括第一端子，所述第一外侧电极片还包括第二端子，所述第二外侧电极片还包括第三端子，所述第一端子、所述焊接基岛以及所述第一散热面一体成型，所述第二端子、所述第二散热面一体成型，所述第三端子、所述第三散热面一体成型；其中，
所述第一端子、所述第二端子、所述第三端子与所述塑封体的底面共面，且所述第一端子、所述第二端子、所述第三端子的端面露出所述塑封体。
2.如权利要求1所述的芯片封装结构，其特征在于，所述第一端子设置于所述焊接基岛的一侧，所述第二端子、所述第三端子分别设置于所述第二散热面、所述第三散热面的远离所述第一端子的一侧。
3.如权利要求1所述的芯片封装结构，其特征在于，所述第一端子设置于所述焊接基岛的端部或中间位置。
4.如权利要求1所述的芯片封装结构，其特征在于，所述中间电极片的形状设置为长方形或正方形。
5.如权利要求1所述的芯片封装结构，其特征在于，所述芯片封装结构包括第一半导体芯片与第二半导体芯片，所述中间电极片的数量为一个，所述第一外侧电极片、所述第一半导体芯片、所述中间电极片、所述第二半导体芯片以及所述第二外侧电极片依次连接。
6.如权利要求1所述的芯片封装结构，其特征在于，所述至少两个半导体芯片包括瞬态二极管芯片、放电管芯片或二极管芯片。
7.一种芯片封装结构制作方法，其特征在于，用于制作如权利要求1至6任一项所述的芯片封装结构，所述方法包括：
制作至少一个第一电极片，其中，所述第一电极片包括两个对称设置且连接的中间电极片；
制作第二电极片与第三电极片，其中，所述第二电极片包括两个对称设置且连接的第一外侧电极片，所述第三电极片包括两个对称设置且连接的第二外侧电极片；
将所述第二电极片、所述至少两个半导体芯片、所述第一电极片以及所述第三电极片依序置于烧结模具中进行烧结，以使相邻两个半导体芯片之间至少包括一个中间电极片，且所述第一外侧电极片与所述第二外侧电极片分别位于所述至少两个半导体芯片的最外侧；
将所述第二电极片、所述至少两个半导体芯片、所述第一电极片以及所述第三电极片进行塑封，以形成待切割器件；
沿所述待切割器件的中间位置进行切割，以获取两个所述芯片封装结构，其中，至少一个所述中间电极片的第一散热面穿过所述塑封体并裸露于所述塑封体的外侧。
8.如权利要求7所述的芯片封装结构制作方法，其特征在于，将所述第二电极片、所述至少两个半导体芯片、所述第一电极片以及所述第三电极片进行塑封的步骤包括：
对所述第二电极片与所述第三电极片朝向外侧的一面贴膜；
将所述第二电极片、所述至少两个半导体芯片、所述第一电极片以及所述第三电极片置于塑封模具，并进行加温注塑成型；
沿所述待切割器件的中间位置进行切割，以获取两个所述芯片封装结构的步骤之后，所述方法还包括：
去除所述第二电极片与所述第三电极片表面的膜。
CN202110971948.1A 2021-08-24 2021-08-24 一种芯片封装结构及其制作方法 Active CN113421862B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110971948.1A CN113421862B (zh) 2021-08-24 2021-08-24 一种芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110971948.1A CN113421862B (zh) 2021-08-24 2021-08-24 一种芯片封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN113421862A CN113421862A (zh) 2021-09-21
CN113421862B true CN113421862B (zh) 2021-11-02

Family

ID=77719507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110971948.1A Active CN113421862B (zh) 2021-08-24 2021-08-24 一种芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113421862B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160067A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Integrated circuit package
CN103378048A (zh) * 2012-04-12 2013-10-30 三星电机株式会社 半导体封装件、安装结构及半导体封装模块
CN107275306A (zh) * 2016-04-07 2017-10-20 达尔科技股份有限公司 封装中的堆叠整流器
CN112701095A (zh) * 2020-12-15 2021-04-23 杰群电子科技（东莞）有限公司 一种功率芯片堆叠封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160067A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Integrated circuit package
CN103378048A (zh) * 2012-04-12 2013-10-30 三星电机株式会社 半导体封装件、安装结构及半导体封装模块
CN107275306A (zh) * 2016-04-07 2017-10-20 达尔科技股份有限公司 封装中的堆叠整流器
CN112701095A (zh) * 2020-12-15 2021-04-23 杰群电子科技（东莞）有限公司 一种功率芯片堆叠封装结构

Also Published As

Publication number Publication date
CN113421862A (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
US7611923B2 (en) Method and apparatus for forming stacked die and substrate structures for increased packing density
TWI309549B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
US9318407B2 (en) Pop package structure
JPH08335782A (ja) 多層基板
CN103430301A (zh) 热增强堆叠式封装和方法
CN113421862B (zh) 一种芯片封装结构及其制作方法
JPH02260448A (ja) 半導体装置および放熱フィン
CN108899283A (zh) 球栅阵列的封装结构及其封装方法
CN203774286U (zh) 一种带散热装置的pop封装
CN106356344B (zh) 基于三维堆叠封装的风冷散热结构及制造方法
WO2020007067A1 (zh) 球栅阵列的封装结构及其封装方法
CN207651480U (zh) 一种两通路tvs器件
US6975513B2 (en) Construction for high density power module package
CN211295100U (zh) 大板级扇出型芯片封装结构
CN112786567A (zh) 一种半导体功率模组及半导体功率模组的封装方法
CN211045429U (zh) 柔性多层构造以及lesd封装
TWI605555B (zh) 封裝結構及其製法
CN213635960U (zh) 高效能保护型器件
CN220235101U (zh) 一种回流焊限位装置
CN216450675U (zh) 一种倒装led芯片及封装组件
CN217588917U (zh) 一种贴片式sot223半导体芯片的封装结构
CN219163385U (zh) 一种高散热基板结构、一种封装结构
CN211858643U (zh) 半桥半导体封装结构
CN217847917U (zh) 一种新型sip封装结构
KR950028068A (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant