CN211045429U - 柔性多层构造以及lesd封装 - Google Patents

柔性多层构造以及lesd封装 Download PDF

Info

Publication number
CN211045429U
CN211045429U CN201790001072.5U CN201790001072U CN211045429U CN 211045429 U CN211045429 U CN 211045429U CN 201790001072 U CN201790001072 U CN 201790001072U CN 211045429 U CN211045429 U CN 211045429U
Authority
CN
China
Prior art keywords
esd
pad
pads
conductive
major surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790001072.5U
Other languages
English (en)
Inventor
艾利珍卓·艾尔德瑞二世·A·那瑞葛
拉维·帕拉尼斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Application granted granted Critical
Publication of CN211045429U publication Critical patent/CN211045429U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09463—Partial lands, i.e. lands or conductive rings not completely surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本实用新型提供了一种柔性多层构造以及LESD封装，用于安装多个发光半导体器件(LESD 100，110，120)的柔性多层构造(1000)包括柔性介电基板(200)，所述柔性介电基板(200)包括顶部主表面(210)和底部主表面(220)，以及分别设置在顶部主表面和底部主表面上的多个对应的导电顶部焊盘(300，310，320，330)和底部焊盘(500，510，520，530)。导电通孔(400，410，420，430)连接每对对应的顶部焊盘和底部焊盘，每个顶部焊盘的侧面与对应底部焊盘的侧面和基板的侧面部分地重叠，使得在平面图中，每个顶部焊盘与对应的底部焊盘完全地重叠。

Description

柔性多层构造以及LESD封装
背景技术
印刷电路板包含多层导电金属薄片和非导电基板。通孔用于将导电金属薄片中的一个或多个电连接在基板层之间。在电路板层已经加工之后，通孔通常通过在电路板中钻孔来制造。随着芯片密度增加，机械的和打孔的钻头可能无法形成足够小的孔以用于一些电路板和芯片设计。
高密度应用的一个示例是红色/绿色/蓝色(RGB)发光二极管(LED) 背光芯片。用于RGB LED芯片的印刷电路板可以由通过介质基板隔开的两个金属层制成。顶部金属层可连接到芯片，而底部金属层可焊接到印刷电路板。两个金属层通过通孔结构连接。
发明内容
一般来讲，本公开涉及一种柔性多层构造，所述柔性多层构造可用于将发光半导体器件(LESD)安装和电耦接到下面的电子装置。每个多层构造可以具有通过通孔电连接的多个导电顶部焊盘和底部焊盘。一个或多个LESD可连接到顶部焊盘并且独立地通电。
在制造期间，多层膜可以包含顶部焊盘和底部焊盘的阵列，所述顶部焊盘和底部焊盘设置在基板的相对表面上并且通过导电路径连接。为了形成构造，可以穿过这些顶部焊盘，底部焊盘和导电路径切割膜，使得所得到的构造的顶部焊盘、底部焊盘和导电路径是其原始尺寸的一部分并且分成该构造的电绝缘的拐角。这些构造可用于通孔尺寸可能限制基板尺寸的应用中。常规尺寸的通孔可以划分成多个区段，使得所得到的通孔可以更小，从而允许更高密度的芯片。
在一个方面，本公开涉及一种用于安装至少三个发光半导体器件的柔性多层构造，所述构造包括柔性介电基板、导电的第一顶部焊盘至第四顶部焊盘和导电通孔。柔性介电基板具有顶部主表面、底部主表面以及位于顶部主表面上的公共LESD安装区域，该区域用于接收至少三个 LESD。公共LESD安装区域具有小于约0.25mm2的最大投影面积。导电的第一顶部焊盘至第四顶部焊盘间隔开并完全设置在公共LESD安装区域内，用于电连接到在公共LESD安装区域中接收的至少三个LESD 的导电端子。导电通孔从第一顶部焊盘至第四顶部焊盘中的每个焊盘延伸至底部主表面。当接收至少三个LESD并电连接到第一顶部焊盘至第四顶部焊盘时，至少三个LESD中的每个LESD可以独立地通电。
在另一方面，本公开涉及一种LESD封装，包括柔性介电基板、导电的第一焊盘至第四焊盘、导电通孔，以及第一LESD至第三LESD。所述柔性介电基板包括相对的顶部表面和底部主表面以及位于顶部主表面上的公共LESD安装区域。公共LESD安装区域具有小于约1mm2的最大投影面积。导电的第一焊盘至第四焊盘间隔开并完全设置在公共 LESD安装区域内。导电通孔从第一焊盘至第四焊盘中的每个焊盘延伸至底部主表面。第一LESD至第三LESD安装在公共LESD安装区域中，第一LESD至至少第三LESD中的每个LESD的导电第一端子电连接到第一焊盘至第四焊盘中的不同焊盘，第一LESD至第三LESD中的至少两个LESD的导电第二端子电连接到第一焊盘至第四焊盘中的相同焊盘，使得第一LESD至第三LESD中的每个LESD可独立地通电。
在另一方面，本公开涉及一种用于安装多个发光半导体器件(LESD) 的柔性多层构造，所述构造包括柔性介电多边形基板、多个间隔开的导电顶部焊盘、多个导电底部焊盘和多个导电通孔。柔性介电多边形基板包括在多个顶点处相交的多个侧面，并且包括顶部主表面和底部主表面。多个导电顶部焊盘间隔开并设置在基板的顶部主表面上。多个导电底部焊盘间隔开并设置在基板的底部主表面上。多个导电通孔在对应的顶部焊盘和底部焊盘之间延伸，使得对于每个对应的顶部焊盘和底部焊盘，顶部焊盘和底部焊盘各自为多边形，该多边形具有在多个顶点处交叉的多个侧面，顶部焊盘的第一顶点与底部焊盘的第一顶点和基板的第一顶点重合，顶部焊盘和底部焊盘的侧面与基板在第一顶点处相交并且彼此部分地重叠。
在其他实施方案中，本公开涉及一种用于安装多个发光半导体器件 (LESD)的柔性多层构造，包括柔性介电基板，该柔性介电基板包括顶部主表面和底部主表面，以及分别设置在顶部主表面和底部主表面上的多个对应的导电顶部焊盘和底部焊盘。导电通孔连接每对对应的顶部焊盘和底部焊盘，每个顶部焊盘的侧面部分地与对应的底部焊盘的侧面和基板的侧面重叠，诸如在平面图中，每个顶部焊盘与对应的底部焊盘完全地重叠。
在另一方面，本公开涉及一种制造用于安装多个发光半导体器件 (LESD)的柔性多层构造的方法，包括以下步骤：形成图案化多层膜；确定图案化多层膜上的多条切割线，该切割线将每个对应的第一焊盘和第二焊盘中的第一焊盘和第二焊盘与连接第一焊盘和第二焊盘的导电路径各自划分成四个区段；以及通过沿着确定的切割线切割穿过图案化的多层膜来分割柔性多层构造，引起柔性多层构造具有通过对应的导电通孔连接的多个对应的顶部焊盘和底部焊盘，每个顶部焊盘和底部焊盘延伸到柔性多层构造的侧面。形成图案化的多层膜另外包括：提供具有相对的顶部主表面和底部主表面的柔性基板；在柔性基板的顶部主表面上形成多个间隔开的导电第一焊盘；在所述柔性基板的底部主表面上形成多个间隔开的导电第二焊盘，导电第二焊盘与所述第一焊盘一一对应；以及通过柔性基板在对应的第一焊盘和第二焊盘之间形成导电路径。
本发明的一个或多个实施方案的细节在以下附图和具体实施方式中示出。从说明书和附图以及从权利要求中可显而易见本发明的其它特征、目的和优点。
附图说明
图1是柔性多层构造的示意性透视图。
图2是用于制造柔性多层构造的方法的流程图。
图3A是多层膜的示意性顶视图。
图3B是多层膜的示意性底视图。
图3C是图案化多层膜的示意性顶视图。
图3D是图案化多层膜的示意性顶视图。
图3E是图案化多层膜的示意性截面侧视图。
图3F是柔性多层构造的示意性顶视图。
图3G是图3F的柔性多层构造的示意性截面侧视图。
图4是柔性多层构造的示意性透视图。
图5A是具有三个LESD的柔性多层构造的示意性顶视图，每个 LESD安装在单个相应的顶部焊盘上。
图5B是图5A的柔性多层构造的示意性剖视图。
图5C是具有四个LESD的柔性多层构造的示意性顶视图，每个 LESD安装在两个相应的顶部焊盘上。
图5D是具有三个LESD的柔性多层构造的示意性顶视图，每个 LESD安装在两个相应的顶部焊盘上。
在这些附图中，类似的符号表示类似的元件。点线表示可选或功能部件，而虚线表示视图外的部件。
具体实施方式
图1是柔性多层构造1000的示意性透视图。柔性多层构造1000可包括柔性基板200。柔性基板200可以附接、支撑和电隔离柔性多层构造1000的某些部件。柔性基板200具有顶部主表面210和底部主表面 220。在一些实施方案中，柔性基板200可以是介电材料，包括但不限于FR-1、FR-2、FR-3、FR-4、FR-5、FR-6、G-10、G-11、CEM-1、CEM-2、 CEM-3、CEM-4、CEM-5、PTFE、RF-35、氧化铝和聚酰亚胺。可选择柔性基板200的性质包括但不限于阻燃性、玻璃化转变温度、分解温度、热膨胀系数、导热率、电阻、介电常数、强度、柔韧性和吸湿性。
柔性多层构造1000可以在顶部主表面210上具有公共LESD安装区域230，用于接收LESD 100、110、120。公共LESD安装区域230可以是柔性多层构造1000的表面处或附近的功能性二维区域，其被配置为接收一个或多个LESD 100、110、120。公共LESD安装区域230可以不限于顶部主表面210的表面区域，并且可以包括柔性多层构造1000上的其他部件的表面。在图1的示例中，公共LESD安装区域230包含三个 LESD 100、110、120；然而，在其他实施方案中，公共LESD安装区域 230可以包含更多或更少的LESD，诸如四个LESD。
柔性多层构造1000可包括多个导电顶部衬垫300、310、320、330，其完全布置在公共LESD安装区域230内。多个导电顶部焊盘300、310、 320、330可用于电连接LESD 100、110、120。多种材料可用于导电顶部焊盘300、310、320、330，包括但不限于铜、金、镍和不锈钢。可以选择导电顶部焊盘300、310、320、330的性质包括但不限于导电性和导热性。导电顶部焊盘300、310、320、330可以形成互连槽350，互连槽350可以包含其他部件，诸如反射涂层、绝缘涂层或散热涂层。在一些实施方案中，例如，互连槽350至少部分地填充有电绝缘反射材料，该电绝缘反射材料在光谱的可见范围内具有至少70％的平均反射率。
柔性多层构造1000还可以包括多个通孔400、410、420、430，每个通孔从顶部焊盘300、310、320、330中的一个延伸到底部主表面220。多个通孔400、410、420、430可用于将顶部焊盘300、310、320、330 电连接到底部主表面220。在一些实施方案中，通孔400、410、420、430 填充有导电材料以在顶部主表面210和底部主表面220之间形成导电路径。多种材料可用于通孔400、410、420、430，包括但不限于铅、锡、银、铜、锌和铟。可以选择通孔400、410、420、430的材料的性质包括但不限于导电率、导热率、拉伸强度、剪切强度、毒性、熔点。
导电底部焊盘500、510、520、530可以设置在底部主表面220上并且在底部主表面220处间隔开。导电底部焊盘500、510、520、530 可以将柔性多层构造1000与其上安装有柔性多层构造1000的部件密封并电连接。对应的顶部焊盘300、310、320、330，通孔400、410、420、 430和底部焊盘500、510、520、530中的任一个或全部可以电接触。多种材料可用于导电底部焊盘500、510、520、530，包括但不限于铜、金、镍和不锈钢。可选择导电底部焊盘500，510，520，530的性质包括但不限导电性和导热性。
一个或多个LESD 100、110、120可以通过顶部焊盘300、310、320、 330安装并电连接到柔性多层构造1000。在一些实施方案中，LESD是 LED。柔性多层构造1000可以被配置为使得接收并电连接到顶部焊盘 300、310、320、330的每个LESD 100、110、120可以独立地通电。
图2是用于制造柔性多层构造的方法2000的流程图，诸如，例如，图1中所示的构造1000。在一些实施方案中，按顺序执行方法2000的步骤。可以形成图案化的多层膜，如步骤2100中所示。为了形成图案化的多层膜，可提供具有顶部主表面和底部主表面的柔性基板，如步骤 2110中所示。柔性基板可对应于图1中柔性多层构造1000的柔性基板 200。
多个间隔开的导电第一焊盘可形成在基板的顶部主表面上，如步骤 2120中所示。导电第一焊盘可以对应于柔性多层构造1000的顶部焊盘300、310、320、330。导电第一焊盘可以在柔性基板的顶部主表面上形成二维顶部阵列电路。在一些实施方案中，导电第一焊盘可以足够靠近地隔开，以使LESD跨越或连接在两个相邻的第一焊盘之间。图3A是多层膜3010的示意性顶视图，诸如可以在步骤2120中制造。柔性基板 3100具有顶部主表面3110。多个间隔开的导电第一焊盘3200设置在柔性基板3100的顶部主表面3110上。
再次参见图2，多个间隔开的导电第二焊盘可以形成在基板的底部主表面上，如在步骤2130中所示。导电第二焊盘可以对应于图1的柔性多层构造1000的底部焊盘500、510、520、530。导电第二焊盘可以形成对应于二维顶部阵列电路的二维底部阵列电路。在一些实施方案中，第二焊盘可以与第一焊盘一一对应地设置。在一些实施方案中，第二焊盘与第一焊盘相对地居中。图3B是多层膜3020的示意性底视图，诸如可以在步骤2130中制造。柔性基板3100具有底部主表面3120。多个间隔开的导电第二焊盘3300分布在柔性基板3100的底部主表面3120上。
返回参考图2，可以穿过基板形成对应的第一焊盘和第二焊盘之间的导电路径，如步骤2140中所示。在一些实施方案中，可在放置第一焊盘和第二焊盘之后执行该导电路径形成，而在其他实施方案中，导电路径形成可在放置第一焊盘或第二焊盘之前执行。在一些实施方案中，形成导电通孔可包括在基板中形成孔并用导电材料填充孔。作为不旨在限制的示例，激光器、钻头或蚀刻工艺可以形成穿过顶部焊盘和底部焊盘的通孔，其随后可以填充焊料。
来自步骤2100的所得图案化多层膜可具有与多个导电第二焊盘重叠的多个间隔开的导电第一焊盘，其中第一焊盘和第二焊盘通过导电路径电耦合。导电第一焊盘和第二焊盘可沿着不同的第一(x)方向和第二(y) 方向形成二维阵列。在一些实施方案中，方向是正交的。在一些实施方案中，第一焊盘大于第二焊盘，并且每个第二焊盘基本上位于其对应的第一焊盘下方的中心。图3C是图案化多层膜3000的示意性顶视图，诸如可以在步骤2100中制造。柔性基板3100包括顶部主表面3110、底部主表面3120和与第二焊盘3300重叠的第一焊盘3200。第一焊盘3200 和第二焊盘3300中的每个焊盘可以通过导电路径电连接，所述导电路径从顶部主表面3110延伸穿过基板3100到达底部主表面3120。
再次参见图2，在图案化的多层膜上确定多条切割线，如步骤2200 中所示。可以确定切割线将第一焊盘、第二焊盘和导电路径各自划分成四个区段。在一些实施方案中，每个区段是相同的。切割线可以沿着上述顶部和底部阵列电路的二维阵列布置。切割线可沿着上述阵列的第一方向和第二方向。在一些实施方案中，切割线是正交的。图3D是图案化多层膜3000的示意性顶视图。图案化多层膜3000可以包括顶部主表面3110、底部主表面3120、第一焊盘3200和第二焊盘3300。图案化多层膜3000可以用多条切割线3400、3500图案化，确定将第一焊盘3200 和第二焊盘3300划分成四个区段。在该示例中，切割线3400、3500分别围绕x轴和y轴取向。在其他实施方案中，切割线可以将第一焊盘和第二焊盘划分成三个区段。图3E是图案化多层膜3000的示意性截面图。从顶部主表面3110至底部主表面3120的导电路径3600连接第一焊盘 3200和第二焊盘3300，从而确定切割线3400。
再次参见图2，可将一个或多个柔性多层构造从图案化的多层膜中分割，如在步骤2300中所示。这可通过切割穿过图案化的多层膜来完成，如在步骤2310中所示，诸如用切割锯或激光。所得的柔性多层构造可具有通过对应的导电通孔连接的多个对应的顶部焊盘和底部焊盘，每个顶部焊盘和底部焊盘延伸到多层构造的边缘并与柔性多层构造上的其他顶部焊盘和底部焊盘隔离。步骤2300的分割过程可引起通孔，该通孔为原始通孔尺寸的一部分。在一些实施方案中，所得柔性多层构造具有第一焊盘，第二焊盘和基板，所述基板具有至少两个重叠侧和至少一个重叠顶点。图3F是由步骤2300得到的柔性多层构造1000的示意性顶视图。多个顶部焊盘和多个底部焊盘延伸到柔性多层构造1000的边缘。柔性基板200的顶部主表面210上的多个顶部焊盘300、310、320、330，以及柔性基板200的底表面220上的多个底部焊盘500、510、520、530，可以通过切割线3500和3600形成。图3G是图3F的柔性多层构造1000 的示意性截面图。第一顶部焊盘300和第二顶部焊盘330、从顶部主表面210延伸到底部主表面220的第一通孔400和第二通孔430，以及第一底部焊盘500和第二底部焊盘530可以通过切割线3400形成在柔性多层构造1000的两侧上。
图4是柔性多层构造1000的透视图。为了说明的目的，仅示出了柔性多层构造1000的一个拐角。图示的顶部焊盘(图1的320)、通孔 (图1的420)和底部焊盘(图1的520)可以存在于柔性多层构造1000 上的一个或多个拐角上。
在一些实施方案中，柔性多层构造1000是多边形，诸如正方形或三角形形状。在一些实施方案中，柔性多层构造沿着两个正交横向中的每个正交横向具有小于约0.5mm，或小于约0.4mm，或小于约0.3mm的横向尺寸。
公共LESD安装区域可以具有边缘231、232、233、234，其限定公共LESD安装区域的功能区。在一些实施方案中，公共LESD安装区域 230和柔性多层构造1000可以基本上共同延伸并且具有基本上重合的参数。在图4的示例中，顶部焊盘侧面321、322和底部焊盘侧面521、522 延伸到公共LESD安装区域边缘231、232。在一些实施方案中，公共 LESD安装区域230可具有小于约1mm2或小于约0.25mm2的投影面积。
柔性基板可具有多个侧面241、242、243、244，其在多个顶点245、 246、247、248处相交。每个顶部焊盘可具有多个侧面321、322、323、 324，其在多个顶点325、326、327、328处相交。每个底部焊盘可具有多个侧面521、522、523、524，其在多个顶点525、526、527、528处相交。在一些实施方案中，每个顶部焊盘、底部焊盘和基板是多边形，诸如正方形、矩形或三角形。在其他实施方案中，来自每个顶部焊盘、每个对应的底部焊盘和基板的仅一侧可以重叠。
在图4的示例中，基板侧面241、242，顶部焊盘侧面321、322和底部焊盘侧面521、522彼此重叠，而基板顶点245、顶部焊盘顶点325 和底部焊盘顶点525彼此重合。在其他实施方案中，基板侧面241、242，顶部焊盘侧面321、322和底部焊盘侧面521、522可彼此部分地重叠。在其他实施方案中，第一顶部焊盘至第四顶部焊盘中的至少一个横向延伸超过从顶部焊盘延伸的导电焊盘。
每个通孔可以具有从顶部焊盘延伸到底部焊盘的多个侧面421、 422、423、424，其中一个或多个内侧面423、424可以与柔性基板相交。在一些实施方案中，内侧面423与在顶部主表面和底部主表面之间延伸的柔性基板的次侧表面重合，而在其他实施方案中，两个内侧面423、424各自与对应的在顶部主表面和底部主表面之间延伸的柔性基板的次侧表面重合。
每个内侧面423、424可以形成通孔角451、452，其中柔性基板位于基板的侧面241、242和通孔的侧面421、422，如从次侧面透视图所看到的。在该示例中，通孔是多边形；然而，在其他实施方案中，通孔可具有一个或多个基本上不平坦的内侧面。例如，如果使用圆形钻头在图2的步骤2140中形成导电路径，则每个通孔将具有饼形状，其中有两个平坦侧面和弯曲侧面，以及内侧面421和422将是相同的侧面。由内侧面423、424形成的通孔角451、452的度数可以与步骤2140的导电路径形成的方法和条件有关。在该示例中，通孔侧241具有通孔角452，其基本垂直于顶部焊盘侧321和底部焊盘侧521，而通孔侧244形成与基板的顶部主表面成倾斜角的通孔角451。在一些实施方案中，至少一个通孔角451、452在约25度至约40度的范围内。
由基板侧面241、242、243、244形成的基板顶点245、246、247、 248可以不存在于基板本身的角上，如图4所示，但是可以存在于通孔的拐角上。每个通孔可定位在不同的基板顶点245、246、247、248处。在图4的示例中，通孔定位在基板顶点245处并与顶部焊盘顶点325和底部焊盘顶点525重合。
图5A是具有三个LESD 100、110、120的柔性多层构造5000的示意性顶视图，每个LESD安装在单个相应的顶部焊盘300、310、320上。正顶部焊盘330通过第一端子连接器101连接到LESD 100，通过第二端子连接器111连接到LESD 110，并且通过第三端子连接器121连接到 LESD 120。在该示例中，在底部焊盘530处进入柔性多层构造5000的电流流到顶部焊盘330，通过每个端子连接器101、111、121，到达每个相应的LESD 100、110、120，每个相应的顶部焊盘300、310、320、330 和每个相应的底部焊盘500、510、520、530。
图5B是图5A的柔性多层构造的示意性截面图。电流从底部焊盘 530通过通孔430行进到顶部焊盘330，在那里它由端子连接器101承载到LESD 100。该电路由顶部焊盘300、通孔100和底部焊盘500完成，底部焊盘500可以与电连接到底部焊盘500的部件连接。
图5A和图5B的柔性多层构造5000可用于RGB LED系统。例如， LESD 100可为红色LED，LESD 110可为绿色LED，并且LESD 120可为蓝色LED。此类小型RGB LED可能特别适用于需要高分辨率的显示装置。
图5C是具有四个LESD 600、601、602、603的柔性多层构造5010 的示意性顶视图，每个LESD安装在两个相应的顶部焊盘300、310、320、 330上。正顶部焊盘310分别通过LESD601和602电连接到负顶部焊盘 300和320。正顶部焊盘330分别通过LESD 600和603电连接到负顶部焊盘300和320。在该示例中，进入底部焊盘510和530的电流分别通过相应的LESD601和602以及600和603流到相应的顶部焊盘310和 330，并且分别通过相应的底部焊盘501和502以及500和503流出。
图5D是具有三个LESD 610、611、612的柔性多层构造5020的示意性顶视图，每个LESD安装在两个相应的顶部焊盘300、310、320、 330上。正顶部焊盘310分别通过LESD 611和612电连接到负顶部焊盘 300和320。正顶部焊盘330通过LESD 610电连接到负顶部焊盘300。在该示例中，进入底部焊盘510和530的电流分别通过相应的LESD 611 和612和610流到相应的顶部焊盘310和330，并分别通过相应的底部焊盘501和502和500流出。
以下为本公开的实施方案：
实施方案1是一种用于安装至少三个发光半导体器件(LESD)的柔性多层构造，包括：柔性介电基板，所述柔性介电基板包括顶部主表面、底部主表面以及位于所述顶部主表面上的公共LESD安装区域，所述公共LESD安装区域用于接收所述至少三个LESD，所述公共LESD安装区域具有小于约0.25mm2的最大投影面积；间隔开的导电的第一顶部焊盘至第四顶部焊盘，所述第一顶部焊盘至第四顶部焊盘完全设置在所述公共LESD安装区域内，用于电连接到在所述公共LESD安装区域中接收的所述至少三个LESD的导电端子；以及从所述第一顶部焊盘至第四顶部焊盘中的每个焊盘延伸到所述底部主表面的导电通孔，使得当所述至少三个LESD被接收并电连接到所述第一顶部焊盘至第四顶部焊盘时，所述至少三个LESD中的每个LESD能够独立地通电。
实施方案2是根据实施方案1所述的柔性多层构造，其中所述柔性多层构造和所述公共LESD安装区域基本上是共同延伸的并且具有基本上重合的参数。
实施方案3是根据实施方案1所述的柔性多层构造，其中每个顶部焊盘延伸到所述公共LESD安装区域的边缘。
实施方案4是根据实施方案1所述的柔性多层构造，沿着两个正交的横向方向中的每个正交的横向方向具有小于约0.5mm的横向尺寸。
实施方案5是根据实施方案1所述的柔性多层构造，沿着两个正交的横向方向中的每个正交的横向方向具有小于约0.4mm的横向尺寸。
实施方案6是根据实施方案1所述的柔性多层构造，沿着两个正交的横向方向中的每个正交的横向方向具有小于约0.3mm的横向尺寸。
实施方案7是根据实施方案1所述的柔性多层构造，其中所述公共 LESD安装区域被配置为接收多达四个LESD。
实施方案8是根据实施方案1所述的柔性多层构造，其中所述基板和所述顶部焊盘是多边形，具有在多个顶点处相交的多个侧面，使得对于每个顶部焊盘，所述基板的两个侧面与所述顶部焊盘的两个侧面完全地重叠，并且所述基板的顶点与所述顶部焊盘的顶点重合。
实施方案9是根据实施方案8所述的柔性多层构造，其中所述导电通孔将每个顶部焊盘连接到设置在所述基板的所述底部主表面上的对应底部焊盘，所述底部焊盘是多边形，具有在多个顶点处相交的多个侧面，使得对于每个底部焊盘，所述基板的两个侧面与所述底部焊盘的两个侧面完全地重叠，并且所述基板的顶点与所述底部焊盘的顶点重合。
实施方案10是根据实施方案8所述的柔性多层构造，其中每个导电通孔包括在对应的顶部焊盘和底部焊盘之间延伸的多个侧面，所述多个侧面中的至少第一侧面基本上垂直于所述基板的所述顶部主表面和底部主表面，所述多个侧面中的至少第二侧面与所述基板的所述顶部主表面和底部主表面中的一个形成倾斜角。
实施方案11是根据实施方案10所述的柔性多层构造，其中所述倾斜角在约25度至约40度的范围内。
实施方案12是根据实施方案10所述的柔性多层构造，其中在顶部平面图中，所述至少第一侧面与在所述顶部主表面和底部主表面之间延伸的所述基板的次侧表面重合。
实施方案13是根据实施方案10所述的柔性多层构造，其中所述至少第一侧面包括所述导电通孔的两个侧面，并且其中在顶部平面图中，所述两个侧面中的每个侧面与在所述顶部主表面和底部主表面之间延伸的所述基板的对应次侧表面重合。
实施方案14是根据实施方案8所述的柔性多层构造，其中所述基板，每个顶部焊盘和每个底部焊盘为矩形，使得在平面图中，每个通孔定位在具有与对应于所述通孔的所述顶部焊盘和底部焊盘的顶点重合的所述顶点的所述基板的不同顶点处。
实施方案15是根据实施方案8所述的柔性多层构造，其中所述第一顶部焊盘至第四顶部焊盘在其间限定至少部分地填充有电绝缘反射材料的互连槽，所述电绝缘反射材料在光谱的可见光范围内具有至少70％的平均反射率。
实施方案16是根据实施方案1所述的柔性多层构造，其中所述第一顶部焊盘至第四顶部焊盘中的至少一个横向延伸超过从所述顶部焊盘延伸的所述导电焊盘。
实施方案17是一种LESD封装，包括：柔性介电基板，所述柔性介电基板包括相对的顶部和底部主表面以及位于所述顶部主表面上的公共LESD安装区域，所述公共LESD安装区域具有小于约1mm2的最大投影面积；间隔开的导电的第一焊盘至第四焊盘，所述第一焊盘至第四焊盘完全设置在所述公共LESD安装区域内；导电通孔，所述导电通孔从所述第一焊盘至所述第四焊盘中的每个焊盘延伸到所述底部主表面；以及安装在所述公共LESD安装区域中的第一LESD至第三LESD，所述第一LESD至至少第三LESD中的每个LESD的导电第一端子电连接到所述第一焊盘至第四焊盘中的不同焊盘，所述第一LESD至第三LESD 中的至少两个LESD的导电第二端子电连接到所述第一焊盘至第四焊盘中的相同焊盘，使得所述第一LESD至第三LESD中的每个LESD能够独立地通电。
实施方案18是根据实施方案17所述的LESD封装，其中每个LESD 的所述第一端子连接到所述第一焊盘至第三焊盘中的不同焊盘，并且所有三个LESD的所述第二端子连接到所述第四焊盘。
实施方案19是一种用于安装多个发光半导体器件(LESD)的柔性多层构造，包括：柔性介电多边形基板，所述柔性介电多边形基板具有多个侧面并包括顶部主表面和底部主表面，所述多个侧面在多个顶点处相交；多个间隔开的导电顶部焊盘，所述导电顶部焊盘设置在所述基板的所述顶部主表面上；多个间隔开的导电底部焊盘，所述导电底部焊盘设置在所述基板的所述底部主表面上；以及在对应的顶部焊盘和底部焊盘之间延伸的多个导电通孔，使得对于每个对应的顶部焊盘和底部焊盘：所述顶部焊盘和底部焊盘各自为多边形，具有在多个顶点处相交的多个侧面，所述顶部焊盘的第一顶点与所述底部焊盘的第一顶点和所述基板的第一顶点重合，所述顶部焊盘和底部焊盘与所述基板的所述侧面在所述第一顶点相交并且彼此部分地重叠。
实施方案20是一种用于安装多个发光半导体器件(LESD)的柔性多层构造，包括：柔性介电基板，所述柔性介电基板包括顶部主表面和底部主表面；以及分别设置在所述顶部主表面和底部主表面上的多个对应的导电顶部焊盘和底部焊盘，导电通孔连接每对对应的顶部焊盘和底部焊盘，每个顶部焊盘的侧面与所述对应底部焊盘的侧面和所述基板的侧面部分地重叠，使得在平面图中，每个顶部焊盘与所述对应底部焊盘完全地重叠。
实施方案21是一种LESD封装，包括安装在根据实施方案20所述的柔性多层构造上的四个LED。
实施方案22是一种制造用于安装多个发光半导体器件(LESD)的柔性多层构造的方法，所述方法包括以下步骤：形成图案化多层膜，包括：提供具有相对的顶部主表面和底部主表面的柔性基板；在所述柔性基板的所述顶部主表面上形成多个间隔开的导电第一焊盘；在所述柔性基板的所述底部主表面上形成多个间隔开的导电第二焊盘，与所述第一焊盘一一对应；以及在对应的第一焊盘与第二焊盘之间穿过所述柔性基板形成导电路径；以及在所述图案化多层膜上确定多条切割线，所述切割线将每个对应的第一焊盘和第二焊盘中的所述第一焊盘和所述第二焊盘与连接所述第一焊盘和所述第二焊盘的所述导电路径各自划分成四个区段；以及通过沿着所述确定的切割线切割穿过所述图案化的多层膜来分割柔性多层构造，引起所述柔性多层构造具有通过对应的导电通孔连接的多个对应的顶部焊盘和底部焊盘，每个顶部焊盘和底部焊盘延伸到所述柔性多层构造的侧面。
实施方案23是根据实施方案22所述的方法，其中所述第一焊盘和第二焊盘沿着不同的第一(x)和第二(y)方向以二维规则阵列排列。
实施方案24是根据实施方案23所述的方法，其中所述第一方向和第二方向彼此正交。
实施方案25是根据实施方案23所述的方法，其中所述切割线沿着所述第一方向和第二方向。
实施方案26是根据实施方案22所述方法，其中制造柔性多层构造的所述步骤是顺序进行的。
实施方案27是根据实施方案22所述的方法，其中所述切割线将每个对应的第一焊盘和第二焊盘中的所述第一焊盘和所述第二焊盘与连接所述第一焊盘和所述第二焊盘的所述导电路径各自划分成四个基本上相等的区段。
实施方案28是根据实施方案22所述的方法，其中对于每个对应的第一焊盘和第二焊盘，所述第一焊盘较大，所述第二焊盘较小，并且在平面图中，所述第二焊盘在所述第一焊盘内居中。
实施方案29是根据实施方案22所述的方法，其中所述导电路径为填充有导电材料的通孔。
本发明的各种实施方案已进行描述。这些实施方案以及其他实施方案均在如下权利要求书的范围内。

Claims (6)

1.一种柔性多层构造，所述柔性多层构造用于安装三个发光半导体器件(LESD)，包括：
柔性介电基底，所述柔性介电基底包括顶部主表面、底部主表面以及位于所述顶部主表面上的公共LESD安装区域，所述公共LESD安装区域用于接收所述三个LESD，所述公共LESD安装区域具有小于0.25mm2的最大投影面积；
间隔开的导电的第一顶部焊盘至第四顶部焊盘，所述第一顶部焊盘至第四顶部焊盘完全设置在所述公共LESD安装区域内，用于电连接到在所述公共LESD安装区域中接收的所述三个LESD的导电端子，所述三个LESD中的每个LESD的导电第一端子电连接到所述第一顶部焊盘至第三顶部焊盘中的不同顶部焊盘，并且所有所述三个LESD的导电第二端子电连接到所述第四顶部焊盘；以及
导电通孔，所述导电通孔从所述第一顶部焊盘至第四顶部焊盘中的每个顶部焊盘延伸到所述底部主表面，使得当所述三个LESD被接收并电连接到所述第一顶部焊盘至第四顶部焊盘时，所述三个LESD中的每个LESD能够独立地通电。
2.根据权利要求1所述的柔性多层构造，其中，所述柔性多层构造和所述公共LESD安装区域是共同延伸的并且具有重合的周边。
3.根据权利要求1所述的柔性多层构造，其中，每个顶部焊盘延伸到所述公共LESD安装区域的边缘。
4.根据权利要求1所述的柔性多层构造，其中，所述第一顶部焊盘至第四顶部焊盘中的至少一个横向延伸超过从所述顶部焊盘延伸的导电焊盘。
5.一种LESD封装，包括：
柔性介电基底，所述柔性介电基底包括相对的顶部主表面和底部主表面以及位于所述顶部主表面上的公共LESD安装区域，所述公共LESD安装区域具有小于1mm2的最大投影面积；
间隔开的导电的第一焊盘至第四焊盘，所述第一焊盘至第四焊盘完全设置在所述公共LESD安装区域内；
导电通孔，所述导电通孔从所述第一焊盘至所述第四焊盘中的每个焊盘延伸到所述底部主表面；以及
第一LESD至第三LESD，所述第一LESD至第三LESD安装在所述公共LESD安装区域中，所述第一LESD至所述第三LESD中的每个LESD的导电第一端子电连接到所述第一焊盘至第三焊盘中的不同焊盘，并且所述第一LESD至第三LESD中的所有三个LESD的导电第二端子电连接到所述第四焊盘，使得所述第一LESD至第三LESD中的每个LESD能够独立地通电。
6.一种柔性多层构造，所述柔性多层构造用于安装多个发光半导体器件(LESD)，包括：
柔性介电多边形基底，所述柔性介电多边形基底具有多个侧面并包括顶部主表面和底部主表面，所述多个侧面在多个顶点处相交；
多个间隔开的导电顶部焊盘，所述导电顶部焊盘设置在基底的所述顶部主表面上；
多个间隔开的导电底部焊盘，所述导电底部焊盘设置在基底的所述底部主表面上；以及
多个导电通孔，所述多个导电通孔在对应的顶部焊盘和底部焊盘之间延伸，使得用于每个对应的顶部焊盘和底部焊盘：
所述顶部焊盘和底部焊盘各自为多边形，具有在多个顶点处相交的多个侧面，所述顶部焊盘的第一顶点与所述底部焊盘的第一顶点和基底的第一顶点重合，所述顶部焊盘和底部焊盘与基底的所述侧面在所述第一顶点处相交并且彼此部分地重叠。
CN201790001072.5U 2016-07-15 2017-07-12 柔性多层构造以及lesd封装 Active CN211045429U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662362609P 2016-07-15 2016-07-15
US62/362,609 2016-07-15
PCT/US2017/041655 WO2018013645A1 (en) 2016-07-15 2017-07-12 Multilayer led substrate

Publications (1)

Publication Number Publication Date
CN211045429U true CN211045429U (zh) 2020-07-17

Family

ID=59416796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790001072.5U Active CN211045429U (zh) 2016-07-15 2017-07-12 柔性多层构造以及lesd封装

Country Status (3)

Country Link
US (1) US10818642B2 (zh)
CN (1) CN211045429U (zh)
WO (1) WO2018013645A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7153438B2 (ja) * 2017-10-26 2022-10-14 日東電工株式会社 基板集合体シート

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5660461A (en) * 1994-12-08 1997-08-26 Quantum Devices, Inc. Arrays of optoelectronic devices and method of making same
DE10051159C2 (de) * 2000-10-16 2002-09-19 Osram Opto Semiconductors Gmbh LED-Modul, z.B. Weißlichtquelle
KR100674827B1 (ko) * 2004-07-28 2007-01-25 삼성전기주식회사 백라이트 유니트용 ｌｅｄ 패키지
US8816369B2 (en) * 2004-10-29 2014-08-26 Led Engin, Inc. LED packages with mushroom shaped lenses and methods of manufacturing LED light-emitting devices
US7473933B2 (en) * 2004-10-29 2009-01-06 Ledengin, Inc. (Cayman) High power LED package with universal bonding pads and interconnect arrangement
JP2006156643A (ja) 2004-11-29 2006-06-15 Citizen Electronics Co Ltd 表面実装型発光ダイオード
US7821023B2 (en) * 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
CN100539219C (zh) * 2005-04-28 2009-09-09 皇家飞利浦电子股份有限公司 包括设置在凹部中的led的光源
JP4791462B2 (ja) * 2005-05-30 2011-10-12 京セラ株式会社 液晶表示装置
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
JP4798432B2 (ja) 2005-11-21 2011-10-19 ミネベア株式会社 面状照明装置
DE102006015335B4 (de) * 2006-04-03 2013-05-02 Ivoclar Vivadent Ag Halbleiter-Strahlungsquelle sowie Lichthärtgerät
US7655957B2 (en) * 2006-04-27 2010-02-02 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same
US20080179618A1 (en) * 2007-01-26 2008-07-31 Ching-Tai Cheng Ceramic led package
US8067777B2 (en) * 2008-05-12 2011-11-29 Occam Portfolio Llc Light emitting diode package assembly
US8124988B2 (en) * 2008-05-28 2012-02-28 Semisilicon Technology Corp. Light emitting diode lamp package structure and assembly thereof
JP2010074124A (ja) 2008-08-18 2010-04-02 Hitachi Chem Co Ltd 光半導体装置、光半導体素子搭載用パッケージ基板の製造方法及びこのパッケージ基板を用いた光半導体装置の製造方法
US8853712B2 (en) * 2008-11-18 2014-10-07 Cree, Inc. High efficacy semiconductor light emitting devices employing remote phosphor configurations
TW201034256A (en) * 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US8384097B2 (en) * 2009-04-08 2013-02-26 Ledengin, Inc. Package for multiple light emitting diodes
US9345095B2 (en) * 2010-04-08 2016-05-17 Ledengin, Inc. Tunable multi-LED emitter module
DE102010026344A1 (de) * 2010-07-07 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiode
US8354684B2 (en) * 2011-01-09 2013-01-15 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
US8579428B2 (en) 2012-01-18 2013-11-12 Xerox Corporation Colorants
JP6007249B2 (ja) * 2012-07-19 2016-10-12 シャープ株式会社 列発光装置およびその製造方法
JP6065586B2 (ja) * 2012-12-28 2017-01-25 日亜化学工業株式会社 発光装置及びその製造方法
US20150016104A1 (en) 2013-07-11 2015-01-15 Everlight Electronics Co., Ltd. Lighting Component And Lighting Device
CN104979338B (zh) 2014-04-10 2018-07-27 光宝光电(常州)有限公司 发光二极管封装结构
CN107004677B (zh) * 2014-11-26 2020-08-25 硅谷光擎 用于温暖调光的且颜色可调谐的灯的紧凑型发射器
US9450163B1 (en) * 2015-05-26 2016-09-20 Cree, Inc. Surface mount device with stress mitigation measures
KR20170061919A (ko) * 2015-11-27 2017-06-07 엘지이노텍 주식회사 광원 모듈 및 이를 구비한 조명 장치

Also Published As

Publication number Publication date
US20190269016A1 (en) 2019-08-29
US10818642B2 (en) 2020-10-27
WO2018013645A1 (en) 2018-01-18

Similar Documents

Publication Publication Date Title
US6740903B2 (en) Substrate for light emitting diodes
EP0074816B1 (en) High terminal count integrated circuit device package
US7777314B2 (en) Electronic component mounting package and package assembled substrate
US5943216A (en) Apparatus for providing a two-sided, cavity, inverted-mounted component circuit board
US10681801B2 (en) Mounting assembly with a heatsink
US20060255444A1 (en) System and method for vertically stacking computer memory components
JP5693800B1 (ja) Ｌｅｄ装置
KR100609204B1 (ko) 접속된 접지면을 포함하는 전기 부품 및 전기 회로 모듈
US20150061103A1 (en) Embedded die package
US6627987B1 (en) Ceramic semiconductor package and method for fabricating the package
CN211045429U (zh) 柔性多层构造以及lesd封装
KR100895964B1 (ko) 저 프로파일 집적 모듈 상호접속들
US10777723B2 (en) LED package structure, heat-dissipating substrate, method for manufacturing LED package structure, and method for manufacturing heat-dissipating substrate
US7154188B2 (en) Semiconductor chip, semiconductor device, circuit board, and electronic instrument
CN205723510U (zh) 半导体器件
US10524353B2 (en) Circuit board
CN216773275U (zh) Led封装结构及光源
KR101516371B1 (ko) 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재
JP2002124622A (ja) 低温焼成セラミックからなるマルチチップモジュール及びその実装方法
CN113130729A (zh) Led封装结构、封装方法及光源
TW202036807A (zh) 陶瓷基板
KR20010015980A (ko) 전력증폭기 모듈의 구조 및 그 실장방법
JP2003249589A (ja) 多数個取り配線基板
TW201801356A (zh) 發光晶片封裝基板及應用其之發光晶片封裝結構
JPH11204835A (ja) チップ部品型発光素子の製造方法およびチップ部品型発光素子およびチップ部品型発光素子の実装方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant