WO2024053837A1 - 방열판을 포함하는 전자 장치 및 제조 방법 - Google Patents

방열판을 포함하는 전자 장치 및 제조 방법 Download PDF

Info

Publication number
WO2024053837A1
WO2024053837A1 PCT/KR2023/009747 KR2023009747W WO2024053837A1 WO 2024053837 A1 WO2024053837 A1 WO 2024053837A1 KR 2023009747 W KR2023009747 W KR 2023009747W WO 2024053837 A1 WO2024053837 A1 WO 2024053837A1
Authority
WO
WIPO (PCT)
Prior art keywords
integrated circuit
electronic device
heat dissipation
heat
substrate
Prior art date
Application number
PCT/KR2023/009747
Other languages
English (en)
French (fr)
Inventor
곽동열
박우철
김주호
김주원
조원빈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220133279A external-priority patent/KR20240033612A/ko
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of WO2024053837A1 publication Critical patent/WO2024053837A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields

Definitions

  • Various embodiments disclosed in this document relate to electronic devices and manufacturing methods including a heat sink.
  • the inside of the electronic device may overheat due to hardware heat generation or an increase in external temperature, and there is a risk that the performance of the hardware may deteriorate or internal components may be damaged due to overheating.
  • the hardware performance of electronic devices increases, electronic devices become smaller, and problems with heat generation in electronic devices become more severe.
  • the electronic device structurally includes a heat dissipation structure and/or controls the operation of the hardware in software based on the internal and external temperatures of the electronic device.
  • the heat density per unit area of the electronic device is increasing. Especially in electronic devices that require miniaturization, such as portable electronic devices, this increase in heat density increases the heat generation of the components. This may cause problems such as performance degradation or functional limitations.
  • An electronic device and manufacturing method including a heat sink according to an embodiment of this document include content on a configuration or design to improve heat dissipation performance inside the electronic device.
  • An electronic device includes a substrate, a first integrated circuit connected to the substrate, a second integrated circuit connected to the substrate through the first integrated circuit and spaced apart on one side of the first integrated circuit, and a first integrated circuit.
  • a connecting member provided between the circuit and the second integrated circuit and electrically connecting the first integrated circuit and the second integrated circuit, and an opening provided between the first integrated circuit and the second integrated circuit and surrounding the connecting member. It may include a heat sink.
  • a method of manufacturing an electronic device may include an operation of disposing a substrate, an operation of disposing a first integrated circuit on a substrate, and disposing a heat sink on a side of the first integrated circuit opposite to the side facing the substrate. and disposing the second integrated circuit on a side of the heat sink that is opposite to the side facing the first integrated circuit.
  • FIG. 1 is a block diagram of an electronic device in a network environment according to various embodiments.
  • FIG. 2A is a plan perspective view of an electronic device according to one embodiment.
  • Figure 2b is a rear perspective view of an electronic device according to an embodiment.
  • Figure 3 is an exploded perspective view of an electronic device according to an embodiment.
  • Figure 4 is a cross-sectional view of an electronic device according to an embodiment.
  • 5A is a cross-sectional view of an electronic device according to an embodiment.
  • 5B is a cross-sectional view of an electronic device according to an embodiment.
  • Figure 6 is a cross-sectional view of an electronic device according to an embodiment.
  • FIG. 7 is a diagram illustrating a test environment for testing heat generation of an electronic device according to an embodiment.
  • FIG. 8A is a graph of a heat test of an electronic device according to various embodiments.
  • 8B is a diagram of a heat test of an electronic device according to various embodiments.
  • FIG. 9 is a flowchart of a method of manufacturing an electronic device according to an embodiment.
  • FIG. 10 is a flowchart of a method of manufacturing an electronic device according to an embodiment.
  • first, second, or first or second may be used simply to distinguish one element from another and may be used to distinguish such elements in other respects, such as importance or order) is not limited.
  • One (e.g. first) component is said to be “coupled” or “connected” to another (e.g. second) component, with or without the terms “functionally” or “communicatively”. Where mentioned, it means that any of the components can be connected to the other components directly (e.g. wired), wirelessly, or through a third component.
  • module used in various embodiments may include a unit implemented in hardware, software, or firmware, and may be used interchangeably with terms such as logic, logic block, component, or circuit, for example.
  • a module may be an integrated part or a minimum unit of the parts or a part thereof that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • Various embodiments include software (e.g., one or more instructions stored in a storage medium (e.g., built-in memory 136 or external memory 138) that can be read by a machine (e.g., electronic device). : Can be implemented as a program (120)).
  • a processor of a device e.g, an electronic device
  • the one or more instructions may include code generated by a compiler or code that can be executed by an interpreter.
  • a device-readable storage medium may be provided in the form of a non-transitory storage medium.
  • 'non-transitory' simply means that the storage medium is a tangible device and does not contain signals (e.g. electromagnetic waves), and this term refers to cases where data is stored semi-permanently in the storage medium. There is no distinction between temporary storage cases.
  • methods according to various embodiments disclosed in the present disclosure may be included and provided in a computer program product.
  • Computer program products are commodities and can be traded between sellers and buyers.
  • the computer program product may be distributed in the form of a machine-readable storage medium (e.g. compact disc read only memory (CD-ROM)) or through an application store (e.g. Play StoreTM) or on two user devices (e.g. It can be distributed (e.g. downloaded or uploaded) directly between smartphones) or online.
  • a portion of the computer program product may be at least temporarily stored or temporarily created in a machine-readable storage medium, such as the memory of a manufacturer's server, an application store's server, or a relay server.
  • each component (e.g., module or program) of the above-described components may include a single or plural entity, and some of the plurality of entities may be separately placed in other components.
  • one or more of the components or operations described above may be omitted, or one or more other components or operations may be added.
  • multiple components eg, modules or programs
  • the integrated component may perform one or more functions of each component of the plurality of components in the same or similar manner as those performed by the corresponding component of the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component may be executed sequentially, in parallel, iteratively, or heuristically, or one or more of the operations may be executed in a different order, omitted, or , or one or more other operations may be added.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to various embodiments.
  • the electronic device 101 communicates with the electronic device 102 through a first network 198 (e.g., a short-range wireless communication network) or a second network 199. It is possible to communicate with at least one of the electronic device 104 or the server 108 through (e.g., a long-distance wireless communication network).
  • the electronic device 101 may communicate with the electronic device 104 through the server 108.
  • the electronic device 101 includes a processor 120, a memory 130, an input module 150, an audio output module 155, a display module 160, an audio module 170, and a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or may include an antenna module 197.
  • at least one of these components eg, the connection terminal 178) may be omitted or one or more other components may be added to the electronic device 101.
  • some of these components e.g., sensor module 176, camera module 180, or antenna module 197) are integrated into one component (e.g., display module 160). It can be.
  • the processor 120 for example, executes software (e.g., program 140) to operate at least one other component (e.g., hardware or software component) of the electronic device 101 connected to the processor 120. It can be controlled and various data processing or operations can be performed. According to one embodiment, as at least part of data processing or computation, processor 120 stores commands or data received from another component (e.g., sensor module 176 or communication module 190) in volatile memory 132. The commands or data stored in the volatile memory 132 can be processed, and the resulting data can be stored in the non-volatile memory 134.
  • software e.g., program 140
  • processor 120 stores commands or data received from another component (e.g., sensor module 176 or communication module 190) in volatile memory 132.
  • the commands or data stored in the volatile memory 132 can be processed, and the resulting data can be stored in the non-volatile memory 134.
  • the processor 120 includes the main processor 121 (e.g., a central processing unit or an application processor) or an auxiliary processor 123 that can operate independently or together (e.g., a graphics processing unit, a neural network processing unit ( It may include a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor).
  • the main processor 121 e.g., a central processing unit or an application processor
  • an auxiliary processor 123 e.g., a graphics processing unit, a neural network processing unit ( It may include a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor.
  • the auxiliary processor 123 may be set to use lower power than the main processor 121 or be specialized for a designated function. You can.
  • the auxiliary processor 123 may be implemented separately from the main processor 121 or as part of it.
  • the auxiliary processor 123 may, for example, act on behalf of the main processor 121 while the main processor 121 is in an inactive (e.g., sleep) state, or while the main processor 121 is in an active (e.g., application execution) state. ), together with the main processor 121, at least one of the components of the electronic device 101 (e.g., the display module 160, the sensor module 176, or the communication module 190) At least some of the functions or states related to can be controlled.
  • coprocessor 123 e.g., image signal processor or communication processor
  • may be implemented as part of another functionally related component e.g., camera module 180 or communication module 190. there is.
  • the auxiliary processor 123 may include a hardware structure specialized for processing artificial intelligence models.
  • Artificial intelligence models can be created through machine learning. For example, such learning may be performed in the electronic device 101 itself on which the artificial intelligence model is performed, or may be performed through a separate server (e.g., server 108).
  • Learning algorithms may include, for example, supervised learning, unsupervised learning, semi-supervised learning, or reinforcement learning, but It is not limited.
  • An artificial intelligence model may include multiple artificial neural network layers.
  • Artificial neural networks include deep neural network (DNN), convolutional neural network (CNN), recurrent neural network (RNN), restricted boltzmann machine (RBM), belief deep network (DBN), bidirectional recurrent deep neural network (BRDNN), It may be one of deep Q-networks or a combination of two or more of the above, but is not limited to the examples described above.
  • artificial intelligence models may additionally or alternatively include software structures.
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176) of the electronic device 101. Data may include, for example, input data or output data for software (e.g., program 140) and instructions related thereto.
  • Memory 130 may include volatile memory 132 or non-volatile memory 134.
  • the program 140 may be stored as software in the memory 130 and may include, for example, an operating system 142, middleware 144, or application 146.
  • the input module 150 may receive commands or data to be used in a component of the electronic device 101 (e.g., the processor 120) from outside the electronic device 101 (e.g., a user).
  • the input module 150 may include, for example, a microphone, mouse, keyboard, keys (eg, buttons), or digital pen (eg, stylus pen).
  • the sound output module 155 may output sound signals to the outside of the electronic device 101.
  • the sound output module 155 may include, for example, a speaker or a receiver. Speakers can be used for general purposes such as multimedia playback or recording playback.
  • the receiver can be used to receive incoming calls. According to one embodiment, the receiver may be implemented separately from the speaker or as part of it.
  • the display module 160 can visually provide information to the outside of the electronic device 101 (eg, a user).
  • the display module 160 may include, for example, a display, a hologram device, or a projector, and a control circuit for controlling the device.
  • the display module 160 may include a touch sensor configured to detect a touch, or a pressure sensor configured to measure the intensity of force generated by the touch.
  • the audio module 170 can convert sound into an electrical signal or, conversely, convert an electrical signal into sound. According to one embodiment, the audio module 170 acquires sound through the input module 150, the sound output module 155, or an external electronic device (e.g., directly or wirelessly connected to the electronic device 101). Sound may be output through the electronic device 102 (e.g., speaker or headphone).
  • the electronic device 102 e.g., speaker or headphone
  • the sensor module 176 detects the operating state (e.g., power or temperature) of the electronic device 101 or the external environmental state (e.g., user state) and generates an electrical signal or data value corresponding to the detected state. can do.
  • the sensor module 176 includes, for example, a gesture sensor, a gyro sensor, an air pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, humidity sensor, or light sensor.
  • the interface 177 may support one or more designated protocols that can be used to connect the electronic device 101 directly or wirelessly with an external electronic device (eg, the electronic device 102).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • HDMI high definition multimedia interface
  • USB universal serial bus
  • SD card interface Secure Digital Card interface
  • audio interface audio interface
  • connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 can convert electrical signals into mechanical stimulation (e.g., vibration or movement) or electrical stimulation that the user can perceive through tactile or kinesthetic senses.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 can capture still images and moving images.
  • the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 can manage power supplied to the electronic device 101.
  • the power management module 188 may be implemented as at least a part of, for example, a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101.
  • the battery 189 may include, for example, a non-rechargeable primary battery, a rechargeable secondary battery, or a fuel cell.
  • Communication module 190 is configured to provide a direct (e.g., wired) communication channel or wireless communication channel between electronic device 101 and an external electronic device (e.g., electronic device 102, electronic device 104, or server 108). It can support establishment and communication through established communication channels. Communication module 190 operates independently of processor 120 (e.g., an application processor) and may include one or more communication processors that support direct (e.g., wired) communication or wireless communication.
  • processor 120 e.g., an application processor
  • the communication module 190 is a wireless communication module 192 (e.g., a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (e.g., : LAN (local area network) communication module, or power line communication module) may be included.
  • a wireless communication module 192 e.g., a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 194 e.g., : LAN (local area network) communication module, or power line communication module
  • the corresponding communication module is a first network 198 (e.g., a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 199 (e.g., legacy It may communicate with an external electronic device 104 through a telecommunication network such as a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (e.g., LAN or WAN).
  • a telecommunication network such as a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (e.g., LAN or WAN).
  • a telecommunication network such as a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (e.g., LAN or WAN).
  • a telecommunication network such as a cellular network, a 5G network, a next-generation communication network
  • the wireless communication module 192 uses subscriber information (e.g., International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 to communicate within a communication network such as the first network 198 or the second network 199.
  • subscriber information e.g., International Mobile Subscriber Identifier (IMSI)
  • IMSI International Mobile Subscriber Identifier
  • the wireless communication module 192 may support 5G networks after 4G networks and next-generation communication technologies, for example, NR access technology (new radio access technology).
  • NR access technology provides high-speed transmission of high-capacity data (eMBB (enhanced mobile broadband)), minimization of terminal power and access to multiple terminals (mMTC (massive machine type communications)), or high reliability and low latency (URLLC (ultra-reliable and low latency). -latency communications)) can be supported.
  • the wireless communication module 192 may support high frequency bands (eg, mmWave bands), for example, to achieve high data rates.
  • the wireless communication module 192 uses various technologies to secure performance in high frequency bands, for example, beamforming, massive array multiple-input and multiple-output (MIMO), and full-dimensional multiplexing. It can support technologies such as input/output (FD-MIMO: full dimensional MIMO), array antenna, analog beam-forming, or large scale antenna.
  • the wireless communication module 192 may support various requirements specified in the electronic device 101, an external electronic device (e.g., electronic device 104), or a network system (e.g., second network 199).
  • the wireless communication module 192 supports Peak data rate (e.g., 20 Gbps or more) for realizing eMBB, loss coverage (e.g., 164 dB or less) for realizing mmTC, or U-plane latency (e.g., 164 dB or less) for realizing URLLC.
  • Peak data rate e.g., 20 Gbps or more
  • loss coverage e.g., 164 dB or less
  • U-plane latency e.g., 164 dB or less
  • the antenna module 197 may transmit or receive signals or power to or from the outside (eg, an external electronic device).
  • the antenna module 197 may include an antenna including a radiator made of a conductor or a conductive pattern formed on a substrate (eg, PCB).
  • the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for the communication method used in the communication network, such as the first network 198 or the second network 199, is connected to the plurality of antennas by, for example, the communication module 190. can be selected. Signals or power may be transmitted or received between the communication module 190 and an external electronic device through the at least one selected antenna.
  • other components eg, radio frequency integrated circuit (RFIC) may be additionally formed as part of the antenna module 197.
  • RFIC radio frequency integrated circuit
  • the antenna module 197 may form a mmWave antenna module.
  • a mmWave antenna module includes a printed circuit board, an RFIC disposed on or adjacent to a first side (e.g., bottom side) of the printed circuit board and capable of supporting a designated high frequency band (e.g., mmWave band); And a plurality of antennas (e.g., array antennas) disposed on or adjacent to the second side (e.g., top or side) of the printed circuit board and capable of transmitting or receiving signals in the designated high frequency band. can do.
  • a mmWave antenna module includes a printed circuit board, an RFIC disposed on or adjacent to a first side (e.g., bottom side) of the printed circuit board and capable of supporting a designated high frequency band (e.g., mmWave band); And a plurality of antennas (e.g., array antennas) disposed on or adjacent to the second side (e.g., top or side) of the
  • peripheral devices e.g., bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • signal e.g. commands or data
  • commands or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199.
  • Each of the external electronic devices 102 or 104 may be of the same or different type as the electronic device 101.
  • all or part of the operations performed in the electronic device 101 may be executed in one or more of the external electronic devices 102, 104, or 108.
  • the electronic device 101 may perform the function or service instead of executing the function or service on its own.
  • one or more external electronic devices may be requested to perform at least part of the function or service.
  • One or more external electronic devices that have received the request may execute at least part of the requested function or service, or an additional function or service related to the request, and transmit the result of the execution to the electronic device 101.
  • the electronic device 101 may process the result as is or additionally and provide it as at least part of a response to the request.
  • cloud computing distributed computing, mobile edge computing (MEC), or client-server computing technology can be used.
  • the electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 104 may include an Internet of Things (IoT) device.
  • Server 108 may be an intelligent server using machine learning and/or neural networks.
  • the external electronic device 104 or server 108 may be included in the second network 199.
  • the electronic device 101 may be applied to intelligent services (e.g., smart home, smart city, smart car, or healthcare) based on 5G communication technology and IoT-related technology.
  • Electronic devices may be of various types.
  • Electronic devices may include, for example, portable communication devices (e.g., smartphones), computer devices, portable multimedia devices, portable medical devices, cameras, wearable devices, or home appliances.
  • Electronic devices according to embodiments of this document are not limited to the above-described devices.
  • FIG. 2A is a front perspective view of the electronic device 201 according to an embodiment
  • FIG. 2B is a rear perspective view of the electronic device 201 according to an embodiment
  • FIG. 3 is a front perspective view of the electronic device 201 according to an embodiment. This is an exploded perspective view.
  • an electronic device 201 (e.g., electronic device 101 of FIG. 1) according to an embodiment includes a housing 210 that forms an exterior and accommodates components therein. It may include a housing 210 having a front side 210a, a back side 210b, and a side 211c surrounding the interior space between the front side 210a and the back side 210b. there is.
  • the front surface 210a may be formed at least in part by a substantially transparent front plate 211a.
  • the front plate 211a may include a glass plate or a polymer plate including at least one coating layer.
  • the back side 210b may be formed by a substantially opaque back plate 211b.
  • the back plate 211b may be formed of coated or colored glass, ceramic, polymer, metal (eg, aluminum, stainless steel, or magnesium), or a combination thereof.
  • the side 211c is combined with the front plate 211a and the rear plate 211b and may be formed by a side member 240 including metal and/or polymer.
  • the rear plate 211b and the side member 240 may be formed seamlessly.
  • the rear plate 211b and the side members 240 may be formed of substantially the same material (eg, aluminum).
  • the front plate 211a is rounded in a direction from at least a portion of the front 210a toward the rear plate 211b, and includes a plurality of pieces extending in one direction (e.g., +/-X axis direction).
  • a plurality of first edge regions 212a-1 are rounded in a direction from at least a portion of the front surface 210a toward the rear plate 211b and extend in other directions (e.g., +/- Y axis direction).
  • the rear plate 211b is rounded in a direction from at least a portion of the rear surface 210b toward the front plate 211a and includes a plurality of pieces extending in one direction (e.g., +/-X axis direction).
  • edge regions 212b-1 4 edge regions 212b-1, a plurality of fifth plurality of edge regions 212b-1, rounded in a direction from at least a portion of the rear surface 210b toward the front plate 211a and extending in another direction (e.g., +/- Y axis direction)
  • Edge regions 212b-2 and a plurality of fourth edge regions 212b-1 and a plurality of fifth edge regions rounded in a direction from at least a portion of the rear surface 210b toward the front plate 211a. It may include a plurality of sixth edge regions 212b-3 between the regions 212b-2.
  • the side member 240 may surround at least a portion of the internal space between the front side 210a and the back side 210b.
  • the side member 240 includes a first support structure 241 disposed on at least a portion of the side 211c and a second support structure connected to the first support structure 241 and forming an arrangement space for components of the electronic device 201. It may include structure 242.
  • the first support structure 241 connects the edges of the front plate 211a and the back plate 211b and surrounds the space between the front plate 211a and the back plate 211b to form a housing ( The side 211c of 210) may be formed.
  • the second support structure 242 may be disposed inside (or a body portion) of the electronic device 201.
  • the second support structure 242 may be formed integrally with the first support structure 241, or may be formed separately and connected to the first support structure 241.
  • the first support structure 241 and/or the second support structure 241 may be a component of the housing 210 .
  • At least one PCB assembly 251 and 252 may be disposed on the second support structure 242.
  • the second support structure 242 may be connected, for example, to the ground of at least one PCB assembly 251 and 252.
  • the display 261 is located on one surface of the second support structure 242 (e.g., the lower surface (+Z-axis direction surface) in FIG. 3), and the display 261 is located on the other side of the second support structure 242 (e.g., the lower surface (+Z-axis direction surface) in FIG. 3).
  • a rear plate 211b may be disposed on the upper surface (-Z-axis direction surface) of 3.
  • the side member 240 may be formed of a conductive material.
  • the first support structure 241 may be formed of metal and/or a conductive polymer material.
  • the second support structure 242, like the first support structure 241 may be formed of metal and/or a conductive polymer material.
  • the rear plate 211b of the housing 210 may include a camera hole 275 for placing the second camera module 280b and the flash 280c, and the housing 210 may include the second camera hole 275. It may include a camera decoration 273 that protects the camera module 280b and the flash 280c. The camera decoration 273 may be combined with the rear plate 211b and placed in the camera hole 275 to be visually exposed to the outside of the housing 210.
  • the electronic device 201 may include a display 261 (eg, the display module 160 of FIG. 1).
  • the display 261 may be located on the front surface 210a.
  • the display 261 includes at least a portion of the front plate 211a (e.g., a plurality of first edge regions 212a-1, a plurality of second edge regions 212a-2, and a plurality of second edge regions 212a-2). It may be exposed through three edge areas 212a - 3.
  • the display 261 may have a shape substantially the same as the outer edge shape of the front plate 211a.
  • the edge of the display 261 may substantially coincide with the outer edge of the front plate 211a.
  • the display 261 of various embodiments may include a touch detection circuit (not shown), a pressure sensor (not shown) capable of sensing the strength (pressure) of a touch, and/or a magnetic field-type stylus pen (not shown). It may include a digitizer (not shown) that detects time.
  • the display 261 may include a screen display area 261a that is visually exposed and displays content through pixels or a plurality of cells.
  • the screen display area 261a may include a sensing area 261a-1 and a camera area 261a-2.
  • the sensing area 261a-1 may overlap with at least a portion of the screen display area 261a.
  • Sensing area 261a-1 may allow transmission of input signals related to sensor module 276 (eg, sensor module 176 of FIG. 1).
  • the sensing area 261a-1 can display content like the screen display area 261a that does not overlap the sensing area 261a-1.
  • the sensing area 261a-1 may display content while the sensor module 276 is not operating.
  • the camera area 261a-2 may overlap at least a portion of the screen display area 261a.
  • Camera area 261a-2 may allow transmission of optical signals associated with camera modules 280a and 280b (e.g., camera module 180 of FIG. 1).
  • the camera area 261a-2 can display content similarly to the screen display area 261a that does not overlap the camera area 261a-2.
  • the camera area 261a-2 may display content while the camera modules 280a and 280b are not operating.
  • the electronic device 201 may include a sensor module 276.
  • the sensor module 276 can sense a signal applied to the electronic device 201.
  • the sensor module 276 may be located on the front 210a of the electronic device 201, for example.
  • the sensor module 276 may form a sensing area 261a-1 in at least a portion of the screen display area 261a.
  • the sensor module 276 may receive an input signal passing through the sensing area 261a-1 and generate an electrical signal based on the received input signal.
  • the input signal may have a specified physical quantity (e.g., heat, light, temperature, sound, pressure, ultrasound).
  • the input signal may include a signal related to the user's biometric information (eg, the user's fingerprint, voice, etc.).
  • the electronic device 201 may include camera modules 280a and 280b (eg, camera module 180 in FIG. 1).
  • the camera modules 280a and 280b may include a first camera module 280a and a second camera module 280b, and in various embodiments, may further include a flash 280c. .
  • the first camera module 280a is disposed to be visible to the outside through the front 210a of the housing 210, and the second camera module 280b and the flash 280c are disposed on the rear of the housing 210. It can be arranged to be visible to the outside through (210b). In one embodiment, at least a portion of the first camera module 280a may be disposed in the housing 210 to be covered by the display 261. In one embodiment, the first camera module 280a may receive an optical signal passing through the camera area 261a-2. In one embodiment, the second camera module 280b may include a plurality of cameras (eg, a dual camera, a triple camera, or a quad camera). In one embodiment, the flash 280c may include a light emitting diode or a xenon lamp.
  • the electronic device 201 may include an input module 250 (eg, the input module 150 of FIG. 1).
  • the input module 250 can receive a user's manipulation signal.
  • the input module 250 may include, for example, at least one key input device disposed to be exposed on the side 211c of the housing 210.
  • the electronic device 201 may include a connection terminal 278 (eg, the connection terminal 178 in FIG. 1).
  • the connection terminal 278 may be disposed on the outer peripheral surface of the housing 210, for example, on the lower side 211c of the electronic device 201 as shown in FIG. 2A. .
  • the connection terminal 278 may be disposed in the central portion of the lower side 211c.
  • connection terminal 278 may be disposed on the side 211c of the housing 210 that forms the exterior of the electronic device 201, but is not limited to this in actual implementation and is at least Some may be placed on the front 210a or back 210b of the housing 210, or may be placed inside the housing 210.
  • the housing 210 in one embodiment may include a cover (not shown) for replacing the battery 289.
  • the electronic device 201 includes at least one PCB assembly 251, 252 consisting of one or more printed circuit boards and a battery 289 (e.g., battery 189 in FIG. 1). ) may include.
  • the PCB assemblies 251 and 252 may be composed of two boards spaced apart from each other.
  • the PCB assemblies 251 and 252 may include a first PCB 251 and a second PCB 252. ) may include.
  • the first PCB 251 may be the main board of the electronic device 201 accommodated in the first board slot 242a of the second support structure 242, and the second PCB 252 may be the second support structure. It may be a sub-board of an electronic device accommodated in the second board slot 242b of the structure 242.
  • the battery 289 may be accommodated in the battery slot 245 of the second support structure 242 formed between the first substrate slot 242a and the second substrate slot 242b.
  • a multi-layer structure 300 may be disposed on at least one of the PCB assemblies 251 and 252, for example, the first PCB 251 as shown in FIG. 3. there is.
  • the multilayer structure 300 includes at least one integrated circuit (e.g., the first integrated circuit 310 or the second integrated circuit 320 in FIG. 4) and another structure (e.g., the heat sink 350 in FIG. 4). can do.
  • the multilayer structure 300 may include some of various circuits or components for driving or controlling the electronic device 201, and the multilayer structure 300 will be described below in FIG. 4.
  • a wireless communication circuit (eg, wireless communication module 192 of FIG. 1) may be disposed on the PCB assemblies 251 and 252.
  • the wireless communication circuit may, for example, communicate with an external device (e.g., the electronic device 104 of FIG. 1).
  • the electronic device 201 includes an antenna (eg, the antenna module 197 of FIG. 1 ), and a wireless communication circuit may be electrically connected to the antenna structure.
  • a wireless communication circuit may generate a signal to be transmitted via an antenna structure or detect a signal received via an antenna structure.
  • the PCB assemblies 251 and 252 include a ground, and the ground of the PCB assemblies 251 and 252 may function as a ground for an antenna structure implemented using a wireless communication circuit.
  • Figure 4 is a cross-sectional view of the electronic device 201 according to one embodiment.
  • the electronic device 201 includes a multilayer structure 300 disposed on a substrate 305 (e.g., the first PCB 251 or the second PCB 252 in FIG. 3).
  • the multilayer structure 300 may include at least a portion of the first integrated circuit 310, the second integrated circuit 320, and the heat dissipation plate 350.
  • FIG. 4 may be a side cross-sectional view of the multi-layer structure 300 viewed in one direction (eg, +Y direction) based on line A-A' shown in FIG. 3.
  • the multilayer structure 300 of FIG. 4 may be a multilayer structure 300 disposed in another location of the electronic device 201 or in another electronic device (not shown).
  • the electronic device 201 may be combined with at least one configuration or feature of the previously described embodiments unless it is clearly technically impossible.
  • the first integrated circuit 310 may be connected directly to the substrate 305.
  • 'directly connected' means not connected to the board 305 through other circuits (not shown) or electronic components (not shown), but connected to the board connection member 307 or connection member 340. This may refer to a method in which the substrate 305 and the first integrated circuit 310 are substantially directly connected only through the same bonding element.
  • the second integrated circuit 320 may be connected to the substrate 305 through the first integrated circuit 310.
  • the second integrated circuit 320 may be stacked in the upper direction (eg, W direction) of the first integrated circuit 310 .
  • the first integrated circuit 310 and the second integrated circuit 320 may be stacked on the substrate 305 in the order of the first stacked circuit and the second stacked circuit, thereby forming the multilayer structure 300.
  • the first electronic component 311 may be disposed in the first integrated circuit 310, and the second electronic component 321 may be disposed in the second integrated circuit 320.
  • the first electronic component 311 may be a component that generates relatively more heat than the second electronic component 321.
  • the first electronic component 311 is an electronic component such as an application processor (AP) or a central processing unit (CPU), which is an element that performs the main computational processing of the electronic device 201 (e.g., the processor of FIG. 1). It may be 120) or the main processor 121). It is not limited to this, and the first electronic component 311 may be a communication component (e.g., a part of the communication module 190 of FIG. 1) or a graphics component (e.g., a part of the display module 160 of FIG. 1).
  • AP application processor
  • CPU central processing unit
  • the first electronic component 311 may be a communication component (e.g., a part of the communication module 190 of FIG. 1) or a graphics component (e.g., a part of the display module 160 of FIG. 1).
  • the second electronic component 321 may be a component that generates relatively less heat than the first electronic component 311.
  • the second electronic component 321 is a component that operates in conjunction with the first electronic component 311, or a component that assists the operation of the first electronic component 311 (e.g., the auxiliary processor in FIG. 1). It may be (123) or the volatile memory 132 or the non-volatile memory 134 of the memory 130.
  • the second integrated circuit 320 may be spaced apart from one side of the first integrated circuit 310 (eg, a side in the +W direction).
  • the first integrated circuit 310 and the second integrated circuit 320 may not be stacked in close contact with or in contact with each other, but may be stacked spaced apart from each other.
  • a connecting member 340 may be provided between the space formed to be spaced apart from the first integrated circuit 310 and the second integrated circuit 320.
  • the second integrated circuit 320 may be connected to the substrate 305 through the first integrated circuit 310. It is not limited to this, and the second integrated circuit 320 may be directly connected to the substrate 305 without passing through the first integrated circuit 310 in a bypass manner.
  • the electronic device 201 according to an embodiment of this document will be described in a connection method in which the second integrated circuit 320 is connected to the substrate 305 through the first integrated circuit 310, but in actual implementation, is not limited to this.
  • connection member 340 may connect the first integrated circuit 310 and the second integrated circuit 320.
  • the connecting member 340 may be a soldering member or a solder ball.
  • the connecting member 340 may electrically connect the first integrated circuit 310 and the second integrated circuit 320, and/or adhere the first integrated circuit 310 and the second integrated circuit 320 to each other. You can connect physically.
  • the first integrated circuit 310 may include a first pad 315 provided in a direction (e.g., +W direction) facing the second integrated circuit 320
  • the second integrated circuit ( 320) may be provided in a direction (eg, -W direction) facing the first integrated circuit 310 and may include a second pad 325 disposed at a position opposite to the first pad 315.
  • the connection member 340 is disposed between the first pad 315 and the second pad 325 to electrically connect the first integrated circuit 310 and the second integrated circuit 320.
  • the first integrated circuit 310 may include a third pad 317 provided in the direction of the substrate 305 (eg, -W direction).
  • a substrate connection member 307 may be disposed between the third pad 317 and the substrate 305, and the substrate connection member 307 may electrically connect the first integrated circuit 310 and the substrate 305.
  • the substrate connecting member 307 may be a soldering member or a solder ball, or may be substantially the same as or similar to the connecting member 340.
  • the second electronic component 321 may be electrically connected to the second pad 325, and the second pad 325 may be electrically connected to the first pad 315 through the connection member 340. You can.
  • the first electronic component 311 may be electrically connected to the first pad 315, and through this, the second electronic component 321 may be electrically connected to the first electronic component 311.
  • the first electronic component 311 may be electrically connected to the third pad 317, and the third pad 317 may be electrically connected to the substrate 305 through the substrate connection member 307. there is. Through this, the first electronic component 311 and the second electronic component 321 can be electrically connected to the substrate 305.
  • the second electronic component 321 may be connected by bypassing the first electronic component 311.
  • the first pad 315 may be connected directly to the third pad 317 by bypassing the first electronic component 311, and through this, the second electronic component 321 may be connected to the substrate 305. It may be connected.
  • the heat sink 350 may be provided between the first integrated circuit 310 and the second integrated circuit 320.
  • the heat sink 350 may receive heat generated from the first integrated circuit 310 and/or the second integrated circuit 320 and may radiate the received heat to the outside of the multilayer structure 300.
  • the heat sink 350 may be in substantially close contact with at least a portion of the first integrated circuit 310 and/or the second integrated circuit 320.
  • the heat sink 350 may be made of a thermally conductive material.
  • the heat dissipation plate 350 may include aluminum, copper, graphite, or other metal compounds or polymer materials that can ensure heat dissipation characteristics.
  • the heat sink 350 may include an inner region 351 and an outer region 353.
  • the inner area 351 and the outer area 353 may be determined depending on whether they overlap with at least a portion of the first integrated circuit 310 and the second integrated circuit 320.
  • the inner region 351 overlaps the second integrated circuit 320.
  • the external area 353 may be an area excluding the internal area 351 or an area that does not overlap with the second integrated circuit 320.
  • the outer area 353 is formed to protrude from the first integrated circuit 310 and/or the second integrated circuit 320 in a side direction (e.g., in the U-V plane direction or the horizontal direction), thereby forming an inner area ( The heat transferred from 351) can be transferred to the outside of the multilayer structure 300 and released.
  • the heat sink 350 may include an opening 355 surrounding the connecting member 340. Both the heat dissipation plate 350 and the connecting member 340 may be provided in the space between the first integrated circuit 310 and the second integrated circuit 320, and may penetrate through the opening 355 of the heat dissipation plate 350.
  • a connecting member 340 may be disposed.
  • the size of the opening 355 eg, the width in the U-V direction or the diameter of the opening 355
  • the size of the opening 355 may be larger than or substantially the same as the size of the connecting member 340.
  • a plurality of connecting members 340 may be formed, and the plurality of connecting members 340 may be spaced apart from each other. As shown in FIG. 4, with respect to the center of the horizontal direction (e.g., U-V plane direction) of the multi-layer structure 300, the plurality of connection members 340 may be disposed in both side directions, or, the multi-layer structure It may be arranged surrounding the center of the horizontal direction of (300).
  • the heat dissipation plate 350 may include a plurality of openings 355.
  • the plurality of openings 355 may be formed to surround each of the plurality of connection members 340. It is not limited to this, and the plurality of openings 355 may be formed to simultaneously surround a portion and the remainder of the plurality of connecting members 340 .
  • the plurality of openings 355 may be divided into a plurality of groups, and the plurality of openings 355 may be formed to surround each of the plurality of groups.
  • the heat sink 350 may be disposed in a vertical direction (eg, W-axis direction) of the heat source, and thus heat generated from the heat source can be effectively transferred to the heat sink 350.
  • an oxide film 352 may be formed on at least a portion of the outer peripheral surface of the heat sink 350.
  • the oxide film 352 may be a thin film formed by oxidizing the heat sink 350.
  • the oxide film 352 may be implemented as a film or tape structure made of an insulator instead of using an oxidation method.
  • the oxide film 352 prevents a short circuit from at least some of the first integrated circuit 310, the second integrated circuit 320, and the connecting member 340 to the heat sink 350. It can be prevented.
  • the oxide film 352 may be formed on a contact surface with the first integrated circuit 310 and/or the second integrated circuit 320.
  • the oxide film 352 may prevent the heat sink 350 from being electrically contacted or connected to the first integrated circuit 310 and/or the second integrated circuit 320.
  • the oxide film 352 may be formed on the inner peripheral surface of the opening 355 surrounding the connecting member 340.
  • the oxide film 352 may prevent the heat dissipation plate 350 from being electrically contacted or connected to the connection member 340.
  • the oxide film 352 may be formed only in the inner region 351 of the heat sink 350. If the oxide film 352 is formed only in a portion of the inner region 351, it may be advantageous for heat dissipation of the heat dissipation plate 350. Since the oxide film 352 mainly has low electrical conductivity or is made of an insulator, it may also have relatively low thermal conductivity. Since the external area 353 does not include the oxide film 352, the heat dissipation performance of the heat sink 350 can be improved.
  • the connecting member 340 when the first integrated circuit 310 and/or the second integrated circuit 320 is heated, the connecting member 340 may also be heated, and when the connecting member 340 exceeds a certain temperature The possibility of causing problems in driving the electronic device 201 may increase.
  • the electronic device 201 may be designed such that the temperature of the connection member 340 operates in a temperature range 20% to 30% lower than the maximum temperature. there is. If the maximum temperature or the temperature of the connecting member 340 exceeds or is likely to exceed the safe range, the electronic device 201 may operate the first integrated circuit 310 and/or the second integrated circuit 320. Control may be required to reduce heat generation or power consumption, which may result in performance degradation of the electronic device 201.
  • parts of the electronic device 201 that are continuously exposed to a high-temperature environment expand in the high-temperature environment and contract when cooled. It can be transformed. As this environment is repeated, thermal shock may occur, causing problems such as damage or shortened lifespan, and as a result, failure or damage to the electronic device 201 may occur.
  • the heat sink 350 prevents the connection member 340 from overheating by receiving at least a portion of the heat generated from the first integrated circuit 310 and/or the second integrated circuit 320. You can. Since the heat sink 350 is made of a thermally conductive material, the risk of the connection member 340 overheating may be low compared to the case where the heat sink 350 does not exist, and also the first integrated circuit 310 and The second integrated circuit 320 can be cooled efficiently.
  • the multilayer structure 300 can reduce the volume and area for heat dissipation and provide improved heat dissipation performance by securing heat dissipation performance in a stacked structure.
  • the electronic device 201 may be less prone to failure and have increased reliability, durability, and/or lifespan.
  • the heat sink 350 forms various passages for discharging heat generated in the first integrated circuit 310 and/or the second integrated circuit 320 when the electronic device 201 is driven. can do.
  • the heat sink 350 can quickly and efficiently disperse, diffuse, and/or cool the heat generated from the multilayer structure 300, and improve the performance of the electronic device 201. It can be improved.
  • FIG. 5A is a cross-sectional view of the electronic device 201 according to an embodiment
  • FIG. 5B is a cross-sectional view of the electronic device 201 according to an embodiment.
  • the heat dissipation plate 350 may include at least a portion of the first heat dissipation fin 357 and the second heat dissipation fin 359.
  • the electronic device 201 may be combined with at least one configuration or feature of the previously described embodiments unless it is clearly technically impossible.
  • the heat dissipation plate 350 may include a first heat dissipation fin 357.
  • the first heat dissipation fin 357 may be formed in the external area 353 of the heat dissipation plate 350.
  • the first heat dissipation fin 357 is positioned on one side of the first integrated circuit 310 from the outer area 353 (e.g., where the first integrated circuit 310 faces the second integrated circuit 320). It may have a structure that protrudes in a direction (eg, +W direction) facing one side (or one side of the first integrated circuit 310 in the +W direction).
  • At least a portion of the heat transferred from the heat sink 350 to the outer region 353 through the inner region 351 may be emitted to the outside of the multilayer structure 300 through the first heat dissipation fin 357.
  • the first heat dissipation fin 357 may serve to increase the area where the outer area 353 of the heat dissipation plate 350 is in contact with the outside of the heat dissipation plate 350.
  • the first heat dissipation fin 357 is formed in a direction opposite to the substrate 305, and thus can mainly radiate heat in a direction relatively away from the substrate 305 and the multilayer structure 300.
  • the heat dissipation plate 350 may include a first heat dissipation fin 357 and a second heat dissipation fin 359.
  • the second heat dissipation fin 359 may be formed in the external area 353 of the heat dissipation plate 350.
  • the heat dissipation plate 350 of one embodiment may include only the second heat dissipation fin 359 and not the first heat dissipation fin 357.
  • the second heat dissipation fin 359 is positioned on the other side opposite to one side of the first integrated circuit 310 from the external area 353 (e.g., the first integrated circuit 310 is connected to the second integrated circuit ( It may have a structure that protrudes in a direction (e.g., -W direction) that is opposite to the side facing the first integrated circuit 310 (320) or one side in the -W direction of the first integrated circuit 310.
  • a direction e.g., -W direction
  • the second heat dissipation fin 359 may serve to increase the area where the outer area 353 of the heat dissipation plate 350 is in contact with the outside of the heat dissipation plate 350.
  • the second heat dissipation fin 359 is formed in a direction opposite to that of the first heat dissipation fin 357, so that the surface area of the heat dissipation plate 350 can be increased more efficiently.
  • At least one of the first heat dissipation fin 357 and the second heat dissipation fin 359 extends in the vertical direction (e.g., +/-W direction) from the external area 353, thereby forming the multilayer structure 300. ) can reduce the area in the horizontal direction (e.g., U-V plane direction).
  • the heat dissipation plate 350 including at least one of the first heat dissipation fin 357 and the second heat dissipation fin 359 can increase heat dissipation performance while maintaining the area and volume of the multilayer structure 300, and the multilayer structure ( It can help in miniaturization and high performance of the electronic device 201 including 300).
  • the heat dissipation plate 350 may include first heat dissipation fins 357 and second heat dissipation fins 359 of various arrangements and shapes.
  • first heat dissipation fins 357 and the second heat dissipation fin 359 may be disposed at positions facing each other based on the external area 353.
  • first heat dissipation fin 357 and the second heat dissipation fin 359 may be formed asymmetrically or in an alternating order with respect to the external area 353. You can.
  • the first heat dissipation fin 357 and the second heat dissipation fin 359 are shown as pillar shapes extending in a vertical direction from the external area 353, but in actual implementation, they are shaped like pillars. It is not limited.
  • the first heat dissipation fin 357 and the second heat dissipation fin 359 may have various geometric structures, such as a cylindrical shape, a cone shape, a polygonal pillar or horn shape, or a hollow shape.
  • the definition of 'protrusion' of the first heat dissipation fin 357 and the second heat dissipation fin 359 may be relative, for example, based on the average vertical center line of the outer area 353. can be defined.
  • At least some of the first heat dissipation fin 357 and the second heat dissipation fin 359 have a structure (e.g., a structure such as a groove or a through hole) that is drawn inward relative to the outer area 353. ), may refer to a portion of the outer region 353 that protrudes relatively further outward.
  • a structure e.g., a structure such as a groove or a through hole
  • the first heat dissipation fin 357 may be formed of various geometries, for example, the surface area of the outer region 353 may be increased by being relatively protruding, curved, or open compared to the planar outer region 353. ) and the second heat dissipation fin 359.
  • Figure 6 is a cross-sectional view of the electronic device 201 according to one embodiment.
  • the electronic device 201 may include at least one of a shield can 360 and a thermal interface material (TIM) 370.
  • TIM thermal interface material
  • the electronic device 201 may be combined with at least one configuration or feature of the previously described embodiments unless it is clearly technically impossible.
  • the shield can 360 may cover at least a portion of the multilayer structure 300, such as the first integrated circuit 310, the second integrated circuit 320, and the heat sink 350. .
  • the shield can 360 can cover internal parts, for example, the multi-layer structure 300, to prevent foreign substances such as water, vapor, and dust from entering, and is a multi-layer structure to prevent external shocks from being transmitted to the multi-layer structure 300. (300) can be protected.
  • the shield can 360 may include a sealing structure 361 and a sealing cover 365.
  • the sealing structure 361 is connected to the substrate 305 and may have a shape extending from the substrate 305 in a vertical direction (eg, +W direction).
  • the sealing structure 361 may be disposed around the first integrated circuit 310, the heat dissipation plate 350, and the second integrated circuit 320. Alternatively, the sealing structure 361 may surround at least a portion of the first integrated circuit 310, the heat dissipation plate 350, and the second integrated circuit 320.
  • the sealing structure 361 has a height equal to or greater than the combined height (e.g., length in +W direction) of the first integrated circuit 310, the heat sink 350, and the second integrated circuit 320. You can have it.
  • the sealing structure 361 is disposed around the first integrated circuit 310, the heat sink 350, and the second integrated circuit 320 on the substrate 305, such as a sealing can clip. It may be a support structure.
  • the shield can 360 may be formed in such a way that a sealing member (not shown), such as a sealing wall, is coupled to the sealing structure 361, which is a support structure.
  • the sealing structure 361 may be made of a material with rigidity and heat dissipation properties.
  • the sealing structure 361 may be made of an electromagnetic wave shielding material, an insulator, or an insulator.
  • the sealing structure 361 may be made of plastic, graphite, metal compound, or polymer material.
  • the sealing cover 365 may be attached to the sealing structure 361.
  • the sealing cover 365 may be formed in a vertical direction of the second integrated circuit 320 .
  • the sealing structure 361 may have a vertically open structure that overlaps the multi-layer structure 300, and the sealing cover 365 may be attached to the open area of the sealing structure 361.
  • the sealing cover 365 may be made of an electromagnetic wave shielding material.
  • the sealing cover 365 may be relatively thin compared to the sealing structure 361 and may be implemented as a film, thin film, or tape, for example.
  • thermal interface material 370 may be thermally coupled to shield can 360.
  • the thermal interface material 370 may be applied or filled between at least a portion of the multilayer structure 300 and the shield can 360 to transfer heat from the multilayer structure 300 to the shield can 360.
  • the thermal interface material 370 may be made of a thermally conductive material, and may be formed by applying and curing a cream or paste.
  • the thermal interface material 370 may include a first region 371 and a second region 372 depending on where it is disposed.
  • the first area 371 may be disposed between the shield can 360 and the second integrated circuit 320.
  • the second area 372 may be disposed between the shield can 360 and the heat dissipation plate 350, for example, between the shield can 360 and the external area 353 of the heat dissipation plate 350.
  • the second region 372 of the thermal interface material 370 may contact the heat sink 350 and receive heat from the heat sink 350. Through the thermal interface material 370, heat emitted from the heat sink 350 can effectively pass through the shield can 360 and be released to the outside of the shield can 360.
  • the second region 372 may provide improved heat dissipation performance by increasing the volume of the thermal interface material 370.
  • the thermal interface material 370 supports the thermal interface material 370, thereby expanding the range of the thermal interface material 370 to the second region 372, and heat dissipation of the thermal interface material 370. Performance can be improved. Additionally, the thermal interface material 370 improves the heat dissipation performance of the heat dissipation plate 350, thereby improving the overall heat dissipation performance.
  • heat generated in the first integrated circuit 310 is mainly generated by the connection member 340, the second integrated circuit 320, and the thermal interface material 370. ) may be discharged to the outside of the shield can 360 through the first area 371.
  • a portion of the heat generated in the first integrated circuit 310 is discharged to the outside of the shield can 360 through the heat sink 350 and the second region 372 of the thermal interface material 370. and can provide improved heat dissipation effect.
  • a protective cover may be provided on the shield can 360 to protect the shield can 360 and the multilayer structure 300 therein.
  • the protective cover may be made of a material with rigidity and heat dissipation properties, for example, aluminum, copper, graphite, or a metal compound or polymer material.
  • a heat dissipation module may be provided on the shield can 360 or a protective cover (not shown).
  • the heat dissipation module may cool the multilayer structure 300 by providing a cooling channel through which coolant flows.
  • FIG. 7 is a diagram illustrating a test environment for testing heat generation of an electronic device (e.g., the electronic device 201 of FIGS. 2A to 6) according to an embodiment, and FIGS. 8A and 8B each show various embodiments. These are graphs and diagrams for the heat test of the electronic device 201.
  • an electronic device e.g., the electronic device 201 of FIGS. 2A to 6
  • FIGS. 8A and 8B each show various embodiments. These are graphs and diagrams for the heat test of the electronic device 201.
  • the heat dissipation effect of the electronic device 201 including various multilayer structures 300 according to an embodiment will be described through an experiment to test heat dissipation performance.
  • the terms and structures described with respect to the multilayer structure 300 and the electronic device 201 may correspond to the above-described structures, and overlapping content in this regard will be omitted.
  • the heater 390 may include a heat source 391, a box 393, and a heating member 395.
  • the heater 390 may transfer heat generated from the heat source 391 to the multilayer structure 300 through the heating member 395.
  • the multilayer structure 300 may be disposed on the heating member 395 of the heater 390.
  • the box 393 may prevent the heat generated from the heat source 391 from directly heating the heat dissipation plate (e.g., the heat dissipation plate 350 in FIGS. 4 to 6) of the multilayer structure 300, or the heat dissipation plate ( Transfer of radiant heat of the heat source 391 to the external area 353 (e.g., external area 353) of 350 can be prevented.
  • the heater 390 directly heats the first integrated circuit 310, so that the first integrated circuit 310, which includes an electronic component with a relatively high heat generation amount, is heated by driving the electronic device 201. Overheating situations can be simulated.
  • the heat source 391 can maintain a specific temperature range, between 110 and 125 degrees Celsius.
  • FIG. 7 shows as an example the multilayer structure 300 of one embodiment (e.g., the third embodiment (S3) of FIGS. 8A and 8B) among a plurality of test objects, and other embodiments of FIGS. 8A and 8B described later.
  • Examples e.g., the first, second, and fourth embodiments (S1, S2, and S4) of FIGS. 8A and 8B) are embodiments in which some components are excluded or added to the multilayer structure 300 of FIG. 7, in which experiments were performed. It could be a result.
  • FIGS. 8A and 8B four embodiments (S1, S2, S3, and S4) tested in the test environment of FIG. 7 can be confirmed.
  • the first embodiment (S1) may be a multilayer structure 300 excluding the heat dissipation plate 350, based on the structure of the multilayer structure 300 of FIG. 4.
  • the second embodiment (S2) is a multilayer structure 300 excluding the heat sink 350 and the second region 372 of the thermal interface material 370, based on the structure of the multilayer structure 300 of FIG. 6. You can.
  • the third embodiment (S3) may be a multilayer structure 300 including a heat dissipation plate 350.
  • the fourth embodiment (S4) is a multilayer structure 300 including a first region 371 and a second region 372 of a heat sink 350 and a thermal interface material 370. ) can be.
  • the temperature of the heater 390 or the heat source 391 may be set between 110 degrees Celsius and 111.9 degrees Celsius.
  • the target temperature (Th) may be a temperature between 90 and 100 degrees Celsius, for example, 95 degrees.
  • the first time (t1) is the time taken to reach the target temperature (Th) in the first embodiment (S1)
  • the second time (t2) is the time taken to reach the target temperature (Th) in the second embodiment (S2).
  • the time taken to reach the temperature (Th) is the time taken to reach the target temperature (Th) in the third embodiment (S3)
  • the fourth time (t4) is the time taken to reach the target temperature (Th). 4 This may be the time taken to reach the target temperature (Th) in Example (S4).
  • the fourth example (S4) did not reach the target temperature (Th) in this experimental environment
  • the fourth time (t4) in FIG. 8A means the experiment end time.
  • the measurement position is the first position L1 at which the temperature of the second integrated circuit (e.g., the second integrated circuit 320 of FIGS. 4 to 6) of the multilayer structure 300 is measured and the heat dissipation plate.
  • this is the second position (L2) where the temperature of the heat sink 350 is measured.
  • FIG. 8A is a graph showing the temperature measurement results at the first position (L1) among the experimental results of FIG. 8B.
  • the second example S2 took about 113.7 seconds longer to reach the target temperature.
  • the electronic device 201 can more effectively dissipate heat from the multilayer structure 300 through the heat dissipation plate 350.
  • the first example (S1) at the first position (L1) rose to 105 degrees
  • the second example (S2) at the first position (L1) rose to 101.6 degrees
  • the third example S3 and the fourth example S4 rose to 99.6 degrees and 93.1 degrees, respectively. Comparing the difference in maximum temperature at the first location (L1) with respect to the first embodiment (S1), in each of the second embodiment (S2), the third embodiment (S3), and the fourth embodiment (S4) It can be seen that the differences in maximum temperature are 3.6 degrees, 5.6 degrees, and 12.1 degrees lower. Referring to the results of this experiment, the electronic device 201 can more effectively dissipate heat from the multilayer structure 300 through the heat dissipation plate 350.
  • the heat dissipation performance of the heat dissipation plate 350 in the fourth embodiment (S4) is improved compared to the third embodiment (S3). You can check that.
  • the heat sink 350 of the third embodiment (S3) reached the target temperature in 953.3 seconds, unlike the heat sink 350 of the fourth embodiment (S4). It can be seen that the maximum temperature of the third example (S3) is 97.3 degrees, which is 5.2 degrees higher than the maximum temperature of 92.1 degrees of the fourth example (S4). Referring to the results of this experiment, the electronic device 201 can more effectively dissipate heat from the heat sink 350 through the second region 372 of the thermal interface material 370.
  • FIG. 9 is a flowchart of a method (S100) of manufacturing an electronic device 201 according to an embodiment.
  • the manufacturing method (S100) of the electronic device 201 includes a substrate 305 placement operation (S110), a first integrated circuit 310 placement operation (S120), and a heat dissipation plate 350. ) may include at least a portion of the placement operation (S130) and the second integrated circuit 320 placement operation (S140).
  • the manufacturing method (S100) for the electronic device 201 shown in FIG. 9 and below is the manufacturing method (S100) for the electronic device 201 including the multilayer structure 300 of the above-described embodiments, or substantially the same or similar thereto. ), but is not limited to this.
  • content that overlaps with the above-described content will be omitted and explained.
  • the flowchart of FIG. 9 is a reference diagram, and the order of each operation may be changed or replaced, some operations may be omitted, or new operations may be added.
  • the substrate 305 placement operation S110 may place the substrate 305 in a manufacturing space (not shown).
  • the substrate 305 may be the main PCB (eg, the first PCB 251 of FIG. 3) of the electronic device 201 on which the multilayer structure 300 is mounted or arranged.
  • the first integrated circuit 310 placement operation S120 may place the first integrated circuit 310 on the substrate 305 .
  • the first integrated circuit 310 may include a heat-generating component or an electronic component with a relatively higher heat generation amount than other components (eg, the first electronic component 311 of FIGS. 4 to 5B).
  • the heat sink 350 placement operation S130 may place the heat sink 350 on the side of the first integrated circuit 310 opposite to the side facing the substrate 305.
  • the second integrated circuit 320 placement operation (S140) may place the second integrated circuit 320 on the side of the heat sink 350 opposite to the side facing the first integrated circuit 310.
  • the heat sink 350 may receive heat generated in the first integrated circuit 310 and/or the second integrated circuit 320, and may transfer the received heat to the outside of the multilayer structure 300. It can be released.
  • the heat sink 350 may include an inner region 351 and an outer region 353.
  • the inner area 351 may be an area that overlaps the second integrated circuit 320
  • the outer area 353 may be an area excluding the inner area 351 or an area that does not overlap with the second integrated circuit 320. You can.
  • FIG. 10 is a flowchart of a manufacturing method (S100) of an electronic device 201 according to an embodiment.
  • the manufacturing method (S100) of the electronic device 201 includes a heat treatment operation (S150) for the connecting member 340, a thermal interface material 370 application operation (S160), and a shield can 360. ) may further include at least part of the placement operation (S170).
  • FIG. 10 may be a manufacturing method (S100) of the electronic device 201 in which at least some operations are added to the manufacturing method (S100) of the electronic device 201 of FIG. 9.
  • S100 manufacturing method
  • FIG. 10 content that overlaps with the above-described content will be omitted.
  • a heat sink 350 pretreatment operation may be further included before the heat sink 350 arrangement operation (S130).
  • the heat sink 350 pretreatment operation may be an operation of oxidizing the heat sink 350 to form an oxide film 352.
  • the oxide film 352 may be formed on the heat sink 350. It may be a thin film formed by oxidizing (350).
  • the pretreatment operation (not shown) for the heat sink 350 may be an anodizing treatment to form a film through anodizing.
  • the oxide film 352 may be formed only in a partial area of the heat dissipation plate 350 and may increase the heat dissipation efficiency of the heat dissipation plate 350. In one embodiment, the oxide film 352 may be formed on substantially the entire area of the outer peripheral surface of the heat sink 350, and in this case, the difficulty of pre-processing the heat sink 350 can be reduced.
  • the heat dissipation plate 350 pretreatment operation may form the opening 355 by etching the heat dissipation plate 350.
  • the connection member 340 may be disposed through the opening 355 of the heat dissipation plate 350.
  • the size of the opening 355 may be larger than the size of the connecting member 340 or may be substantially the same.
  • the heat treatment operation (S150) of the connecting member 340 may heat treat the connecting member 340 between the first integrated circuit 310 and the second integrated circuit 320.
  • the connecting member 340 may be a soldering member or a solder ball.
  • the connecting member 340 may be melted by heat treating the connecting member 340, and the connecting member 340 may electrically connect the first integrated circuit 310 and the second integrated circuit 320, and/or
  • the first integrated circuit 310 and the second integrated circuit 320 may be physically connected to each other to adhere to each other.
  • the operation S160 of applying the thermal interface material 370 is performed on the side of the second integrated circuit 320 facing the heat sink 350 before the operation S170 of disposing the shield can 360.
  • a thermal interface material 370 may be applied.
  • the shield can 360 placement operation (S170) may place the shield can 360 on the substrate 305 to surround the first integrated circuit 310, the heat sink 350, and the second integrated circuit 320. there is.
  • the operation (S160) of applying the thermal interface material 370 includes the first region 371 between the shield can 360 and the second integrated circuit 320, the shield can 360, and the heat dissipation plate.
  • a thermal interface material 370 may be applied to each of the second regions 372 between 350 .
  • the electronic device 201 includes a substrate 305, a first integrated circuit 310 connected to the substrate 305, a first integrated circuit 310 connected to the substrate 305, and a first integrated circuit 310.
  • a second integrated circuit 320 is spaced apart from one side of the circuit 310, provided between the first integrated circuit 310 and the second integrated circuit 320, and the first integrated circuit 310 and the second integrated circuit 320.
  • a connection member 340 electrically connects the circuit 320, and an opening 355 provided between the first integrated circuit 310 and the second integrated circuit 320 and surrounding the connection member 340. It may include a heat dissipation plate 350.
  • the heat dissipation plate 350 includes an internal region 351 that overlaps the second integrated circuit 320, based on the direction in which the heat dissipation plate 350 and the second integrated circuit 320 are stacked. 2 may include an external area 353 that does not overlap with the integrated circuit 320.
  • the heat dissipation plate 350 is formed in the external area 353 and may include a first heat dissipation fin 357 that protrudes in the direction in which one side of the first integrated circuit 310 is viewed. .
  • the heat dissipation plate 350 is formed in the external area 353 and includes a second heat dissipation fin that protrudes in a direction in which the other side opposite to the one side of the first integrated circuit 310 is facing. It may include (359).
  • the external area 353 includes a first heat dissipation fin 357 protruding in a direction facing the second integrated circuit 320 and a second heat dissipation fin 357 protruding in a direction facing the first integrated circuit 310. It may include a heat dissipation fin (359). In one embodiment, the first heat dissipation fin 357 and the second heat dissipation fin 359 may be disposed at positions facing each other based on the external area 353.
  • the electronic device 201 is thermally connected to the shield can 360 and the shield can 360, which covers the first integrated circuit 310, the second integrated circuit 320, and the heat sink 350. It may further include a connected thermal interface material 370.
  • the shield can 360 is connected to the substrate 305 and has a sealing structure 361 disposed around the first integrated circuit 310, the heat dissipation plate 350, and the second integrated circuit 320. ) and a sealing cover 365 attached to the sealing structure 361 and made of an electromagnetic wave shielding material.
  • the thermal interface material 370 is located between the first region 371 disposed between the shield can 360 and the second integrated circuit 320 and between the shield can 360 and the heat sink 350. It may include a second area 372 disposed.
  • the connecting members 340 may be formed in plural numbers and spaced apart from each other.
  • a plurality of openings 355 may be formed to surround each of the plurality of connecting members 340.
  • the heat sink 350 may include an oxide film 352 formed on at least a portion of the outer peripheral surface.
  • the oxide film 352 may be formed on a contact surface between the first integrated circuit 310 and the second integrated circuit 320.
  • the oxide film 352 may be formed on the inner peripheral surface of the opening 355 surrounding the connecting member 340.
  • a first electronic component 311 disposed in the first integrated circuit 310 and
  • It may further include a second electronic component 321 disposed in the second integrated circuit 320.
  • the first electronic component 311 may generate relatively more heat than the second electronic component 321.
  • the operation of disposing the substrate 305 (S110) and the operation of disposing the first integrated circuit 310 on the substrate 305 (S120) ), in the first integrated circuit 310, the operation of disposing the heat dissipation plate 350 on the side opposite to the side facing the substrate 305 (S130), and in the heat dissipation plate 350, the first integrated circuit 310 ) may include an operation (S140) of placing the second integrated circuit 320 on the opposite side of the side facing.
  • the manufacturing method (S100) of the electronic device 201 may further include an operation (S150) of heat treating the connection member 340 between the first integrated circuit 310 and the second integrated circuit 320. You can.
  • the manufacturing method (S100) of the electronic device 201 includes forming the oxide film 352 by oxidizing the heat sink 350 before the operation (S130) of disposing the heat sink 350.
  • An operation e.g., a heat sink 350 preprocessing operation (S135) may be further included.
  • the manufacturing method (S100) of the electronic device 201 includes an operation of forming an opening 355 by etching the heat sink 350 before the operation of disposing the heat sink 350 (S130). (For example, a heat sink 350 preprocessing operation (S135)) may be further included.
  • the manufacturing method (S100) of the electronic device 201 includes forming a shield can on the substrate 305 to surround the first integrated circuit 310, the heat sink 350, and the second integrated circuit 320.
  • An operation (S170) of arranging 360 may be further included.
  • the manufacturing method (S100) of the electronic device 201 includes, before the operation (S170) of disposing the shield can 360, the second integrated circuit 320 looking at the heat sink 350.
  • An operation (S160) of applying the thermal interface material 370 to the opposite side of the surface may be further included.
  • the manufacturing method (S100) of the electronic device 201 includes an interior overlapping with the second integrated circuit 320 based on the direction in which the heat sink 350 and the second integrated circuit 320 are stacked.
  • the operation S160 of applying the thermal interface material 370 which includes an outer region 353 that does not overlap with the region 351 and the second integrated circuit 320, includes the shield can 360 and the second integrated circuit.
  • a thermal interface material 370 may be formed in the first area 371 between the circuits 320 and the second area 372 between the shield can 360 and the heat dissipation plate 350.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

일 실시 예에 따른 전자 장치는, 기판, 기판에 연결되는 제1 집적 회로, 기판에 제1 집적 회로를 통하여 연결되고, 제1 집적 회로의 일 면 위에 이격 배치되는 제2 집적 회로, 제1 집적 회로 및 제2 집적 회로 사이에 마련되고, 제1 집적 회로 및 제2 집적 회로를 전기적으로 연결하는 연결 부재, 및 제1 집적 회로 및 제2 집적 회로 사이에 마련되고, 연결 부재를 둘러싸는 개구를 포함하는, 방열 판을 포함할 수 있다.

Description

방열판을 포함하는 전자 장치 및 제조 방법
본 문서에 개시된 다양한 실시 예들은 방열판을 포함하는 전자 장치 및 제조 방법에 관한 것이다.
다양한 종류의 전자 장치는, 하드웨어의 발열에 의하여 또는 외부의 온도 상승에 의하여, 전자 장치의 내부가 과열될 수 있고, 전자 장치는 과열에 의하여 하드웨어의 성능이 저하되거나, 내부 부품이 파손될 위험이 있다. 기술이 발전함에 따라 전자 장치의 하드웨어의 성능이 높아지고, 전자 장치가 소형화되어 가며, 전자 장치의 발열 문제가 더욱 커지게 되었다.
과열 문제를 방지하기 위하여, 전자 장치는 구조적으로 방열 구조를 포함하거나, 및/또는 전자 장치의 내부 및 외부 온도에 기초하여 소프트웨어적으로 하드웨어의 구동을 제어한다.
단, 상술한 내용은 출원인이 본 문서에 기재된 내용에 대한 선행 기술로 인정한 것으로 해석되어서는 안 되고, 본 문서에 기재된 발명에 관련된 기술(related art)로만 해석되어야 한다.
전자 장치의 고성능 부품 또는 고밀도 배치에 의하여, 전자 장치의 단위 면적 당 열 밀도가 증가하고 있으며, 특히 휴대용 전자 장치와 같이 소형화가 요구되는 전자 장치에 있어서, 이러한 열 밀도 증가는 부품의 발열을 증가시켜 성능 저하 또는 기능 제한과 같은 문제를 발생시킬 수 있다.
예를 들면, 전자 장치의 CPU(central processing unit) 또는 AP(application processor)와 같은 부품에 있어서, 과거에는 수 백 MHz 단위의 제품이 적용되었으나, 최근에는 GHz 단위의 제품이 적용되어 출시되고 있다. 또한, 고성능의 그래픽 카드, 통신 카드도 이러한 발열 문제를 가속시킬 수 있다.
발열 문제를 해결하기 위하여 다양한 소재 적용 또는 구조 설계에 대한 요구가 있으며, 전자 장치의 고성능화 또는 소형화를 충족하며 전자 장치의 발열을 효과적으로 제어하기 위한 연구 및 개발이 진행된다.
본 문서의 일 실시 예에 따르는 방열판을 포함하는 전자 장치 및 제조 방법은, 전자 장치 내부의 방열 성능을 개선하기 위한 구성 또는 설계에 대한 내용을 포함한다.
본 문서에 개시된 다양한 실시 예를 통해 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 한정되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 문서에 기재된 발명이 속하는 기술분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
일 실시 예에 따른 전자 장치는, 기판, 기판에 연결되는 제1 집적 회로, 기판에 제1 집적 회로를 통하여 연결되고, 제1 집적 회로의 일 면 위에 이격 배치되는 제2 집적 회로, 제1 집적 회로 및 제2 집적 회로 사이에 마련되고, 제1 집적 회로 및 제2 집적 회로를 전기적으로 연결하는 연결 부재, 및 제1 집적 회로 및 제2 집적 회로 사이에 마련되고, 연결 부재를 둘러싸는 개구를 포함하는, 방열 판을 포함할 수 있다.
또는, 일 실시 예의 전자 장치의 제조 방법은, 기판을 배치하는 동작, 기판 상에 제1 집적 회로를 배치하는 동작, 제1 집적 회로에서, 기판을 바라보는 면의 반대 면에, 방열 판을 배치하는 동작 및 방열 판에서, 제1 집적 회로를 바라보는 면의 반대 면에, 제2 집적 회로를 배치하는 동작을 포함할 수 있다.
도 1은 다양한 실시 예들에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2a는 일 실시 예에 따른 전자 장치의 평면 사시도이다.
도 2b는 일 실시 예에 따른 전자 장치의 후면 사시도이다.
도 3은 일 실시 예에 따른 전자 장치의 분해 사시도이다.
도 4는 일 실시 예에 따른 전자 장치의 단면도이다.
도 5a는 일 실시 예에 따른 전자 장치의 단면도이다.
도 5b는 일 실시 예에 따른 전자 장치의 단면도이다.
도 6은 일 실시 예에 따른 전자 장치의 단면도이다.
도 7은 일 실시 예에 따른 전자 장치의 발열을 테스트하기 위한 테스트 환경을 도시한 도면이다.
도 8a는 다양한 실시 예에 따른 전자 장치의 발열 테스트에 대한 그래프이다.
도 8b는 다양한 실시 예에 따른 전자 장치의 발열 테스트에 대한 도표이다.
도 9는 일 실시 예에 따르는 전자 장치의 제조 방법의 흐름도이다.
도 10은 일 실시 예에 따르는 전자 장치의 제조 방법의 흐름도이다.
이하, 실시 예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.
다양한 실시 예들 및 이에 사용된 용어들은 본 개시에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 개시에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1 ", "제2 ", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2 ) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
다양한 실시 예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
다양한 실시 예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(120))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비 일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비 일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시 예에 따르면, 본 개시에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱 하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 1은 다양한 실시 예들에 따른 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시 예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시 예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시 예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시 예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
도 2a는 일 실시 예에 따른 전자 장치(201)의 전면 사시도이고, 도 2b는 일 실시 예에 따른 전자 장치(201)의 후면 사시도이며, 도 3은 일 실시 예에 따른 전자 장치(201)의 분해 사시도이다.
도 2a, 2b 및 도 3을 참조하면, 일 실시 예에 따른 전자 장치(201)(예: 도 1의 전자 장치(101))는 외관을 형성하며 내부에 부품을 수용하는 하우징(210)을 포함할 수 있고, 하우징(210)은 전면(210a), 후면(210b), 및 전면(210a) 및 후면(210b) 사이의 내부 공간을 둘러싸는 측면(211c)을 갖는 하우징(210)을 포함할 수 있다.
일 실시 예에서, 전면(210a)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(211a)에 의해 형성될 수 있다. 예를 들어, 전면 플레이트(211a)는 적어도 하나의 코팅 레이어를 포함하는 글래스 플레이트 또는 폴리머 플레이트를 포함할 수 있다. 일 실시 예에서, 후면(210b)은 실질적으로 불투명한 후면 플레이트(211b)에 의해 형성될 수 있다.
예를 들어, 후면 플레이트(211b)는 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(stainless steel), 또는 마그네슘), 또는 이들의 조합에 의하여 형성될 수 있다. 측면(211c)은 전면 플레이트(211a) 및 후면 플레이트(211b)와 결합되고, 금속 및/또는 폴리머를 포함하는 측면 부재(240)에 의해 형성될 수 있다. 일 실시 예에서, 후면 플레이트(211b) 및 측면 부재(240)는 일체로 심리스하게 형성될 수 있다. 일 실시 예에서, 후면 플레이트(211b) 및 측면 부재(240)는 실질적으로 동일한 재료(예: 알루미늄)으로 형성될 수 있다.
일 실시 예에서, 전면 플레이트(211a)는 전면(210a)의 적어도 일부의 영역으로부터 후면 플레이트(211b)를 향하는 방향으로 라운드지고, 일 방향(예: +/-X축 방향)으로 연장되는 복수 개의 제1 가장자리 영역(212a-1)들, 전면(210a)의 적어도 일부의 영역으로부터 후면 플레이트(211b)를 향하는 방향으로 라운드지고, 타 방향(예: +/- Y축 방향)으로 연장되는 복수 개의 제2 가장자리 영역(212a-2)들 및, 전면(210a)의 적어도 일부의 영역으로부터 후면 플레이트(211b)를 향하는 방향으로 라운드지는 복수 개의 제1 가장자리 영역(212a-1)들 및 복수 개의 제2 가장자리 영역(212a-2)들 사이의 복수 개의 제3 가장자리 영역(212a-3)들을 포함할 수 있다.
일 실시 예에서, 후면 플레이트(211b)는 후면(210b)의 적어도 일부의 영역으로부터 전면 플레이트(211a)를 향하는 방향으로 라운드되고 일 방향(예: +/- X축 방향)으로 연장되는 복수 개의 제4 가장자리 영역(212b-1)들, 후면(210b)의 적어도 일부의 영역으로부터 전면 플레이트(211a)를 향하는 방향으로 라운드지고 타 방향(예: +/- Y축 방향)으로 연장되는 복수 개의 제5 가장자리 영역(212b-2)들, 및 후면(210b)의 적어도 일부의 영역으로부터 전면 플레이트(211a)를 향하는 방향으로 라운드지는 복수 개의 제4 가장자리 영역(212b-1)들 및 복수 개의 제5 가장자리 영역(212b-2)들 사이의 복수 개의 제6 가장자리 영역(212b-3)들을 포함할 수 있다.
일 실시 예에서, 측면 부재(240)는 전면(210a) 및 후면(210b) 사이 내부 공간의 적어도 일부를 둘러쌀 수 있다. 측면 부재(240)는 측면(211c)의 적어도 일부에 배치되는 제1 지지 구조(241) 및 제1 지지 구조(241)와 연결되고 전자 장치(201)의 부품들의 배치 공간을 형성하는 제2 지지 구조(242)를 포함할 수 있다.
일 실시 예에서, 제1 지지 구조(241)는 전면 플레이트(211a) 및 후면 플레이트(211b)의 가장자리를 연결하고, 전면 플레이트(211a) 및 후면 플레이트(211b) 사이의 공간을 둘러쌈으로써 하우징(210)의 측면(211c)을 형성할 수 있다. 일 실시 예에서, 제2 지지 구조(242)는 전자 장치(201)의 내부(또는 바디(body) 부분)에 배치될 수 있다. 제2 지지 구조(242)는 제1 지지 구조(241)와 일체로 형성되고, 별개로 형성되어 제1 지지 구조(241)와 서로 연결될 수 있다. 일 실시 예에서, 제1 지지 구조(241) 및/또는 제2 지지 구조(241)는 하우징(210)의 일 구성일 수 있다.
일 실시 예에서, 제2 지지 구조(242)에는 적어도 하나의 PCB 어셈블리(251, 252)가 배치될 수 있다. 제2 지지 구조(242)는, 예를 들어, 적어도 하나의 PCB 어셈블리(251, 252)의 그라운드와 연결될 수 있다. 일 실시 예에서, 제2 지지 구조(242)의 일면(예: 도 3의 하면(+Z축 방향 면))에는 디스플레이(261)가 위치하고, 제2 지지 구조(242)의 타면(예: 도 3의 상면(-Z축 방향 면))에는 후면 플레이트(211b)가 배치될 수 있다.
일 실시 예에서, 측면 부재(240)는 적어도 일부가 도전성 재질로 형성될 수 있다. 예를 들어, 제1 지지 구조(241)는 금속 및/또는 전도성이 있는 폴리머 재질로 형성될 수 있다. 일 실시 예에서, 제2 지지 구조(242)는 제1 지지 구조(241)와 마찬가지로, 금속 및/또는 전도성이 있는 폴리머 재질로 형성될 수 있다.
일 실시 예에서, 하우징(210)의 후면 플레이트(211b)는 제2 카메라 모듈(280b) 및 플래시(280c)가 배치되기 위한 카메라 홀(275)을 포함할 수 있고, 하우징(210)은 제2 카메라 모듈(280b) 및 플래시(280c)를 보호하는 카메라 데코(273)를 포함할 수 있다. 카메라 데코(273)는 후면 플레이트(211b)와 결합되고, 카메라 홀(275)에 배치되어 하우징(210)의 외부에 시각적으로 노출될 수 있다.
일 실시 예에서, 전자 장치(201)는 디스플레이(261)(예: 도 1의 디스플레이 모듈(160))를 포함할 수 있다. 일 실시 예에서, 디스플레이(261)는 전면(210a)에 위치할 수 있다. 일 실시 예에서, 디스플레이(261)는 전면 플레이트(211a)의 적어도 일부(예: 복수 개의 제1 가장자리 영역들(212a-1), 복수 개의 제2 가장자리 영역(212a-2)들 및 복수 개의 제3 가장자리 영역들(212a-3)을 통해 노출될 수 있다. 일 실시 예에서, 디스플레이(261)는 전면 플레이트(211a)의 외부 테두리 형상과 실질적으로 동일한 형상을 가질 수 있다.
일 실시 예에서, 디스플레이(261)의 가장자리는 전면 플레이트(211a)의 외부 테두리와 실질적으로 일치할 수 있다. 도면에는 도시되지 않았으나, 다양한 실시 예의 디스플레이(261)는 터치 감지 회로(미도시), 터치의 세기(압력)를 센싱할 수 있는 압력 센서(미도시), 및/또는 자기장 방식의 스타일러스 펜(미도시)을 검출하는 디지타이저(미도시)를 포함할 수 있다.
일 실시 예에서, 디스플레이(261)는 시각적으로 노출되고 픽셀 또는 복수의 셀을 통해 콘텐츠를 표시하는 화면 표시 영역(261a)을 포함할 수 있다. 일 실시 예에서, 화면 표시 영역(261a)은 센싱 영역(261a-1) 및 카메라 영역(261a-2)을 포함할 수 있다. 이 경우, 센싱 영역(261a-1)은 화면 표시 영역(261a)의 적어도 일부의 영역과 오버랩될 수 있다. 센싱 영역(261a-1)은 센서 모듈(276)(예: 도 1의 센서 모듈(176))과 관련된 입력 신호의 투과를 허용할 수 있다. 센싱 영역(261a-1)은 센싱 영역(261a-1)에 중첩되지 않는 화면 표시 영역(261a)과 마찬가지로 콘텐츠를 표시할 수 있다.
예를 들어, 센싱 영역(261a-1)은 센서 모듈(276)이 동작하지 않는 동안, 콘텐츠를 표시할 수 있다. 카메라 영역(261a-2)은 화면 표시 영역(261a)의 적어도 일부의 영역과 오버랩될 수 있다. 카메라 영역(261a-2)은 카메라 모듈(280a, 280b)(예: 도 1의 카메라 모듈(180))과 관련된 광학 신호의 투과를 허용할 수 있다. 카메라 영역(261a-2)은, 카메라 영역(261a-2)과 중첩되지 않는 화면 표시 영역(261a)과 마찬가지로 콘텐츠를 표시할 수 있다. 예를 들어, 카메라 영역(261a-2)은 카메라 모듈(280a, 280b)이 동작하지 않는 동안 콘텐츠를 표시할 수 있다.
일 실시 예에서, 전자 장치(201)는 센서 모듈(276)을 포함할 수 있다. 센서 모듈(276)은 전자 장치(201)에 인가된 신호를 센싱할 수 있다. 센서 모듈(276)은, 예를 들어, 전자 장치(201)의 전면(210a)에 위치할 수 있다. 센서 모듈(276)은 화면 표시 영역(261a)의 적어도 일부에 센싱 영역(261a-1)을 형성할 수 있다. 센서 모듈(276)은 센싱 영역(261a-1)을 투과하는 입력 신호를 수신하고, 수신된 입력 신호에 기초하여 전기 신호를 생성할 수 있다. 예를 들어, 입력 신호는 지정된 물리량(예: 열, 빛, 온도, 소리, 압력, 초음파)을 가질 수 있다. 다른 예로써, 입력 신호는 사용자의 생체 정보(예: 사용자의 지문, 목소리 등)와 관련한 신호를 포함할 수 있다.
일 실시 예에서, 전자 장치(201)는 카메라 모듈(280a, 280b)(예: 도 1의 카메라 모듈 (180))을 포함할 수 있다. 일 실시 예에서, 카메라 모듈(280a, 280b)은, 제1 카메라 모듈(280a) 및 제2 카메라 모듈(280b)을 포함할 수 있고, 다양한 실시 예에서, 플래시(280c)를 더 포함할 수 있다.
일 실시 예에서, 제1 카메라 모듈(280a)은 하우징(210)의 전면(210a)을 통해 외부에 보여지도록 배치되고, 제2 카메라 모듈(280b) 및 플래시(280c)는 하우징(210)의 후면(210b)을 통해 외부에 보여지도록 배치될 수 있다. 일 실시 예에서, 제1 카메라 모듈(280a)의 적어도 일부는 디스플레이(261)를 통해 커버되도록 하우징(210)에 배치될 수 있다. 일 실시 예에서, 제1 카메라 모듈(280a)은 카메라 영역(261a-2)을 투과하는 광학 신호를 수신할 수 있다. 일 실시 예에서, 제2 카메라 모듈(280b)은 복수의 카메라(예: 듀얼 카메라, 트리플 카메라 또는 쿼드 카메라)를 포함할 수 있다. 일 실시 예에서 플래시(280c)는, 발광 다이오드 또는 제논 램프를 포함할 수 있다.
일 실시 예에서, 전자 장치(201)는 입력 모듈(250)(예: 도 1의 입력 모듈(150))을 포함할 수 있다. 입력 모듈(250)은 사용자의 조작 신호를 입력받을 수 있다. 입력 모듈(250)은, 예를 들면, 하우징(210)의 측면(211c)에 노출되게 배치되는 적어도 하나의 키 입력 장치를 포함할 수 있다.
일 실시 예에서, 전자 장치(201)는 연결 단자(278)(예: 도 1의 연결 단자(178))를 포함할 수 있다. 일 실시 예에서, 연결 단자(278)는 하우징(210)의 외주면에 배치될 수 있으며, 예를 들면, 도 2a에 도시된 바와 같이 전자 장치(201)의 하측면(211c)에 배치될 수 있다. 구체적으로, 전자 장치(201)를 일 방향(예: 도 2a의 +Y축 방향)으로 바라볼 때, 연결 단자(278)는 하측면(211c)의 중앙부에 배치될 수 있다.
도 2a 내지 도 2b에 도시된 바와 같아 연결 단자(278)는 전자 장치(201)의 외관을 이루는 하우징(210)의 측면(211c)에 배치될 수 있으나, 실제 구현 시에는 이에 한정되지 아니하고, 적어도 일부는 하우징(210)의 전면(210a) 또는 후면(210b)에 배치될 수 있으며, 또는 하우징(210) 내부에 배치될 수도 있다. 예를 들면, 도면에는 도시되지 않았으나, 일 실시 예의 하우징(210)은 배터리(289)를 교체하기 위한 커버(미도시)를 포함할 수 있다.
일 실시 예에서, 전자 장치(201)는 하나 또는 그 이상의 인쇄 회로 기판(printed circuit board)으로 이루어진 적어도 하나의 PCB 어셈블리(251, 252) 및 배터리(289)(예: 도 1의 배터리(189))를 포함할 수 있다.
일 실시 예에서, PCB 어셈블리(251, 252)는 상호 이격 배치되는 2개의 기판으로 구성될 수 있고, 예를 들면, PCB 어셈블리(251, 252)는 제1 PCB(251) 및 제2 PCB(252)를 포함할 수 있다.
일 실시 예의 제1 PCB(251)는 제2 지지 구조(242)의 제1 기판 슬롯(242a)에 수용되는 전자 장치(201)의 메인 기판일 수 있고, 제2 PCB(252)는 제2 지지 구조(242)의 제2 기판 슬롯(242b)에 수용되는 전자 장치의 서브 기판일 수 있다.
일 실시 예에서, 배터리(289)는 제1 기판 슬롯(242a) 및 제2 기판 슬롯(242b) 사이에 형성된 제2 지지 구조(242)의 배터리슬롯(245)에 수용될 수 있다.
일 실시 예에서, PCB 어셈블리(251, 252) 중 적어도 하나에는, 예를 들어 도 3에 도시된 바와 같이 제1 PCB(251)에는, 다층 구조물(multi-layer structure)(300)이 배치될 수 있다. 다층 구조물(300)은 적어도 하나의 집적 회로(예: 도 4의 제1 집적 회로(310) 또는 제2 집적 회로(320)) 및 다른 구조물(예: 도 4의 방열 판(350))을 포함할 수 있다. 다층 구조물(300)은 전자 장치(201)의 구동 또는 제어를 위한 다양한 회로 내지 부품 중 일부를 포함할 수 있고, 다층 구조물(300)에 대하여는 도 4 이하에서 설명한다.
일 실시 예에서, PCB 어셈블리(251, 252) 상에는 무선 통신 회로(예: 도 1의 무선 통신 모듈(192))가 배치될 수 있다. 무선 통신 회로는 예를 들어, 외부 장치(예: 도 1의 전자 장치 (104))와 통신을 수행할 수 있다. 전자 장치(201)는 안테나(예: 도 1의 안테나 모듈(197)을 포함하고, 무선 통신 회로는 안테나 구조와 전기적으로 연결될 수 있다.
일 실시 예에서, 무선 통신 회로는 안테나 구조를 통해 전송될 신호를 생성하거나, 안테나 구조를 통해 수신된 신호를 검출할 수 있다. 일 실시 예에서, PCB 어셈블리(251, 252)는 그라운드를 포함하고, PCB 어셈블리(251, 252)의 그라운드는 무선 통신 회로를 이용하여 구현되는 안테나 구조의 그라운드로 기능할 수 있다.
이하에서는, 상술한 전자 장치(201)에 대한 설명을 바탕으로, 도면을 참고하여 다층 구조물(300)의 구성 및 구조를 설명한다. 이하에서는 전자 장치(201)를 설명함에 있어 상술한 전자 장치(201)와 중복되는 내용은 생략하여 설명하며, 당업자가 용이하게 이해 가능한 범위에서 일부 구성 및 구조가 교체되거나, 추가 또는 생략될 수 있음은 물론이다.
도 4는 일 실시 예에 따른 전자 장치(201)의 단면도이다.
도 4를 참고하면, 일 실시 예에 따르는 전자 장치(201)는 기판(305)(예: 도 3의 제1 PCB(251) 또는 제2 PCB(252))에 배치되는 다층 구조물(300)을 포함할 수 있고, 다층 구조물(300)은 제1 집적 회로(310), 제2 집적 회로(320) 및 방열 판(350) 중 적어도 일부를 포함할 수 있다.
예를 들면, 도 4는 도 3에 도시된 A-A'라인을 기준으로 일 방향(예: +Y 방향)으로 다층 구조물(300)을 바라본 상태의 측 단면도일 수 있다. 또는, 이에 한정되지 아니하고, 도 4의 다층 구조물(300)은 전자 장치(201)의 다른 위치 또는 다른 전자 장치(미도시)에 배치되는 다층 구조물(300)일 수 있다.
일 실시 예에서, 전자 장치(201)에는 앞서 설명한 실시 예들의 적어도 하나의 구성, 또는 특징들이 기술적으로 명백히 불가능하지 않는 한 결합될 수 있다.
일 실시 예에서, 제1 집적 회로(310)는 기판(305)에 직접적으로(directly) 연결될 수 있다. 본 문서에서, '직접적으로 연결'의 의미는, 다른 회로(미도시) 또는 전자 부품(미도시)을 통하여 기판(305)에 연결되지 않고, 기판 연결 부재(307) 또는 연결 부재(340)와 같은 접합 요소만을 통하여 기판(305)과 제1 집적 회로(310)가 실질적으로 직접 연결되는 방식을 의미할 수 있다.
일 실시 예에서, 제2 집적 회로(320)는 제1 집적 회로(310)를 통하여 기판(305)에 연결될 수 있다. 제2 집적 회로(320)는 제1 집적 회로(310)의 상부 방향(예: W 방향)으로 적층될 수 있다. 제1 집적 회로(310) 및 제2 집적 회로(320)는 기판(305) 상에 제1 적층 회로 및 제2 적층 회로 순으로 적층 됨으로써, 다층 구조물(300)을 형성할 수 있다.
일 실시 예에서, 제1 집적 회로(310)에는 제1 전자 부품(311)이 배치될 수 있고, 제2 집적 회로(320)에는 제2 전자 부품(321)이 배치될 수 있다.
일 실시 예에서, 제1 전자 부품(311)은 제2 전자 부품(321) 보다 상대적으로 발열이 큰 부품일 수 있다. 예를 들면, 제1 전자 부품(311)은 전자 장치(201)의 주요한 연산 처리를 수행하는 소자인 AP(application processor) 또는 CPU(central processing unit)와 같은 전자 부품(예: 도 1의 프로세서(120) 또는 메인 프로세서(121))일 수 있다. 이에 한정되지 아니하고, 제1 전자 부품(311)은 통신 부품(예: 도 1의 통신 모듈(190)의 일부) 또는 그래픽 부품(예: 도 1의 디스플레이 모듈(160)의 일부)일 수 있다.
일 실시 예에서, 제2 전자 부품(321)은 상대적으로 제1 전자 부품(311) 보다 발열량이 적은 부품일 수 있다. 예를 들면, 제2 전자 부품(321)은 제1 전자 부품(311)과 연동하여 동작하는 부품이거나, 또는 제1 전자 부품(311)의 동작을 어시스트하기 위한 부품(예: 도 1의 보조 프로세서(123) 또는 메모리(130)의 휘발성 메모리(132) 또는 비휘발성 메모리(134))일 수 있다.
일 실시 예에서, 제2 집적 회로(320)는 제1 집적 회로(310)의 일 면(예: +W 방향의 면) 위에 이격 배치될 수 있다. 예를 들면, 제1 집적 회로(310) 및 제2 집적 회로(320)는 상호 밀착하거나 또는 접촉하여 적층되지 않고, 상호 이격하여 적층될 수 있다. 제1 집적 회로(310) 및 제2 집적 회로(320)의 이격하여 형성된 공간 사이에는, 연결 부재(340)가 마련될 수 있다.
일 실시 예에서, 제2 집적 회로(320)는 제1 집적 회로(310)를 통하여 기판(305)에 연결될 수 있다. 이에 한정되지 아니하고, 제2 집적 회로(320)는, 바이패스(bypass) 방식으로, 제1 집적 회로(310)를 통하지 않고 기판(305)에 곧바로 연결될 수 있다. 이하에서는, 제2 집적 회로(320)가 제1 집적 회로(310)를 통하여 기판(305)에 연결되는 연결 방식으로 본 문서의 일 실시 예에 따르는 전자 장치(201)를 설명하나, 실제 구현 시에는 이에 한정되지 아니한다.
일 실시 예에서, 연결 부재(340)는 제1 집적 회로(310) 및 제2 집적 회로(320)를 연결할 수 있다. 예를 들면, 연결 부재(340)는 솔더링 부재 또는 솔더 볼일 수 있다. 연결 부재(340)는 제1 집적 회로(310) 및 제2 집적 회로(320)를 전기적으로 연결할 수 있고, 및/또는 제1 집적 회로(310) 및 제2 집적 회로(320)를 상호 접착하도록 물리적으로 연결할 수 있다.
예를 들면, 제1 집적 회로(310)는 제2 집적 회로(320)를 바라보는 방향(예: +W 방향)에 마련되는 제1 패드(315)를 포함할 수 있고, 제2 집적 회로(320)는 제1 집적 회로(310)를 바라보는 방향(예: -W 방향)에 마련되고, 제1 패드(315)와 대향하는 위치에 배치되는 제2 패드(325)를 포함할 수 있다. 연결 부재(340)는 제1 패드(315) 및 제2 패드(325) 사이에 배치됨으로써, 제1 집적 회로(310) 및 제2 집적 회로(320)를 전기적으로 연결할 수 있다.
일 실시 예에서, 제1 집적 회로(310)는 기판(305) 방향(예: -W 방향)에 마련되는 제3 패드(317)를 포함할 수 있다. 제3 패드(317) 및 기판(305) 사이에는 기판 연결 부재(307)가 배치될 수 있고, 기판 연결 부재(307)는 제1 집적 회로(310) 및 기판(305)을 전기적으로 연결할 수 있다. 예를 들면, 기판 연결 부재(307)는 솔더링 부재 또는 솔더 볼일 수 있고, 또는, 연결 부재(340)와 실질적으로 동일 또는 유사할 수 있다.
일 실시 예에서, 제2 전자 부품(321)은 제2 패드(325)에 전기적으로 연결될 수 있고, 제2 패드(325)는 연결 부재(340)를 통하여 제1 패드(315)와 전기적으로 연결될 수 있다. 제1 전자 부품(311)은 제1 패드(315)와 전기적으로 연결될 수 있고, 이를 통하여 제2 전자 부품(321)은 제1 전자 부품(311)과 전기적으로 연결될 수 있다.
일 실시 예에서, 제1 전자 부품(311)은 제3 패드(317)에 전기적으로 연결될 수 있고, 제3 패드(317)는 기판 연결 부재(307)를 통하여 기판(305)과 전기적으로 연결될 수 있다. 이를 통하여, 제1 전자 부품(311) 및 제2 전자 부품(321)은 기판(305)과 전기적으로 연결될 수 있다.
또는, 도면에는 도시되지 않았으나, 제2 전자 부품(321)은 제1 전자 부품(311)을 바이패스하여 연결될 수 있다. 예를 들면, 제1 패드(315)는 제1 전자 부품(311)을 바이패스하여 곧바로 제3 패드(317)로 연결될 수 있고, 이를 통하여, 제2 전자 부품(321)은 기판(305)으로 연결될 수도 있다.
일 실시 예에서, 방열 판(350)은 제1 집적 회로(310) 및 제2 집적 회로(320) 사이에 마련될 수 있다. 방열 판(350)은 제1 집적 회로(310) 및/또는 제2 집적 회로(320)에서 생성되는 열을 전달받을 수 있고, 전달받은 열을 다층 구조물(300)의 외부로 방출할 수 있다. 일 실시 예에서, 방열 판(350)은 제1 집적 회로(310) 및/또는 제2 집적 회로(320)의 적어도 일부 영역에 실질적으로 밀착하여 접촉할 수 있다.
일 실시 예에서, 방열 판(350)은 열 전도성 물질로 이루어질 수 있다. 예를 들면, 방열 판(350)은 알루미늄, 구리, 그라파이트, 또는 이 외에 방열 특성이 확보될 수 있는 금속 화합물 내지 고분자 물질을 포함할 수 있다.
일 실시 예에서, 방열 판(350)은 내부 영역(351) 및 외부 영역(353)을 포함할 수 있다. 내부 영역(351) 및 외부 영역(353)은 제1 집적 회로(310) 및 제2 집적 회로(320) 중 적어도 일부와의 중첩 여부에 따라 결정될 수 있다.
예를 들어, 방열 판(350) 및 제2 집적 회로(320)가 적층되는 방향(예: W 축 방향 또는 수직 방향)을 기준으로, 내부 영역(351)은 제2 집적 회로(320)와 중첩되는 영역일 수 있고, 외부 영역(353)은 내부 영역(351)을 제외한 영역 또는 제2 집적 회로(320)와 비-중첩되는 영역일 수 있다.
일 실시 예에서, 외부 영역(353)은 제1 집적 회로(310) 또는 및/또는 제2 집적 회로(320)로부터 사이드 방향(예: U-V 평면 방향 또는 수평 방향)으로 돌출 형성됨으로써, 내부 영역(351)에서 전달받은 열을 다층 구조물(300) 외부로 전달하여 방출할 수 있다.
일 실시 예에서, 방열 판(350)은 연결 부재(340)를 둘러싸는 개구(355)를 포함할 수 있다. 방열 판(350) 및 연결 부재(340) 모두는 제1 집적 회로(310) 및 제2 집적 회로(320) 사이의 공간에 마련될 수 있고, 방열 판(350)의 개구(355)를 관통하여 연결 부재(340)가 배치될 수 있다. 일 실시 예에서, 개구(355)의 크기(예: U-V 방향의 폭 또는 개구(355)의 직경)는 연결 부재(340)의 크기보다 더 크거나, 실질적으로 상호 동일할 수 있다.
일 실시 예에서, 연결 부재(340)는 복수로 형성될 수 있고, 복수의 연결 부재(340)는 상호 이격될 수 있다. 도 4에 도시된 바와 같이, 다층 구조물(300)의 수평 방향(예: U-V 평면 방향)의 중심을 기준으로, 복수의 연결 부재(340)는 양 사이드 방향에 배치될 수 있고, 또는, 다층 구조물(300)의 수평 방향의 중심을 둘러싸며 배치될 수 있다.
일 실시 예에서, 방열 판(350)은 개구(355)를 복수로 포함할 수 있다. 복수의 개구(355)는 복수의 연결 부재(340) 각각을 둘러싸도록 형성될 수 있다. 이에 한정되지 아니하고, 복수의 개구(355)는 복수의 연결 부재(340)의 일부 및 나머지 각각을 동시에 둘러싸도록 형성될 수 있다. 예를 들면, 복수의 개구(355)는 복수의 그룹으로 나누어질 수 있고, 복수의 개구(355)는 복수의 그룹 각각을 둘러싸도록 형성될 수 있다.
일 실시 예에서, 제1 집적 회로(310) 및/또는 제2 집적 회로(320)의 발열원인 제1 전자 부품(311) 및/또는 제2 전자 부품(321)의 적어도 일부는 다층 구조물(300)의 수평 방향의 중심에 인접하여 배치될 수 있다. 방열 판(350)은 발열원의 수직 방향(예: W축 방향)에 배치될 수 있고, 이에 따라 발열원에서 발생하는 열이 효과적으로 방열 판(350)으로 전달될 수 있다.
일 실시 예에서, 방열 판(350)의 외주면의 적어도 일부 영역에는 산화 피막(352)이 형성될 수 있다. 일 실시 예에서, 산화 피막(352)은 방열 판(350)을 산화시킴으로써 형성되는 얇은 막일 수 있다. 또는, 산화 피막(352)은 산화 방식을 대신하여 절연체로 이루어지는 필름 또는 테이프 구조로 구현될 수 있다.
일 실시 예에서, 산화 피막(352)은, 제1 집적 회로(310), 제2 집적 회로(320) 및 연결 부재(340) 중 적어도 일부로부터 방열 판(350)으로의 합선(short) 문제를 방지할 수 있다.
예를 들면, 산화 피막(352)은 제1 집적 회로(310) 및/또는 제2 집적 회로(320)와의 접촉면에 형성될 수 있다. 산화 피막(352)은 방열 판(350)이 제1 집적 회로(310) 및/또는 제2 집적 회로(320)와 전기적으로 접촉 또는 연결되는 것을 방지할 수 있다.
예를 들면, 산화 피막(352)은 연결 부재(340)를 둘러싸는 개구(355)의 내주면에 형성될 수 있다. 산화 피막(352)은 방열 판(350)이 연결 부재(340)와 전기적으로 접촉 또는 연결되는 것을 방지할 수 있다.
일 실시 예에서, 산화 피막(352)은 방열 판(350)의 내부 영역(351)에 한하여 형성될 수 있다. 산화 피막(352)이 내부 영역(351)의 일부 영역에 한하여 형성되는 경우, 방열 판(350)의 방열에 유리할 수 있다. 산화 피막(352)은 주로 전기 전도성이 낮거나 절연체로 이루어지기에, 상대적으로 열 전도성도 낮을 수 있다. 외부 영역(353)은 산화 피막(352)을 포함하지 않음으로써, 방열 판(350)의 열 방출 성능을 향상시킬 수 있다.
일 실시 예에서, 제1 집적 회로(310) 및/또는 제2 집적 회로(320)가 가열되는 경우, 연결 부재(340)도 가열될 수 있고, 연결 부재(340)가 일정 온도를 초과하는 경우 전자 장치(201)의 구동에 문제를 발생시킬 가능성이 증가할 수 있다.
예를 들면, 제1 집적 회로(310)의 최고 온도를 기준으로, 연결 부재(340)의 온도가 최고 온도로부터 20% 내지 30% 낮은 온도 범위에서 동작하도록, 전자 장치(201)가 설계될 수 있다. 만약 최고 온도 또는 연결 부재(340)의 온도가 안전 범위를 초과하거나 초과할 가능성이 있는 경우, 전자 장치(201)는 제1 집적 회로(310) 및/또는 제2 집적 회로(320)의 구동을 제어하여 발열 또는 전력 소비를 줄여야 할 수 있고, 이로 인하여 전자 장치(201)의 성능 저하가 발생할 수 있다.
또는, 전자 장치(201)가 적절하게 방열하지 않는 경우, 지속적으로 고온의 환경에 노출되는 전자 장치(201)의 부품(예: 연결 부재(340))은 고온의 환경에서 팽창하고 냉각되면 축소함으로써 변형될 수 있다. 이러한 환경이 반복됨에 따라 열 충격을 받아 파손 또는 수명 단축과 같은 문제를 야기할 수 있고, 결과적으로 전자 장치(201)의 고장 또는 파손이 발생할 수 있다.
일 실시 예에서, 방열 판(350)은 제1 집적 회로(310) 및/또는 제2 집적 회로(320)에서 발생하는 열의 적어도 일부를 전달받음으로써, 연결 부재(340)가 과열되는 것을 방지할 수 있다. 방열 판(350)은 열 전도성 물질로 이루어지므로, 방열 판(350)이 존재하지 않는 경우와 비교하여 연결 부재(340)가 과열될 위험이 낮을 수 있고, 또한, 제1 집적 회로(310) 및 제2 집적 회로(320)를 효율적으로 냉각시킬 수 있다.
일 실시 예에서, 다층 구조물(300)은 적층형 구조에서 방열 성능을 확보함으로써, 방열을 위한 부피 및 면적을 줄일 수 있고, 개선된 방열 성능을 제공할 수 있다. 방열 성능이 향상됨으로써, 전자 장치(201)는 고장 가능성이 줄어들고, 신뢰성, 내구성 및/또는 수명이 증가할 수 있다.
일 실시 예에서, 방열 판(350)은 전자 장치(201)의 구동에 의하여 제1 집적 회로(310) 및/또는 제2 집적 회로(320)에서 발생하는 열을 배출하기 위한 통로를 다양하게 형성할 수 있다. 방열 판(350)은 다층 구조물(300)의 방열 성능을 향상시킴으로써, 다층 구조물(300)에서 발생하는 열을 빠르고 효율적으로 분산, 확산 및/또는 냉각시킬 수 있고, 전자 장치(201)의 성능을 향상시킬 수 있다.
도 5a는 일 실시 예에 따른 전자 장치(201)의 단면도이고, 도 5b는 일 실시 예에 따른 전자 장치(201)의 단면도이다.
도 5a 및 도 5b를 참고하면, 일 실시 예에 따르는 방열 판(350)은 제1 방열 핀(357) 및 제2 방열 핀(359) 중 적어도 일부를 포함할 수 있다.
일 실시 예에서, 전자 장치(201)에는 앞서 설명한 실시 예들의 적어도 하나의 구성, 또는 특징들이 기술적으로 명백히 불가능하지 않는 한 결합될 수 있다.
일 실시 예에서, 도 5a에 도시된 바와 같이, 방열 판(350)은 제1 방열 핀(357)을 포함할 수 있다. 제1 방열 핀(357)은 방열 판(350)의 외부 영역(353)에 형성될 수 있다.
일 실시 예에서, 제1 방열 핀(357)은 외부 영역(353)으로부터 제1 집적 회로(310)의 일 면(예: 제1 집적 회로(310)가 제2 집적 회로(320)와 마주보는 일 면, 또는 제1 집적 회로(310)의 +W 방향의 일 면)을 바라보는 방향(예: +W 방향)으로 돌출되는 구조를 가질 수 있다.
일 실시 예에서, 방열 판(350)에서 내부 영역(351)을 통하여 외부 영역(353)으로 전달되는 열의 적어도 일부는, 제1 방열 핀(357)을 통하여 다층 구조물(300)의 외부로 방출될 수 있다. 제1 방열 핀(357)은 방열 판(350)의 외부 영역(353)이 방열 판(350)의 외부와 접촉하는 면적을 늘려주는 역할을 할 수 있다. 제1 방열 핀(357)은, 기판(305)에 반대되는 방향으로 형성됨으로써, 상대적으로 기판(305) 및 다층 구조물(300)로부터 멀어지는 방향을 향하여, 열을 주로 방출할 수 있다.
일 실시 예에서, 도 5b에 도시된 바와 같이, 방열 판(350)은 제1 방열 핀(357) 및 제2 방열 핀(359)을 포함할 수 있다. 제2 방열 핀(359)은 방열 판(350)의 외부 영역(353)에 형성될 수 있다. 다만, 도면에는 도시되지 않았으나, 일 실시 예의 방열 판(350)은 제1 방열 핀(357)은 포함하지 않고 제2 방열 핀(359)만을 포함할 수도 있다.
일 실시 예에서, 제2 방열 핀(359)은 외부 영역(353)으로부터 제1 집적 회로(310)의 일 면에 반대되는 타 면(예: 제1 집적 회로(310)가 제2 집적 회로(320)와 마주보는 면에 반대되는 면, 또는 제1 집적 회로(310)의 -W 방향의 일 면)을 바라보는 방향(예: -W 방향)으로 돌출되는 구조를 가질 수 있다.
일 실시 예에서, 방열 판(350)에서 내부 영역(351)을 통하여 외부 영역(353)으로 전달되는 열의 적어도 일부는, 제2 방열 핀(359)을 통하여 다층 구조물(300)의 외부로 방출될 수 있다. 제2 방열 핀(359)은 방열 판(350)의 외부 영역(353)이 방열 판(350)의 외부와 접촉하는 면적을 늘려주는 역할을 할 수 있다. 제2 방열 핀(359)은, 제1 방열 핀(357)과 반대되는 방향으로 형성됨으로써, 방열 판(350)의 표면적을 더욱 효율적으로 증가시킬 수 있다.
일 실시 예에서, 제1 방열 핀(357) 및 제2 방열 핀(359) 중 적어도 하나는, 외부 영역(353)으로부터 수직 방향(예: +/-W 방향)으로 연장됨으로써, 다층 구조물(300)의 수평 방향(예: U-V 평면 방향)의 면적을 감소시킬 수 있다. 제1 방열 핀(357) 및 제2 방열 핀(359) 중 적어도 하나를 포함하는 방열 판(350)은, 다층 구조물(300)의 면적 및 부피를 유지하며 방열 성능을 높일 수 있고, 다층 구조물(300)을 포함하는 전자 장치(201)의 소형화 및 고 성능화에 도움을 줄 수 있다.
일 실시 예에서, 방열 판(350)은 다양한 배치 및 형상의 제1 방열 핀(357) 및 제2 방열 핀(359)을 포함할 수 있다. 예를 들면, 도 5b에 도시된 바와 같이, 제1 방열 핀(357) 및 제2 방열 핀(359)은 외부 영역(353)을 기준으로 상호 마주보는 위치에 배치될 수 있다. 또는, 이에 한정되지 아니하고, 도면에는 도시되지 않았으나, 제1 방열 핀(357) 및 제2 방열 핀(359)은 외부 영역(353)을 기준으로 비-대칭적으로, 또는 교번적인 순서로 형성될 수 있다.
일 실시 예에서, 도 5a 및 도 5b에서는 제1 방열 핀(357) 및 제2 방열 핀(359)이 외부 영역(353)으로부터 수직한 방향으로 연장되는 기둥 형상으로 도시되었으나, 실제 구현 시에는 이에 한정되지 아니한다. 예를 들면, 제1 방열 핀(357) 및 제2 방열 핀(359)은 원기둥 형상, 원뿔 형상, 다각형의 기둥 또는 뿔 형상 또는 중공(hollow) 형상과 같이, 다양한 기하학적 구조를 가질 수 있다.
일 실시 예에서, 제1 방열 핀(357) 및 제2 방열 핀(359)의 '돌출'의 정의는 상대적일 수 있고, 예를 들면 외부 영역(353)의 수직 방향의 평균적인 중심선을 기준으로 정의될 수 있다.
일 실시 예에서, 제1 방열 핀(357) 및 제2 방열 핀(359) 중 적어도 일부는, 외부 영역(353)을 기준으로 내측으로 인입되는 구조(예를 들면, 그루브 또는 관통 홀과 같은 구조)를 포함하는 외부 영역(353)에 있어서, 상대적으로 외측으로 더 돌출된 일부 영역을 지칭할 수 있다.
예를 들면, 평면 형상의 외부 영역(353)과 비교하여, 상대적으로 돌출되거나, 만곡지거나 또는 개방됨으로써, 외부 영역(353)의 표면적이 증가될 수 있는, 다양한 기하학적 구조를 제1 방열 핀(357) 및 제2 방열 핀(359)으로 정의할 수 있다.
도 6은 일 실시 예에 따른 전자 장치(201)의 단면도이다.
도 6을 참고하면, 일 실시 예에 따르는 전자 장치(201)는 실드 캔(360) 및 열계면 재료(thermal interface material, TIM)(370) 중 적어도 하나를 포함할 수 있다.
일 실시 예에서, 전자 장치(201)에는 앞서 설명한 실시 예들의 적어도 하나의 구성, 또는 특징들이 기술적으로 명백히 불가능하지 않는 한 결합될 수 있다.
일 실시 예에서, 실드 캔(360)은 다층 구조물(300)의 적어도 일부를, 예를 들면 제1 집적 회로(310), 제2 집적 회로(320) 및 방열 판(350)을 커버할 수 있다. 실드 캔(360)은 내부 부품, 예를 들면 다층 구조물(300)로 물, 수증기, 먼지와 같은 이물질이 유입되지 않도록 커버할 수 있고, 외부의 충격이 다층 구조물(300)로 전달되지 않도록 다층 구조물(300)을 보호할 수 있다.
일 실시 예에서, 실드 캔(360)은 실링 구조물(361) 및 실링 커버(365)를 포함할 수 있다. 실링 구조물(361)은 기판(305)에 연결되고, 기판(305)으로부터 수직 방향(예: +W 방향)으로 연장되는 형상을 가질 수 있다.
일 실시 예에서, 실링 구조물(361)은 제1 집적 회로(310), 방열 판(350) 및 제2 집적 회로(320)의 주변에 배치될 수 있다. 또는, 실링 구조물(361)은 제1 집적 회로(310), 방열 판(350) 및 제2 집적 회로(320) 중 적어도 일부를 둘러쌀 수 있다.
예를 들면, 실링 구조물(361)은 제1 집적 회로(310), 방열 판(350) 및 제2 집적 회로(320)의 결합 높이(예: +W 방향의 길이)보다 같거나 더 큰 높이를 가질 수 있다.
또는, 예를 들면, 실링 구조물(361)은 기판(305) 상에서 제1 집적 회로(310), 방열 판(350) 및 제2 집적 회로(320)의 주변에 배치되는, 실링 캔 클립과 같은, 지지 구조물일 수 있다. 실드 캔(360)은 지지 구조물인 실링 구조물(361)에, 실링 월(wall)과 같은, 실링 부재(미도시)가 결합되는 방식으로 형성될 수 있다.
일 실시 예에서, 실링 구조물(361)은 강성 및 방열 특성이 있는 물질로 이루어질 수 있다. 또는 실링 구조물(361)은 전자파 차폐성 물질, 부도체 또는 절연체로 이루어질 수 있다. 예를 들면, 실링 구조물(361)은 플라스틱, 그라파이트, 금속 화합물 또는 고분자 물질로 이루어질 수 있다.
일 실시 예에서, 실링 커버(365)는 실링 구조물(361)에 부착될 수 있다. 실링 커버(365)는 제2 집적 회로(320)의 수직 방향에 형성될 수 있다. 예를 들면, 실링 구조물(361)은 다층 구조물(300)과 중첩되는 수직 방향으로 개방된 구조를 가질 수 있고, 실링 커버(365)는 실링 구조물(361)의 개방된 영역에 부착될 수 있다.
일 실시 예에서, 실링 커버(365)는 전자파 차폐 물질로 이루어질 수 있다. 실링 커버(365)는 실링 구조물(361)에 비하여 상대적으로 얇을 수 있고, 예를 들면, 필름, 박막 또는 테이프로 구현될 수 있다.
일 실시 예에서, 열계면 재료(370)는 실드 캔(360)과 열적으로 연결될 수 있다. 열계면 재료(370)는 다층 구조물(300)의 적어도 일부 영역과 실드 캔(360) 사이에 도포 또는 충진됨으로써, 다층 구조물(300)로부터 실드 캔(360)으로 열을 전달할 수 있다. 예를 들면, 열계면 재료(370)는 열 전도성 물질로 이루어질 수 있고, 크림 또는 페이스트 상태로 도포 및 경화되어 형성될 수 있다.
일 실시 예에서, 열계면 재료(370)는 배치되는 위치에 따라 제1 영역(371) 및 제2 영역(372)을 포함할 수 있다. 예를 들면, 제1 영역(371)은 실드 캔(360) 및 제2 집적 회로(320) 사이에 배치될 수 있다. 제2 영역(372)은 실드 캔(360) 및 방열 판(350) 사이에, 예를 들면, 실드 캔(360) 및 방열 판(350)의 외부 영역(353) 사이에, 배치될 수 있다.
일 실시 예에서, 열계면 재료(370)의 제2 영역(372)은 방열 판(350)과 접촉하여 방열 판(350)으로부터 열을 전달받을 수 있다. 열계면 재료(370)를 통하여, 방열 판(350)에서 방출되는 열이 효과적으로 실드 캔(360)을 통과하여 실드 캔(360) 외부로 방출될 수 있다.
일 실시 예에서, 제2 영역(372)은 열계면 재료(370)의 부피를 늘려줌으로써, 향상된 방열 성능을 제공할 수 있다. 예를 들면, 방열 판(350)을 포함하지 않는 실시 예에서는, 열계면 재료(370)의 제1 영역(371)만 존재할 수 있기에, 상대적으로 적은 양의 열계면 재료(370)만 포함할 수 있고, 이에 따라 열계면 재료(370)의 방열 성능도 저하될 수 있다. 일 실시 예에서는, 방열 판(350)이 열계면 재료(370)를 지지함으로써, 제2 영역(372)까지 열계면 재료(370)의 범위를 확대할 수 있고, 열계면 재료(370)의 방열 성능을 향상시킬 수 있다. 또한, 열계면 재료(370)는 방열 판(350)의 방열 성능을 향상시킴으로써, 전체적인 방열 성능이 향상될 수 있다.
일 실시 예에서, 방열 판(350)을 포함하지 않는 실시 예에서는, 제1 집적 회로(310)에서 발생하는 열은 주로 연결 부재(340), 제2 집적 회로(320), 열계면 재료(370)의 제1 영역(371)을 통하여 실드 캔(360)의 외부로 방출될 수 있다. 본 문서의 일 실시 예에서는, 제1 집적 회로(310)에서 발생하는 열의 일부가 방열 판(350), 열계면 재료(370)의 제2 영역(372)을 통하여 실드 캔(360) 외부로 방출될 수 있고, 개선된 방열 효과를 제공할 수 있다.
도면에는 도시되지 않았으나, 실드 캔(360) 위에는, 실드 캔(360) 및 그 내부의 다층 구조물(300)을 보호하기 위한 보호 커버(미도시)가 마련될 수 있다. 보호 커버(미도시)는 강성 및 방열 특성이 있는 물질로 이루어질 수 있고, 예를 들면 알루미늄, 구리, 그라파이트, 또는 금속 화합물 내지 고분자 물질로 이루어질 수 있다.
도면에는 도시되지 않았으나, 실드 캔(360) 또는 보호 커버(미도시) 위에는, 방열 모듈(미도시)이 마련될 수 있다. 방열 모듈(미도시)은 냉각수가 유동하는 냉각 채널을 구비하여 다층 구조물(300)을 냉각시킬 수 있다.
도 7은 일 실시 예에 따른 전자 장치(예: 도 2a 내지 도 6의 전자 장치(201))의 발열을 테스트하기 위한 테스트 환경을 도시한 도면이고, 도 8a 및 도 8b 각각은 다양한 실시 예에 따른 전자 장치(201)의 발열 테스트에 대한 그래프 및 도표이다.
이하에서는, 일 실시 예에 따르는 다양한 다층 구조물(300)을 포함하는 전자 장치(201)에 있어서, 방열 성능을 테스트하기 위한 실험을 통하여 일 실시 예의 전자 장치(201)의 방열 효과를 설명한다. 이하에서 다층 구조물(300) 및 전자 장치(201)에 대하여 설명되는 용어 및 구조는 상술한 구조에 대응될 수 있으며, 이와 관련하여 중복되는 내용은 생략하여 설명한다.
도 7을 참고하면, 일 실시 예에 따르는 히터(390)는 발열원(391), 박스(393) 및 가열 부재(395)를 포함할 수 있다.
일 실시 예에서, 히터(390)는 발열원(391)에서 발생하는 열을 가열 부재(395)를 통하여 다층 구조물(300)로 전달할 수 있다. 다층 구조물(300)은 히터(390)의 가열 부재(395) 상에 배치될 수 있다. 박스(393)는 발열원(391)에서 발생하는 열이 다층 구조물(300)의 방열 판(예: 도 4 내지 도 6의 방열 판(350))을 직접 가열하지 않도록 할 수 있고, 또는 방열 판(350)의 외부 영역(353)(예: 외부 영역(353))으로 발열원(391)의 복사열의 전달을 방지할 수 있다.
일 실시 예에서, 히터(390)는 제1 집적 회로(310)를 직접 가열함으로써, 상대적으로 발열량이 큰 전자 부품을 포함하는 제1 집적 회로(310)가, 전자 장치(201)의 구동에 의하여 과열되는 상황을 시뮬레이션할 수 있다. 예를 들면, 발열원(391)은 섭씨 110도 내지 125도 사이에서, 특정한 온도 범위를 유지할 수 있다.
도 7은 복수의 실험 대상 중 하나의 실시 예(예: 도 8a 및 도 8b의 제3 실시 예(S3))의 다층 구조물(300)을 예시로 도시하였고, 후술하는 도 8a 및 도 8b의 다른 실시 예(예: 도 8a 및 도 8b의 제1, 2 및 4 실시 예(S1, S2, S4))는 도 7의 다층 구조물(300)에서 일부 구성이 제외 또는 추가된 실시 예가 실험이 수행된 결과일 수 있다.
도 8a 및 도 8b를 참고하면, 도 7의 테스트 환경에서 실험한 4가지 실시 예(S1, S2, S3, S4)를 확인할 수 있다.
제1 실시 예(S1)는, 도 4의 다층 구조물(300)의 구조를 기준으로, 방열 판(350)을 제외한 다층 구조물(300)일 수 있다.
제2 실시 예(S2)는, 도 6의 다층 구조물(300)의 구조를 기준으로, 방열 판(350) 및 열계면 재료(370)의 제2 영역(372)을 제외한 다층 구조물(300)일 수 있다.
제3 실시 예(S3)는, 도 4에 도시된 바와 같이, 방열 판(350)을 포함하는 다층 구조물(300)일 수 있다.
제4 실시 예(S4)는, 도 6에 도시된 바와 같이, 방열 판(350) 및 열계면 재료(370)의 제1 영역(371) 및 제2 영역(372)을 포함하는 다층 구조물(300)일 수 있다.
도 8a 및 도 8b에 있어서, 히터(390) 또는 발열원(391)의 온도는 섭씨 110도 내지 111.9도 사이로 설정될 수 있다.
도 8a 및 도 8b에 있어서, 측정 위치의 감지 온도로서, 타겟 온도(Th)는 섭씨 90도 내지 100도 사이의 온도일 수 있고, 예를 들면, 95도 일 수 있다.
일 실시 예에서, 제1 시간(t1)은 제1 실시 예(S1)에서 타겟 온도(Th)까지 도달하기에 소요된 시간이고, 제2 시간(t2)은 제2 실시 예(S2)에서 타겟 온도(Th)까지 도달하기에 소요된 시간이고, 제3 시간(t3)은 제3 실시 예(S3)에서 타겟 온도(Th)까지 도달하기에 소요된 시간이고, 제4 시간(t4)은 제4 실시 예(S4)에서 타겟 온도(Th)까지 도달하기에 소요된 시간일 수 있다. 참고로, 제4 실시 예(S4)는 본 실험 환경에서 타겟 온도(Th)에 도달하지 않았고, 도 8a의 제4 시간(t4)은 실험 종료 시간을 의미한다.
도 8b에 있어서, 측정 위치는, 다층 구조물(300)의 제2 집적 회로(예: 도 4 내지 도 6의 제2 집적 회로(320))의 온도를 측정한 제1 위치(L1) 및 방열 판(350)을 포함하는 제3 실시 예(S3) 및 제4 실시 예(S4)에서, 방열 판(350)의 온도를 측정한 제2 위치(L2)이다. 참고로, 도 8a는 도 8b의 실험 결과 중 제1 위치(L1)에서의 온도 측정 결과를 도시한 그래프이다.
먼저, 복수의 실시 예(S1, S2, S3, S4)의 타겟 온도(Th)의 도달 시간을 참고하면, 제4 실시 예(S4), 제3 실시 예(S3), 제2 실시 예(S2) 및 제1 실시 예(S1) 순서로 방열 성능이 우수한 것을 확인할 수 있다.
구체적으로, 제1 위치(L1)에 있어서, 제1 실시 예(S1)를 기준으로 비교하면, 제2 실시 예(S2)는 타겟 온도에 도달하기까지 약 113.7 초의 시간이 더 소요되었다.
제1 위치(L1)에 있어서, 제2 실시 예(S2)와 비교하면, 제3 실시 예(S3)는 타겟 온도에 도달하기까지 약 258.9 초의 시간이 더 소요되었다. 제1 위치(L1)에 있어서, 제4 실시 예(S4)는, 총 실험 시간(1800초)동안 타겟 온도에 도달하지 않았다. 이 실험 결과를 참고하면, 전자 장치(201)는 방열 판(350)을 통하여, 다층 구조물(300)을 더욱 효과적으로 방열할 수 있다.
복수의 실시 예(S1, S2, S3, S4)의 최고 온도를 참고하면, 제4 실시 예(S4), 제3 실시 예(S3), 제2 실시 예(S2) 및 제1 실시 예(S1) 순서로 방열 성능이 우수한 것을 확인할 수 있다.
구체적으로, 제1 위치(L1)에서 제1 실시 예(S1)는 105도까지 상승하였고, 제1 위치(L1)에서 제2 실시 예(S2)는 101.6도까지 상승하였다. 그러나, 제1 위치(L1)에서 제3 실시 예(S3) 및 제4 실시 예(S4)는 각각 99.6도 및 93.1도까지 상승하였다. 제1 실시 예(S1)를 기준으로 제1 위치(L1)에서의 최고 온도의 차이를 비교하면, 제2 실시 예(S2) 제3 실시 예(S3) 및 제4 실시 예(S4) 각각에서 최고 온도의 차이가 3.6도, 5.6도 및 12.1도가 낮은 것을 확인할 수 있다. 이 실험 결과를 참고하면, 전자 장치(201)는 방열 판(350)을 통하여, 다층 구조물(300)을 더욱 효과적으로 방열할 수 있다.
복수의 실시 예(S3, S4)의 제2 위치(L2)에서의 온도 변화를 참고하면, 제4 실시 예(S4)가 제3 실시 예(S3)보다 방열 판(350)의 방열 성능이 향상된 것을 확인할 수 있다.
구체적으로, 제3 실시 예(S3)의 방열 판(350)은 제4 실시 예(S4)의 방열 판(350)과 달리 타겟 온도에 953.3초에 도달하였다. 제3 실시 예(S3)의 최고 온도는 97.3도로, 제4 실시 예(S4)의 최고 온도인 92.1도보다 5.2도가 더 높은 것을 확인할 수 있다. 이 실험 결과를 참고하면, 전자 장치(201)는 열계면 재료(370)의 제2 영역(372)을 통하여, 방열 판(350)을 더욱 효과적으로 방열할 수 있다.
도 9는 일 실시 예에 따르는 전자 장치(201)의 제조 방법(S100)의 흐름도이다.
도 9를 참고하면, 일 실시 예에 따르는 전자 장치(201)의 제조 방법(S100)은 기판(305) 배치 동작(S110), 제1 집적 회로(310) 배치 동작(S120), 방열 판(350) 배치 동작(S130) 및 제2 집적 회로(320) 배치 동작(S140) 중 적어도 일부를 포함할 수 있다.
도 9 이하의 전자 장치(201)에 대한 제조 방법(S100)은 상술한 실시 예들의, 또는 이와 실질적으로 동일하거나 유사한, 다층 구조물(300)을 포함하는 전자 장치(201)에 대한 제조 방법(S100)일 수 있고, 다만 이에 한정되지 아니한다. 이하에서는, 상술한 내용과 중복되는 내용은 생략하여 설명한다. 또한, 도 9의 흐름도는 참고적인 도면이며, 각각의 동작은 순서가 변경 또는 교체될 수 있고, 일부 동작이 생략되거나, 새로운 동작이 추가될 수도 있다.
일 실시 예에서, 기판(305) 배치 동작(S110)은 제조 공간(미도시)에 기판(305)을 배치할 수 있다. 예를 들면, 기판(305)은 다층 구조물(300)이 실장 또는 배치되는 전자 장치(201)의 메인 PCB(예: 도 3의 제1 PCB(251))일 수 있다.
일 실시 예에서, 제1 집적 회로(310) 배치 동작(S120)은 기판(305) 상에 제1 집적 회로(310)를 배치할 수 있다. 제1 집적 회로(310)는 발열 부품 또는 상대적으로 다른 부품보다 발열량이 큰 전자 부품(예: 도 4 내지 도 5b 의 제1 전자 부품(311))을 포함할 수 있다.
일 실시 예에서, 방열 판(350) 배치 동작(S130)은 제1 집적 회로(310)에서, 기판(305)을 바라보는 면의 반대 면에, 방열 판(350)을 배치할 수 있다. 제2 집적 회로(320) 배치 동작(S140)은 방열 판(350)에서, 제1 집적 회로(310)를 바라보는 면의 반대 면에, 제2 집적 회로(320)를 배치할 수 있다.
일 실시 예에서, 방열 판(350)은 제1 집적 회로(310) 및/또는 제2 집적 회로(320)에서 생성되는 열을 전달받을 수 있고, 전달받은 열을 다층 구조물(300)의 외부로 방출할 수 있다. 일 실시 예에서, 방열 판(350)은 내부 영역(351) 및 외부 영역(353)을 포함할 수 있다. 내부 영역(351)은 제2 집적 회로(320)와 중첩되는 영역일 수 있고, 외부 영역(353)은 내부 영역(351)을 제외한 영역 또는 제2 집적 회로(320)와 비-중첩되는 영역일 수 있다.
도 10은 일 실시 예에 따르는 전자 장치(201)의 제조 방법(S100)의 흐름도이다.
도 10을 참고하면, 일 실시 예에 따르는 전자 장치(201)의 제조 방법(S100)은 연결 부재(340) 열처리 동작(S150), 열계면 재료(370) 도포 동작(S160) 및 실드 캔(360) 배치 동작(S170) 중 적어도 일부를 더 포함할 수 있다.
일 실시 예에서, 전자 장치(201)의 제조 방법(S100)에는 앞서 설명한 실시 예들의 적어도 하나의 구성, 또는 특징들이 기술적으로 명백히 불가능하지 않는 한 결합될 수 있다. 예를 들면, 도 10은 도 9의 전자 장치(201)의 제조 방법(S100)에서 적어도 일부 동작을 더 추가한 전자 장치(201)의 제조 방법(S100)일 수 있다. 도 10를 설명함에 있어서 상술한 내용과 중복되는 내용은 생략하여 설명한다.
일 실시 예에서, 방열 판(350) 배치 동작(S130) 이전에, 방열 판(350) 전처리 동작(S135)을 더 포함할 수 있다.
일 실시 예에서, 방열 판(350) 전처리 동작(S135)은 방열 판(350)을 산화 처리하여 산화 피막(352)을 형성하는 동작일 수 있고, 예를 들면, 산화 피막(352)은 방열 판(350)을 산화시킴으로써 형성되는 얇은 막일 수 있다. 방열 판(350) 전처리 동작(미도시)은 양극산화를 통하여 피막을 형성하는 아노다이징(anodizing) 처리일 수 있다.
일 실시 예에서, 산화 피막(352)은 방열 판(350)의 일부 영역에만 형성될 수 있고, 방열 판(350)의 방열 효율을 높여줄 수 있다. 일 실시 예에서, 산화 피막(352)은 방열 판(350)의 외주면의 실질적인 전체 영역에 형성될 수 있고, 이 경우 방열 판(350)의 전처리 난이도를 낮출 수 있다.
일 실시 예에서, 방열 판(350) 전처리 동작(S135)은 방열 판(350)을 에칭 가공하여 개구(355)를 형성할 수 있다. 방열 판(350)의 개구(355)를 관통하여 연결 부재(340)가 배치될 수 있다. 개구(355)의 크기는 연결 부재(340)의 크기보다 더 크거나, 실질적으로 상호 동일할 수 있다.
일 실시 예에서, 연결 부재(340) 열처리 동작(S150)은 제1 집적 회로(310) 및 제2 집적 회로(320) 사이의 연결 부재(340)를 열처리할 수 있다. 연결 부재(340)는 솔더링 부재 또는 솔더 볼일 수 있다. 연결 부재(340)를 열처리함으로써 연결 부재(340)가 멜팅될 수 있고, 연결 부재(340)가 제1 집적 회로(310) 및 제2 집적 회로(320)를 전기적으로 연결할 수 있고, 및/또는 제1 집적 회로(310) 및 제2 집적 회로(320)를 상호 접착하도록 물리적으로 연결할 수 있다.
일 실시 예에서, 열계면 재료(370) 도포 동작(S160)은 실드 캔(360)을 배치하는 동작(S170) 이전에, 제2 집적 회로(320)에서, 방열 판(350)을 바라보는 면의 반대 면에, 열계면 재료(370)를 도포할 수 있다. 실드 캔(360) 배치 동작(S170)은 기판(305)에, 제1 집적 회로(310), 방열 판(350) 및 제2 집적 회로(320)를 둘러싸도록 실드 캔(360)을 배치할 수 있다.
일 실시 예에서, 열계면 재료(370)를 도포하는 동작(S160)은, 실드 캔(360) 및 제2 집적 회로(320) 사이의 제1 영역(371) 및 실드 캔(360) 및 방열 판(350) 사이의 제2 영역(372)에 각각에 열계면 재료(370)를 도포할 수 있다.
일 실시 예에 따른 전자 장치(201)는, 기판(305), 기판(305)에 제1 집적 회로(310), 기판(305)에 제1 집적 회로(310)를 통하여 연결되고, 제1 집적 회로(310)의 일 면 위에 이격 배치되는 제2 집적 회로(320), 제1 집적 회로(310) 및 제2 집적 회로(320) 사이에 마련되고, 제1 집적 회로(310) 및 제2 집적 회로(320)를 전기적으로 연결하는 연결 부재(340), 및 제1 집적 회로(310) 및 제2 집적 회로(320) 사이에 마련되고, 연결 부재(340)를 둘러싸는 개구(355)를 포함하는, 방열 판(350)을 포함할 수 있다.
일 실시 예에서, 방열 판(350)은, 방열 판(350) 및 제2 집적 회로(320)가 적층되는 방향을 기준으로, 제2 집적 회로(320)와 중첩되는 내부 영역(351) 및 제2 집적 회로(320)와 비-중첩되는 외부 영역(353)을 포함할 수 있다.
일 실시 예에서, 방열 판(350)은, 외부 영역(353)에 형성되고, 제1 집적 회로(310)의 일 면이 바라보는 방향으로 돌출되는 제1 방열 핀(357)을 포함할 수 있다.
일 실시 예에서, 방열 판(350)은, 상기 외부 영역(353)에 형성되고, 상기 제1 집적 회로(310)의 상기 일 면에 반대되는 타 면이 바라보는 방향으로 돌출되는 제2 방열 핀(359)을 포함할 수 있다.
일 실시 예에서, 외부 영역(353)은, 제2 집적 회로(320)를 바라보는 방향으로 돌출되는 제1 방열 핀(357) 및 제1 집적 회로(310)를 바라보는 방향으로 돌출되는 제2 방열 핀(359)을 포함할 수 있다. 일 실시 예에서, 제1 방열 핀(357) 및 제2 방열 핀(359)은, 외부 영역(353)을 기준으로 상호 마주보는 위치에 배치될 수 있다.
일 실시 예에서, 전자 장치(201)는, 제1 집적 회로(310), 제2 집적 회로(320) 및 방열 판(350)을 커버하는 실드 캔(360) 및 실드 캔(360)과 열적으로 연결되는 열계면 재료(370)를 더 포함할 수 있다.
일 실시 예에서, 실드 캔(360)은, 기판(305)에 연결되고, 제1 집적 회로(310), 방열 판(350) 및 제2 집적 회로(320)의 주변에 배치되는 실링 구조물(361) 및 실링 구조물(361)에 부착되고, 전자파 차폐 물질로 이루어지는 실링 커버(365)를 포함할 수 있다.
일 실시 예에서, 열계면 재료(370)는, 실드 캔(360) 및 제2 집적 회로(320) 사이에 배치되는 제1 영역(371) 및 실드 캔(360) 및 방열 판(350) 사이에 배치되는 제2 영역(372)을 포함할 수 있다.
일 실시 예에서, 연결 부재(340)는 상호 이격되어 복수로 형성될 수 있다.
일 실시 예에서, 개구(355)는, 복수의 연결 부재(340)를 각각 둘러싸도록 복수로 형성될 수 있다.
일 실시 예에서, 방열 판(350)은, 외주면의 적어도 일부 영역에 형성되는 산화 피막(352)을 포함할 수 있다.
일 실시 예에서, 산화 피막(352)은, 제1 집적 회로(310) 및 제2 집적 회로(320)와의 접촉면에 형성될 수 있다.
일 실시 예에서, 산화 피막(352)은, 연결 부재(340)를 둘러싸는 개구(355)의 내주면에 형성될 수 있다.
일 실시 예에서, 제1 집적 회로(310)에 배치되는 제1 전자 부품(311) 및
제2 집적 회로(320)에 배치되는 제2 전자 부품(321)을 더 포함할 수 있다. 일 실시 예에서, 제1 전자 부품(311)은 제2 전자 부품(321)보다 상대적으로 발열이 클 수 있다.
일 실시 예에 따르는 전자 장치(201)의 제조 방법(S100)에 있어서, 기판(305)을 배치하는 동작(S110), 기판(305) 상에 제1 집적 회로(310)를 배치하는 동작(S120), 제1 집적 회로(310)에서, 기판(305)을 바라보는 면의 반대 면에, 방열 판(350)을 배치하는 동작(S130) 및 방열 판(350)에서, 제1 집적 회로(310)를 바라보는 면의 반대 면에, 제2 집적 회로(320)를 배치하는 동작(S140)을 포함할 수 있다.
일 실시 예에서, 전자 장치(201)의 제조 방법(S100)은 제1 집적 회로(310) 및 제2 집적 회로(320) 사이의 연결 부재(340)를 열처리하는 동작(S150)을 더 포함할 수 있다.
일 실시 예에서, 전자 장치(201)의 제조 방법(S100)은, 방열 판(350)을 배치하는 동작(S130) 이전에, 방열 판(350)을 산화 처리하여 산화 피막(352)을 형성하는 동작(예: 방열 판(350) 전처리 동작(S135))을 더 포함할 수 있다.
일 실시 예에서, 전자 장치(201)의 제조 방법(S100)은, 방열 판(350)을 배치하는 동작(S130) 이전에, 방열 판(350)을 에칭 가공하여 개구(355)를 형성하는 동작(예: 방열 판(350) 전처리 동작(S135))을 더 포함할 수 있다.
일 실시 예에서, 전자 장치(201)의 제조 방법(S100)은, 기판(305)에, 제1 집적 회로(310), 방열 판(350) 및 제2 집적 회로(320)를 둘러싸도록 실드 캔(360)을 배치하는 동작(S170)을 더 포함할 수 있다.
일 실시 예에서, 전자 장치(201)의 제조 방법(S100)은, 실드 캔(360)을 배치하는 동작(S170) 이전에, 제2 집적 회로(320)에서, 방열 판(350)을 바라보는 면의 반대 면에, 열계면 재료(370)를 도포하는 동작(S160)을 더 포함할 수 있다.
일 실시 예에서, 전자 장치(201)의 제조 방법(S100)은, 방열 판(350) 및 제2 집적 회로(320)가 적층되는 방향을 기준으로, 제2 집적 회로(320)와 중첩되는 내부 영역(351) 및 제2 집적 회로(320)와 비-중첩되는 외부 영역(353)을 포함하고, 열계면 재료(370)를 도포하는 동작(S160)은, 실드 캔(360) 및 제2 집적 회로(320) 사이의 제1 영역(371) 및 실드 캔(360) 및 방열 판(350) 사이의 제2 영역(372)에 각각에 열계면 재료(370)를 형성할 수 있다.
이상에서는 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위 상에서 청구하는 요지를 벗어남이 없이 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형 실시가 가능한 것은 물론이고, 이러한 변형실시들은 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

Claims (15)

  1. 전자 장치(201)에 있어서,
    기판(305);
    상기 기판(305)에 연결되는 제1 집적 회로(310);
    상기 기판(305)에 상기 제1 집적 회로(310)를 통하여 연결되고, 상기 제1 집적 회로(310)의 일 면 위에 이격 배치되는 제2 집적 회로(320);
    상기 제1 집적 회로(310) 및 상기 제2 집적 회로(320) 사이에 마련되고, 상기 제1 집적 회로(310) 및 상기 제2 집적 회로(320)를 전기적으로 연결하는 연결 부재(340); 및
    상기 제1 집적 회로(310) 및 상기 제2 집적 회로(320) 사이에 마련되고, 상기 연결 부재(340)를 둘러싸는 개구(355)를 포함하는, 방열 판(350)을 포함하는, 전자 장치(201).
  2. 제1항에 있어서,
    상기 방열 판(350)은,
    상기 방열 판(350) 및 상기 제2 집적 회로(320)가 적층되는 방향을 기준으로, 상기 제2 집적 회로(320)와 중첩되는 내부 영역(351) 및 상기 제2 집적 회로(320)와 비-중첩되는 외부 영역(353)을 포함하는, 전자 장치(201).
  3. 제1항 또는 제2항에 있어서,
    상기 방열 판(350)은,
    상기 외부 영역(353)에 형성되고, 상기 제1 집적 회로(310)의 상기 일 면이 바라보는 방향으로 돌출되는 제1 방열 핀(357)을 포함하는, 전자 장치(201).
  4. 제1항 내지 제3항 중 어느 하나에 있어서,
    상기 방열 판(350)은,
    상기 외부 영역(353)에 형성되고, 상기 제1 집적 회로(310)의 상기 일 면에 반대되는 타 면이 바라보는 방향으로 돌출되는 제2 방열 핀(359)을 포함하는, 전자 장치(201).
  5. 제1항 내지 제4항 중 어느 하나에 있어서,
    상기 외부 영역(353)은,
    상기 제2 집적 회로(320)를 바라보는 방향으로 돌출되는 제1 방열 핀(357) 및
    상기 제1 집적 회로(310)를 바라보는 방향으로 돌출되는 제2 방열 핀(359)을 포함하고,
    상기 제1 방열 핀(357) 및 상기 제2 방열 핀(359)은,
    상기 외부 영역(353)을 기준으로 상호 마주보는 위치에 배치되는, 전자 장치(201).
  6. 제1항 내지 제5항 중 어느 하나에 있어서,
    상기 전자 장치(201)는, 상기 제1 집적 회로(310), 상기 제2 집적 회로(320) 및 상기 방열 판(350)을 커버하는 실드 캔(360) 및
    상기 실드 캔(360)과 열적으로 연결되는 열계면 재료(370)를 더 포함하는, 전자 장치(201).
  7. 제1항 내지 제6항 중 어느 하나에 있어서,
    상기 실드 캔(360)은,
    상기 기판(305)에 연결되고, 상기 제1 집적 회로(310), 상기 방열 판(350) 및 상기 제2 집적 회로(320)의 주변에 배치되는 실링 구조물(361) 및
    상기 실링 구조물(361)에 부착되고, 전자파 차폐 물질로 이루어지는 실링 커버(365)를 포함하는, 전자 장치(201).
  8. 제1항 내지 제7항 중 어느 하나에 있어서,
    상기 열계면 재료(370)는,
    상기 실드 캔(360) 및 상기 제2 집적 회로(320) 사이에 배치되는 제1 영역(371) 및
    상기 실드 캔(360) 및 상기 방열 판(350) 사이에 배치되는 제2 영역(372)을 포함하는, 전자 장치(201).
  9. 제1항 내지 제8항 중 어느 하나에 있어서,
    상기 연결 부재(340)는 상호 이격되어 복수로 형성되고,
    상기 개구(355)는, 복수의 연결 부재(340)를 각각 둘러싸도록 복수로 형성되는, 전자 장치(201).
  10. 제1항 내지 제9항 중 어느 하나에 있어서,
    상기 방열 판(350)은,
    외주면의 적어도 일부 영역에 형성되는 산화 피막(352)을 포함하는, 전자 장치(201).
  11. 제1항 내지 제10항 중 어느 하나에 있어서,
    상기 산화 피막(352)은,
    상기 제1 집적 회로(310) 및 상기 제2 집적 회로(320)와의 접촉면에 형성되는, 전자 장치(201).
  12. 제1항 내지 제11항 중 어느 하나에 있어서,
    상기 산화 피막(352)은,
    상기 연결 부재(340)를 둘러싸는 상기 개구(355)의 내주면에 형성되는, 전자 장치(201).
  13. 제1항 내지 제12항 중 어느 하나에 있어서,
    상기 제1 집적 회로(310)에 배치되는 제1 전자 부품(311) 및
    상기 제2 집적 회로(320)에 배치되는 제2 전자 부품(321)을 더 포함하고,
    상기 제1 전자 부품(311)은 상기 제2 전자 부품(321)보다 상대적으로 발열이 큰, 전자 장치(201).
  14. 전자 장치(201)의 제조 방법(S100)에 있어서,
    기판(305)을 배치하는 동작(S110);
    상기 기판(305) 상에 제1 집적 회로(310)를 배치하는 동작(S120);
    상기 제1 집적 회로(310)에서, 상기 기판(305)을 바라보는 면의 반대 면에, 방열 판(350)을 배치하는 동작(S130); 및
    상기 방열 판(350)에서, 상기 제1 집적 회로(310)를 바라보는 면의 반대 면에, 제2 집적 회로(320)를 배치하는 동작(S140)을 포함하는, 제조 방법(S100).
  15. 제14항에 있어서,
    상기 제1 집적 회로(310) 및 상기 제2 집적 회로(320) 사이의 연결 부재(340)를 열처리하는 동작(S150)을 더 포함하는, 제조 방법(S100).
PCT/KR2023/009747 2022-09-05 2023-07-10 방열판을 포함하는 전자 장치 및 제조 방법 WO2024053837A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20220112159 2022-09-05
KR10-2022-0112159 2022-09-05
KR1020220133279A KR20240033612A (ko) 2022-09-05 2022-10-17 방열판을 포함하는 전자 장치 및 제조 방법
KR10-2022-0133279 2022-10-17

Publications (1)

Publication Number Publication Date
WO2024053837A1 true WO2024053837A1 (ko) 2024-03-14

Family

ID=90191536

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/009747 WO2024053837A1 (ko) 2022-09-05 2023-07-10 방열판을 포함하는 전자 장치 및 제조 방법

Country Status (1)

Country Link
WO (1) WO2024053837A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004789A (ko) * 2004-07-08 2006-01-16 삼성전자주식회사 열 소산 경로를 구비한 멀티 칩 패키지
KR20130115456A (ko) * 2012-04-12 2013-10-22 삼성전기주식회사 반도체 패키지, 반도체 모듈, 및 그 실장 구조
US20130277821A1 (en) * 2012-04-19 2013-10-24 Sony Mobile Communications Ab Thermal package wth heat slug for die stacks
JP2014063984A (ja) * 2012-08-31 2014-04-10 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール
KR20140147368A (ko) * 2013-06-19 2014-12-30 삼성전자주식회사 적층형 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004789A (ko) * 2004-07-08 2006-01-16 삼성전자주식회사 열 소산 경로를 구비한 멀티 칩 패키지
KR20130115456A (ko) * 2012-04-12 2013-10-22 삼성전기주식회사 반도체 패키지, 반도체 모듈, 및 그 실장 구조
US20130277821A1 (en) * 2012-04-19 2013-10-24 Sony Mobile Communications Ab Thermal package wth heat slug for die stacks
JP2014063984A (ja) * 2012-08-31 2014-04-10 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール
KR20140147368A (ko) * 2013-06-19 2014-12-30 삼성전자주식회사 적층형 반도체 패키지

Similar Documents

Publication Publication Date Title
WO2020040499A1 (ko) 안테나 모듈 및 이를 포함하는 전자 장치
AU2019352407B2 (en) Electronic device including antenna module
WO2019208963A1 (ko) 안테나 장치 및 이를 포함하는 전자 장치
WO2020231055A1 (en) Antenna and electronic device including the same
WO2020116977A1 (en) Electronic device comprising antenna for wireless communication
WO2020171504A1 (en) Heat transfer member and electronic device including the same
WO2021162262A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2021157965A1 (en) Electronic device including antenna module to which dielectric sheet is attached
EP3888009A1 (en) Electronic device including flexible printed circuit board laminated wireless charging coil and near field communication antenna pattern
WO2021091134A1 (en) Antenna and electronic device including the same
WO2024053837A1 (ko) 방열판을 포함하는 전자 장치 및 제조 방법
WO2022154386A1 (ko) 안테나를 포함하는 전자 장치
WO2022169217A1 (ko) 안테나 패턴을 포함하는 플렉서블 어셈블리 및 이를 포함하는 전자 장치
WO2022092862A1 (ko) 폴더블 전자 장치에서의 안테나 모듈 적용 구조
WO2021221316A1 (ko) 비금속 물질을 포함하는 하우징 및 안테나를 포함하는 전자 장치
WO2021101167A1 (en) Antenna and electronic device including the same
WO2024058469A1 (ko) 방열 부재를 포함하는 전자 장치
WO2024080652A1 (ko) 열 발산 구조를 포함하는 전자 장치
WO2023204477A1 (ko) 고속 충전이 가능한 전자 장치
WO2022265436A1 (ko) 안테나를 포함하는 전자 장치
WO2023075266A1 (ko) 안테나를 포함하는 전자 장치
WO2023113164A1 (ko) 안테나를 포함하는 전자 장치
WO2022260489A1 (ko) 안테나를 포함하는 전자 장치
WO2023075141A1 (ko) Rf 케이블을 포함하는 전자 장치
WO2023282492A1 (ko) 안테나를 포함하는 전자 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23863319

Country of ref document: EP

Kind code of ref document: A1