JPH09331018A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09331018A JPH09331018A JP33435996A JP33435996A JPH09331018A JP H09331018 A JPH09331018 A JP H09331018A JP 33435996 A JP33435996 A JP 33435996A JP 33435996 A JP33435996 A JP 33435996A JP H09331018 A JPH09331018 A JP H09331018A
- Authority
- JP
- Japan
- Prior art keywords
- external
- insulating
- semiconductor device
- semiconductor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Abstract
置を提供すること。 【解決手段】金属ベース板1上に金属膜でパターンニン
グされた絶縁基板11が固着され、絶縁基板11上に半
導体チップ12がマウントされ、各半導体チップ12は
金属細線13を介してコレクタ用外部導出端子31およ
びエミッタ用外部導出端子32と接続し、コレクタ用外
部電極4とエミッタ用外部電極5は前記の外部導出端子
31、32と一体の導体で形成され、外部導出端子3
1、32は中央付近で絶縁基板11上のパターンニング
された金属膜とA部で接続され、同電位の外部電極4、
5は図示されていない絶縁上蓋に設けられた外部導体で
短絡される。この構成により、たとえ一方の外部電極に
主回路が接続されても、主電流が外部導出端子の両側か
ら中央付近に向かって(または中央付近から両端に向か
って)均一に流れ、大電流でも外部導出端子が発熱する
ことはなく、また半導体装置が破壊することがない。
Description
トランジスタやダイオードなどの半導体チップを収納し
たモジュール構造の半導体装置に関する。
る半導体装置は部品点数を減じるために、半導体装置の
単体容量の増大が要求されており、これに対応するため
に、近年、複数個の半導体チップを並列接続して同一の
ケース内に収納した大容量のモジュール構造の半導体装
置の開発が活発化している。
の外観で、同図(a)は平面図、同図(b)は側面図で
ある。また、図8は図7の内部構成図で、同図(a)は
平面図、同図(b)は側面図である。図7および図8に
おいて、金属ベース板1に絶縁側壁2を固着し、絶縁上
蓋3にコレクタ用外部電極4およびエミッタ用外部電極
5が固定され、さらにゲート制御端子6およびエミッタ
制御端子7も絶縁上蓋3に固定されている。絶縁側壁2
内に充填したモールド樹脂15で前記の外部電極4、5
と一体で形成される図示されていない外部導出端子を固
定する。また、金属ベース板1上にはパターンニングさ
れた金属薄膜を有する絶縁基板11が固着され、この金
属膜上に複数個の半導体チップ12が固着されている。
各半導体チップ12は金属細線13を介してコレクタ用
外部導出端子31およびエミッタ用外部導出端子32に
配線され、これらの外部導出端子31、32の他端は絶
縁上蓋3を貫通し、直角に折曲げられてコレクタ用外部
電極4およびエミッタ用外部電極5となる。また半導体
チップ12のゲート電極はゲート制御端子6と接続し、
半導体チップ12のエミッタ電極はエミッタ制御端子7
と接続する。
装置では前記の外部導出端子31、32を複数個設けて
電流容量の増大を図っている。図9は従来の大容量のモ
ジュール構造の半導体装置の要部構成図で、同図(a)
は側面図、同図(b)は平面図である。図9において、
コレクタ用外部電極4およびエミッタ用外部電極5は各
2個、絶縁上蓋3に設けられている。
は平面図、同図(b)は側面図である。図10におい
て、金属ベース板1上に金属膜でパターンニングされた
絶縁基板11が固着され、絶縁基板11上のパターンニ
ングされた金属膜に複数の半導体チップ12がマウント
され、各半導体チップ12はコレクタ用外部導出端子3
1およびエミッタ用外部導出端子32と金属細線13を
介して接続され、さらにこれらの外部導出端子31、3
2はコレクタ用外部電極4およびエミッタ用外部電極5
と接続する。同図に示すように、外部導出端子31、3
2は各2個設けられ、電流容量を確保している。
クタ用外部電極4とエミッタ用外部電極5は各々2個で
構成され、これらの同電位の外部電極は半導体装置を半
導体変換装置に組み込む時に外部導体14で短絡され
る。
構造の400A程度の電流定格のモジュール構造であ
り、例えば600Aクラス以上のモジュール構造では、
外部導出端子をコレクタ、エミッタで各1個とすると、
電流容量の確保が困難となる。勿論、端子材料の厚さや
幅を大きくすれば、電流容量は確保できるが、端子の曲
げ加工が困難となり、端子の製造コストが増大する。ま
た端子が大きくなると半導体装置も大型化し、スペース
ファクターが悪化する。一方、図10のようにコレクタ
用およびエミッタ用の外部導出端子31、32を各2個
にして、電流容量を確保しようとすると、図11の等価
回路で示すように同電位のコレクタ用外部電極4、エミ
ッタ用外部電極5を接続する外部導体14が必要とな
る。そのため接続工数が増大し、部品点数も増大するの
で半導体変換装置のコストが増大する。また、前記の外
部導体14の接続を人為的に忘れた場合、1個の外部電
極および1個の外部導出端子にしか電流が流れず、半分
の半導体チップは働かなくなるため、電流容量は半分と
なり半導体装置が破壊する。また、誤って対角線上にあ
る各1個の外部電極を主回路と接続すると、半導体チッ
プが主回路と接続されず、主電流が流れなくなるなどの
不都合が生ずる。
の同電位の外部電極4、5がモジュール構造の内部で独
立した2個の外部導出端子31、32と接続しているた
め、モジュールの部品点数が多くなり、コスト高になっ
てしまう。また、外部電極の固定はケース上部の絶縁上
蓋を貫通させる丈では不十分であり、図7(a)のモー
ルド樹脂15のような固いエポキシ樹脂等をケース内に
充填させる必要がある。しかし、固いモールド樹脂は硬
度を得るために石英ガラスの粉末を含有させている場合
があり、この粉末で、半導体チップが汚染されたりキズ
ついたりして、性能低下を招く恐れがある。
チップの大きさが異なると、絶縁基板1上の面積を有効
活用できなくなり、モジュール構造が大きくなりコスト
高となるなどの不都合を生じる。この発明の目的は、前
記の課題を解決して、大電流で低コストのモジュール構
造の半導体装置を提供することにある。
めに、金属ベース板と、金属ベース板に固着される絶縁
側壁および絶縁上蓋からなるケース内に、少なくとも外
部導出端子、絶縁基板、半導体チップおよび半導体チッ
プと接続する金属細線が収納され、且つ、ケース内が充
填材で被覆されているモジュール構造の半導体装置にお
いて、複数個の半導体チップと接続し、且つ、主電流を
流す一個の外部導出端子が絶縁上蓋に設けられた同電位
で複数個の外部電極に接続する構成とする。この同電位
で複数個の外部電極および外部導出端子とが同一材料
で、且つ、一体型であるとよい。また同電位で複数個の
外部電極が絶縁上蓋に設けられた外部導体で接続される
とよい。ケース内に少なくとも2つの半導体チップを近
接して配置し、近接した半導体チップの対向する辺が同
一の長さとし、ケース内で半導体チップに接続する金属
細線が同一方向であると効果的である。
る。複数個の外部電極を設けることで電流容量が確保さ
れる。また外部電極と外部導出端子を同一材料で一体型
で作ることで部品点数を減じ、低コスト化が図られる。
同電位の複数個の外部電極を外部導体で短絡すること
で、一個の外部電極を主回路と接続した場合でも、複数
の外部電極が接続された場合と等価の働きをさせること
ができる。またケース内に収納される複数個の半導体チ
ップの対向する辺を同一とし、金属細線を同一方向に配
線することで、半導体チップを搭載する絶縁基板の利用
率を上げ、且つ、ボンディング効率を向上させて、低コ
スト化を図ることができる。
導体で接続すると、配線による浮遊インダクタンスの並
列回路が構成される。この並列回路の合成の浮遊インダ
クタンスは、従来のように1個の外部電極で構成される
回路の場合の浮遊インダクタンスよりも小さくなる。そ
のため、浮遊インダクタンスと半導体チップの電流変化
率(ターンオフ時の電流変化率のこと)との積で発生す
るサージ電圧を抑制できて、半導体チップを過電圧破壊
から守ることができる。
構成図で、同図(a)は平面図、同図(b)は側面図で
ある。図1において、金属ベース板1に絶縁側壁2を固
着し、金属ベース板1と対向するように絶縁上蓋3が絶
縁側壁2に固着されている。絶縁上蓋3を貫通して各2
個のコレクタ用外部電極4、エミッタ用外部電極5が絶
縁上蓋3に位置決めされている。また絶縁上蓋3にゲー
ト制御端子6、エミッタ制御端子7およびコレクタ補助
端子8が固定されている。図示されていない1個のコレ
クタ用外部導出端子、エミッタ用外部導出端子に各2個
のコレクタ用外部電極4、エミッタ用外部電極5が接続
する。この外部導出端子と外部電極4、5は一体の導体
で形成されている。
平面図、同図(b)は切欠側面図である。図2におい
て、金属ベース板1上に絶縁側壁2が固着されている。
金属ベース板1上にパターンニングされた金属膜を有す
る絶縁基板11を固着し、この金属膜に半導体チップ1
2がマウントされ、各半導体チップ12は金属細線13
を介してコレクタ用外部導出端子31およびエミッタ用
外部導出端子32と接続する。同図(a)では、コレク
タ用外部導出端子31はエミッタ用外部導出端子32の
下に隠れて一部見えない。コレクタ用外部電極4とエミ
ッタ用外部電極5は前記の外部導出端子31、32と一
体の導体で形成され、図示されていない絶縁上蓋を貫通
させた後で直角に折曲げられるが同図は折曲げ前の状態
を示している。同様にゲート制御端子6、エミッタ制御
端子7およびコレクタ補助端子8も折曲げ前の状態を示
している。外部導出端子31、32は中央付近で絶縁基
板11上のパターンニングされた金属膜とA部で接続さ
れている。従来構造と異なり、コレクタ用外部導出端子
31およびエミッタ用外部導出端子32はそれぞれ1個
で構成されているが、その両端がケース外に露出して2
個の同電位のコレクタ用外部電極4および2個の同電位
のエミッタ用外部電極5となる。これらの同電位の外部
電極4、5は図示されていない絶縁上蓋に設けられた外
部導体18(図4参照)で短絡することで、たとえ一方
の外部電極に主回路が接続されても、主電流が外部導出
端子の両側から中央付近に向かって(または中央付近か
ら両端に向かって)均一に流れ、大電流でも外部導出端
子31、32が発熱することはない。尚、ケース内の空
間にはシリコーン樹脂などのゲル状の樹脂が充填されて
いる。
チップの平面図である。金属ベース板1上にパターンニ
ングされた金属膜を有する絶縁基板11が固着され、絶
縁基板11上のパターンニングされた金属膜に複数の半
導体チップ12が固着されている。半導体チップ12は
金属細線13を介してコレクタ用外部導出端子およびエ
ミッタ用外部導出端子とA部で接続し、この金属細線1
3は同一方向に配線されている。図面上で上、下の半導
体チップグループが対称に配置され、各グループ内の半
導体チップ12は対向する辺の長さが同一であり、また
半導体チップ12と接続する金属細線13は同一方向に
配線され、A部で図示されていない1個のコレクタ用外
部導出端子および1個のエミッタ用外部導出端子に接続
している。
図(a)は平面図、同図(b)は同図(a)のY−Y線
で切断した断面図である。外部電極をネジ止めできるよ
うにナット孔19が開けられ、また各2個の同電位の外
部電極同士を接続する外部導体18が絶縁上蓋3に取り
つけられている。また外部電極が貫通する貫通孔21が
絶縁上蓋3に開いている。さらに外部電極と絶縁上蓋3
とを固定するためのネジ孔20が開いている。
の構造図で、同図(a)は同図(b)の矢印Aから見た
上面図、同図(b)は正面図、同図(c)は同図(b)
の矢印Bから見た側面図である。この外部導体18は絶
縁上蓋に図4(b)のように取り付けられる。図6はこ
の発明のモジュール構造の等価回路である。ここでは複
数個の半導体チップ12はIGBT1個、ダイオード1
個で代表させて示されている。2個のコレクタ用外部電
極4と2個のエミッタ用外部電極5は各1個のコレクタ
用外部導出端子31とエミッタ用外部導出端子32にケ
ース内で接続し、さらに絶縁上蓋に取り付けられた外部
導体18で短絡している。またこの回路は前記のように
インダクタンスの並列回路となり、浮遊インダクタンス
を低減できる。例えば、従来のようにエミッタ外部導出
端子が1個の場合、浮遊インダクタンスが42nHあっ
たものが、26nHまで低減することができる。この浮
遊インダクタンスの低減により、ターンオフ時の電流変
化率(電流減少率)と浮遊インダクタンスの積で発生す
るサージ電圧を抑制できて、半導体チップの過電圧破壊
を防止できる。
位の外部電極を少なくとも2個設けることで電流容量を
確保し、外部導出端子および外部電極の異常な発熱を防
止することができる。また外部導出端子に複数個の外部
電極を同一材料で形成することで、部品点数を減らし、
製品コストを低減することができる。絶縁上蓋に設けた
外部導体で同電位の複数個の外部電極を接続すること
で、一個の外部電極と主回路を接続した場合でも、半導
体チップに均一な電流が通電できるようになる。また半
導体変換装置を組立る際にあらためて外部導体を配線す
る必要をなくして、組立工数の低減を図ることができ
る。さらに、少なくとも2つの半導体チップを近接して
配置し、近接した半導体チップの辺の長さを同一とし
て、半導体チップを同一方向に配線することで、絶縁基
板の利用率を上げて、モジュール構造の小型化を図かる
ことができて、製品コストが低減できる。また、前記の
ようにインダクタンスの並列回路とすることで、浮遊イ
ンダクタンスの低減を図り、半導体チップに印加される
サージ電圧を抑制して、半導体チップの過電圧破壊を防
止することができる。
平面図、(b)は側面図
は側面図
面図
図、(b)は(a)のY−Y線で切断した断面図
図で、(a)は(b)の矢印Aから見た上面図、(b)
は正面図、(c)は(b)の矢印Bから見た側面図
(a)は平面図、(b)は側面図
は側面図
要部構成図で、(a)は側面図、(b)は平面図
(b)は側面図
Claims (4)
- 【請求項1】金属ベース板と、金属ベース板に固着され
る絶縁側壁および絶縁上蓋からなるケース内に、少なく
とも外部導出端子、絶縁基板、半導体チップおよび半導
体チップと接続する金属細線が収納され、且つ、ケース
内が充填材で被覆されているモジュール構造の半導体装
置において、半導体チップに主電流を流す外部導出端子
が絶縁上蓋に設けられた同電位で複数個の外部電極に接
続することを特徴とする半導体装置。 - 【請求項2】同電位で複数個の外部電極および外部導出
端子とが同一材料で、且つ、一体型で形成されることを
特徴とする請求項1記載の半導体装置。 - 【請求項3】同電位で複数個の外部電極が絶縁上蓋に設
けられた外部導体で接続されることを特徴とする請求項
1記載の半導体装置。 - 【請求項4】ケース内に少なくとも2つの半導体チップ
を近接して配置し、近接した半導体チップの対向する辺
が同一の長さとし、且つ、ケース内で半導体チップに接
続する金属細線が同一方向に配線されることを特徴とす
る請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33435996A JP3519227B2 (ja) | 1996-04-08 | 1996-12-16 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8488496 | 1996-04-08 | ||
JP8-84884 | 1996-04-08 | ||
JP33435996A JP3519227B2 (ja) | 1996-04-08 | 1996-12-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09331018A true JPH09331018A (ja) | 1997-12-22 |
JP3519227B2 JP3519227B2 (ja) | 2004-04-12 |
Family
ID=26425855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33435996A Expired - Fee Related JP3519227B2 (ja) | 1996-04-08 | 1996-12-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3519227B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124209A1 (ja) * | 2011-03-16 | 2012-09-20 | 富士電機株式会社 | 半導体モジュールおよびその製造方法 |
US8994164B2 (en) | 2011-10-18 | 2015-03-31 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5168603B2 (ja) | 2010-01-26 | 2013-03-21 | 株式会社デンソー | スイッチング装置 |
CN111048491B (zh) | 2012-03-01 | 2023-04-18 | 三菱电机株式会社 | 电力用半导体模块以及电力变换装置 |
JP6366612B2 (ja) | 2014-02-11 | 2018-08-01 | 三菱電機株式会社 | 電力用半導体モジュール |
-
1996
- 1996-12-16 JP JP33435996A patent/JP3519227B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124209A1 (ja) * | 2011-03-16 | 2012-09-20 | 富士電機株式会社 | 半導体モジュールおよびその製造方法 |
CN103430306A (zh) * | 2011-03-16 | 2013-12-04 | 富士电机株式会社 | 半导体模块及其制造方法 |
US8941228B2 (en) | 2011-03-16 | 2015-01-27 | Fuji Electric Co., Ltd | Semiconductor module and manufacturing method thereof |
CN103430306B (zh) * | 2011-03-16 | 2016-06-29 | 富士电机株式会社 | 半导体模块及其制造方法 |
US8994164B2 (en) | 2011-10-18 | 2015-03-31 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP3519227B2 (ja) | 2004-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6522544B1 (en) | Power module | |
US6101114A (en) | Power conversion system having multi-chip packages | |
KR20180029217A (ko) | 회로 장치 및 그의 제조 방법 | |
JP6233507B2 (ja) | パワー半導体モジュールおよび複合モジュール | |
US7859079B2 (en) | Power semiconductor device | |
US5247425A (en) | Semiconductor device | |
JPH05175384A (ja) | 電力用半導体装置 | |
JP6864713B2 (ja) | パワーモジュール構造 | |
JPH064595Y2 (ja) | ハイブリッドic | |
US5063434A (en) | Plastic molded type power semiconductor device | |
JP3519227B2 (ja) | 半導体装置 | |
US5617293A (en) | Bridge module | |
KR20000017054A (ko) | 세라믹 콘덴서 실장 구조 | |
JPH0513383B2 (ja) | ||
JP3391372B2 (ja) | 絶縁物封止型電子装置及びその製造方法 | |
US6664629B2 (en) | Semiconductor device | |
JPH03108749A (ja) | 電力変換装置用トランジスタモジュール | |
JP2605506B2 (ja) | 半導体装置 | |
JP3525823B2 (ja) | 相補型igbtの実装構造 | |
JP2601228B2 (ja) | 樹脂封止型回路装置の製造方法 | |
JP3947669B2 (ja) | 半導体構成部品 | |
JP2001144251A (ja) | 複合半導体装置 | |
JPH05259373A (ja) | 電力用半導体装置 | |
JP2003243608A (ja) | 電力用モジュール | |
US20230361009A1 (en) | Semiconductor package having an embedded electrical conductor connected between pins of a semiconductor die and a further device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040128 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |