JP7359298B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP7359298B2
JP7359298B2 JP2022519947A JP2022519947A JP7359298B2 JP 7359298 B2 JP7359298 B2 JP 7359298B2 JP 2022519947 A JP2022519947 A JP 2022519947A JP 2022519947 A JP2022519947 A JP 2022519947A JP 7359298 B2 JP7359298 B2 JP 7359298B2
Authority
JP
Japan
Prior art keywords
switching element
circuit
electromotive force
lower arm
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022519947A
Other languages
English (en)
Other versions
JPWO2021225111A1 (ja
Inventor
周平 青山
義昭 石原
裕市 野下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Publication of JPWO2021225111A1 publication Critical patent/JPWO2021225111A1/ja
Application granted granted Critical
Publication of JP7359298B2 publication Critical patent/JP7359298B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H03K17/167—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本発明は、電力変換装置に関する。
例えば特許文献１には、スイッチング素子としてのＩＧＢＴを駆動させるドライバ回路が記載されている。特許文献１に記載のドライバ回路は、スイッチング損失の低減とサージ電圧又はサージ電流の低減との両立を図るために、エミッタ配線のインダクタンス分にて発生する逆起電力としての誘起電圧をフィードバックさせるアクティブゲート制御を行っている。
特開２００４－４８８４３号公報
ここで、スイッチング素子を有する電力変換装置では、例えば比較的大きな電流を流すために、スイッチング素子を並列接続し、ドライバ回路を用いて両スイッチング素子を同期させて動作させる場合がある。
かかる構成において、本願発明者らは、同一の電圧を用いて両スイッチング素子を制御する場合であっても、素子ばらつきによってスイッチング素子の動作にばらつきが生じ、当該ばらつきに起因して逆起電力によるフィードバックに支障が生じて電力損失の低減とサージの抑制との両立を図ることができない場合があり得ることを見出した。
本発明は、上述した事情を鑑みてなされたものであり、その目的は並列接続された両スイッチング素子の動作にばらつきが生じる場合であっても、電力損失の低減とサージの抑制との両立を図ることができる電力変換装置を提供することである。
上記目的を達成する電力変換装置は、ＯＮ状態である場合に第１印加電流が流れる第１スイッチング素子と、前記第１スイッチング素子に対して並列に接続され、ＯＮ状態である場合に第２印加電流が流れる第２スイッチング素子と、前記両スイッチング素子を駆動させるドライバ回路と、を備え、前記第１スイッチング素子は、第１制御端子と、前記第１印加電流が流れる第１寄生インダクタンスと、前記第１寄生インダクタンスを含む第１インダクタンス成分によって生じる第１逆起電力を検出するための第１検出端子と、を備え、前記第２スイッチング素子は、第２制御端子と、前記第２印加電流が流れる第２寄生インダクタンスと、前記第２寄生インダクタンスを含む第２インダクタンス成分によって生じる第２逆起電力を検出するための第２検出端子と、を備え、前記ドライバ回路は、外部指令電圧が入力される外部入力端子と、加算電圧を出力する加算回路と、前記加算電圧が出力される加算出力端子と、を備え、前記電力変換装置は、前記加算出力端子と前記両制御端子とを接続する制御ラインと、前記両検出端子同士を接続するとともに前記両検出端子と前記加算回路とを接続するものであって、前記両逆起電力の合成起電力が伝送される共通接続ラインと、を備え、前記加算回路は、前記合成起電力と前記外部指令電圧とが入力されるものであって、前記合成起電力及び前記外部指令電圧を加算することにより前記加算電圧を出力するものであることを特徴とする。
かかる構成によれば、互いに並列接続されている両スイッチング素子が加算電圧に基づいて動作する。これにより、両スイッチング素子が同期して動作する。したがって、両印加電流を合わせた電流を流すことができるため、スイッチング素子が１つの場合と比較して、より大きな電流を流すことができる。
ここで、本構成によれば、共通接続ラインによって両検出端子同士が接続されるとともに両検出端子と加算回路とが接続されている。これにより、加算回路にフィードバックされる電圧として両逆起電力の合成起電力が入力される。したがって、両スイッチング素子の動作にばらつきが生じる場合であっても、両スイッチング素子に対して両逆起電力に基づくフィードバックをかけることができ、電力損失の低減とサージの抑制との両立を図ることができる。
上記電力変換装置について、前記ドライバ回路は、前記合成起電力が入力されるフィードバック入力端子を備え、前記共通接続ラインは、前記両検出端子同士を接続するとともに前記両検出端子と前記フィードバック入力端子とを接続する第１パーツラインと、前記ドライバ回路内に設けられ、前記フィードバック入力端子と前記加算回路とを接続する第２パーツラインと、を備えているとよい。
かかる構成によれば、第１パーツラインによって両逆起電力が合成され、その合成起電力がフィードバック入力端子に入力される。そして、合成起電力は、第２パーツラインを伝送して加算回路に入力される。これにより、上述した効果を奏する。また、本構成によれば、ドライバ回路としては両逆起電力に対応させて２つのフィードバック入力端子を有する必要がないため、ドライバ回路の構成の簡素化を図ることができる。
上記電力変換装置について、前記第２パーツライン上に設けられ、前記合成起電力を増幅させる電圧増幅回路を備えているとよい。
かかる構成によれば、合成起電力は、電圧増幅回路によって増幅されてから加算回路に入力される。これにより、両インダクタンス成分にて発生する電圧が小さい場合であっても所望の大きさの合成起電力を加算回路に入力させることができる。
上記電力変換装置について、前記第１スイッチング素子及び前記第２スイッチング素子として、互いに並列に接続された第１上アームスイッチング素子及び第２上アームスイッチング素子と、互いに並列に接続された第１下アームスイッチング素子及び第２下アームスイッチング素子と、を備え、前記第１上アームスイッチング素子及び前記第２上アームスイッチング素子の並列接続体と、前記第１下アームスイッチング素子及び前記第２下アームスイッチング素子の並列接続体とは直列に接続されており、前記電力変換装置は、前記両上アームスイッチング素子が接続された正極母線と、前記両下アームスイッチング素子が接続され且つ基準電位に接続された負極母線と、前記ドライバ回路として、前記両上アームスイッチング素子を駆動させる上アームドライバ回路、及び、前記両下アームスイッチング素子を駆動させる下アームドライバ回路と、を備え、前記第１下アームスイッチング素子及び前記第２下アームスイッチング素子がターンオフする場合には、前記第１下アームスイッチング素子の前記第１検出端子に負電圧の前記第１逆起電力が印加され且つ前記第２下アームスイッチング素子の前記第２検出端子に負電圧の前記第２逆起電力が印加され、前記共通接続ラインは、前記両下アームスイッチング素子の前記両検出端子同士を接続するとともに前記両検出端子と前記下アームドライバ回路の前記加算回路とを接続するものであり、前記電力変換装置は、前記共通接続ライン上に設けられ、前記合成起電力を反転させる反転回路を備え、前記加算回路には、前記反転回路によって反転された前記合成起電力が入力されるとよい。
かかる構成によれば、負極母線が基準電位に接続されており、更に両下アームスイッチング素子がターンオンする場合に正電圧の逆起電力が検出され且つ両下アームスイッチング素子がターンオフする場合に負電圧の逆起電力が検出される条件下において、両下アームスイッチング素子に対して逆起電力を用いたフィードバックを行うことができる。
上記目的を達成する電力変換装置は、ＯＮ状態である場合に第１印加電流が流れる第１スイッチング素子と、前記第１スイッチング素子に対して並列に接続され、ＯＮ状態である場合に第２印加電流が流れる第２スイッチング素子と、前記両スイッチング素子を駆動させるドライバ回路と、を備え、前記第１スイッチング素子は、第１制御端子と、第１出力端子と、を備え、前記第２スイッチング素子は、第２制御端子と、第２出力端子と、を備え、前記ドライバ回路は、外部指令電圧が入力される外部入力端子と、加算電圧を出力する加算回路と、前記加算電圧が出力される加算出力端子と、を備え、前記電力変換装置は、前記加算出力端子と前記両制御端子とを接続する制御ラインと、インダクタンスを有し、前記第１出力端子及び前記第２出力端子同士を接続するとともに前記インダクタンスによって生じた逆起電力が前記加算回路に入力されるように前記第１出力端子及び前記第２出力端子と前記加算回路とを接続する検出ラインと、を備え、前記加算回路は、前記逆起電力と前記外部指令電圧とが入力されるものであって、前記逆起電力及び前記外部指令電圧を加算することにより前記加算電圧を出力するものであることを特徴とする。
かかる構成によれば、両スイッチング素子の動作にばらつきが生じる場合であっても、両スイッチング素子に対してフィードバックをかけることができ、電力損失の低減とサージの抑制との両立を図ることができる。また、スイッチング素子に検出端子を設ける必要がなくなる。
上記電力変換装置について、前記検出ラインは、基板上に設けられた配線パターンであることを特徴とするとよい。
この発明によれば、並列接続された両スイッチング素子の動作にばらつきが生じる場合であっても、電力損失の低減とサージの抑制との両立を図ることができる。
第１実施形態に係る電力変換装置の電気的構成の概要を示す回路図。 下アームドライバ回路及び両下アームスイッチング素子の電気的構成を示すブロック回路図。 下アームドライバ回路の回路図。 （ａ）ターンオン時における外部指令電圧の波形、（ｂ）合成起電力の変化を模式的に示すグラフ、（ｃ）第１ドレイン電流の変化を模式的に示すグラフ、（ｄ）第２ドレイン電流の変化を模式的に示すグラフ。 第２実施形態に係る電力変換装置における下アームドライバ回路及び両下アームスイッチング素子の電気的構成を示すブロック回路図。 別例の共通接続ラインを示すブロック回路図。
（第１実施形態）
以下、電力変換装置の一実施形態について説明する。
本実施形態の電力変換装置１０は、例えば車両２００に搭載されており、車両２００に設けられている電動モータ２０１を駆動するのに用いられる。
詳細には、本実施形態の電動モータ２０１は、車両２００の車輪を回転させるための走行用モータである。本実施形態の電動モータ２０１は、３相コイル２０２ｕ，２０２ｖ，２０２ｗを有している。３相コイル２０２ｕ，２０２ｖ，２０２ｗは例えばＹ結線されている。３相コイル２０２ｕ，２０２ｖ，２０２ｗが所定のパターンで通電されることにより、電動モータ２０１が回転する。なお、３相コイル２０２ｕ，２０２ｖ，２０２ｗの結線態様は、Ｙ結線に限られず任意であり、例えばデルタ結線でもよい。
図１に示すように、車両２００は蓄電装置２０３を有している。本実施形態の電力変換装置１０は、蓄電装置２０３の直流電力を電動モータ２０１が駆動可能な交流電力に変換するインバータ装置である。換言すれば、電力変換装置１０は、蓄電装置２０３を用いて電動モータ２０１を駆動させる駆動装置とも言える。
電力変換装置１０は、スイッチング素子１１を有している。スイッチング素子１１は、例えばパワースイッチング素子であり、一例としてはパワーＭＯＳＦＥＴである。スイッチング素子１１は、逆並列に接続された還流ダイオードを有している。還流ダイオードは、例えばスイッチング素子１１内の寄生ダイオードである。ただし、これに限られず、還流ダイオードは、スイッチング素子１１とは別に設けられたものであってもよい。
本実施形態の電力変換装置１０は、スイッチング素子１１を複数有している。詳細には、電力変換装置１０は、スイッチング素子１１として、ｕ相コイル２０２ｕに対応するｕ相上アームスイッチング素子１１ｕｕａ，１１ｕｕｂ及びｕ相下アームスイッチング素子１１ｕｄａ，１１ｕｄｂを有している。両ｕ相上アームスイッチング素子１１ｕｕａ，１１ｕｕｂは互いに並列接続されている。両ｕ相下アームスイッチング素子１１ｕｄａ，１１ｕｄｂは互いに並列接続されている。両ｕ相上アームスイッチング素子１１ｕｕａ，１１ｕｕｂの並列接続体と、両ｕ相下アームスイッチング素子１１ｕｄａ，１１ｕｄｂの並列接続体とは、ｕ相接続線ＬＮｕによって直列に接続されており、ｕ相接続線ＬＮｕはｕ相コイル２０２ｕに接続されている。
同様に、電力変換装置１０は、スイッチング素子１１として、ｖ相コイル２０２ｖに対応するｖ相上アームスイッチング素子１１ｖｕａ，１１ｖｕｂ及びｖ相下アームスイッチング素子１１ｖｄａ，１１ｖｄｂを有している。両ｖ相上アームスイッチング素子１１ｖｕａ，１１ｖｕｂは互いに並列接続されている。両ｖ相下アームスイッチング素子１１ｖｄａ，１１ｖｄｂは互いに並列接続されている。両ｖ相上アームスイッチング素子１１ｖｕａ，１１ｖｕｂの並列接続体と、両ｖ相下アームスイッチング素子１１ｖｄａ，１１ｖｄｂの並列接続体とは、ｖ相接続線ＬＮｖによって直列に接続されており、ｖ相接続線ＬＮｖはｖ相コイル２０２ｖに接続されている。
電力変換装置１０は、スイッチング素子１１として、ｗ相コイル２０２ｗに対応するｗ相上アームスイッチング素子１１ｗｕａ，１１ｗｕｂ及びｗ相下アームスイッチング素子１１ｗｄａ，１１ｗｄｂを有している。両ｗ相上アームスイッチング素子１１ｗｕａ，１１ｗｕｂは互いに並列接続されている。両ｗ相下アームスイッチング素子１１ｗｄａ，１１ｗｄｂは互いに並列接続されている。両ｗ相上アームスイッチング素子１１ｗｕａ，１１ｗｕｂの並列接続体と、両ｗ相下アームスイッチング素子１１ｗｄａ，１１ｗｄｂの並列接続体とは、ｗ相接続線ＬＮｗによって直列に接続されており、ｗ相接続線ＬＮｗはｗ相コイル２０２ｗに接続されている。
ここで、説明の便宜上、以下の説明では、ｕ相上アームスイッチング素子１１ｕｕａ，１１ｕｕｂ、ｖ相上アームスイッチング素子１１ｖｕａ，１１ｖｕｂ、ｗ相上アームスイッチング素子１１ｗｕａ，１１ｗｕｂを単に上アームスイッチング素子１１ｘａ，１１ｘｂともいう。また、ｕ相下アームスイッチング素子１１ｕｄａ，１１ｕｄｂ、ｖ相下アームスイッチング素子１１ｖｄａ，１１ｖｄｂ、ｗ相下アームスイッチング素子１１ｗｄａ，１１ｗｄｂを単に下アームスイッチング素子１１ｙａ，１１ｙｂともいう。
電力変換装置１０は、両上アームスイッチング素子１１ｘａ，１１ｘｂが接続されている正極母線ＬＮ１と、両下アームスイッチング素子１１ｙａ，１１ｙｂが接続されている負極母線ＬＮ２と、を備えている。正極母線ＬＮ１は、蓄電装置２０３の高圧側である正極端子（＋端子）に接続されており、負極母線ＬＮ２は、蓄電装置２０３の低圧側である負極端子（－端子）に接続されている。つまり、上アームスイッチング素子１１ｘａ，１１ｘｂと下アームスイッチング素子１１ｙａ，１１ｙｂとの直列接続体は正極母線ＬＮ１及び負極母線ＬＮ２に接続され、蓄電装置２０３からの直流電力が供給される。本実施形態では、負極母線ＬＮ２は基準電位Ｖ０に接続されている。このため、下アームスイッチング素子１１ｙａ，１１ｙｂは基準電位Ｖ０に接続されることとなる。
図１及び図２に示すように、電力変換装置１０は、スイッチング素子１１を駆動させるドライバ回路１２を備えている。
本実施形態のドライバ回路１２は所謂ゲートドライバ回路である。本実施形態の電力変換装置１０は、複数のスイッチング素子１１に対応させてドライバ回路１２を複数有している。詳細には、電力変換装置１０は、ｕ相上アームスイッチング素子１１ｕｕａ，１１ｕｕｂを駆動させるｕ相上アームドライバ回路１２ｕｕと、ｕ相下アームスイッチング素子１１ｕｄａ，１１ｕｄｂを駆動させるｕ相下アームドライバ回路１２ｕｄと、を備えている。
ｕ相上アームドライバ回路１２ｕｕは、両ｕ相上アームスイッチング素子１１ｕｕａ，１１ｕｕｂのゲートに接続されており、ゲート電圧を制御することにより両ｕ相上アームスイッチング素子１１ｕｕａ，１１ｕｕｂをＯＮ／ＯＦＦさせる。本実施形態では、ｕ相上アームドライバ回路１２ｕｕは、両ｕ相上アームスイッチング素子１１ｕｕａ，１１ｕｕｂに対して同一のゲート電圧を出力する。このため、両ｕ相上アームスイッチング素子１１ｕｕａ，１１ｕｕｂは同期する。
同様に、ｕ相下アームドライバ回路１２ｕｄは、両ｕ相下アームスイッチング素子１１ｕｄａ，１１ｕｄｂのゲートに接続されており、両ｕ相下アームスイッチング素子１１ｕｄａ，１１ｕｄｂに対して同一のゲート電圧を出力することにより両ｕ相下アームスイッチング素子１１ｕｄａ，１１ｕｄｂを同期させた状態でスイッチング動作させる。
電力変換装置１０は、ｖ相上アームスイッチング素子１１ｖｕａ，１１ｖｕｂを駆動させるｖ相上アームドライバ回路１２ｖｕと、ｖ相下アームスイッチング素子１１ｖｄａ，１１ｖｄｂを駆動させるｖ相下アームドライバ回路１２ｖｄと、を備えている。電力変換装置１０は、ｗ相上アームスイッチング素子１１ｗｕａ，１１ｗｕｂを駆動させるｗ相上アームドライバ回路１２ｗｕと、ｗ相下アームスイッチング素子１１ｗｄａ，１１ｗｄｂを駆動させるｗ相下アームドライバ回路１２ｗｄと、を備えている。これらの構成は、ｕ相上アームドライバ回路１２ｕｕ及びｕ相下アームドライバ回路１２ｕｄと同様であるため、詳細な説明を省略する。
なお、説明の便宜上、以降の説明において、各上アームドライバ回路１２ｕｕ，１２ｖｕ，１２ｗｕを単に上アームドライバ回路１２ｘといい、各下アームドライバ回路１２ｕｄ，１２ｖｄ，１２ｗｄを単に下アームドライバ回路１２ｙという。
図１に示すように、車両２００は、電力変換装置１０を制御する変換制御装置１３を備えている。本実施形態の変換制御装置１３はインバータ制御装置である。変換制御装置１３は、外部からの指令（例えば要求回転速度）に基づいて、電動モータ２０１に流れる目標電流を決定し、その目標電流が流れるための外部指令電圧Ｖｐを導出する。そして、変換制御装置１３は、外部指令電圧Ｖｐをドライバ回路１２に向けて出力する。
本実施形態では、変換制御装置１３は、ドライバ回路１２ｕｕ～１２ｗｄごとに外部指令電圧Ｖｐを導出し、各ドライバ回路１２ｕｕ～１２ｗｄに外部指令電圧Ｖｐを出力する。これにより、各相の上アームスイッチング素子１１ｘａ，１１ｘｂと下アームスイッチング素子１１ｙａ，１１ｙｂとが個別に制御される。
次に図２及び図３を用いてスイッチング素子１１及びドライバ回路１２の詳細について説明する。ここで、上アームに係る構成と下アームに係る構成とは基本的には同一であるため、説明の便宜上、以下では下アームスイッチング素子１１ｙａ，１１ｙｂ及び下アームドライバ回路１２ｙについて詳細に説明する。
図２に示すように、第１下アームスイッチング素子１１ｙａは、ＯＮ状態である場合に第１印加電流としての第１ドレイン電流Ｉｄ１が流れるスイッチング素子である。第１ドレイン電流Ｉｄ１は、第１下アームスイッチング素子１１ｙａのソース－ドレイン間を流れる電流である。
第１下アームスイッチング素子１１ｙａは、ゲート電圧が入力される第１制御端子としての第１ゲート端子２１ａと、ＯＮ状態である場合に第１ドレイン電流Ｉｄ１が流れる第１ドレイン端子２２ａ及び第１ソース端子２３ａと、を備えている。第１ソース端子２３ａは、印加電流が流れる印加端子とも言える。
本実施形態では、第１下アームスイッチング素子１１ｙａの第１ドレイン端子２２ａは、上アームスイッチング素子１１ｘａ，１１ｘｂのソース端子に接続されており、第１ソース端子２３ａは、負極母線ＬＮ２に接続されている。本実施形態では、負極母線ＬＮ２は基準電位Ｖ０に接続されているため、第１ソース端子２３ａには基準電位Ｖ０が印加される。
本実施形態の第１下アームスイッチング素子１１ｙａは、第１ドレイン電流Ｉｄ１が流れる第１寄生インダクタンスＬｓ１を有している。第１寄生インダクタンスＬｓ１は、例えばスイッチング素子１１内の配線パターン、ワイヤー及び第１ソース端子２３ａなどによって構成されている。第１寄生インダクタンスＬｓ１は、等価的には第１ドレイン電流Ｉｄ１が流れる電流経路上に設けられている。詳細には、第１寄生インダクタンスＬｓ１は、第１下アームスイッチング素子１１ｙａの本体と第１ソース端子２３ａとの間に設けられており、第１下アームスイッチング素子１１ｙａの本体と直列に接続されている。
ここで、第１下アームスイッチング素子１１ｙａは、第１寄生インダクタンスＬｓ１を含む第１インダクタンス成分Ｌ１によって生じた第１逆起電力Ｖｂ１を検出するための第１検出端子２４ａを有している。
第１インダクタンス成分Ｌ１は、第１ドレイン電流Ｉｄ１が変化することによって第１逆起電力Ｖｂ１を生じさせるものである。第１インダクタンス成分Ｌ１は、第１下アームスイッチング素子１１ｙａ外にある配線（パターン）に含まれる寄生インダクタンス等の他のインダクタンスを含んでいてもよいし、含まなくてもよい。なお、第１ドレイン電流Ｉｄ１の変化とは、第１ドレイン電流Ｉｄ１が流れ始める場合と、第１ドレイン電流Ｉｄ１が停止する場合とを含む。
第１検出端子２４ａは、第１ドレイン電流Ｉｄ１が流れにくい端子である。詳細については後述するが、第１検出端子２４ａは、下アームドライバ回路１２ｙに設けられたフィードバック入力端子３３を介してフィードバックオペアンプ１０１の入力端子に接続されている。このため、第１下アームスイッチング素子１１ｙａ内から第１検出端子２４ａを見た場合のインピーダンスは、第１ソース端子２３ａと比較して高いため、第１検出端子２４ａには第１ドレイン電流Ｉｄ１が流れにくい。したがって、第１検出端子２４ａとしては、等価的に第１下アームスイッチング素子１１ｙａの本体と第１寄生インダクタンスＬｓ１との間に接続されているとみなすことができる。
かかる構成によれば、第１ドレイン電流Ｉｄ１が変化すると、第１寄生インダクタンスＬｓ１を含む第１インダクタンス成分Ｌ１によって第１逆起電力Ｖｂ１が発生し、当該第１逆起電力Ｖｂ１が第１検出端子２４ａに印加される。これにより、第１検出端子２４ａに印加される電圧を検出することにより第１逆起電力Ｖｂ１を検出することができる。
ちなみに、第１インダクタンス成分Ｌ１によって発生する第１逆起電力Ｖｂ１は、第１ドレイン電流Ｉｄ１が増加する場合には正電圧となり、第１ドレイン電流Ｉｄ１が低下する場合には負電圧となる。すなわち、第１下アームスイッチング素子１１ｙａがターンオンする場合には、第１検出端子２４ａには正電圧の第１逆起電力Ｖｂ１が印加される一方、第１下アームスイッチング素子１１ｙａがターンオフする場合には、第１検出端子２４ａには負電圧の第１逆起電力Ｖｂ１が印加される。
なお、第１検出端子２４ａの具体的な構成は任意である。例えば、第１下アームスイッチング素子１１ｙａが複数の第１ソース端子２３ａを有している場合には、複数の第１ソース端子２３ａのうち一部でもよい。また、例えば、第１下アームスイッチング素子１１ｙａが、第１ソース端子２３ａとは別に設けられたゲートドライブ用端子とを有する構成においては、ゲートドライブ用端子を第１検出端子２４ａとして用いるとよい。ゲートドライブ用端子は、ケルビン端子、ケルビンソース端子ともいわれるものであり、第１ドレイン電流Ｉｄ１が流れないソース端子である。ゲートドライブ用端子は、例えば第１ソース端子２３ａと比較して第１寄生インダクタンスＬｓ１が小さく形成されたものでもよい。
第２下アームスイッチング素子１１ｙｂは第１下アームスイッチング素子１１ｙａと同様である。すなわち、第２下アームスイッチング素子１１ｙｂは、ＯＮ状態である場合に第２印加電流としての第２ドレイン電流Ｉｄ２が流れるスイッチング素子である。第２ドレイン電流Ｉｄ２は、第２下アームスイッチング素子１１ｙｂのソース－ドレイン間を流れる電流である。
第２下アームスイッチング素子１１ｙｂは、第２制御端子としての第２ゲート端子２１ｂと、ＯＮ状態である場合に第２ドレイン電流Ｉｄ２が流れる第２ドレイン端子２２ｂ及び第２ソース端子２３ｂと、を備えている。そして、第２下アームスイッチング素子１１ｙｂは、第２寄生インダクタンスＬｓ２と、第２寄生インダクタンスＬｓ２を含む第２インダクタンス成分Ｌ２によって生じる第２逆起電力Ｖｂ２を検出するための第２検出端子２４ｂと、を備えている。第２下アームスイッチング素子１１ｙｂがターンオンする場合には、第２検出端子２４ｂには正電圧の第２逆起電力Ｖｂ２が印加される一方、第２下アームスイッチング素子１１ｙｂがターンオフする場合には、第２検出端子２４ｂには負電圧の第２逆起電力Ｖｂ２が印加される。これらの構成は、第１下アームスイッチング素子１１ｙａの対応する構成と同様であるため、詳細な説明を省略する。
次に、下アームドライバ回路１２ｙ及び両下アームスイッチング素子１１ｙａ，１１ｙｂと下アームドライバ回路１２ｙとの接続態様について説明する。
図２及び図３に示すように、下アームドライバ回路１２ｙは、外部入力端子３１と、加算出力端子３２と、フィードバック入力端子３３と、フィルタ回路５０と、加算回路６０と、電流増幅回路７０と、分圧回路９０と、電圧増幅回路１００と、を備えている。
電力変換装置１０は、外部入力端子３１と加算回路６０とを接続する外部入力ライン４１と、加算出力端子３２と両ゲート端子２１ａ，２１ｂとを接続する制御ライン４２と、両検出端子２４ａ，２４ｂ同士を接続するとともに両検出端子２４ａ，２４ｂと加算回路６０とを接続する共通接続ライン４３と、を備えている。
外部入力端子３１は、変換制御装置１３と電気的に接続されている。外部入力端子３１には、変換制御装置１３からの外部指令電圧Ｖｐが入力される。外部入力端子３１に入力された外部指令電圧Ｖｐは、外部入力ライン４１を伝送して加算回路６０に入力される。
加算出力端子３２は、下アームドライバ回路１２ｙからゲート電圧（換言すればゲート電流）を出力するための端子である。加算出力端子３２から出力されるゲート電圧としての加算電圧Ｖａｄは、制御ライン４２を介して両ゲート端子２１ａ，２１ｂに入力される。
本実施形態のフィードバック入力端子３３は、両逆起電力Ｖｂ１，Ｖｂ２の合成起電力Ｖｓｓが入力される端子である。詳細には、共通接続ライン４３は、両検出端子２４ａ，２４ｂ同士を接続するとともに両検出端子２４ａ，２４ｂとフィードバック入力端子３３とを接続している第１パーツライン４３ａを有している。本実施形態の第１パーツライン４３ａは、例えば両下アームスイッチング素子１１ｙａ，１１ｙｂ及び下アームドライバ回路１２ｙが実装される回路基板に形成された配線パターンである。ただし、これに限られず、第１パーツライン４３ａの具体的な構成は任意であり、ワイヤーなどでもよい。
ここで、第１パーツライン４３ａによって両検出端子２４ａ，２４ｂ同士が接続されることによって、図２の二点鎖線に示すように、等価的に第１寄生インダクタンスＬｓ１と第２寄生インダクタンスＬｓ２とが並列に接続されているとみなすことができる。これにより、フィードバック入力端子３３には、第１逆起電力Ｖｂ１及び第２逆起電力Ｖｂ２との合成起電力Ｖｓｓが入力される。具体的には、合成起電力Ｖｓｓは、両逆起電力Ｖｂ１，Ｖｂ２の平均値となる。
なお、第１検出端子２４ａと第２検出端子２４ｂとがショートしている場合には、第１逆起電力Ｖｂ１及び第２逆起電力Ｖｂ２は同一電圧となり、合成起電力Ｖｓｓは第１逆起電力Ｖｂ１及び第２逆起電力Ｖｂ２と同一電圧となる（Ｖｓｓ＝Ｖｂ１＝Ｖｂ２）。
フィルタ回路５０は、外部入力ライン４１上に設けられている。フィルタ回路５０は、外部入力端子３１から入力された外部指令電圧Ｖｐに含まれるノイズを低減させるものである。フィルタ回路５０は、例えばローパスフィルタ回路である。
図３に示すように、フィルタ回路５０は、例えばフィルタオペアンプ５１と、第１フィルタ抵抗５２と、第２フィルタ抵抗５３と、フィルタコンデンサ５４と、を備えている。
外部入力ライン４１によって、外部入力端子３１がフィルタオペアンプ５１の＋端子（非反転入力端子）に接続されているとともにフィルタオペアンプ５１の出力端子が加算回路６０に接続されている。
フィルタオペアンプ５１における－端子（反転入力端子）及び出力端子は、第１フィルタ抵抗５２を介して接続されており、第１フィルタ抵抗５２に対して並列にフィルタコンデンサ５４が接続されている。第２フィルタ抵抗５３は、第１フィルタ抵抗５２及びフィルタコンデンサ５４に対して直列となるように接続されているとともに基準電位Ｖ０に接続されている。
かかる構成によれば、フィルタ回路５０、詳細にはフィルタオペアンプ５１の出力端子から、外部指令電圧Ｖｐが出力され、加算回路６０に入力される。当該外部指令電圧Ｖｐは、第１フィルタ抵抗５２及びフィルタコンデンサ５４によって構成されるＲＣ回路によってカットオフ周波数以上のノイズが低減（換言すれば除去）され且つ両フィルタ抵抗５２，５３の抵抗値の比率に対応した増幅率で増幅されている。ただし、フィルタ回路５０の具体的な構成は任意である。
図３に示すように、加算回路６０は、フィルタ回路５０から出力された外部指令電圧Ｖｐと合成起電力Ｖｓｓとが入力されるように構成されている。
詳細には、共通接続ライン４３は、フィードバック入力端子３３と加算回路６０とを接続する第２パーツライン４３ｂを備えている。第２パーツライン４３ｂは、下アームドライバ回路１２ｙ内に設けられ、合成起電力Ｖｓｓが伝送されるラインである。フィードバック入力端子３３に入力された合成起電力Ｖｓｓは、第２パーツライン４３ｂを介して加算回路６０に入力される。
加算回路６０は、外部指令電圧Ｖｐと合成起電力Ｖｓｓとを加算し、その加算された加算電圧Ｖａｄを両ゲート端子２１ａ，２１ｂの双方に向けて出力する。
詳細には、本実施形態の加算回路６０は、例えば加算オペアンプ６１と、第１加算抵抗６２と、第２加算抵抗６３と、加算コンデンサ６４と、を備えている。
本実施形態の外部入力ライン４１は、フィルタオペアンプ５１の出力端子と加算オペアンプ６１の＋端子（非反転入力端子）とを接続している部分を含む。そして、本実施形態の第２パーツライン４３ｂは、フィードバック入力端子３３と外部入力ライン４１とを接続している。つまり、加算回路６０は、外部入力ライン４１と第２パーツライン４３ｂとの接続点を有している。これにより、加算オペアンプ６１の＋端子には、外部指令電圧Ｖｐと合成起電力Ｖｓｓとを合わせた電圧が入力される。
加算オペアンプ６１における－端子（反転入力端子）及び出力端子は、第１加算抵抗６２を介して接続されており、第１加算抵抗６２に対して並列に加算コンデンサ６４が接続されている。第２加算抵抗６３は、第１加算抵抗６２及び加算コンデンサ６４に対して直列となるように接続されているとともに基準電位Ｖ０に接続されている。
かかる構成によれば、加算オペアンプ６１の出力端子から、外部指令電圧Ｖｐと合成起電力Ｖｓｓとが加算された加算電圧Ｖａｄが出力される。当該加算電圧Ｖａｄは、第１加算抵抗６２及び加算コンデンサ６４によって構成されるＲＣ回路によってカットオフ周波数以上のノイズが低減（換言すれば除去）され且つ両加算抵抗６２，６３の抵抗値の比率に対応した増幅率で増幅されている。ただし、加算回路６０の具体的な構成は任意である。
電流増幅回路７０は、加算電圧Ｖａｄの波形を維持しつつ、スイッチング素子１１を駆動させるのに必要な電流を供給するための回路である。
図３に示すように、本実施形態の電流増幅回路７０は、例えば第１増幅スイッチング素子７１及び第２増幅スイッチング素子７２を備えている。第１増幅スイッチング素子７１及び第２増幅スイッチング素子７２は例えばｎ型のＭＯＳＦＥＴである。
第１増幅スイッチング素子７１のドレインは、第１供給電圧Ｖ１を印加する第１供給源Ｅ１に接続されている。第２増幅スイッチング素子７２のソースは、第２供給電圧Ｖ２を印加する第２供給源Ｅ２に接続されている。第１供給電圧Ｖ１は例えば正の電圧であり、第２供給電圧Ｖ２は例えば負の電圧である。第１増幅スイッチング素子７１のソースと第２増幅スイッチング素子７２のドレインとは、接続線７５を介して接続されている。また、接続線７５上には、互いに逆接続された両ダイオード７３，７４が設けられている。
両増幅スイッチング素子７１，７２のゲートと加算回路６０（詳細には加算オペアンプ６１の出力端子）とが接続されている。第１増幅スイッチング素子７１のゲートと加算回路６０との間には第１ツェナーダイオード７６が設けられている。第１ツェナーダイオード７６のアノードは加算回路６０に接続されており、第１ツェナーダイオード７６のカソードが第１増幅スイッチング素子７１のゲートに接続されている。
第２増幅スイッチング素子７２のゲートと加算回路６０との間には第２ツェナーダイオード７７が設けられている。第２ツェナーダイオード７７のカソードは加算回路６０に接続されており、第２ツェナーダイオード７７のアノードが第２増幅スイッチング素子７２のゲートに接続されている。加算回路６０から出力された加算電圧Ｖａｄは、第２ツェナーダイオード７７を介して第２増幅スイッチング素子７２のゲートに入力される。
かかる構成によれば、両ダイオード７３，７４を接続する接続線７５から加算電圧Ｖａｄが出力され、両供給源Ｅ１，Ｅ２から、スイッチング素子１１を駆動させるのに必要なゲート電流が供給される。
電流増幅回路７０の出力（詳細には接続線７５）は加算出力端子３２に接続されている。これにより、加算電圧Ｖａｄは、加算出力端子３２から出力され、制御ライン４２を介して両ゲート端子２１ａ，２１ｂに入力される。すなわち、本実施形態では加算電圧Ｖａｄがゲート電圧となっている。なお、電流増幅回路７０の具体的な構成は任意である。
図３に示すように、下アームドライバ回路１２ｙは、電流増幅回路７０と加算出力端子３２とをつなぐライン上に設けられたゲート抵抗８０を備えている。ゲート抵抗８０によってゲート電流が調整される。
図２及び図３に示すように、本実施形態の電力変換装置１０は、共通接続ライン４３上に設けられた分圧回路９０及び電圧増幅回路１００を備えている。本実施形態では、分圧回路９０及び電圧増幅回路１００は、第２パーツライン４３ｂ上に設けられている。
図３に示すように、分圧回路９０は、合成起電力Ｖｓｓを分圧する回路である。詳細には、分圧回路９０は、例えば合成起電力Ｖｓｓを分圧する分圧抵抗９１，９２と、第１分圧抵抗９１に対して並列に接続された抵抗９３及びコンデンサ９４と、を備えている。抵抗９３及びコンデンサ９４は、合成起電力Ｖｓｓに含まれるノイズを低減するフィルタ回路を構成している。
電圧増幅回路１００は、フィードバックオペアンプ１０１と、第１増幅抵抗１０２及び第２増幅抵抗１０３と、を備えている。
フィードバックオペアンプ１０１は、第２パーツライン４３ｂ上に設けられている。第２パーツライン４３ｂによってフィードバックオペアンプ１０１の＋端子と分圧回路９０とが接続されており、フィードバックオペアンプ１０１の＋端子には、分圧回路９０によって分圧された合成起電力Ｖｓｓが入力される。
フィードバックオペアンプ１０１における出力端子は、第２パーツライン４３ｂを介して加算回路６０（詳細には外部入力ライン４１）に接続されている。フィードバックオペアンプ１０１の出力端子から出力された合成起電力Ｖｓｓは、第２パーツライン４３ｂを伝送して加算回路６０に入力される。
また、フィードバックオペアンプ１０１の出力端子は、第１増幅抵抗１０２を介してフィードバックオペアンプ１０１の－端子（反転入力端子）と接続されている。更に、第２増幅抵抗１０３は、第１増幅抵抗１０２とフィードバックオペアンプ１０１の－端子との接続線に接続され且つ基準電位Ｖ０に接続されている。つまり、本実施形態の電圧増幅回路１００は非反転増幅回路である。
かかる構成によれば、フィードバック入力端子３３に入力された合成起電力Ｖｓｓは、分圧回路９０によって分圧され且つ電圧増幅回路１００によって増幅される。なお、電圧増幅回路１００の増幅率は任意であり、１でもよいし、１よりも大きくてもよいし、１よりも小さくてもよい。
ここで、本実施形態では電圧増幅回路１００によってインピーダンス変換が行われている。詳細には、フィードバックオペアンプ１０１の入力側の方が、フィードバックオペアンプ１０１の出力側よりもインピーダンスが高くなる。これにより、両検出端子２４ａ，２４ｂ、フィードバック入力端子３３、及び共通接続ライン４３に、第１ドレイン電流Ｉｄ１の一部が流れ込むことが規制されている。
電力変換装置１０は、合成起電力Ｖｓｓを反転させる反転回路１１０を備えている。反転回路１１０は、例えば下アームドライバ回路１２ｙ内に設けられており、詳細には第２パーツライン４３ｂ上に設けられている。
反転回路１１０は、合成起電力Ｖｓｓの極性を反転させる。詳細には、反転回路１１０は、合成起電力Ｖｓｓが正電圧（＋）である場合には負電圧（－）に変換し、合成起電力Ｖｓｓが負電圧である場合には正電圧に変換する。本実施形態では、合成起電力Ｖｓｓの絶対値は反転回路１１０によって変更されない。なお、反転回路１１０の具体的な構成は任意である。
下アームドライバ回路１２ｙは、外部入力ライン４１上に設けられた外部入力抵抗１１１と、共通接続ライン４３上に設けられたフィードバック入力抵抗１１２と、を備えている。外部入力抵抗１１１は、外部入力ライン４１におけるフィルタ回路５０と加算回路６０とを接続する部分上に設けられている。フィードバック入力抵抗１１２は、共通接続ライン４３における第２パーツライン４３ｂのうち電圧増幅回路１００と加算回路６０とを接続する部分上に設けられている。
本実施形態の作用について、下アームスイッチング素子１１ｙａ，１１ｙｂのターンオンを例に図４を用いて説明する。図４の（ａ）は外部指令電圧Ｖｐの変化を示すタイムチャートであり、図４の（ｂ）は合成起電力Ｖｓｓを模式的に示す波形であり、図４の（ｃ）は第１ドレイン電流Ｉｄ１の波形を示すグラフであり、図４の（ｄ）は第２ドレイン電流Ｉｄ２の波形を示すグラフである。本実施形態では、第１ドレイン電流Ｉｄ１と第２ドレイン電流Ｉｄ２のピークのタイミングが異なる場合について説明する。
図４の（ａ）に示すように、ｔ１のタイミングにて外部指令電圧Ｖｐが立ち上がる。これにより、両下アームスイッチング素子１１ｙａ，１１ｙｂの双方に外部指令電圧Ｖｐの立ち上がりが同時に入力される。
ここで、両下アームスイッチング素子１１ｙａ，１１ｙｂには、素子ごとの特性ばらつきが存在し得る。このため、仮に両下アームスイッチング素子１１ｙａ，１１ｙｂに対して同時に外部指令電圧Ｖｐの立ち上がりが入力された場合であっても、両ドレイン電流Ｉｄ１，Ｉｄ２の立ち上がりタイミングにずれが生じる場合がある。
例えば、図４の（ｃ）及び図４の（ｄ）に示すように、ｔ２のタイミングにて、第２ドレイン電流Ｉｄ２よりも先に第１ドレイン電流Ｉｄ１が流れ始めたとする。この場合、第１ドレイン電流Ｉｄ１が流れ始めることによって第１逆起電力Ｖｂ１が発生する。これにより、図４の（ｂ）に示すように、合成起電力Ｖｓｓが発生し、当該合成起電力Ｖｓｓが加算回路６０にフィードバックされる。
なお、第１ドレイン電流Ｉｄ１が流れ始めたことによって生じる第１逆起電力Ｖｂ１は正電圧となる。合成起電力Ｖｓｓは、分圧回路９０によって分圧され電圧増幅回路１００によって増幅された後に、反転回路１１０によって極性が反転されてから加算回路６０に入力される。これにより、負電圧の合成起電力Ｖｓｓが加算回路６０に入力されるため、第１ドレイン電流Ｉｄ１の傾きが小さくなり、第１ドレイン電流Ｉｄ１の立ち上がりが緩やかになる。なお、この状況における合成起電力Ｖｓｓは、第１逆起電力Ｖｂ１の約１／２である。
その後、図４の（ｄ）に示すように、ｔ３のタイミングにて第２ドレイン電流Ｉｄ２が流れ始めるとする。第２ドレイン電流Ｉｄ２が流れ始めることによって第２逆起電力Ｖｂ２が発生する。そして、第１逆起電力Ｖｂ１と第２逆起電力Ｖｂ２との合成起電力Ｖｓｓがフィードバックされることにより、両ドレイン電流Ｉｄ１，Ｉｄ２の双方の立ち上がりが緩やかになる。詳細には、両ドレイン電流Ｉｄ１，Ｉｄ２の傾きは、第１ドレイン電流Ｉｄ１のみが流れていた場合よりも小さくなる。より具体的には、両ドレイン電流Ｉｄ１，Ｉｄ２の傾きは、ｔ２－ｔ３の期間における第１ドレイン電流Ｉｄ１の傾きの約１／２となる。
図４の（ｃ）に示すように、ｔ４のタイミングにて、第１ドレイン電流Ｉｄ１がピークとなると、第１ドレイン電流Ｉｄ１は低下し始める。これにより、ｔ２－ｔ４の期間とは逆向きの第１逆起電力Ｖｂ１が発生する。
一方、ｔ４のタイミングでは、第２ドレイン電流Ｉｄ２は上昇中であるため、第２逆起電力Ｖｂ２は発生している。このため、図４の（ｂ）に示すように、合成起電力Ｖｓｓは互いに打ち消し合って「０」又は「０」に近い値となる。
その後、図４の（ｃ）に示すように、ｔ５のタイミングにて、第１ドレイン電流Ｉｄ１が飽和電流に到達し、当該飽和電流に維持される。飽和電流は、第１下アームスイッチング素子１１ｙａがＯＮ状態である場合に定常的に流れる電流ともいえる。
ここで、第１ドレイン電流Ｉｄ１が飽和電流になることによって第１逆起電力Ｖｂ１は「０」となる。これにより、図４の（ｂ）に示すように、第２逆起電力Ｖｂ２に対応した合成起電力Ｖｓｓがフィードバックされる。したがって、合成起電力Ｖｓｓがフィードバックされることによるサージ抑制効果が継続され、図４の（ｄ）の二点鎖線に示すような第２ドレイン電流Ｉｄ２の過度な立ち上がりが抑制されている。
なお、念の為に説明すると、実際のｔ４－ｔ５の期間は非常に短い期間であるため、合成起電力Ｖｓｓが「０」となっていることによる影響は無視できるほど小さい。
そして、図４の（ｄ）に示すように、ｔ６のタイミングにて、第２ドレイン電流Ｉｄ２がピークとなると、第２ドレイン電流Ｉｄ２が低下し始める。これにより、ｔ３－ｔ６の期間とは逆向きの第２逆起電力Ｖｂ２が発生する。したがって、図４の（ｂ）に示すように、逆向きの合成起電力Ｖｓｓが発生する。その後、ｔ７のタイミングにて、第２ドレイン電流Ｉｄ２が飽和電流となり、合成起電力Ｖｓｓが「０」となる。
以上のとおり、本実施形態では、素子ばらつき等に起因して両下アームスイッチング素子１１ｙａ，１１ｙｂの立ち上がりタイミング（詳細にはドレイン電流Ｉｄ１，Ｉｄ２が流れ始めるタイミング）が異なる場合であっても、両ドレイン電流Ｉｄ１，Ｉｄ２がピークとなるまでの期間に亘って合成起電力Ｖｓｓによるフィードバックが行われる。
なお、下アームスイッチング素子１１ｙａ，１１ｙｂがターンオフする場合も同様である。すなわち、下アームスイッチング素子１１ｙａ，１１ｙｂがターンオフする場合には、ドレイン電流Ｉｄ１，Ｉｄ２が低下し始め、それに伴いインダクタンス成分Ｌ１，Ｌ２にて負電圧の逆起電力Ｖｂ１，Ｖｂ２が発生する。両逆起電力Ｖｂ１，Ｖｂ２の合成起電力Ｖｓｓは、分圧回路９０によって分圧されるとともに電圧増幅回路１００によって増幅され、更に反転回路１１０によって極性が反転されてから加算回路６０に入力される。この場合、ドレイン電流Ｉｄ１，Ｉｄ２の低下態様にばらつきがある場合であっても、両ドレイン電流Ｉｄ１，Ｉｄ２の双方が「０」になるまで、合成起電力Ｖｓｓによるフィードバックが行われる。
また、上アームスイッチング素子１１ｘａ，１１ｘｂのターンオン及びターンオフは下アームスイッチング素子１１ｙａ，１１ｙｂのターンオン及びターンオフと同様である。このため、これらの動作の詳細については説明を省略する。
以上詳述した本実施形態によれば以下の効果を奏する。なお、説明の便宜上、各第１スイッチング素子１１ｕｕａ，１１ｕｄａ，１１ｖｕａ，１１ｖｄａ，１１ｗｕａ，１１ｗｄａを単に第１スイッチング素子１１ａといい、各第２スイッチング素子１１ｕｕｂ，１１ｕｄｂ，１１ｖｕｂ，１１ｖｄｂ，１１ｗｕｂ，１１ｗｄｂを単に第２スイッチング素子１１ｂという。
（１）電力変換装置１０は、ＯＮ状態である場合に第１印加電流としての第１ドレイン電流Ｉｄ１が流れる第１スイッチング素子１１ａと、第１スイッチング素子１１ａに対して並列に接続され、ＯＮ状態である場合に第２印加電流としての第２ドレイン電流Ｉｄ２が流れる第２スイッチング素子１１ｂと、を備えている。電力変換装置１０は、両スイッチング素子１１ａ，１１ｂを駆動させるドライバ回路１２を備えている。
スイッチング素子１１ａ，１１ｂは、制御端子としてのゲート端子２１ａ，２１ｂと、寄生インダクタンスＬｓ１，Ｌｓ２を含むインダクタンス成分Ｌ１，Ｌ２によって生じる逆起電力Ｖｂ１，Ｖｂ２を検出するための検出端子２４ａ，２４ｂと、を備えている。ドライバ回路１２は、外部指令電圧Ｖｐが入力される外部入力端子３１と、加算電圧Ｖａｄを出力する加算回路６０と、前記加算電圧が出力される加算出力端子３２と、を備えている。
かかる構成において、電力変換装置１０は、加算出力端子３２と両ゲート端子２１ａ，２１ｂとを接続する制御ライン４２と、両検出端子２４ａ，２４ｂ同士を接続するとともに両検出端子２４ａ，２４ｂと加算回路６０とを接続するものであって、両逆起電力Ｖｂ１，Ｖｂ２の合成起電力Ｖｓｓが伝送される共通接続ライン４３と、を備えている。そして、加算回路６０は、合成起電力Ｖｓｓと外部指令電圧Ｖｐとが入力され、合成起電力Ｖｓｓ及び外部指令電圧Ｖｐを加算することにより加算電圧Ｖａｄを出力する。
かかる構成によれば、互いに並列接続されている両スイッチング素子１１ａ，１１ｂが加算電圧Ｖａｄに基づいて動作する。これにより、両スイッチング素子１１ａ，１１ｂが同期して動作することにより、両ドレイン電流Ｉｄ１，Ｉｄ２を合わせた電流を流すことができる。したがって、スイッチング素子が１つの場合と比較して、より大きな電流を流すことができる。また、本構成によれば、合成起電力Ｖｓｓがフィードバックされた加算電圧Ｖａｄに基づいて両スイッチング素子１１ａ，１１ｂが動作するため、電力損失の低減とサージの抑制との両立を図ることができる。
特に、本構成によれば、共通接続ライン４３によって両検出端子２４ａ，２４ｂ同士が接続されるとともに両検出端子２４ａ，２４ｂと加算回路６０とが接続されている。これにより、加算回路６０にフィードバックされる電圧として両逆起電力Ｖｂ１，Ｖｂ２の合成起電力Ｖｓｓが用いられることになる。したがって、両スイッチング素子１１ａ，１１ｂの動作にばらつきが生じる場合であっても、両スイッチング素子１１ａ，１１ｂに対してフィードバックをかけることができ、電力損失の低減とサージの抑制との両立を図ることができる。
詳述すると、例えば互いに並列に接続された両スイッチング素子１１ａ，１１ｂを同一の加算電圧Ｖａｄで制御する条件下において逆起電力をフィードバックさせる場合、通常両スイッチング素子１１ａ，１１ｂのいずれか一方にて発生させる逆起電力をフィードバックさせればよい。このため、加算回路６０にフィードバックさせる電圧としては、通常、合成起電力Ｖｓｓではなく、両逆起電力Ｖｂ１，Ｖｂ２のいずれか一方を用いられることが考えられる。
ここで、両スイッチング素子１１ａ，１１ｂには、素子ばらつきが生じる場合があり得る。このため、同一の加算電圧Ｖａｄが両ゲート端子２１ａ，２１ｂに入力されるのに関わらず、両スイッチング素子１１ａ，１１ｂの動作に、ばらつきが生じ得る。
本願発明者らは、このようなばらつきが生じている状況において両スイッチング素子１１ａ，１１ｂのいずれか一方にて発生させる逆起電力をフィードバックさせると、両スイッチング素子１１ａ，１１ｂのうちいずれか一方においてフィードバックによる効果を得られないという不都合が生じ得ることを見出した。
例えば、加算回路６０にフィードバックさせる電圧として第１逆起電力Ｖｂ１を採用している場合、図４の（ｂ）の二点鎖線に示すように、ｔ４のタイミングにてフィードバックされる電圧が反対方向となり、その後ｔ５のタイミングにて「０」となる。すると、逆起電力によるフィードバックがなくなるため、図４の（ｄ）の二点鎖線に示すように、第２ドレイン電流Ｉｄ２が過度に立ち上がる。この場合、第２スイッチング素子１１ｂの動作に支障が生じる場合があり得る。
この点、本構成によれば、加算回路６０にフィードバックさせる電圧が合成起電力Ｖｓｓとなっているため、上述したとおり、両スイッチング素子１１ａ，１１ｂの動作にばらつきが生じている場合であっても、両スイッチング素子１１ａ，１１ｂの双方に対して逆起電力によるフィードバックを行うことができる。これにより、上記不都合を抑制できる。したがって、両スイッチング素子１１ａ，１１ｂが並列に接続されている構成において電力損失の低減とサージの抑制との両立を図ることができる。
（２）ドライバ回路１２は、合成起電力Ｖｓｓが入力されるフィードバック入力端子３３を備えている。共通接続ライン４３は、両検出端子２４ａ，２４ｂを接続するとともに両検出端子２４ａ，２４ｂとフィードバック入力端子３３とを接続する第１パーツライン４３ａと、ドライバ回路１２内に設けられ、フィードバック入力端子３３と加算回路６０とを接続する第２パーツライン４３ｂと、を備えている。
かかる構成によれば、第１パーツライン４３ａによって両逆起電力Ｖｂ１，Ｖｂ２が合成され、その合成起電力Ｖｓｓがフィードバック入力端子３３に入力される。そして、合成起電力Ｖｓｓは、第２パーツライン４３ｂを伝送して加算回路６０に入力される。これにより、上述した効果を奏する。また、本構成によれば、ドライバ回路１２としては両逆起電力Ｖｂ１，Ｖｂ２に対応させて２つのフィードバック入力端子を有する必要がないため、ドライバ回路１２の構成の簡素化を図ることができる。
（３）電力変換装置１０は、第２パーツライン４３ｂ上に設けられ、合成起電力Ｖｓｓを増幅させる電圧増幅回路１００を備えている。
かかる構成によれば、合成起電力Ｖｓｓは、電圧増幅回路１００によって増幅されてから加算回路６０に入力される。これにより、両インダクタンス成分Ｌ１，Ｌ２にて発生する電圧が小さい場合であっても所望の大きさの合成起電力Ｖｓｓを加算回路６０に入力させることができる。
（４）電力変換装置１０は、第１スイッチング素子１１ａ及び第２スイッチング素子１１ｂとして、第１上アームスイッチング素子１１ｘａ及び第２上アームスイッチング素子１１ｘｂと、第１下アームスイッチング素子１１ｙａ及び第２下アームスイッチング素子１１ｙｂと、を備えている。両上アームスイッチング素子１１ｘａ，１１ｘｂの並列接続体と、両下アームスイッチング素子１１ｙａ，１１ｙｂの並列接続体とは直列に接続されている。
電力変換装置１０は、両上アームスイッチング素子１１ｘａ，１１ｘｂが接続された正極母線ＬＮ１と、両下アームスイッチング素子１１ｙａ，１１ｙｂが接続された負極母線ＬＮ２と、を備えている。負極母線ＬＮ２は基準電位Ｖ０に接続されている。電力変換装置１０は、ドライバ回路１２として、両上アームスイッチング素子１１ｘａ，１１ｘｂを駆動させる上アームドライバ回路１２ｘと、両下アームスイッチング素子１１ｙａ，１１ｙｂを駆動させる下アームドライバ回路１２ｙと、を備えている。共通接続ライン４３は、両下アームスイッチング素子１１ｙａ，１１ｙｂの検出端子２４ａ，２４ｂ同士を接続するとともに、両検出端子２４ａ，２４ｂと下アームドライバ回路１２ｙとを接続している。
ここで、下アームスイッチング素子１１ｙａ，１１ｙｂの検出端子２４ａ，２４ｂに印加される逆起電力Ｖｂ１，Ｖｂ２は、下アームスイッチング素子１１ｙａ，１１ｙｂがターンオンする場合には正電圧となり、下アームスイッチング素子１１ｙａ，１１ｙｂがターンオフする場合には負電圧となる。具体的には、下アームスイッチング素子１１ｙａ，１１ｙｂの検出端子２４ａ，２４ｂは、下アームスイッチング素子１１ｙａ，１１ｙｂの本体と寄生インダクタンスＬｓ１，Ｌｓ２との間に接続されている。
電力変換装置１０は、共通接続ライン４３上に設けられ、合成起電力Ｖｓｓを反転させる反転回路１１０を備え、反転回路１１０によって反転された合成起電力Ｖｓｓが加算回路６０に入力される。
かかる構成によれば、負極母線ＬＮ２が基準電位Ｖ０に接続され、更にターンオン時に正電圧の逆起電力Ｖｂ１，Ｖｂ２が印加され且つターンオフ時に負電圧の逆起電力Ｖｂ１，Ｖｂ２が印加される条件下において、両下アームスイッチング素子１１ｙａ，１１ｙｂに対して逆起電力Ｖｂ１，Ｖｂ２を用いたフィードバックを行うことができる。
（第２実施形態）
本実施形態では、電力変換装置１０のスイッチング素子１１の構成及び電力変換装置１０とドライバ回路１２のフィードバック入力端子３３との接続態様が、第１実施形態と異なっている。第１実施形態と異なる点について図５を用いて説明する。
図５に示すように、本実施形態の電力変換装置１０のスイッチング素子１１は、検出端子を備えていない点以外は、第１実施形態のスイッチング素子１１と同じ構成である。
第１下アームスイッチング素子１１ｙａの第１ソース端子２３ａ及び第２下アームスイッチング素子１１ｙｂの第２ソース端子２３ｂは、出力端子として機能する。
以降、第１下アームスイッチング素子１１ｙａの第１ソース端子２３ａを第１出力端子とし、第２下アームスイッチング素子１１ｙｂの第２ソース端子２３ｂを第２出力端子として説明を行う。
電力変換装置１０は、インダクタンスＬを有し、第１下アームスイッチング素子１１ｙａの第１出力端子と第２下アームスイッチング素子１１ｙｂの第２出力端子とを接続する検出ライン４３Ａを備える。
インダクタンスＬは、第１ドレイン電流Ｉｄ１と第２ドレイン電流Ｉｄ２との合成電流が変化することによって逆起電力Ｖｂを生じさせるものであり、コイルによって形成されるものでも、寄生インダクタンスＬｓでもよい。
検出ライン４３Ａは、インダクタンスＬによって生じた逆起電力Ｖｂが加算回路６０に入力されるように、両出力端子（第１出力端子及び第２出力端子）と加算回路６０とを接続する。
本実施形態の検出ライン４３Ａは、ドライバ回路１２のフィードバック入力端子３３に接続されており、回路基板上に形成された配線パターンである。また、検出ライン４３Ａは、負極母線ＬＮ２と同様に基準電位Ｖ０に接続されている。
以上詳述した本実施形態によれば、第１実施形態と同様の効果以外に以下の効果を奏する。
（５）電力変換装置１０は、インダクタンスＬを有し、第１下アームスイッチング素子１１ｙａの第１出力端子と第２下アームスイッチング素子１１ｙｂの第２出力端子とを接続するとともに、インダクタンスＬによって生じた逆起電力Ｖｂが加算回路６０に入力されるように、両出力端子（第１出力端子及び第２出力端子）と加算回路６０とを接続する検出ライン４３Ａを備える。
かかる構成によれば、第１実施形態同様、両スイッチング素子１１ａ，１１ｂの動作にばらつきが生じる場合であっても、両スイッチング素子１１ａ，１１ｂに対してフィードバックをかけることができ、電力損失の低減とサージの抑制との両立を図ることができる。また、スイッチング素子１１に検出端子を設ける必要がなくなる。
（６）電力変換装置１０は、逆起電力Ｖｂを増幅させる電圧増幅回路１００を備えている。
かかる構成によれば、逆起電力Ｖｂは、電圧増幅回路１００によって増幅されてから加算回路６０に入力される。これにより、インダクタンスＬにて発生する電圧が小さい場合であっても所望の大きさの逆起電力Ｖｂを加算回路６０に入力させることができる。
（別例）
なお、上記実施形態は以下のように変更してもよい。また、技術的に矛盾が生じない範囲内で、上記各実施形態と下記別例とを適宜組み合わせてもよい。
○ 図６に示すように、下アームドライバ回路１２ｙは、第１逆起電力Ｖｂ１が入力される第１フィードバック入力端子３３ａと、第２逆起電力Ｖｂ２が入力される第２フィードバック入力端子３３ｂとを備えている構成でもよい。この場合、共通接続ライン４３は、第１検出端子２４ａと第１フィードバック入力端子３３ａとを接続する第１ライン１２１と、第２検出端子２４ｂと第２フィードバック入力端子３３ｂとを接続する第２ライン１２２と、を有してもよい。そして、共通接続ライン４３は、下アームドライバ回路１２ｙ内に設けられ、両フィードバック入力端子３３ａ，３３ｂ同士を接続するとともに両フィードバック入力端子３３ａ，３３ｂと加算回路６０とを接続する第３ライン１２３を有しているとよい。この構成によっても（１）などの効果を奏する。
○ 反転回路１１０が設けられる位置は任意である。例えば反転回路１１０は、第２パーツライン４３ｂにおけるフィードバック入力端子３３と分圧回路９０との接続部分上に設けられていてもよいし、第１パーツライン４３ａ上に設けられていてもよい。また、反転回路１１０は、共通接続ライン４３上において、電圧増幅回路１００の前段（入力側）に設けられていてもよいし、電圧増幅回路１００の後段（出力側）に設けられていてもよい。
○ 上記実施形態では、２つのスイッチング素子１１ａ，１１ｂが並列に接続されていたが、これに限られず、３つ以上のスイッチング素子が並列に接続されている構成でもよい。この場合であっても、電力変換装置１０は、第１スイッチング素子１１ａ及び第２スイッチング素子１１ｂを有している。
○ スイッチング素子１１は、ＭＯＳＦＥＴに限られず任意であり、例えばＩＧＢＴでもよい。この場合、スイッチング素子１１のゲート端子が「制御端子」に対応し、スイッチング素子１１のコレクタ－エミッタ間を流れるコレクタ電流が「印加電流」に対応する。また、エミッタ端子は、印加電流が流れる印加端子ともいえる。
○ 電流増幅回路７０を省略してもよい。
○ フィルタ回路５０を省略してもよい。
○ 分圧回路９０を省略してもよい。つまり、加算回路６０に入力される合成起電力Ｖｓｓは、分圧されたものであってもよいし、分圧されないものであってもよい。
○ 電圧増幅回路１００は反転増幅回路でもよい。この場合、電圧増幅回路１００が「反転回路」を構成する。このため、反転回路１１０を省略してもよい。すなわち、「反転回路」は、「電圧増幅回路」とは別に設けられていてもよいし、増幅機能を有する反転増幅回路でもよい。
○ 電圧増幅回路１００を省略してもよい。つまり、加算回路６０に入力される合成起電力Ｖｓｓは、増幅されたものであってもよいし、増幅されないものであってもよい。
○ 各スイッチング素子１１はインバータを構成していたが、これに限られず、任意であり、例えば蓄電装置２０３の直流電力を異なる電圧の直流電力に変換するＤＣ／ＤＣコンバータを構成してもよい。すなわち、電力変換装置１０は、インバータに限られず、ＤＣ／ＤＣコンバータ、ＡＣ／ＡＣコンバータ、ＡＣ／ＤＣインバータ等任意である。換言すれば、電力変換装置１０は、直流電力又は交流電力を直流電力又は交流電力に変換するものでもよい。
○ 負荷は電動モータ２０１に限られず任意である。
○ 電力変換装置１０は、車両２００以外に搭載されてもよい。すなわち、電力変換装置１０は、車両２００に設けられた負荷以外の負荷を駆動させるものでもよい。
次に、上記実施形態及び別例から把握できる好適な一例について以下に記載する。
（Ａ）電力変換装置は、共通接続ライン上に設けられた電圧増幅回路を備え、反転回路は、共通接続ライン上における電圧増幅回路の前段又は後段に設けられているとよい。
（Ｂ）前記反転回路は反転増幅回路であるとよい。
１０…電力変換装置、１１…スイッチング素子、１１ａ…第１スイッチング素子、１１ｂ…第２スイッチング素子、１１ｘａ…第１上アームスイッチング素子、１１ｘｂ…第２上アームスイッチング素子、１１ｙａ…第１下アームスイッチング素子、１１ｙｂ…第２下アームスイッチング素子、１２…ドライバ回路、１２ｘ…上アームドライバ回路、１２ｙ…下アームドライバ回路、２１ａ…第１ゲート端子（第１制御端子）、２１ｂ…第２ゲート端子（第２制御端子）、２４ａ…第１検出端子、２４ｂ…第２検出端子、３１…外部入力端子、３２…加算出力端子、３３，３３ａ，３３ｂ…フィードバック入力端子、４２…制御ライン、４３…共通接続ライン、４３ａ…第１パーツライン、４３ｂ…第２パーツライン、４３Ａ…検出ライン、６０…加算回路、７０…電流増幅回路、９０…分圧回路、１００…電圧増幅回路、１１０…反転回路、２００…車両、２０１…電動モータ（負荷）、２０３…蓄電装置、Ｖｐ…外部指令電圧、Ｖｂ１…第１逆起電力、Ｖｂ２…第２逆起電力、Ｖｓｓ…合成起電力、Ｖａｄ…加算電圧、Ｖ０…基準電位、Ｌｓ１…第１寄生インダクタンス、Ｌｓ２…第２寄生インダクタンス、Ｌｓ…寄生インダクタンス、Ｌ１…第１インダクタンス成分、Ｌ２…第２インダクタンス成分、Ｌ…インダクタンス、Ｉｄ１…第１ドレイン電流、Ｉｄ２…第２ドレイン電流、ＬＮ１…正極母線、ＬＮ２…負極母線。

Claims (6)

  1. ＯＮ状態である場合に第１印加電流が流れる第１スイッチング素子と、
    前記第１スイッチング素子に対して並列に接続され、ＯＮ状態である場合に第２印加電流が流れる第２スイッチング素子と、
    前記両スイッチング素子を駆動させるドライバ回路と、
    を備えた電力変換装置であって、
    前記第１スイッチング素子は、
    第１制御端子と、
    前記第１印加電流が流れる第１寄生インダクタンスと、
    第１寄生インダクタンスを含む第１インダクタンス成分によって生じる第１逆起電力を検出するための第１検出端子と、
    を備え、
    前記第２スイッチング素子は、
    第２制御端子と、
    前記第２印加電流が流れる第２寄生インダクタンスと、
    前記第２寄生インダクタンスを含む第２インダクタンス成分によって生じる第２逆起電力を検出するための第２検出端子と、
    を備え、
    前記ドライバ回路は、
    外部指令電圧が入力される外部入力端子と、
    加算電圧を出力する加算回路と、
    前記加算電圧が出力される加算出力端子と、
    を備え、
    前記電力変換装置は、
    前記加算出力端子と前記両制御端子とを接続する制御ラインと、
    前記両検出端子同士を接続するとともに前記両検出端子と前記加算回路とを接続するものであって、前記両逆起電力の合成起電力が伝送される共通接続ラインと、
    を備え、
    前記加算回路は、前記合成起電力と前記外部指令電圧とが入力されるものであって、前記合成起電力及び前記外部指令電圧を加算することにより前記加算電圧を出力するものであることを特徴とする電力変換装置。
  2. 前記ドライバ回路は、前記合成起電力が入力されるフィードバック入力端子を備え、
    前記共通接続ラインは、
    前記両検出端子同士を接続するとともに前記両検出端子と前記フィードバック入力端子とを接続する第１パーツラインと、
    前記ドライバ回路内に設けられ、前記フィードバック入力端子と前記加算回路とを接続する第２パーツラインと、
    を備えている請求項１に記載の電力変換装置。
  3. 前記第２パーツライン上に設けられ、前記合成起電力を増幅させる電圧増幅回路を備えている請求項２に記載の電力変換装置。
  4. 前記第１スイッチング素子及び前記第２スイッチング素子として、
    互いに並列に接続された第１上アームスイッチング素子及び第２上アームスイッチング素子と、
    互いに並列に接続された第１下アームスイッチング素子及び第２下アームスイッチング素子と、
    を備え、
    前記第１上アームスイッチング素子及び前記第２上アームスイッチング素子の並列接続体と、前記第１下アームスイッチング素子及び前記第２下アームスイッチング素子の並列接続体とは直列に接続されており、
    前記電力変換装置は、
    前記両上アームスイッチング素子が接続された正極母線と、
    前記両下アームスイッチング素子が接続され且つ基準電位に接続された負極母線と、
    前記ドライバ回路として、前記両上アームスイッチング素子を駆動させる上アームドライバ回路、及び、前記両下アームスイッチング素子を駆動させる下アームドライバ回路と、
    を備え、
    前記第１下アームスイッチング素子及び前記第２下アームスイッチング素子がターンオフする場合には、前記第１下アームスイッチング素子の前記第１検出端子に負電圧の前記第１逆起電力が印加され且つ前記第２下アームスイッチング素子の前記第２検出端子に負電圧の前記第２逆起電力が印加され、
    前記共通接続ラインは、前記両下アームスイッチング素子の前記両検出端子同士を接続するとともに前記両検出端子と前記下アームドライバ回路の前記加算回路とを接続するものであり、
    前記電力変換装置は、前記共通接続ライン上に設けられ、前記合成起電力を反転させる反転回路を備え、
    前記加算回路には、前記反転回路によって反転された前記合成起電力が入力される請求項１～３のうちいずれか一項に記載の電力変換装置。
  5. ＯＮ状態である場合に第１印加電流が流れる第１スイッチング素子と、
    前記第１スイッチング素子に対して並列に接続され、ＯＮ状態である場合に第２印加電流が流れる第２スイッチング素子と、
    前記両スイッチング素子を駆動させるドライバ回路と、
    を備えた電力変換装置であって、
    前記第１スイッチング素子は、
    第１制御端子と、
    第１出力端子と、を備え、
    前記第２スイッチング素子は、
    第２制御端子と、
    第２出力端子と、
    を備え、
    前記ドライバ回路は、
    外部指令電圧が入力される外部入力端子と、
    加算電圧を出力する加算回路と、
    前記加算電圧が出力される加算出力端子と、
    を備え、
    前記電力変換装置は、
    前記加算出力端子と前記両制御端子とを接続する制御ラインと、
    インダクタンスを有し、前記第１出力端子及び前記第２出力端子同士を接続するとともに前記インダクタンスによって生じた逆起電力が前記加算回路に入力されるように前記第１出力端子及び前記第２出力端子と前記加算回路とを接続する検出ラインと、を備え、
    前記加算回路は、前記逆起電力と前記外部指令電圧とが入力されるものであって、前記逆起電力及び前記外部指令電圧を加算することにより前記加算電圧を出力するものであることを特徴とする電力変換装置。
  6. 前記検出ラインは、基板上に設けられた配線パターンであることを特徴とする請求項５に記載の電力変換装置。
JP2022519947A 2020-05-07 2021-04-28 電力変換装置 Active JP7359298B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020081787 2020-05-07
JP2020081787 2020-05-07
PCT/JP2021/017066 WO2021225111A1 (ja) 2020-05-07 2021-04-28 電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2021225111A1 JPWO2021225111A1 (ja) 2021-11-11
JP7359298B2 true JP7359298B2 (ja) 2023-10-11

Family

ID=78468693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022519947A Active JP7359298B2 (ja) 2020-05-07 2021-04-28 電力変換装置

Country Status (5)

Country Link
US (1) US20230268819A1 (ja)
JP (1) JP7359298B2 (ja)
CN (1) CN115516746A (ja)
DE (1) DE112021002666T5 (ja)
WO (1) WO2021225111A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015139271A (ja) 2014-01-22 2015-07-30 株式会社日立製作所 半導体駆動装置ならびにこれを用いた電力変換装置
JP2017070164A (ja) 2015-10-02 2017-04-06 トヨタ自動車株式会社 ゲート電圧制御装置
JP2018057105A (ja) 2016-09-27 2018-04-05 株式会社日立製作所 半導体駆動装置ならびにこれを用いた電力変換装置
JP2018133892A (ja) 2017-02-14 2018-08-23 株式会社日立製作所 パワー半導体のゲート駆動装置およびゲート駆動方法
WO2019230430A1 (ja) 2018-05-28 2019-12-05 三菱電機株式会社 電力変換装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048843A (ja) 2002-07-09 2004-02-12 Meidensha Corp 電圧駆動型パワー素子のドライブ回路
CN109478854B (zh) * 2016-06-22 2020-09-22 三菱电机株式会社 功率转换装置
CN109804543B (zh) * 2016-10-13 2020-12-08 三菱电机株式会社 电力变换装置、马达驱动控制装置、送风机、压缩机以及空气调节机
JP6762268B2 (ja) * 2017-06-08 2020-09-30 株式会社 日立パワーデバイス インバータ装置、および、それを用いた電動装置
JP7214052B2 (ja) * 2020-06-17 2023-01-27 三菱電機株式会社 電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015139271A (ja) 2014-01-22 2015-07-30 株式会社日立製作所 半導体駆動装置ならびにこれを用いた電力変換装置
JP2017070164A (ja) 2015-10-02 2017-04-06 トヨタ自動車株式会社 ゲート電圧制御装置
JP2018057105A (ja) 2016-09-27 2018-04-05 株式会社日立製作所 半導体駆動装置ならびにこれを用いた電力変換装置
JP2018133892A (ja) 2017-02-14 2018-08-23 株式会社日立製作所 パワー半導体のゲート駆動装置およびゲート駆動方法
WO2019230430A1 (ja) 2018-05-28 2019-12-05 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
US20230268819A1 (en) 2023-08-24
WO2021225111A1 (ja) 2021-11-11
JPWO2021225111A1 (ja) 2021-11-11
DE112021002666T5 (de) 2023-03-02
CN115516746A (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
JP5655367B2 (ja) モータ駆動装置
JP5056955B2 (ja) 電圧駆動型素子を駆動する駆動装置
US20110260656A1 (en) Load drive system, motor drive system, and vehicle control system
JP6402828B2 (ja) 充電共用インバータ
JP2009095075A (ja) ３レベル電圧可逆チョッパ装置
JPWO2015045107A1 (ja) 電力変換装置
JP7359298B2 (ja) 電力変換装置
JP7276211B2 (ja) ドライバ回路及び電力変換装置
WO2018225548A1 (ja) インバータ装置、および、それを用いた電動装置
JPWO2017179112A1 (ja) コンバータおよびそれを用いた電力変換装置
JP2020025435A (ja) 集積回路及びモータ装置
JP7264095B2 (ja) 電力変換装置
JP7544608B2 (ja) マルチレベルインバータ
JP5370753B2 (ja) 電力変換装置
JP2022089309A (ja) 電力変換装置
JP6801343B2 (ja) 電力変換器
KR100296556B1 (ko) 3상 비엘디시 모터의 구동 회로
WO2023022107A1 (ja) 電力変換装置
JP7413980B2 (ja) 電力変換装置
JP7264094B2 (ja) ドライバ回路及び電力変換装置
JP2021164362A (ja) 電力変換装置
JP4867290B2 (ja) ３レベル電圧可逆チョッパ装置
JP2021170885A (ja) 電力変換装置
JP2019088078A (ja) ドライバ回路および電力変換装置
JP2022037483A (ja) ドライバ回路及び電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230911

R151 Written notification of patent or utility model registration

Ref document number: 7359298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151