JP7413980B2 - 電力変換装置 - Google Patents

Description

本発明は、電力変換装置に関する。

例えば特許文献１には、スイッチング素子としてのＩＧＢＴを駆動させるドライバ回路が記載されている。特許文献１に記載のドライバ回路は、スイッチング損失の低減とサージ電圧又はサージ電流の低減との両立を図るために、印加電流としてのコレクタ電流が流れるエミッタ配線のインダクタンス分から誘起される誘起電圧をフィードバックさせるアクティブゲート制御を行っている。当該誘起電圧は、コレクタ電流が変化することによって誘起されるものである。

特開２００４－４８８４３号公報

ここで、サージの抑制と損失の低減とを好適に両立させるためには未だ改善の余地がある。
本発明は、上述した事情を鑑みてなされたものであり、その目的はサージの抑制と損失の低減とを好適に両立させることができる電力変換装置を提供することである。

上記目的を達成する電力変換装置は、制御端子と、印加電流が流れる第１印加端子及び第２印加端子とを有するスイッチング素子と、前記スイッチング素子を駆動させるドライバ回路と、前記印加電流が流れる駆動ラインと、前記駆動ライン上に設けられた第１インダクタンス成分と、前記ドライバ回路と前記制御端子とを接続する制御ラインと、前記第２印加端子と前記ドライバ回路の基準電位とを接続するためのグランド配線と、前記グランド配線上であって前記第１インダクタンス成分から発生する磁束が貫く位置に設けられた第２インダクタンス成分と、を備え、前記第２インダクタンス成分は、前記印加電流が増加する場合には負のフィードバック電圧を発生させる一方、前記印加電流が減少する場合には正のフィードバック電圧を発生させるものであり、前記ドライバ回路は、前記グランド配線が接続され、前記フィードバック電圧が入力されるフィードバック入力端子と、外部指令電圧が入力される外部入力端子と、前記外部指令電圧又は当該外部指令電圧を変換することによって得られる変換指令電圧と、前記フィードバック電圧又は当該フィードバック電圧を変換することによって得られる変換フィードバック電圧とを加算し、その加算された加算電圧を前記制御端子に向けて出力する加算回路と、を備えていることを特徴とする。

かかる構成によれば、第１インダクタンス成分に流れるドレイン電流の変化に伴って磁束が変化することにより第２インダクタンス成分からフィードバック電圧が発生する。そして、フィードバック電圧又はそのフィードバック電圧を変換することによって得られる変換フィードバック電圧が加算回路にフィードバックされ、加算電圧が制御端子に入力される。これにより、スイッチング素子のターンオン時又はターンオフ時におけるサージを抑制できる。

特に、本構成によれば、フィードバック電圧は、印加電流が増加する場合には負となる一方、印加電流が減少する場合には正となる。これにより、フィードバック電圧を反転させて加算回路に入力させる必要がない。したがって、反転に係る構成を省略することができる。

上記電力変換装置について、前記第２インダクタンス成分のインダクタンスは、前記第１インダクタンス成分のインダクタンスよりも大きいとよい。
かかる構成によれば、フィードバック電圧を大きくすることができるため、フィードバック効果の向上を図ることができる。

上記電力変換装置について、前記駆動ラインは、前記第１インダクタンス成分が設けられている第１インダクタンス部を有し、前記グランド配線は、前記第１インダクタンス部の隣に配置され且つ前記第２インダクタンス成分が設けられている第２インダクタンス部を有し、前記第２インダクタンス部は、前記グランド配線における前記第２印加端子から前記ドライバ回路に向かう方向と前記第１インダクタンス部に流れる前記印加電流の方向とが同一となるように前記第１インダクタンス部に沿って延びているとよい。

かかる構成によれば、第１インダクタンス部が第２インダクタンス部の隣に配置されているため、両者の離間距離が短くなり易い。これにより、両インダクタンス成分の間で相互作用が生じ易い。したがって、フィードバック電圧を大きくすることができる。

また、グランド配線における第２印加端子から前記ドライバ回路に向かう方向と第１インダクタンス部に流れる印加電流の方向とが同一となるように第２インダクタンス部が第１インダクタンス部に沿って延びているため、フィードバック電圧は、印加電流が増加する場合には負となる一方、印加電流が減少する場合には正となる。これにより、比較的容易な構成で上述した効果を得ることができる。

上記電力変換装置について、中間配線によって互いに直列に接続された上アームスイッチング素子及び下アームスイッチング素子を有し、前記スイッチング素子は、前記下アームスイッチング素子であるとよい。

かかる構成によれば、下アームスイッチング素子においてサージの抑制と損失の低減とを好適に両立させることができる。
上記電力変換装置について、コンデンサを備え、前記駆動ラインは、前記上アームスイッチング素子が接続される正極母線と、前記下アームスイッチング素子が接続される負極母線と、前記中間配線と、前記正極母線と前記コンデンサとを接続する第１コンデンサ接続線と、前記負極母線と前記コンデンサとを接続する第２コンデンサ接続線と、を含み、前記第２インダクタンス成分は、前記正極母線、前記負極母線、前記中間配線、前記第１コンデンサ接続線及び前記第２コンデンサ接続線のうち少なくとも１つに含まれる寄生インダクタンスから発生する磁束が貫く位置に設けられているとよい。

かかる構成によれば、正極母線、負極母線、中間配線、第１コンデンサ接続線及び第２コンデンサ接続線の少なくとも１つに含まれる寄生インダクタンスを用いてフィードバック電圧を発生させることができる。

この発明によれば、サージの抑制と損失の低減とを好適に両立させることができる。

電力変換装置の電気的構成の概要を示す回路図。 駆動基板上に実装されたスイッチング素子、ドライバ回路及び駆動ラインなどを模式的に示す正面図。 スイッチング素子及びドライバ回路を模式的に示す回路図。 フィードバック電圧によるフィードバックがない条件下におけるターンオン時のインバータ電流、ソース－ドレイン間電圧、フィードバック電圧及び加算電圧を示すグラフ。 フィードバック電圧によるフィードバックがある条件下におけるターンオン時のインバータ電流、ソース－ドレイン間電圧、フィードバック電圧及び加算電圧を示すグラフ。 フィードバック電圧によるフィードバックがある条件下においてフィードバックがない場合と同等のサージが生じるようにゲート抵抗の抵抗値が調整されたインバータ電流、ソース－ドレイン間電圧、フィードバック電圧及び加算電圧を示すグラフ。 フィードバック電圧によるフィードバックがない条件下におけるターンオフ時のインバータ電流、ソース－ドレイン間電圧、フィードバック電圧及び加算電圧を示すグラフ。 フィードバック電圧によるフィードバックがある条件下におけるターンオフ時のインバータ電流、ソース－ドレイン間電圧、フィードバック電圧及び加算電圧を示すグラフ。 フィードバック電圧によるフィードバックがある条件下においてフィードバックがない場合と同等のサージが生じるようにゲート抵抗の抵抗値が調整されたインバータ電流、ソース－ドレイン間電圧、フィードバック電圧及び加算電圧を示すグラフ。

以下、電力変換装置の一実施形態について説明する。なお、以下の記載は、電力変換装置の一例を示すものであり、電力変換装置が本実施形態の内容に限定されるものではない。

本実施形態の電力変換装置１０は、例えば車両２００に搭載されており、車両２００に設けられている電動モータ２０１を駆動するのに用いられる。
本実施形態の電動モータ２０１は、車両２００の車輪を回転させるための走行用モータである。本実施形態の電動モータ２０１は、３相コイル２０２ｕ，２０２ｖ，２０２ｗを有している。３相コイル２０２ｕ，２０２ｖ，２０２ｗは例えばＹ結線されている。３相コイル２０２ｕ，２０２ｖ，２０２ｗが所定のパターンで通電されることにより、電動モータ２０１が回転する。なお、３相コイル２０２ｕ，２０２ｖ，２０２ｗの結線態様は、Ｙ結線に限られず任意であり、例えばデルタ結線でもよい。

図１に示すように、車両２００は蓄電装置２０３を有している。本実施形態の電力変換装置１０は、入力端子１０ａ，１０ｂを備えており、当該入力端子１０ａ，１０ｂに蓄電装置２０３が接続されている。詳細には、第１入力端子１０ａは、蓄電装置２０３の高圧側である正極端子（＋端子）に接続されており、第２入力端子１０ｂは、蓄電装置２０３の低圧側である負極端子（－端子）に接続されている。これにより、蓄電装置２０３の直流電力が電力変換装置１０に入力される。

電力変換装置１０は、入力端子１０ａ，１０ｂに入力される蓄電装置２０３の直流電力を電動モータ２０１が駆動可能な交流電力に変換するインバータ装置である。換言すれば、電力変換装置１０は、蓄電装置２０３を用いて電動モータ２０１を駆動させる駆動装置とも言える。なお、蓄電装置２０３の電圧を電源電圧Ｖｄｃとする。

電力変換装置１０は、第１入力端子１０ａに接続される正極母線ＬＮ１と、第２入力端子１０ｂに接続される負極母線ＬＮ２と、スイッチング素子１１と、を有している。正極母線ＬＮ１は、第１入力端子１０ａを介して蓄電装置２０３の正極端子に接続されており、負極母線ＬＮ２は、第２入力端子１０ｂを介して蓄電装置２０３の負極端子に接続されている。

本実施形態の電力変換装置１０は、スイッチング素子１１を複数有しており、詳細には、ｕ相コイル２０２ｕに対応するｕ相スイッチング素子１１ｕ１，１１ｕ２と、ｖ相コイル２０２ｖに対応するｖ相スイッチング素子１１ｖ１，１１ｖ２と、ｗ相コイル２０２ｗに対応するｗ相スイッチング素子１１ｗ１，１１ｗ２と、を備えている。

各スイッチング素子１１ｕ１，１１ｕ２，１１ｖ１，１１ｖ２，１１ｗ１，１１ｗ２（以下、「各スイッチング素子１１ｕ１～１１ｗ２」という。）は、例えばパワースイッチング素子であり、一例としてはＭＯＳＦＥＴである。各スイッチング素子１１ｕ１～１１ｗ２が「スイッチング素子」に対応する。スイッチング素子１１ｕ１～１１ｗ２は、還流ダイオード（ボディダイオード）Ｄｕ１～Ｄｗ２を有している。

各ｕ相スイッチング素子１１ｕ１，１１ｕ２は互いに直列に接続されている。詳細には、ｕ相上アームスイッチング素子１１ｕ１とｕ相下アームスイッチング素子１１ｕ２とがｕ相中間配線ＬＮｕを介して接続されており、そのｕ相中間配線ＬＮｕはｕ相コイル２０２ｕに接続されている。ｕ相上アームスイッチング素子１１ｕ１は、正極母線ＬＮ１に接続されており、ｕ相下アームスイッチング素子１１ｕ２は、負極母線ＬＮ２に接続されている。これにより、ｕ相スイッチング素子１１ｕ１，１１ｕ２の直列接続体に対して蓄電装置２０３の直流電力が入力される。負極母線ＬＮ２は、第２入力端子１０ｂを介して基準電位Ｖ０に接続されている。

なお、他のスイッチング素子１１ｖ１，１１ｖ２，１１ｗ１，１１ｗ２の接続態様は、対応するコイルが異なる点を除いて、ｕ相スイッチング素子１１ｕ１，１１ｕ２と同様である。詳細には、ｖ相上アームスイッチング素子１１ｖ１とｖ相下アームスイッチング素子１１ｖ２とがｖ相中間配線ＬＮｖを介して接続されており、そのｖ相中間配線ＬＮｖはｖ相コイル２０２ｖに接続されている。ｗ相上アームスイッチング素子１１ｗ１とｗ相下アームスイッチング素子１１ｗ２とがｗ相中間配線ＬＮｗを介して接続されており、そのｗ相中間配線ＬＮｗはｗ相コイル２０２ｗに接続されている。

本実施形態の電力変換装置１０は、コンデンサＣ０と、コンデンサＣ０と正極母線ＬＮ１とを接続する第１コンデンサ接続線ＬＮｃ１と、コンデンサＣ０と負極母線ＬＮ２とを接続する第２コンデンサ接続線ＬＮｃ２と、を備えている。これにより、コンデンサＣ０は、蓄電装置２０３に接続されるとともに各スイッチング素子１１ｕ１～１１ｗ２に接続されている。

図１及び図２に示すように、電力変換装置１０は、スイッチング素子１１を駆動させるドライバ回路１２と、スイッチング素子１１が実装される駆動基板１３と、を備えている。本実施形態では、ドライバ回路１２は駆動基板１３に実装されている。本実施形態の駆動基板１３は、例えば多層基板である。ただし、これに限られず、駆動基板１３の具体的な構成は任意である。

本実施形態のドライバ回路１２は所謂ゲートドライバ回路である。本実施形態の電力変換装置１０は、複数のスイッチング素子１１に対応させてドライバ回路１２を複数有している。詳細には、電力変換装置１０は、複数のスイッチング素子１１ｕ１～１１ｗ２に対応させて複数のドライバ回路１２ｕ１～１２ｗ２を有している。ドライバ回路１２ｕ１～１２ｗ２は、スイッチング素子１１ｕ１～１１ｗ２のゲートに接続されており、ゲート電圧を制御することによりスイッチング素子１１ｕ１～１１ｗ２をＯＮ／ＯＦＦさせる。

図１に示すように、電力変換装置１０は、ドライバ回路１２を制御する変換制御装置１４を備えている。本実施形態の変換制御装置１４はインバータ制御装置である。変換制御装置１４は、外部からの指令（例えば要求回転速度）に基づいて、電動モータ２０１に流れる目標電流を決定し、その目標電流が流れるための外部指令電圧Ｖｐを導出する。そして、変換制御装置１４は、外部指令電圧Ｖｐをドライバ回路１２に向けて出力する。

本実施形態では、変換制御装置１４は、スイッチング素子１１ｕ１～１１ｗ２ごとに外部指令電圧Ｖｐを導出し、各ドライバ回路１２ｕ１～１２ｗ２に外部指令電圧Ｖｐを出力する。これにより、各スイッチング素子１１ｕ１～１１ｗ２が個別に制御される。

外部指令電圧Ｖｐは所定のパルス幅を有するパルス電圧である。例えば、外部指令電圧Ｖｐは、ＬＯＷからＨＩに切り替わり、一定期間ＨＩ状態を維持した後に、ＨＩからＬＯＷに切り替わる。以降の説明において、ＬＯＷからＨＩの切り替わりを「立ち上がり」といい、ＨＩからＬＯＷの切り替わりを「立ち下がり」という。

なお、本実施形態の変換制御装置１４は、駆動基板１３に実装されている。ただし、これに限られず、変換制御装置１４は、駆動基板１３とは別の基板に実装されていてもよい。

ドライバ回路１２ｕ１～１２ｗ２は、それぞれ個別に入力される外部指令電圧Ｖｐに基づいて、スイッチング素子１１ｕ１～１１ｗ２に対してゲート電圧を印加する。これにより、各スイッチング素子１１ｕ１～１１ｗ２が周期的にＯＮ／ＯＦＦし、蓄電装置２０３の直流電力が３相の交流電力に変換されて電動モータ２０１に供給される。すなわち、変換制御装置１４は、スイッチング素子１１ｕ１～１１ｗ２をＰＷＭ制御するものである。

ここで、変換制御装置１４は、同一相の上アームスイッチング素子と下アームスイッチング素子とが同時にＯＮ状態とならない範囲内で各上アームスイッチング素子１１ｕ１，１１ｖ１，１１ｗ１の少なくとも１つと各下アームスイッチング素子１１ｕ２，１１ｖ２，１１ｗ２の少なくとも１つとをＯＮ状態にする。これにより、正極母線ＬＮ１及び負極母線ＬＮ２と、各中間配線ＬＮｕ，ＬＮｖ，ＬＮｗのうち少なくとも１つと、各コイル２０２ｕ～２０２ｗのうち少なくとも１つとにインバータ電流Ｉｖが流れる。また、インバータ電流Ｉｖは、第１コンデンサ接続線ＬＮｃ１と第２コンデンサ接続線ＬＮｃ２とにも流れる。

本実施形態では、正極母線ＬＮ１、負極母線ＬＮ２、中間配線ＬＮｕ，ＬＮｖ，ＬＮｗ及び両コンデンサ接続線ＬＮｃ１，ＬＮｃ２が、印加電流としてのインバータ電流Ｉｖが流れる駆動ラインＬＮｘに対応する。

次にスイッチング素子１１ｕ１～１１ｗ２及びドライバ回路１２ｕ１～１２ｗ２について詳細に説明する。
ここで、各スイッチング素子１１ｕ１～１１ｗ２は基本的に同一構成であり、各ドライバ回路１２ｕ１～１２ｗ２は基本的に同一の構成である。このため、以下では、各スイッチング素子１１ｕ１～１１ｗ２のうち１つのスイッチング素子１１（ｕ相下アームスイッチング素子１１ｕ２）と、それに対応するドライバ回路１２（下アームｕ相ドライバ回路１２ｕ２）とを中心に説明する。

図２に示すように、スイッチング素子１１は、素子本体２０と、素子本体２０に取り付けられたゲート端子２１、ドレイン端子２２及びソース端子２３と、を備えている。
素子本体２０は例えば直方体形状である。素子本体２０は、駆動基板１３の厚さ方向と直交するＸ方向の両端面である第１側面２０ａ及び第２側面２０ｂを有している。第２側面２０ｂは、第１側面２０ａとは反対側の側面である。Ｘ方向は、両側面２０ａ，２０ｂと交差（本実施形態では直交）する方向ともいえる。

ドレイン端子２２は、第１側面２０ａに設けられている。本実施形態では、ドレイン端子２２は１つであり、第１側面２０ａの一方向、詳細にはＹ方向に亘ってタブ状に形成されている。Ｙ方向は、駆動基板１３の厚さ方向及びＸ方向の双方に直交する方向である。

本実施形態では、ソース端子２３は複数設けられている。ゲート端子２１及び複数のソース端子２３は、スイッチング素子１１におけるドレイン端子２２とは反対側の部分に設けられている。詳細には、ゲート端子２１及び複数のソース端子２３は、第２側面２０ｂに設けられている。この場合、ゲート端子２１及び複数のソース端子２３は、素子本体２０を介してドレイン端子２２とＸ方向に対向しているともいえる。すなわち、Ｘ方向は、ドレイン端子２２とソース端子２３との対向方向ともいえる。

ゲート端子２１及び複数のソース端子２３は、第２側面２０ｂにおいて所定のピッチでＹ方向に配列されている。換言すれば、Ｙ方向は、複数のソース端子２３の配列方向ともいえる。

ゲート端子２１に所定の閾値以上のゲート電圧が印加されると、スイッチング素子１１のソース－ドレイン間にインバータ電流Ｉｖが流れる。すなわち、本実施形態のインバータ電流Ｉｖは、ドレイン端子２２及び複数のソース端子２３に流れるドレイン電流ともいえる。

本実施形態では、インバータ電流Ｉｖは、ドレイン端子２２から素子本体２０内を通って複数のソース端子２３に向けて流れる。このため、インバータ電流Ｉｖは、スイッチング素子１１内をＸ方向に流れることとなる。すなわち、Ｘ方向は、スイッチング素子１１内を流れる電流の方向ともいえる。なお、ソース端子２３の数は任意である。本実施形態では、ゲート端子２１が「制御端子」に対応する。

ここで、スイッチング素子１１のソース－ドレイン間には、スイッチング素子１１にインバータ電流Ｉｖを流すための電圧であるソース－ドレイン間電圧Ｖｄｓが印加される。本実施形態のソース－ドレイン間電圧Ｖｄｓは、スイッチング素子１１がＯＦＦ状態である場合には電源電圧Ｖｄｃとなり、スイッチング素子１１がＯＮ状態である場合には０Ｖとなる。

図２に示すように、本実施形態では、ｕ相上アームスイッチング素子１１ｕ１とｕ相下アームスイッチング素子１１ｕ２とはＸ方向に離間して配列されている。Ｘ方向は、ｕ相上アームスイッチング素子１１ｕ１とｕ相下アームスイッチング素子１１ｕ２との配列方向ともいえ、Ｙ方向は、両ｕ相スイッチング素子１１ｕ１，１１ｕ２の配列方向及び駆動基板１３の厚さ方向の双方に対して直交する方向ともいえる。

ｖ相上アームスイッチング素子１１ｖ１及びｖ相下アームスイッチング素子１１ｖ２と、ｗ相上アームスイッチング素子１１ｗ１及びｗ相下アームスイッチング素子１１ｗ２とについても同様である。

本実施形態では、正極母線ＬＮ１、負極母線ＬＮ２、各中間配線ＬＮｕ，ＬＮｖ，ＬＮｗ及び両コンデンサ接続線ＬＮｃ１，ＬＮｃ２は、駆動基板１３に形成された配線パターンによって構成されている。正極母線ＬＮ１、負極母線ＬＮ２、各中間配線ＬＮｕ，ＬＮｖ，ＬＮｗ及び両コンデンサ接続線ＬＮｃ１，ＬＮｃ２は、寄生インダクタンスを含む。

正極母線ＬＮ１は、ｕ相上アームスイッチング素子１１ｕ１のＸ方向の両側のうちドレイン端子２２がある方に配置されており、詳細には駆動基板１３における第１側面２０ａの側方に形成されている。ｕ相上アームスイッチング素子１１ｕ１のドレイン端子２２は、正極母線ＬＮ１に接続されている。

ｕ相上アームスイッチング素子１１ｕ１とｕ相下アームスイッチング素子１１ｕ２とを接続するｕ相中間配線ＬＮｕは、ｕ相上アームスイッチング素子１１ｕ１のＸ方向の両側のうち複数のソース端子２３がある方に配置されており、詳細には駆動基板１３における第２側面２０ｂの側方に形成されている。ｕ相中間配線ＬＮｕの一部は、ｕ相上アームスイッチング素子１１ｕ１とｕ相下アームスイッチング素子１１ｕ２との間に配置されている。ｕ相上アームスイッチング素子１１ｕ１の複数のソース端子２３がｕ相中間配線ＬＮｕに接続されているとともに、ｕ相下アームスイッチング素子１１ｕ２のドレイン端子２２がｕ相中間配線ＬＮｕに接続されている。また、ｕ相中間配線ＬＮｕは、電動モータ２０１（詳細にはｕ相コイル２０２ｕ）に接続される。

負極母線ＬＮ２は、ｕ相下アームスイッチング素子１１ｕ２のＸ方向の両側のうち複数のソース端子２３がある方に配置されており、詳細には駆動基板１３における第２側面２０ｂの側方に形成されている。ｕ相下アームスイッチング素子１１ｕ２の複数のソース端子２３は負極母線ＬＮ２に接続されている。

かかる構成によれば、ｕ相上アームスイッチング素子１１ｕ１がＯＮ状態である場合、ｕ相上アームスイッチング素子１１ｕ１を介して正極母線ＬＮ１からｕ相中間配線ＬＮｕに向けてインバータ電流Ｉｖが流れる。また、ｕ相下アームスイッチング素子１１ｕ２がＯＮ状態である場合、ｕ相下アームスイッチング素子１１ｕ２を介してｕ相中間配線ＬＮｕから負極母線ＬＮ２に向けてインバータ電流Ｉｖが流れる。

図２に示すように、第１コンデンサ接続線ＬＮｃ１は、正極母線ＬＮ１に接続されており、正極母線ＬＮ１から負極母線ＬＮ２に向けてＸ方向に延びている。
第２コンデンサ接続線ＬＮｃ２は、負極母線ＬＮ２に接続されており、負極母線ＬＮ２から正極母線ＬＮ１に向けてＸ方向に延びている。第１コンデンサ接続線ＬＮｃ１と第２コンデンサ接続線ＬＮｃ２とはＹ方向に離間して対向配置されている。第２コンデンサ接続線ＬＮｃ２は、第１コンデンサ接続線ＬＮｃ１に対してｕ相中間配線ＬＮｕとは反対側に配置されている。

本実施形態のコンデンサＣ０は、両コンデンサ接続線ＬＮｃ１，ＬＮｃ２に跨って配置されており、両コンデンサ接続線ＬＮｃ１，ＬＮｃ２の双方に接続されている。これにより、インバータ電流Ｉｖは、両コンデンサ接続線ＬＮｃ１，ＬＮｃ２を通ってコンデンサＣ０に流れる。

図２及び図３に示すように、電力変換装置１０は、駆動基板１３に形成された制御ラインとしてのゲート配線ＬＮｇを備えている。ゲート配線ＬＮｇは、例えば駆動基板１３の表面層と中間層とに形成されており、第２コンデンサ接続線ＬＮｃ２の下方を通って、ドライバ回路１２とゲート端子２１とを接続している。

電力変換装置１０は、ソース端子２３とドライバ回路１２の基準電位Ｖ０’とを接続するためのグランド配線ＬＮｙを備えている。グランド配線ＬＮｙは、ソース端子２３が接続されている負極母線ＬＮ２と、ドライバ回路１２とを接続しており、ドライバ回路１２内にてドライバ回路１２の基準電位Ｖ０’に接続されている。これにより、ソース端子２３に対して基準電位Ｖ０’を印加することができる。

ここで、図３に示すように、電力変換装置１０は、例えばゲート配線ＬＮｇと負極母線ＬＮ２とに接続されたゲート－ソース間抵抗Ｒ１及びゲート－ソース間コンデンサＣ１を備えている。ゲート－ソース間抵抗Ｒ１及びゲート－ソース間コンデンサＣ１は、ゲート配線ＬＮｇ及び負極母線ＬＮ２を介してゲート端子２１及びソース端子２３に接続されている。更に、ゲート－ソース間抵抗Ｒ１及びゲート－ソース間コンデンサＣ１は、負極母線ＬＮ２及びグランド配線ＬＮｙを介してドライバ回路１２の基準電位Ｖ０’に接続されている。

ゲート－ソース間抵抗Ｒ１及びゲート－ソース間コンデンサＣ１は、例えば駆動基板１３に実装されている。ただし、これに限られず、ドライバ回路１２内に搭載されていてもよい。なお、図示の都合上、図２においては、ゲート－ソース間抵抗Ｒ１及びゲート－ソース間コンデンサＣ１を省略する。

図２及び図３に示すように、電力変換装置１０は、第１インダクタンス成分Ｌ１と、第２インダクタンス成分Ｌ２と、を備えている。
第１インダクタンス成分Ｌ１は、インバータ電流Ｉｖが流れる駆動ラインＬＮｘ上に設けられており、本実施形態では駆動ラインＬＮｘのうちの第２コンデンサ接続線ＬＮｃ２上に設けられている。本実施形態では、第１インダクタンス成分Ｌ１は、第２コンデンサ接続線ＬＮｃ２に含まれる寄生インダクタンスによって構成されている。

第２インダクタンス成分Ｌ２は、第１インダクタンス成分Ｌ１から発生する磁束が貫く位置に設けられている。第２インダクタンス成分Ｌ２は、インバータ電流Ｉｖの変化に伴う磁束の変化によってフィードバック電圧Ｖｆｂを発生させる。フィードバック電圧Ｖｆｂは、インバータ電流Ｉｖが増加する場合には正電圧であり、インバータ電流Ｉｖが減少する場合には負電圧である。第２インダクタンス成分Ｌ２は、第１インダクタンス成分Ｌ１と磁気結合しているとも言えるし、第１インダクタンス成分Ｌ１と協働してトランスを構成するものとも言える。

本実施形態では、グランド配線ＬＮｙは、第２コンデンサ接続線ＬＮｃ２に沿って延びた延設部３０を有している。延設部３０は、第２コンデンサ接続線ＬＮｃ２の隣に配置されている。詳細には、延設部３０は、第２コンデンサ接続線ＬＮｃ２に対してＹ方向の隣に配置されており、Ｘ方向に延びている。つまり、第２コンデンサ接続線ＬＮｃ２と延設部３０とは、Ｙ方向に並んで配置されている。

第２インダクタンス成分Ｌ２は、延設部３０に設けられている。詳細には、第２インダクタンス成分Ｌ２は、延設部３０に含まれる寄生インダクタンスによって構成されている。本実施形態では、延設部３０が「第２インダクタンス部」に対応する。

延設部３０は、グランド配線ＬＮｙにおけるソース端子２３からドライバ回路１２に向かう方向と第２コンデンサ接続線ＬＮｃ２に流れるインバータ電流Ｉｖの方向とが同一となるように第２コンデンサ接続線ＬＮｃ２に沿って延びている。詳細には、第２コンデンサ接続線ＬＮｃ２では負極母線ＬＮ２からコンデンサＣ０に向けてインバータ電流Ｉｖが流れることに対応させて、延設部３０は、第２コンデンサ接続線ＬＮｃ２に対してＹ方向にずれた位置において負極母線ＬＮ２からコンデンサＣ０に向けて延びている。これにより、第２インダクタンス成分Ｌ２は、インバータ電流Ｉｖが増加する場合には負のフィードバック電圧Ｖｆｂを発生させる一方、インバータ電流Ｉｖが減少する場合には正のフィードバック電圧Ｖｆｂを発生させる。

本実施形態では、第２インダクタンス成分Ｌ２のインダクタンスは、第１インダクタンス成分Ｌ１のインダクタンスよりも大きい。詳細には、延設部３０の幅Ｗ１は、第２コンデンサ接続線ＬＮｃ２の幅Ｗ２よりも狭くなっており、グランド配線ＬＮｙの延設部３０に含まれる寄生インダクタンスが第２コンデンサ接続線ＬＮｃ２に含まれる寄生インダクタンスよりも大きくなっている。これにより、フィードバック電圧Ｖｆｂは、第１インダクタンス成分Ｌ１にて発生する電圧よりも大きい。

かかる構成によれば、スイッチング素子１１がＯＮ状態となり、インバータ電流Ｉｖが流れると、第１インダクタンス成分Ｌ１から磁束が発生する。本実施形態では、第１インダクタンス成分Ｌ１は第２コンデンサ接続線ＬＮｃ２の寄生インダクタンスによって構成されているため、第２コンデンサ接続線ＬＮｃ２の周囲に磁束が発生する。上記磁束は、インバータ電流Ｉｖが変化することによって変化する。これにより、第２インダクタンス成分Ｌ２からフィードバック電圧Ｖｆｂが発生する。なお、念の為に説明すると、グランド配線ＬＮｙに流れる電流は、駆動ラインＬＮｘに流れる電流よりも充分に小さい。

次にドライバ回路１２について説明する。
図３に示すように、ドライバ回路１２は、外部入力端子５１と、出力端子５２と、フィードバック入力端子５３と、を備えている。

外部入力端子５１は、変換制御装置１４と電気的に接続されている。外部入力端子５１には、変換制御装置１４からの外部指令電圧Ｖｐが入力される。
出力端子５２は、ドライバ回路１２からゲート電圧（換言すればゲート電流）を出力するための端子である。ゲート配線ＬＮｇによって出力端子５２とゲート端子２１とが電気的に接続されており、出力端子５２から出力されるゲート電圧は、ゲート配線ＬＮｇを介してゲート端子２１に入力される。

フィードバック入力端子５３は、フィードバック電圧Ｖｆｂが入力される端子である。フィードバック入力端子５３は、グランド配線ＬＮｙに接続されている。これにより、グランド配線ＬＮｙ上に設けられた第２インダクタンス成分Ｌ２にて発生したフィードバック電圧Ｖｆｂがフィードバック入力端子５３に印加される。ドライバ回路１２内にてフィードバック入力端子５３は基準電位Ｖ０’に接続されている。

ドライバ回路１２は、外部入力端子５１から入力される外部指令電圧Ｖｐと、フィードバック入力端子５３に入力されるフィードバック電圧Ｖｆｂとに基づいて、加算電圧Ｖａｄを生成し、その加算電圧Ｖａｄをゲート電圧として出力端子５２から出力するように構成されている。

加算電圧Ｖａｄを出力するドライバ回路１２の一例について以下に説明する。
本実施形態のドライバ回路１２は、外部指令電圧Ｖｐを変換指令電圧Ｖｐｔに変換する指令変換回路５５と、変換指令電圧Ｖｐｔ及びフィードバック電圧Ｖｆｂを加算する加算回路５７と、を備えている。

指令変換回路５５は、外部入力端子５１から入力された外部指令電圧Ｖｐに含まれるノイズを低減させつつ、所定の増幅率で外部指令電圧Ｖｐを増幅させることにより外部指令電圧Ｖｐを変換指令電圧Ｖｐｔに変換する。そして、指令変換回路５５は、変換指令電圧Ｖｐｔを加算回路５７に向けて出力する。なお、増幅率は「１」を含む。指令変換回路５５の具体的な構成は任意であり、例えばオペアンプを有する非反転増幅回路でもよい。

加算回路５７は、指令変換回路５５とフィードバック入力端子５３とに接続されているとともに出力端子５２に接続されている。加算回路５７には、変換指令電圧Ｖｐｔとフィードバック電圧Ｖｆｂとが入力される。加算回路５７は、変換指令電圧Ｖｐｔとフィードバック電圧Ｖｆｂとを加算し、その加算された加算電圧Ｖａｄを出力端子５２に向けて出力する。これにより、ゲート端子２１にゲート電圧としての加算電圧Ｖａｄが入力される。

加算回路５７の具体的な構成は任意である。例えば、加算回路５７は、変換指令電圧Ｖｐｔが伝送されるラインと、フィードバック電圧Ｖｆｂが伝送されるラインとが接続されるように構成されているとよい。また、加算回路５７は、変換指令電圧Ｖｐｔとフィードバック電圧Ｖｆｂとが合わさった電圧を増幅することにより加算電圧Ｖａｄを生成する電圧増幅回路を有しているとよい。

なお、加算回路５７は、加算電圧Ｖａｄを維持しつつ、ゲート端子２１に必要な電流を供給するために電流増幅回路を有していてもよい。
図３に示すように、ドライバ回路１２は、加算回路５７と出力端子５２との間に設けられたゲート抵抗Ｒｇを備えている。ゲート抵抗Ｒｇの抵抗値に応じて、スイッチング素子１１の立ち上がり／立ち下がりの傾きが変化する。

ちなみに、ｕ相上アームスイッチング素子１１ｕ１及びｕ相上アームドライバ回路１２ｕ１についても同様である。この場合、例えば、グランド配線ＬＮｙは、ｕ相中間配線ＬＮｕとｕ相上アームドライバ回路１２ｕ１とを接続する。また、グランド配線ＬＮｙの少なくとも一部は、第１コンデンサ接続線ＬＮｃ１に含まれる寄生インダクタンスから発生する磁束が貫く位置、又は、正極母線ＬＮ１に含まれる寄生インダクタンスから発生する磁束が貫く位置に設けられているとよい。例えば、グランド配線ＬＮｙは、第１コンデンサ接続線ＬＮｃ１又は正極母線ＬＮ１の隣に配置され且つその配線に沿って延びている部分を有するとよい。または、グランド配線ＬＮｙの少なくとも一部は、ｕ相中間配線ＬＮｕに含まれる寄生インダクタンスから発生する磁束が貫く位置に設けられていてもよい。

次に図４～図９を用いて本実施形態の作用について説明する。
図４は、フィードバック電圧Ｖｆｂによるフィードバックがない条件下におけるターンオン時のインバータ電流Ｉｖ、ソース－ドレイン間電圧Ｖｄｓ、フィードバック電圧Ｖｆｂ及び加算電圧Ｖａｄを示すグラフである。図５は、フィードバック電圧Ｖｆｂによるフィードバックがある条件下におけるターンオン時のインバータ電流Ｉｖ、ソース－ドレイン間電圧Ｖｄｓ、フィードバック電圧Ｖｆｂ及び加算電圧Ｖａｄを示すグラフである。図６は、フィードバック電圧Ｖｆｂによるフィードバックがある条件下においてフィードバックがない場合と同等のサージが生じるようにゲート抵抗Ｒｇの抵抗値が調整されたインバータ電流Ｉｖ、ソース－ドレイン間電圧Ｖｄｓ、フィードバック電圧Ｖｆｂ及び加算電圧Ｖａｄを示すグラフである。

図７は、フィードバック電圧Ｖｆｂによるフィードバックがない条件下におけるターンオフ時のインバータ電流Ｉｖ、ソース－ドレイン間電圧Ｖｄｓ、フィードバック電圧Ｖｆｂ及び加算電圧Ｖａｄを示すグラフである。図８は、フィードバック電圧Ｖｆｂによるフィードバックがある条件下におけるターンオフ時のインバータ電流Ｉｖ、ソース－ドレイン間電圧Ｖｄｓ、フィードバック電圧Ｖｆｂ及び加算電圧Ｖａｄを示すグラフである。図９は、フィードバック電圧Ｖｆｂによるフィードバックがある条件下においてフィードバックがない場合と同等のサージが生じるようにゲート抵抗Ｒｇの抵抗値が調整されたインバータ電流Ｉｖ、ソース－ドレイン間電圧Ｖｄｓ、フィードバック電圧Ｖｆｂ及び加算電圧Ｖａｄを示すグラフである。

図４～図９では、インバータ電流Ｉｖを実線で示し、ソース－ドレイン間電圧Ｖｄｓを破線で示し、フィードバック電圧Ｖｆｂを二点鎖線で示し、加算電圧Ｖａｄを一点鎖線で示す。

まず、図４～図６を用いてスイッチング素子１１のターンオン時について説明する。
図４及び図５に示すように、加算電圧Ｖａｄが立ち上がることに伴って、ソース－ドレイン間電圧Ｖｄｓが立ち下がり始める一方、インバータ電流Ｉｖ（ドレイン電流）が流れ始める。この場合、図４に示すように、フィードバック電圧Ｖｆｂによるフィードバックがない場合には、インバータ電流Ｉｖが立ち上がる際にサージが発生する。

これに対して、フィードバック電圧Ｖｆｂによるフィードバックがある場合、インバータ電流Ｉｖが変化（詳細には増加）することに起因して第１インダクタンス成分Ｌ１から発生する磁束が変化する。これにより、図５の二点鎖線に示すように、第２インダクタンス成分Ｌ２からフィードバック電圧Ｖｆｂが発生する。この場合、フィードバック電圧Ｖｆｂは負電圧である。

そして、変換指令電圧Ｖｐｔとフィードバック電圧Ｖｆｂとが加算され、その加算電圧Ｖａｄがスイッチング素子１１のゲート端子２１に入力される。この場合、負のフィードバック電圧Ｖｆｂが加算されているため、加算電圧Ｖａｄは小さくなる。これにより、加算電圧ＶａｄにおけるＬＯＷからＨＩへの立ち上がりの傾きは緩やかになる。これにより、図５の実線に示すように、インバータ電流Ｉｖが立ち上がる際のサージが抑制される。

また、図６に示すように、フィードバックがない場合と同等のサージが生じるようにゲート抵抗Ｒｇの抵抗値を調整すると、フィードバックがない場合と比較して、インバータ電流Ｉｖの立ち上がりの傾きを大きくすることができる。これにより、ターンオン時における損失が低減される。

次に、図７～図９を用いてスイッチング素子１１のターンオフ時について説明する。
図７及び図８に示すように、加算電圧Ｖａｄが立ち下がることに伴って、ソース－ドレイン間電圧Ｖｄｓが立ち上がり始める一方、インバータ電流Ｉｖ（ドレイン電流）が小さくなり始める。この場合、図７の破線に示すように、フィードバック電圧Ｖｆｂによるフィードバックがない場合には、ソース－ドレイン間電圧Ｖｄｓが立ち上がる際にサージが発生する。

これに対して、フィードバック電圧Ｖｆｂによるフィードバックがある場合、インバータ電流Ｉｖが小さくなることに伴って、第１インダクタンス成分Ｌ１にて発生する磁束が変化する。これにより、図８の二点鎖線に示すように、第２インダクタンス成分Ｌ２からフィードバック電圧Ｖｆｂが発生する。この場合、フィードバック電圧Ｖｆｂは正電圧である。

そして、変換指令電圧Ｖｐｔとフィードバック電圧Ｖｆｂとが加算され、その加算電圧Ｖａｄがスイッチング素子１１のゲート端子２１に入力される。この場合、正のフィードバック電圧Ｖｆｂが加算されているため、加算電圧Ｖａｄは大きくなる。これにより、図８の一点鎖線に示すように、加算電圧ＶａｄにおけるＨＩからＬＯＷへの立ち下がりの傾きは緩やかになる。これにより、図８の破線に示すように、ソース－ドレイン間電圧Ｖｄｓが立ち上がる際のサージが抑制される。

また、図９に示すように、フィードバックがない場合と同等のサージが生じるようにゲート抵抗Ｒｇの抵抗値を調整すると、フィードバックがない場合と比較して、インバータ電流Ｉｖの立ち下がりの傾きを大きくすることができる。これにより、損失が低減される。

以上詳述した本実施形態によれば以下の効果を奏する。
（１）電力変換装置１０は、スイッチング素子１１と、スイッチング素子１１を駆動させるドライバ回路１２と、を備えている。スイッチング素子１１は、印加電流としてのインバータ電流Ｉｖが流れるドレイン端子２２及びソース端子２３と、制御端子としてのゲート端子２１と、を備えている。

電力変換装置１０は、インバータ電流Ｉｖが流れる駆動ラインＬＮｘと、駆動ラインＬＮｘ上に設けられた第１インダクタンス成分Ｌ１と、ドライバ回路１２とゲート端子２１とを接続する制御ラインとしてのゲート配線ＬＮｇと、を備えている。電力変換装置１０は、ソース端子２３とドライバ回路１２の基準電位Ｖ０’とを接続するためのグランド配線ＬＮｙと、グランド配線ＬＮｙ上に設けられた第２インダクタンス成分Ｌ２と、を備えている。

第２インダクタンス成分Ｌ２は、第１インダクタンス成分Ｌ１から発生する磁束が貫く位置に設けられている。第２インダクタンス成分Ｌ２は、インバータ電流Ｉｖが増加する場合には負のフィードバック電圧Ｖｆｂを発生させる一方、インバータ電流Ｉｖが減少する場合には正のフィードバック電圧Ｖｆｂを発生させる。

ドライバ回路１２は、外部指令電圧Ｖｐが入力される外部入力端子５１と、フィードバック電圧Ｖｆｂが入力されるフィードバック入力端子５３と、を備えている。ドライバ回路１２は、外部指令電圧Ｖｐを変換することによって得られる変換指令電圧Ｖｐｔと、フィードバック電圧Ｖｆｂとを加算し、その加算された加算電圧Ｖａｄをゲート端子２１に向けて出力する加算回路５７を備えている。

かかる構成によれば、第１インダクタンス成分Ｌ１に流れるインバータ電流Ｉｖの変化に伴って磁束が変化することにより第２インダクタンス成分Ｌ２からフィードバック電圧Ｖｆｂが誘起される。そして、フィードバック電圧Ｖｆｂが変換指令電圧Ｖｐｔに加算され、その加算された加算電圧Ｖａｄがゲート端子２１に入力される。これにより、スイッチング素子１１のターンオン時又はターンオフ時におけるサージを抑制できる。

また、ゲート抵抗Ｒｇの抵抗値を調整することにより、サージが許容範囲内に収まる範囲内で、ターンオン時のインバータ電流Ｉｖの立ち上がりの傾き、又は、ターンオフ時のソース－ドレイン間電圧Ｖｄｓの立ち上がりの傾き大きくすることができる。これにより、損失の低減を図ることができる。したがって、サージの抑制と損失の低減とを好適に両立させることができる。

特に、本構成によれば、フィードバック電圧Ｖｆｂは、インバータ電流Ｉｖが増加する場合には負となる一方、インバータ電流Ｉｖが減少する場合には正となる。これにより、フィードバック電圧Ｖｆｂを反転させて加算回路５７に入力させる必要がない。したがって、反転に係る構成を省略することができる。

また、第１インダクタンス成分Ｌ１にて生じる逆起電力をフィードバックさせる構成では、例えば第１インダクタンス成分Ｌ１が小さい場合、逆起電力も小さくなるため、フィードバック効果（詳細にはサージ抑制効果）が小さくなり、所望のフィードバック効果が得られない場合があり得る。かといって、第１インダクタンス成分Ｌ１にはインバータ電流Ｉｖが流れる関係上、逆起電力を大きくしようとして第１インダクタンス成分Ｌ１を大きくすると、損失やサージが大きくなる。

この点、本構成によれば、フィードバック電圧Ｖｆｂは第２インダクタンス成分Ｌ２に依存するため、第２インダクタンス成分Ｌ２を調整することにより、所望のフィードバック電圧Ｖｆｂを得ることができる。また、第２インダクタンス成分Ｌ２にはインバータ電流Ｉｖが流れないため、第２インダクタンス成分Ｌ２にて生じる損失は小さくて済む。これにより、損失を抑制しつつ所望のフィードバック効果を得ることができる。

（２）第２インダクタンス成分Ｌ２は、第１インダクタンス成分Ｌ１よりも大きい。かかる構成によれば、フィードバック電圧Ｖｆｂを大きくすることができ、フィードバック効果の向上を図ることができる。

上記効果について詳述すると、例えば第１インダクタンス成分Ｌ１が小さい場合、逆起電力も小さくなるため、フィードバック効果（詳細にはサージ抑制効果）が小さくなり、所望のフィードバック効果が得られない場合があり得る。かといって、第１インダクタンス成分Ｌ１にはインバータ電流Ｉｖが流れる関係上、逆起電力を大きくしようとして第１インダクタンス成分Ｌ１を大きくすると、損失やサージが大きくなる。

この点、本構成によれば、フィードバック電圧Ｖｆｂは第２インダクタンス成分Ｌ２に依存するため、第２インダクタンス成分Ｌ２を調整することにより、所望のフィードバック電圧Ｖｆｂを得ることができる。また、第２インダクタンス成分Ｌ２にはインバータ電流Ｉｖが流れないため、第２インダクタンス成分Ｌ２にて生じる損失は小さくて済む。これにより、損失を抑制しつつ所望のフィードバック効果を得ることができる。

（３）駆動ラインＬＮｘは、第１インダクタンス成分Ｌ１が設けられている第１インダクタンス部としての第２コンデンサ接続線ＬＮｃ２を有している。グランド配線ＬＮｙは、第２インダクタンス成分Ｌ２が設けられている第２インダクタンス部としての延設部３０を有している。延設部３０は、第２コンデンサ接続線ＬＮｃ２の隣に配置されている。延設部３０は、グランド配線ＬＮｙにおけるソース端子２３からドライバ回路１２に向かう方向と第２コンデンサ接続線ＬＮｃ２に流れるインバータ電流Ｉｖの方向とが同一となるように第２コンデンサ接続線ＬＮｃ２に沿って延びている。

かかる構成によれば、第２インダクタンス成分Ｌ２が設けられた延設部３０が、第１インダクタンス成分Ｌ１が設けられた第２コンデンサ接続線ＬＮｃ２の隣に配置されているため、両者の離間距離が短くなり易い。これにより、両インダクタンス成分Ｌ１，Ｌ２の間で相互作用が生じ易い。したがって、フィードバック電圧Ｖｆｂを大きくすることができる。また、フィードバック電圧Ｖｆｂは、インバータ電流Ｉｖが増加する場合には負となる一方、インバータ電流Ｉｖが減少する場合には正となる。これにより、比較的容易な構成によって（１）などの効果を得ることができる。

（４）電力変換装置１０は、スイッチング素子１１が実装された駆動基板１３を備えている。延設部３０及び第２コンデンサ接続線ＬＮｃ２は、駆動基板１３に形成された配線パターンによって構成されている。かかる構成において、第１インダクタンス成分Ｌ１は、第２コンデンサ接続線ＬＮｃ２に含まれる寄生インダクタンスによって構成されており、第２インダクタンス成分Ｌ２は、延設部３０に含まれる寄生インダクタンスによって構成されている。延設部３０の幅Ｗ１は、第２コンデンサ接続線ＬＮｃ２の幅Ｗ２よりも狭い。これにより、第２インダクタンス成分Ｌ２を、第１インダクタンス成分Ｌ１よりも大きくすることができる。

（５）電力変換装置１０は、中間配線ＬＮｕ，ＬＮｖ，ＬＮｗによって互いに直列に接続された上アームスイッチング素子１１ｕ１，１１ｖ１，１１ｗ１及び下アームスイッチング素子１１ｕ２，１１ｖ２，１１ｗ２と、コンデンサＣ０と、を備えている。

駆動ラインＬＮｘは、上アームスイッチング素子１１ｕ１，１１ｖ１，１１ｗ１が接続される正極母線ＬＮ１と、下アームスイッチング素子１１ｕ２，１１ｖ２，１１ｗ２が接続される負極母線ＬＮ２と、を含む。駆動ラインＬＮｘは、中間配線ＬＮｕ，ＬＮｖ，ＬＮｗと、正極母線ＬＮ１とコンデンサＣ０とを接続する第１コンデンサ接続線ＬＮｃ１と、負極母線ＬＮ２とコンデンサＣ０とを接続する第２コンデンサ接続線ＬＮｃ２と、を含む。

第２インダクタンス成分Ｌ２は、正極母線ＬＮ１、負極母線ＬＮ２、中間配線ＬＮｕ，ＬＮｖ，ＬＮｗ、第１コンデンサ接続線ＬＮｃ１及び第２コンデンサ接続線ＬＮｃ２のうち少なくとも１つ（本実施形態では第２コンデンサ接続線ＬＮｃ２）の寄生インダクタンスから発生する磁束が貫く位置に設けられている。

かかる構成によれば、正極母線ＬＮ１、負極母線ＬＮ２、中間配線ＬＮｕ，ＬＮｖ，ＬＮｗ及び両コンデンサ接続線ＬＮｃ１，ＬＮｃ２のうち少なくとも１つに含まれる寄生インダクタンスを用いてフィードバック電圧Ｖｆｂを発生させることができる。

なお、上記実施形態は以下のように変更してもよい。また、技術的に矛盾が生じない範囲内で、上記実施形態と下記各別例とを適宜組み合わせてもよい。
○ 第１インダクタンス成分Ｌ１は、第２コンデンサ接続線ＬＮｃ２に含まれる寄生インダクタンスによって構成されていたが、これに限られず、例えば第２コンデンサ接続線ＬＮｃ２上に設けられた専用のコイルによって構成されていてもよい。

○ 第１インダクタンス成分Ｌ１は、負極母線ＬＮ２に含まれる寄生インダクタンスによって構成されてもよいし、中間配線ＬＮｕ，ＬＮｖ，ＬＮｗのいずれかに含まれる寄生インダクタンスによって構成されていてもよい。

○ 第２インダクタンス成分Ｌ２は、第１インダクタンス成分Ｌ１から発生する磁束が貫く位置に設けられていれば、その具体的な位置は任意である。例えば、第２インダクタンス成分Ｌ２は、負極母線ＬＮ２の隣に配置されていてもよい。この場合、負極母線ＬＮ２に含まれる寄生インダクタンスから発生する磁束が第２インダクタンス成分Ｌ２を貫く。すなわち、第２インダクタンス成分Ｌ２は、正極母線ＬＮ１、負極母線ＬＮ２、中間配線ＬＮｕ，ＬＮｖ，ＬＮｗ、第１コンデンサ接続線ＬＮｃ１及び第２コンデンサ接続線ＬＮｃ２の少なくとも１つに含まれる寄生インダクタンスから発生する磁束が貫く位置に設けられていればよい。

○ 第２インダクタンス成分Ｌ２がグランド配線ＬＮｙに含まれる寄生インダクタンスによって構成されている場合、上記寄生インダクタンスを大きくするために、第２コンデンサ接続線ＬＮｃ２の隣においてグランド配線ＬＮｙが渦巻状又はジグザグ状に形成されていてもよい。また、グランド配線ＬＮｙの一部が局所的に幅狭に形成されていてもよい。

○ 第２インダクタンス成分Ｌ２を構成するものは、駆動基板１３に形成される配線パターンの寄生インダクタンスに限られず、インダクタンスを有するものであれば任意である。例えば、第２インダクタンス成分Ｌ２は、駆動基板１３に実装される専用のコイルによって構成されていてもよい。

○ ドライバ回路１２は、フィードバック電圧Ｖｆｂを変換フィードバック電圧Ｖｆｔに変換し、その変換された変換フィードバック電圧Ｖｆｔを加算回路５７に向けて出力するフィードバック変換回路を有していてもよい。この場合、加算回路５７は、変換指令電圧Ｖｐｔと変換フィードバック電圧Ｖｆｔとを加算するとよい。

○ 指令変換回路５５を省略してもよい。この場合、加算回路５７には、外部指令電圧Ｖｐが入力される。加算回路５７は、外部指令電圧Ｖｐと、フィードバック電圧Ｖｆｂ又はフィードバック電圧Ｖｆｂを変換することによって得られる変換フィードバック電圧Ｖｆｔとを加算するとよい。

すなわち、加算回路５７は、外部指令電圧Ｖｐ又は変換指令電圧Ｖｐｔのいずれか一方と、フィードバック電圧Ｖｆｂ又は変換フィードバック電圧Ｖｆｔのいずれか一方とが入力されればよい。つまり、加算回路５７は、外部指令電圧Ｖｐ又は変換指令電圧Ｖｐｔと、フィードバック電圧Ｖｆｂ又は変換フィードバック電圧Ｖｆｔとを加算するものであればよい。

○ 第１インダクタンス成分Ｌ１のインダクタンスと、第２インダクタンス成分Ｌ２のインダクタンスとの大小関係は任意である。例えば、両インダクタンスは同一でもよいし、第１インダクタンス成分Ｌ１のインダクタンスが第２インダクタンス成分Ｌ２のインダクタンスよりも大きくてもよい。

○ スイッチング素子１１は、ＭＯＳＦＥＴに限られず任意であり、例えばＩＧＢＴでもよい。この場合、スイッチング素子１１のゲート端子が「制御端子」に対応し、スイッチング素子１１のコレクタ－エミッタ間を流れるコレクタ電流が「印加電流」に対応し、コレクタ端子及びエミッタ端子が「印加端子」に対応する。

○ 各スイッチング素子１１ｕ１～１１ｗ２はインバータを構成していたが、これに限られず、任意であり、例えば蓄電装置２０３の直流電力を異なる電圧の直流電力に変換するＤＣ／ＤＣコンバータを構成してもよい。すなわち、電力変換装置１０は、インバータに限られず、ＤＣ／ＤＣコンバータ、ＡＣ／ＡＣコンバータ、ＡＣ／ＤＣインバータ等任意である。換言すれば、電力変換装置１０は、直流電力又は交流電力を直流電力又は交流電力に変換するものでもよい。

○ 実施形態では、全スイッチング素子１１ｕ１～１１ｗ２についてフィードバック電圧Ｖｆｂのフィードバックが行われる構成となっていたが、これに限られない。例えば、下アームスイッチング素子１１ｕ２，１１ｖ２，１１ｗ２についてフィードバック電圧Ｖｆｂのフィードバックが行われる一方、上アームスイッチング素子１１ｕ１，１１ｖ１，１１ｗ１についてはフィードバックが行われない構成でもよいし、その逆でもよい。

○ 負荷は電動モータ２０１に限られず任意である。
○ 電力変換装置１０は、車両２００以外に搭載されてもよい。すなわち、電力変換装置１０は、車両２００に設けられた負荷以外の負荷を駆動させるものでもよい。

１０…電力変換装置、１１（１１ｕ１～１１ｗ２）…スイッチング素子、１２（１２ｕ１～１２ｗ２）…ドライバ回路、１３…駆動基板、２１…ゲート端子（制御端子）、２２…ドレイン端子（第１印加端子）、２３…ソース端子（第２印加端子）、３０…延設部、５１…外部入力端子、５２…出力端子、５３…フィードバック入力端子、５５…指令変換回路、５６…フィードバック変換回路、５７…加算回路、２００…車両、２０１…電動モータ（負荷）、２０３…蓄電装置、ＬＮｘ…駆動ライン、ＬＮ１…正極母線、ＬＮ２…負極母線、ＬＮｕ，ＬＮｖ，ＬＮｗ…中間配線、Ｃ０…コンデンサ、ＬＮｃ１…第１コンデンサ接続線、ＬＮｃ２…第２コンデンサ接続線、ＬＮｙ…グランド配線、Ｖｐ…外部指令電圧、Ｖｐｔ…変換指令電圧、Ｖｆ…フィードバック電圧、Ｖａｄ…加算電圧、Ｖ０…基準電位、Ｖ０’…ドライバ回路の基準電位、Ｌ１…第１インダクタンス成分、Ｌ２…第２インダクタンス成分、Ｉｖ…インバータ電流（印加電流）。

Claims (5)

1. 制御端子と、印加電流が流れる第１印加端子及び第２印加端子とを有するスイッチング素子と、
   前記スイッチング素子を駆動させるドライバ回路と、
   前記印加電流が流れる駆動ラインと、
   前記駆動ライン上に設けられた第１インダクタンス成分と、
   前記ドライバ回路と前記制御端子とを接続する制御ラインと、
   前記第２印加端子と前記ドライバ回路の基準電位とを接続するためのグランド配線と、
   前記グランド配線上であって前記第１インダクタンス成分から発生する磁束が貫く位置に設けられた第２インダクタンス成分と、を備え、
   前記第２インダクタンス成分は、前記印加電流が増加する場合には負のフィードバック電圧を発生させる一方、前記印加電流が減少する場合には正のフィードバック電圧を発生させるものであり、
   前記ドライバ回路は、
   前記グランド配線が接続され、前記フィードバック電圧が入力されるフィードバック入力端子と、
   外部指令電圧が入力される外部入力端子と、
   前記外部指令電圧又は当該外部指令電圧を変換することによって得られる変換指令電圧と、前記フィードバック電圧又は当該フィードバック電圧を変換することによって得られる変換フィードバック電圧とを加算し、その加算された加算電圧を前記制御端子に向けて出力する加算回路と、を備え、
   前記加算回路は、前記印加電流が増加する場合には、前記負のフィードバック電圧を加算することによって、前記加算電圧が小さくなるようにする一方、前記印加電流が減少する場合には、前記正のフィードバック電圧を加算することによって、前記加算電圧が大きくなるようにすることを特徴とする電力変換装置。
2. 前記第２インダクタンス成分のインダクタンスは、前記第１インダクタンス成分のインダクタンスよりも大きい請求項１に記載の電力変換装置。
3. 前記駆動ラインは、前記第１インダクタンス成分が設けられている第１インダクタンス部を有し、
   前記グランド配線は、前記第１インダクタンス部の隣に配置され且つ前記第２インダクタンス成分が設けられている第２インダクタンス部を有し、
   前記第２インダクタンス部は、前記グランド配線における前記第２印加端子から前記ドライバ回路に向かう方向と前記第１インダクタンス部に流れる前記印加電流の方向とが同一となるように前記第１インダクタンス部に沿って延びている請求項１又は請求項２に記載の電力変換装置。
4. 中間配線によって互いに直列に接続された上アームスイッチング素子及び下アームスイッチング素子を有し、
   前記スイッチング素子は、前記下アームスイッチング素子である請求項１～３のうちいずれか一項に記載の電力変換装置。
5. コンデンサを備え、
   前記駆動ラインは、
   前記上アームスイッチング素子が接続される正極母線と、
   前記下アームスイッチング素子が接続される負極母線と、
   前記中間配線と、
   前記正極母線と前記コンデンサとを接続する第１コンデンサ接続線と、
   前記負極母線と前記コンデンサとを接続する第２コンデンサ接続線と、
   を含み、
   前記第２インダクタンス成分は、前記正極母線、前記負極母線、前記中間配線、前記第１コンデンサ接続線及び前記第２コンデンサ接続線のうち少なくとも１つに含まれる寄生インダクタンスから発生する磁束が貫く位置に設けられている請求項４に記載の電力変換装置。