DE68925163T2

DE68925163T2 - Treiberschaltung für Transistor mit isoliertem Gate; und deren Verwendung in einem Schalterkreis, einer Stromschalteinrichtung, und einem Induktionsmotorsystem

Info

Publication number: DE68925163T2
Application number: DE68925163T
Authority: DE
Inventors: Satoshi Ibori; Shin Kimura; Yasuo Matsuda; Syuji Musha; Nobuyoshi Muto; Yutaka Suzuki; Norikazu Tokunaga
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-08-12
Filing date: 1989-07-31
Publication date: 1996-08-08
Anticipated expiration: 2009-08-01
Also published as: EP0354435A3; EP0354435B1; DE68925163D1; US5210479A; KR900004074A; KR0144679B1; EP0354435A2

Description

Die vorliegende Erfindung bezieht sich auf eine Treiberschaltung für einen Transistor mit isoliertem Gate, ein Induktionsmotorsystem mit einem Transistor mit isoliertem Gate, eine Schalt-Schaltung für einen Transistor mit isoliertem Gate und eine Stromschaltvorrichtung, die eine solche Schalt- Schaltung aufweist.
Es sind viele Typen von Leistungsschalt-Schaltungen unter Verwendung von Transistoren mit isoliertem Gate vorgeschlagen worden. Es gibt verschiede ne Typen von Transistoren mit isoliertem Gate (elektrostatische Elemente vom Induktionstyp, welche die Selbstüberbrückung unterdrücken), z.B. weist ein Bipolartransistor mit iso[iertem Gate (hiernach als IGBT bezeichnet) ein isoliertes Gate auf, und er wird im Bipolarmodus betrieben, und ein Feldeffekttransistor mit isoliertem Gate (Metalloxid-Halbleiter-Feldeffekttransistor) weist ein isoliertes Gate auf und wird im Feldeffektmodus betrieben.
Wegen der Kompaktheit und des Niedrigrauschbetriebs von Stromversorgungseinrichtungen wurde der Transistor mit isoliertem Gate, der ein Hochgeschwindigkeitsschalten ermöglicht, in jüngsten Jahren verbreitet angewendet. Beim IGBT wird z.B. der Kollektorstrom auf der Grundlage der Gate- und Kollektorspannungen bestimmt, wie gezeigt in Fig. 5. Wenn die Transistoren mit isoliertem Gate als Hauptschalter von Stromwandlern für Hochgeschwindigkeitsschaltbetrieb verwendet werden, gibt es die folgenden Probleme:
Wenn ein Arm- oder Lastkurzschluß der Stromwandler-Stromversorgung auftritt, teilen sich die Transistoren mit isoliertem Gate im Ein-Zustand die meisten Teile der Stromversorgung. Demzufolge fließt gemäß der in Fig. 5 gezeigten Beziehung ein extrem großer Kurzschlußstrom. Im Falle eines [GBT werden, wie es in der japanischen offengelegten Patentanmeldung Nr. 61-185064 beschrieben ist, bei starkem Anstieg des Kollektorstroms diese Transistoren mit isoliertem Gate durch das Latch-up-Phänomen zerstört, was von der außer Kontrolle geratenen Gate-Spannung herrührt. Jedoch steigt in vielen Fällen durch Abschneiden eines großen Stroms durch Hochgeschwindigkeitsbetrieb eine Übergangsspannung durch Energie von der Schaltungsinduktanz zum Zeitpunkt des Bruchs stark an, wodurch die Transistoren mit isoliertem Gate zerstört werden.
Es gab daher Vorschläge für einen Transistor mit isoliertem Gate, um die Gate-Spannung zu steuern Japanische offengelegte Patentanmeldung Nr. 61- 147736, japanische offengelegte Patentanmeldung Nr. 61-185064, japanische offengelegte Patentanmeldung Nr. 61-251323, japanische offengelegte Patentanmeldung Nr.62-277063, japanische offengelegte Patentanmeldung Nr. 63- 95722, japanische offengelegte Patentanmeldung Nr.63-95728, US-Patent Nr. 4,581,540 und US-Patent Nr. 4,721,869). Dies sind Verfahren, welche den Überstrom reduzieren, um ihn abzubrechen, und sind dann bevorzugt, wenn der Überstrom erfaßt wird und reduziert wird, um während des Ein-Zustands des Transistors mit isoliertem Gate abgebrochen zu werden.
Es gibt jedoch bei einer Stromwandlervorrichtung, welche eine Hochgeschwindigkeitsschaltoperation ausführt, ein Problem darin, daß, selbst wenn der Überstrom erfaßt wird, der Ein-Zustand des Transistors mit isoliertem Gate durch das Eingangssignal beendet wird, während der Überstrom reduziert wird, und der Transistor mit isoliertem Gate wird durch eine Übergangsspannung zerstört, welche durch den Abbruch des Überstroms am Ende verursacht wird, da der EIN-Zustand des Transistors mit isoliertem Gate kurz ist.
Weiterhin sind diese herkömmlichen Verfahren zur allgemeinen Anwendung geeignet, da der Kollektorstrom durch Unterdrücken der Gate-Spannung auf der Grundlage des Überstroms des Transistors mit isoliertem Gate reduziert werden kann, welcher aus dem Anstieg der Kollektorspannung erfaßt wird.
Es war schwierig zu bestimmen, ob ein Kurzschlußvorfall eintritt oder nicht, außer wenn bestimmt ist, ob die hohe Kollektor-Emitter-Spannung durch entweder einen Überstrom oder ein Übergangsphänomen verursacht ist, da die Einschaltoperation eine Verzögerung bezüglich der Gate-Spannung aufweist. Daher führt bei den herkömmlichen Schaltungen, z.B. US 4,721,869, wenn eine Anormalitat von der Erfassungsschaltung erfaßt ist, eine Einstellschaltung eine Absenkoperation der Gate-Spannung des IGBT unmittelbar nach dem Verstreichen einer vorbestimmten Zeit nachfolgend dem Anlegen des EIN-Signals an das Gate aus.
Wenn jedoch ein Hochgeschwindigkeitsschaltbetrieb wie in einer Stromwandlervorrichtung erforderlich ist, ist die Leitungsperiode des Transistors mit isoliertem Gate zu einer Zeit kurz. Daher ist die vorbestimmte Zeit relativ lang, verglichen mit der Leitungsperiode, und schließlich steigt die Wahrscheinlichkeit an, daß der Überstrom nicht erfaßt werden kann.
Es ist das Ziel der vorliegenden Erfindung, die erwähnten Probleme im Stand der Technik zu vermeiden und eine Treiberschaltung für einen Transistor mit isoliertem Gate, eine Schalt-Schaltung mit einem Transistor mit isoliertem Gate, ein Induktionsystem mit einem Transistor mit isoliertem Gate und eine Stromschaltvorrichtung anzugeben, die eine Hochgeschwindigkeitsschaltoperation des Transistors mit isoliertem Gate ausführen könnten, wobei der Überstrom zuverlässig reduziert wird.
Es ist ein weiteres Ziel der vorliegenden Erfindung, eine Überstromerfassungsschaltung für den Transistor mit isoliertem Gate anzugeben, um den Überstrom bei Kurzschluß zu erfassen, indem entschieden wird, ob der Überstrom vorliegt, wenn der Transistor mit isoliertem Gate mit einer Verzögerung einschaltet. Es ist ein weiteres Ziel der vorliegenden Erfindung, eine Treiberschaltung und ein Induktionsmotorsystem für den Transistor mit isoliertem Gate anzugeben, um den Überstrom schnell und zuverlässig zu erfassen und zu unterdrücken, wenn ein Kurzschluß eintritt.
Die obigen Ziele werden gemäß der Erfindung durch eine Treiberschaltung für einen Transistor mit isoliertem Gate gemäß Anspruch 1, eine Schalt- Schaltung mit einem Transistor mit isoliertem Gate gemäß Anspruch 19, ein Induktionsmotorsystem unter Verwendung eines Transistors mit isoliertem Gate gemäß Anspruch 21 und eine Stromschaltvorrichtung gemäß Anspruch 20 erreicht.
Gemäß der vorliegenden Erfindung ist eine EIN-Halteschaltung vorgesehen, welche ein Signal ausgibt, welches den EIN-Zustand eines Transistors mit isoliertem Gate an eine Gate-Spannung-Eingabeschaltung identifiziert, und die Gate-Spannung-Eingabeschaltung darin sperrt, auf das Eingangssignal anzusprechen, welches den AUS-Zustand des Transistors mit isoliertem Gate identifiziert, wenn die Einstellung fortlaufend arbeitet, wie es in Anspruch 1 festgelegt ist.
Gemäß der vorliegenden Erfindung ist eine Überstromerfassung vorgesehen, welche den Überstrom erfaßt, indem bestimmt wird, ob die Gate-Spannung des Transistors mit isoliertem Gate größer als ein erster vorbestimmter Wert ist und die Kollektorspannung des Transistors mit isoliertem Gate größer als ein zweiter vorbestimmter Wert ist.
Die vorangegangenen und andere Ziele und Merkmale der vorliegenden Erfindung werden aus der folgenden detaillierteren Beschreibung der bevorzugten Ausführungsbeispiele ersichtlich, wenn sie in Verbindung mit der begleitenden Zeichnung genommen wird.
Fig. 1 ist ein Schaltungsdiagramm eines ersten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 2 ist ein Zeitdiagramm des ersten bevorzugten Ausführungsbeispiels.
Fig. 3 ist ein Schaltungsdiagramm eines Ausführungsbeispiels einer Dreiphasen-Spannungswandlervorrichtung.
Fig. 4A ist ein Zeitdiagramm des PWM-Signals.
Fig. 4B ist ein Zeitdiagramm des IGBT 100 und des IGBT in Fig. 3.
Fig. 5 ist ein charakteristisches Diagramm der Kollektorspannung, des Kollektorstroms und der Gate-Spannung eines IGBT.
Fig. 6 ist ein Schaltungsdiagramm eines zweiten bevorzugten Ausführungsbeispiels.
Fig. 7 ist ein Schaltungsdiagramm eines dritten bevorzugten Ausführungsbeispiels.
Fig. 8 ist ein Schaltungsdiagramm eines vierten bevorzugten Ausführungsbeispiels.
Fig. 9 ist ein Zeitdiagramm des vierten Ausführungsbeispiels.
Fig. 10 ist ein Schaltungsdiagramm eines fünften bevorzugten Ausführungsbeispiels.
Fig. 11 ist ein Schaltungsdiagramm eines sechsten bevorzugten Ausführungs beispiels.
Fig. 12 ist ein Schaltungsdiagramm eines siebten bevorzugten Ausführungsbeispiels.
10 Fig. 13 ist Querschnittdiagramm, welches ein Beispiel eines IGBT 10 und der Diode 12 in einem der ersten bis siebten Ausführungsbeispiele zeigt.
Fig. 14 ist ein Schaltungsdiagramm von Fig. 13.
Fig. 1 ist ein Schaltungsdiagramm eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung.
In Fig. 1 weist ein IGBT 10, welcher ein Beispiel eines Transistors mit isoliertem Gate ist, ein isoliertes Gate und einen Kollektor-Emitter-Strompfad auf, der zwischen einem Hauptstrompfad zum Schalten der Hauptstr0mschaltung gekoppelt ist. Eine Treiberschaltung 60 für den IGBT 10 weist folgende Elemente auf. Energieversorgungen 1 und 2, welche vorzugsweise eine Konstantspannung erzeugen, sind in Reihe miteinander und mit einem NPN-Transistor 7 und einem PNP-Transistor 8 verbunden. Der NPN- Transistor 7 und der PNP-Transistor 8 sind komplementär verbunden, ihre Basen sind gemeinsam mit einem Kollektor eines NPN-Transistors 5 verbunden, und ihre Kollektor-Emitter-Strompfade sind in Reihe miteinander verbunden, wobei ein Verbindungsknoten zwischen ihren Kollektor-Emitter- Strompfaden mit dem Gate des IGBT 10 über einen Widerstand 9 verbun(len ist. Ein Kollektor-Emitter-Strompfad des NPN-Transistors 5 und ein Widerstand 6 sind in Reihe zwischen den Energieversorgungen 1 und 2 verbunden, wobei ein Verbindungsknoten mit den Basen des NPN-Transistors 7 und des PNP-Transistors 8 verbunden ist. Ein NPN-Phototransistor 3 weist eine Basis auf, die auf ein Eingangssignal 51 anspricht, welches einen EINoder einen AUS-Zustand des IGBT 10 von einer steuerseitigen Schaltung (in Fig. 1 nicht veranschaulicht) identifiziert. Ein Kollektor-Emitter-Strompfad des NPN-Phototransistors 3 und ein Widerstand 4 sind in Reihe zwischen den Energieversorgungen 1 und 2 verbunden, wobei ein Verbindungskn0ten mit einer Basis des NPN-Transistors 5 verbunden ist. Der Phototransistor 3, die Widerstände 4, 6, 9, die NPN-Transistoren 5, 7 und der PNP- Transistor 8 stellen eine Gate-Spannung-Eingangsschaltung zum Umwandeln des Eingangssignals in eine Gate-Spannung und zum Liefern der Gate-Spannung an das Gate des IGBT 10 bereit. Die Gate-Spannung-Eingangsschal tung hat eine ähnliche Funktion wie der im oben erwähnten Stand der Technik beschriebene Typ.
Eine Überstrom-Einstellschaltung weist eine Überstrom-Erfassungsschaltung und eine Einstellschaltung auf.
Zusätzlich sind das Gate und der Kollektor des IGBT 10 miteinander über einen Widerstand 11 und eine Diode 12 verbunden, und der Verbindungsknoten A des Widerstands 11 und der Diode 12 ist mit der Basis eines NPN-Transistors 15 über eine Zener-Diode 14 und einen Kondensator 13 verbunden, um eine äquivalente Überstrom-Erfassungsschaltung zu bilden, welche den Pegel der Kollektorspannung erfaßt, während die Gate-Spannung auf das Gate des IGBT 10 aufgeprägt wird. Diese Überstrom-Erfassungsschaltung hat eine ähnliche Funktion wie die Typen, die in der japanischen offengelegten Patentanmeldung Nr. 61-147736, der japanischen offengelegten Patentanmeldung Nr. 61-185064, der japanischen offengelegten Patentanmeldung Nr. 61-251323 und dem US-Patent Nr. 4,721,869 beschrieben sind.
Als nächstes ist der Kollektor des NPN-Transistors 15 mit den Basen der Transistoren 7 und 8 über eine Lichtsendediode 16, einen Widerstand 17 und eine Diode 18 verbunden, und ein Kondensator 19 ist mit dem Verbindungsknoten des Widerstands 17 und der Diode 18 verbunden, ein Widerstand 20 ist zwischen der Basis des NPN-Transistors 15 und der Energieversorgung 2 verbunden, wodurch eine Einstellschaltung gebildet wird, die auf eine Ausgabe der Überstromerfassungsschaltung zum Einstellen des Überstroms eines IGBT 10 auf einen vorbestimmten Wert in einem sicheren Betriebsbereich des IGBT 10 anspricht. Auf diese Weise wird ein Überstromerfassungssignal S2 von der Lichtsendediode 16 an die steuerseitige Schaltung transferiert. Diese Einstellschaltung ist vorzugsweise eine Gate Spannung-Einstellschaltung des Typs, der in der japanischen offengelegten Patentanmeldung Nr. 61 - 147736 beschrieben ist.
Eine EIN-Halteschaltung weist einen NPN-Transistor 23 mit einer Basis auf, die mit dem Emitter des NPN-Transistors 15 über einen Kondensator 21 verbunden ist, um auf ein Ausgangssignal der Überstromeinstellschaltung anzusprechen, und weist einen Kollektor-Emitter-Strompfad auf, der zwischen der Basis des NPN-Transistors 5 und der Energieversorgung 2 parallel zum Kollektor-Emitter-Strompfad des NPN-Phototransistors 3 verbunden ist, weist einen Widerstand 22 auf, der zwischen dem Emitter des NPN-Transistors 15 und der Energieversorgung 2 verbunden ist, und weist einen Widerstand 24 auf, der zwischen der Basis und dem Emitter des NPN-Transistors 23 verbunden ist.
Als nächstes wird der Betrieb dieser Schaltung mit Bezug auf das Zeitdiagramm in Fig. 2 beschrieben.
Wenn der NPN-Phototransistor 3 im AUS-Zustand durch ein Signal 51 von der steuerseitigen Schaltung ist, fließt ein Strom von den Energieversorgungen 1 und 2 zur Basis des NPN-Transistors 5 durch den Widerstand 4, wobei der NPN-Transistor 5 im EIN-Zustand ist. Dann fließt ein Strom von der Basis des PNP-Transistors 8 zur Energieversorgung 2 über den Kollektor-Emitter-Strompfad des NPN-Transistors 5, so daß der PNP-Transistor im EIN-Zustand ist und der NPN-Transistor 7 im AUS-Zustand ist. Daher ist die Spannung zwischen dem Gate und dem Emitter des IGBT 19 (die Gate-Spannung) eine negative Spannung, die von der Energieversorgung 2 erzeugt wird, wobei der IGBT 10 im AUS-Zustand ist.
Wenn sich das Eingangssignal S1, welches den AUS-Zustand des IGBT 10 anzeigt, zum Eingangssignal ändert, welches den EIN-Zustand des IGBT 10 anzeigt, und zwar zum Zeitpunkt to, schaltet der Transistor 3 in den EINis Zustand, der NPN-Transistor 5 schaltet in den AUS-Zustand, da der Basisstrom gestoppt wird. Demzufolge wird ein Strom von den Energieversorgungen 1 und 2 zur Basis des NPN-Transistors 7 über den Widerstand 6 geleitet, wobei der NPN-Transistor 7 in den EIN-Zustand schaltet, und ein Strom wird von den Energieversorgungen 1, 2 zum Gate des IGBT 10 über den NPN-Transistor 7 und den Widerstand 9 geliefert. Der IGBT 10 beginnt, in den EIN-Zustand zu schalten, und ein Strom vom Kollektor zum Emitter des IGBT 10 (der Kollektorstrom) beginnt zum Zeitpunkt t&sub1; zu fließen, nachdem die Kapazität zwischen dem Gate und dem Emitter des IGBT 10 auf einen vorbestimmten Wert geladen ist.
Während der Periode (t&sub0; bis t&sub2;) ist die Kollektorspannung größer als die Gate-Spannung, so daß der Kondensator 13 durch einen Strom durch den Widerstand 11 geladen wird, solange die Gate-Spannung ansteigt. Wenn die Gate-Spannung über eine vorbestimmte Schwellspannung zum Zeitpunkt t&sub1; ansteigt, beginnt der Kollektorstrom zu fließen, und die Kollektorspannung beginnt zu sinken. Wenn die Gate-Spannung größer als die Kollektorspannung zum Zeitpunkt t&sub2; ist, verläuft der Strom, welcher durch den Kondensator 13 floß, um durch den Widerstand 11 während der Periode t&sub1; bis t&sub2; geladen zu werden, im transienten Zustand des IGBT 10 durch den Widerstand 11, die Diode 12 und den Kollektor-Emitter-Strompfad des IGBT 10, so daß der Kondensator 13 nicht weiter geladen wird. Dieser normale transiente Strom, welcher zum Kondensator 13 während der Periode t&sub0; bis t&sub2; fließt, hat die gleiche Richtung wie der Überstrom des IGBT 10, der nachher im größeren Detail beschrieben wird.
Daher weist die Überstromerfassungsschaltung eine Erfassungsverzögerungsschaltung auf, welche den Kondensator 13, die Zener-Diode 14 und den Widerstand 11 aufweist, in welcher der normale trans iente Strom, der zum Kondensator 13 während der Periode t&sub0; bis t&sub2; fließt, nicht beachtet wird is und nicht als ein Überstrom des IGBT 10 erfaßt wird. Die Zener-Spannung (Abschneidespannung) der Zener-Diode 14, der Widerstandswert des Widerstands 11, die Kapazität des Kondensators 13 werden auf eine solche Weise bestimmt, daß bei einer normalen Einschaltoperation die Spannung des Kondensators 13 nicht über einen vorbestimmten Wert ansteigt, der durch die Zener-Spannung der Zener-Diode 14 vorgesehen ist.
In Fig. 1 und Fig. 2 ist die Spannung des Kondensators 13 während der Periode t&sub0; bis t&sub2; im transienten Zustand des IGBT 10 kleiner als die Zener- Spannung der Zener-Diode 14, so daß es keinen Strom zur Basis des NPN- Transistors 15 gibt. Der NPN-Transistor 15 hält den AUS-Zustand während der Periode to bis t&sub2;, so daß die Überstromerfassungsschaltung und (he Einstellschaltung während der Periode t&sub0; bis t&sub2; nicht arbeiten. Mit anderen Worten werden die Überstromerfassungsschaltung und die Einstellschaltung nicht aktiviert, indem eine Erfassungsverzögerung vorgenommen wird oder indem mit dem Widerstand 11, dem Kondensator 13 und der Zener-Diode 14 ausgeblendet wird.
Wenn der Kollektorstrom des IGBT 10 zum Zeitpunkt t&sub3; in Fig. 2 als ein Überstrom übermäßig groß wird oder der transiente Strom länger fließt als bei einer normalen Einschaltoperation, wird die Kollektorspannung des IGBT 10 erhöht und ist größer als die Gate-Spannung des IGBT 10, so daß der Kondensator 13 durch einen Strom durch den Widerstand 11 geladen wird, und die Spannung des Kondensators 13 wird erhöht.
Wenn die Spannung des Kondensators 13 über den vorbestimmten Wert erhöht ist, der von der Zener-Spannung der Zener-Diode 14 vorgegeben ist, beginnt ein Strom zur Basis des NPN-Transistors 15 durch die Zener-Diode 14 zum Zeitpunkt t&sub4; zu fließen. Dann schaltet der NPN-Transistor 15 in den EIN-Zustand, so daß die Einstellschaltung zu arbeiten beginnt.
Wenn der Transistor 15 zum Zeitpunkt t&sub4; eingeschaltet wird, beginnt sich die Ladung des Kondensators 19 durch die Widerstände 17, 22 und die Lichtsendediode 16 zu entladen. Die Spannung des Kondensators 19, die Basisspannung des Transistors und die Gate-Spannung des IGBT 10 sinken in Richtung auf die End-Gate-Spannung, die vom Verhältnis des Widerstands 6, des Widerstands 17 und des Widerstands 22 bestimmt ist. Jedoch wer(ien sie nicht auf die Überstromerfassungsspannung abgesenkt, die von der Zener- Spannung der Zener-Diode 14 bestimmt ist, da, wenn die Gate-Spannung des IGBT 10 auf die Zener-Spannung der Zener-Diode 14 sinkt, der Strom vom Gate des IGBT 10 zur Basis des NPN-Transistors 15 durch den Widerstand 11 durch die Zener-Diode 14 blockiert wird. Somit sinkt die Gate-Spannung des IGBT 10 in Richtung auf den vorbestimmten Wert.
Für eine detailliertere Beschreibung der Funktion der Überstromerfassungsschaltung, der Erfassungsverzögerungsschaltung und der Einstellschaltung wird auf die oben erwähnte japanische offengelegte Patentanmeldung Nr. 61- 147736, die japanische offengelegte Patentanmeldung Nr. 61-185064, die japanische offengelegte Patentanmeldung Nr. 61-251323 und das US-Patent Nr. 4,721,869 Bezug genommen.
Als nächstes ist die EIN-Ralteschaltung mit einer Schaltung zum Ausgeben eines Signais versehen, welche den EIN-Zustand des IGBT 10 an die Basis des NPN-Transistors 5 in der Gate-Spannung-Eingabeschaltung signalisiert, und zum Sperren der Basis des NPN-Transistors 5, auf das Eingangssignal S1 anzusprechen, welches den AUS-Zustand des IGBT 10 durch den NPN- Transistor 3 signalisiert, wenn die Einstellschaltung fortlaufend arbeitet (t&sub4; bist&sub6;).
Wenn der NPN-Transistor 15 in der Überstromerfassungsschaltung in den EIN-Zustand zum Zeitpunkt t&sub4; geschaltet wird, fließt ein Strom vom Kondensator 19 zur Basis des NPN-Transistors 23. durch den Kondensator 21, dann wird die EIN-Halteschaltung aktiviert, weil der NPN-Transistor 23 in den EIN-Zustand geschaltet wird. Daher spricht während der Periode t&sub4; bis t&sub5; die Basis des NPN-Transistors 3 auf das Eingangssignal S1 an, welches den EIN-Zustand des IGBT 10 signalisiert, und die Basis des NPN-Transistors 23 spricht auf das Signal vom Kondensator 19 an, welches den EIN- Zustand des IGBT 10 signalisiert, wobei sowohl der NPN-Transistor 3 als auch der NPN-Transistor 23 im EIN-Zustand sind. Somit hält der NPN- Transistor 5 den AUS-Zustand und der IGBT 10 hält dann den EIN-Zustand.
Wenn das Eingangssignal S1 von der steuerseitigen Schaltung, welches den EIN-Zustand des IGBT 10 signalisiert, sich auf das Eingangssignal ändert, welches den AUS-Zustand des IGBT 10 zum Zeitpunkt t&sub5; identifiziert, schaltet der NPN-Transistor 3 in den AUS-Zustand, der NPN-Transistor 23 hält jedoch den EIN-Zustand, weil der Strom vom Kondensator 19 zur Basis des NPN-Transistors 23 verbleibt. Der Basisstrom des NPN-Transistors 5 muß noch angehalten werden, weil ein Strom von den Energieversorgungen 1 und 2 durch den Widerstand 4 durch den Kollektor-Emitter-Strompfad des NPN-Transistors 23 verläuft. Daher hält während der Periode t&sub5; bis t&sub6; der NPN-Transistor 5 den AUS-Zustand, der IGBT 10 hält dann den EIN- Zustand, selbst wenn das Eingangssignal 51 den AUS-Zustand des IGBT 10 signalisiert, so daß die Einstellschaltung noch so arbeiten muß, um die Gate- Spannung des IGBT 10 auf den vorbestimmten Wert im sicheren Betriebsbereich des IGBT 10 zu senken, um den Überstrom zu reduzieren. Während der Periode t&sub4; bis t&sub6; entlädt sich der Kondensator 19, und der Kondensator 21 lädt sich auf. Wenn die Spannung des Kondensators 19 nahezu gleich der Spannung des Widerstands 22 zum Zeitpunkt t&sub6; ist, wird der Basisstrom des NPN-Transistors 23 angehalten, und der NPN-Transistor 23 schaltet in den AUS-Zustand. Dann schaltet der NPN-Transistor 5 in den EIN-Zustand, weil der Basisstrom des NPN-Transistors 5 durch den Widerstand 4 fließt. Daher schaltet der IGBT 10 in den AUS-Zustand. Wenn der IGBT 10 in den AUS-Zustand zum Zeitpunkt t&sub6; schaltet, beginnt sich der Kondensator 21 durch den Widerstand 22 zu entladen, und der Kondensator 19 beginnt durch den Widerstand 6 geladen zu werden.
Während der Periode t&sub4; bis t&sub6;, wenn die Einstellschaltung fortlaufend arbeitet, gibt der NPN-Transistor 23 das Signal aus, welches den EIN- Zustand des IGBT 10 signalisiert, und zwar an die Basis des NPN-Transistors 5, und die Basis des NPN-Transistors 5 wird gesperrt, auf das Eingangssignal S1 anzusprechen, welches den AUS-Zustand des IGBT 10 signalisiert. Mit anderen Worten arbeitet die Gate-Spannung-Eingangsschaltung (z.B. der NPN-Transistor 5) in Antwort auf eine ODER-Operation des Ausgangssignals der EIN-Halteschaltung (z.B. der NPN-Transistor 23) und des Eingangssignals S1 (z.B. durch den NPN-Transistor 3).
Bei der vorliegenden Erfindung kann, wie oben erwähnt, der Überstrom des IGBT 10 immer zum Zeitpunkt t&sub6; gestoppt werden, nachdem er langsam auf einen vorbestimmten Wert im sicheren Betriebsbereich des IGBT 10 reduziert ist, selbst wenn das Eingangssignal 51 sich auf ein Signal ändert, welches den AUS-Zustand des IGBT 10 signalisiert, während der Überstrom reduziert wird.
Dadurch können die Erzeugung einer Übergangsspannung, welche durch den Abbruch des Überstroms verursacht wird, wenn der IGBT 10 in den AUS- Zustand schaltet, und die Zerstörung des IGBT 10 verhindert werden.
Ein Charakteristikum des bevorzugten Ausführungsbeispiels besteht darin, daß es mit einer Schaltung zum Halten eines EIN-Zustands des IGBT 10 versehen ist, selbst wenn das Eingangssignal, welches den AUS-Zustand des IGBT 10 signalisiert, von der steuerseitigen Schaltung zum Zeitpunkt t&sub5; empfangen wird, d.h. um das Einstellen der Gate-Spannung des IGBT 10 aufrecht zu erhalten, bis die Gate-Spannung des IGBT 10 auf einen vorbestimmten Wert abgesenkt ist (t&sub6;).
Fig. 3 zeigt ein Schaltungsdiagramm eines Ausführungsbeispiels eines Dreiphasen-Induktionsmotorsystems vom Spannungstyp als ein Beispiel einer Stromschaltvorrichtung. Der Dreiphasen-Stromrichter ist so aufgebaut, daß drei Arme, wobei ein Arm ein IGBT-Schalterpaar aufweist, wobei (he Kollektor-Emitter-Strompfade in Reihe verbunden sind (100 + 101, 102 + 103, 104 + 105) und eine Diode parallel zu jedem der IGBT-Schalter (201, 202, 203, 204, 205 und 206) verbunden ist, parallel mit der Dreiphasen Gleichstromquelle 500 verbunden sind, und ein Induktionsmotor IM, welcher eine Last darstellt, ist mit einem Schalterverbindungsknoten jedes Phasenarms verbunden. Jeder der IGBT 100, 101, 102, 103, 104 und 105 ist mit einer Schaltung 400, 401, 402, 403, 404 und 405 versehen. Jede der Schaltungen 400, 401, 402, 403, 404 und 405 ist mit der Treiberschaltung 60 versehen, die in dem ersten bevorzugten Ausführungsbeispiel oder in einem der unten erwähnten zweiten bis siebten bevorzugten Ausführungsbeispiele erwähnt ist, sowie mit einem NPN-Phototransistor 71, der auf das Überstromerfassungssignal S2 von der Lichtsendediode 16 anspricht, wobei ein Photokoppier die Lichtsendediode 16 und den NPN-Phototransistor 71 auf weist, sowie weiterhin einen Widerstand 72, eine Zwischenspeicherschaltung 73 und eine AND-Schaltung 74, welche das Ergebnis einer UND-Operation der Ausgabe der Zwischenspeicherschaltung und eines PWM-(Pulsbreitenmodulation)-Signals S400, welches in einer PWM-Signalerzeugungsschaltung 300 erzeugt ist, ausgibt. Für eine detaillierte Beschreibung des Betriebs des NPN-Phototransistors 71, des Widerstands 72, der Zwischenspeicherschaltung 73 und der AND-Schaltung 74 kann auf die oben erwähnte japanische offengelegte Patentanmeldung Nr. 61-251323 und auf das US-Patent Nr. 4,721,869 Bezug genommen werden. Die steuerseitige Schaltung im ersten bevorzugten Ausführungsbeispiel oder in einem der unten erwähnten zweiten bis siebten bevorzugten Ausführungsbeispiele weist den NPN-Phototransistor 71, den Widerstand 72, die Zwischenspeicherschaltung 73, die AND-Schaltung 74 und die PWM-Signalerzeugungsschaltung 300 auf.
In Fig. 3 ist ein detailliertes Schaltungsdiagramm jeder der Schaltungen 401, 402, 403, 404 und 405 nicht veranschaulicht, weil es das gleiche wie jenes der Schaltung 400 ist.
Fig. 4A zeigt das wohlbekannte Zeitdiagramm der PWM-Signalerzeugungsschaltung 300.
Die PWM-Signalerzeugungsschaltung 300 weist zum Beispiel einen Mikroprozessor auf, erzeugt die PWM-Signale S400, S401, S402, S403, S404 und S405 aus einem Referenzsignal, welches die von einem Trägersignal erzeugte Dreieckwelle und eine Sinuswelle vergleicht. In Fig. 4A ist die Periode 0º bis 180º die EIN-Periode des IGBT 100, und die Periode 180º bis 360º ist die EIN-Periode des IGBT 101. Während der EIN-Periode des IGBT 100 (0º bis 180º) ist das PWM-Signal S401 das logisch invertierte Signal des in Fig. 4A gezeigten PWM-Signals S400. Während der EIN-Periode des IGBT 101 (180º bis 360º) ist das PWM-Signal S401 das gleiche Signal wie das PWM-Signal S400 während der EIN-Periode des IGBT 100 (0º bis 180º) und das PWM-Signal S400 während der EIN-Periode des IGBT 101 (180º bis 360º), gezeigt in Fig. 4A, ist das logisch invertierte Signal von S401 während der EIN-Periode des IGBT 101 (180º bis 360º).
Fig. 48 zeigt das Zeitdiagramm des IGBT 100 und des IGBT 101 während der Periode t&sub0; bis t&sub2;, wenn der IGBT 100 vom AUS-Zustand in den EIN- Zustand im Übergangszustand schaltet.
Während der Periode t&sub0; bis t&sub2; gibt es einen Kommutationsmodus, wobei ein Kommutationsstrom zur Diode 201 im oberen Arm fließt, so daß die Kollektorspannung des IGBT 100 nicht rasch abgesenkt wird, gezeigt in Fig. 4B. Dann ist die Kollektorspannung des IGBT 100 größer als die Gate- Spannung des IGBT 100, so daß dann der normale transiente Strom, welcher nicht als ein Überstrom angesehen oder erfaßt werden sollte, zum Kondensator 13 in Fig. 1 fließt.
Wenn der IGBT 100 im EIN-Zustand ist und der Arm-Kurzschluß, wobei der IGBT 101 versehentlich in den EIN-Zustand schaltet, und/oder der Lastkurzschluß, wobei die Last wie z.B. der Induktionsgenerator IM versehentlich kurzgeschlossen ist, eintritt, steigt die Kollektorspannung an.
Dann fließt der Strom, welcher als ein Überstrom angesehen oder erfaßt werden sollte, zum Kondensator 13 in Fig. 1. Das obige Beispiel gilt für den Wandler. Jedoch kann diese Erfindung auf Transistoren mit isolierten Gates von Stromsteuervorrichtungen einschließlich Zerhackerschalturigen angewandt werden, um die gleichen Wirkungen zu erzielen.
Fig. 6 ist ein Schaltungsdiagramm, welches das zweite bevorzugte Ausführungsbeispiel der vorliegenden Erfindung zeigt. Die gleichen Bezugszeichen sind für jene mit der gleichen Funktion in Fig. 1 gewählt. Die Überstromerfassungsschaltung und das Überstromerfassungsverfahren unterscheiden sich von jenen in Fig. 1.
In Fig. 6 ist der Verbindungsknoten des Kollektor-Emitter-Strompfads des NPN-Transistors 3 und des Widerstands 4 mit der Basis des NPN-Transistors 5 über einen Widerstand 26 und der Basis eines NPN-Transistors 27 über einen Widerstand 25 verbunden. Ein Kollektor-Emitter-Strompfad eines NPN-Transistors 27 und der Widerstand 11 sind in Reihe zwischen den Energieversorgungen 1 und 2 verbunden, wobei der Verbindungsknoten A mit der Basis des NPN-Transistors 15 über die Zener-Diode 14 verbunden ist. Ein Widerstand 28 zum Laden des Kondensators 19 und der Kondensator 19 sind in Reihe zwischen den Energieversorgungen 1 und 2 verbunden.
Die Spannung des Verbindungsknotens A ändert sich im wesentlichen auf die gleiche Weise wie die Gate-Spannung des IGBT 10. Somit ist die Überstromerfassungsspannung (eine erste vorbestimmte Spannung) durch die Funktion der Zener-Spannung der Zener-Diode 14 bestimmt, und die End- Gate-Spannung des IGBT (eine zweite vorbestimmte Spannung) ist durch das Verhältnis des Widerstands 6, des Widerstands 17 und des Widerstands 22 unabhängig bestimmt. Mit anderen Worten kann im ersten Ausführungsbeispiel von Fig. 1 die End-Gate-Spannung nicht unterhalb die Überstromerfassungsspannung reduziert werden, wie oben erwähnt, jedoch kann bei diesem zweiten Ausführungsbeispiel von Fig. 6 die Überstromerfassungsspannung unterschiedlich von der End-Gate-Spannung des IGBT 10 sein. Vorzugsweise kann die Überstromerfassungsspannung größer als die End- Gate-Spannung des IGBT 10 sein, um eine Fehloperation der Überstromerfassungsschaltung zu verhindern und um die Gate-Spannung des IGBT 10 niedriger zu reduzieren.
Dieses zweite bevorzugte Ausführungsbeispiel weist dahingehend ein Charakteristikum auf, daß die Überstromerfassungsspannung und die End-Gate- Spannung getrennt gewählt werden können.
Der Widerstand 28 ist getrennt vom Widerstand 6. Ein Ladestrom zum Kondensator 19 fließt durch den Widerstand 28, und der Basisstrom des NPN-Transistors 7 fließt unabhängig durch den Widerstand 6. Daher erfolgt das Laden des Kondensators 19 in Fig. 6 schneller als in Fig. 1.
Fig. 7 ist ein Schaltungsdiagramm, welches das dritte bevorzugte Ausführungsbeispiel der vorliegenden Erfindung zeigt. Es unterscheidet sich vom zweiten Ausführungsbeispiel in Fig. 6 darin, daß eine Diode 30 zwischen dem Gate und der positiven Elektrode der Gate-Energiequelle 1 verbunden ist und daß die Lichtsendediode 16 zwischen der Diode 12 und dem Verbindungsknoten A verbunden ist.
Die Diode 30 hat die Funktion des Klammerns des Maximalwertes der Gate-Spannung des IGBT 10 während der EIN-Zustand-Periode auf die Spannung der Energiequelle, wie es in der oben erwähnten japanischen offengelegten Patentanmeldung Nr. 63-95728 beschrieben ist. Die Lichtsendediode 16 gibt ein Signal S2 während der Periode t&sub0; bis t&sub1; (IGBT 10 Einschaltverzögerung) und während der Periode t&sub4; bis t&sub6; in Fig. 2 aus. Die steuerseitige Schaltung in Fig. 3 spricht auf das Signal S2 an, wie gezeigt mit gepunkteter Linie in Fig. 3, und die PWM-Signalerzeugungs schaltung gibt das PWM-Signal S400 bis S405 auf der Grundlage der IGBT- Einschaltverzögerungsperiode t&sub0; bis t&sub1; aus. Somit kann die steuerseitige Schaltung die richtige Einschaltperiode des IGBT (t&sub1; bis t&sub6;) aufgreifen, und die Steuerleistungsfähigkeit kann verbessert werden.
Fig. 8 ist ein Schaltungsdiagramm, welches das vierte bevorzugte Ausführungsbeispiel der vorliegenden Erfindung zeigt. Es unterscheidet sich vom ersten Ausführungsbeispiel in Fig. 1 darin, daß eine zweite Überstromerfassungsschaltung einen PNP-Transistor 31, dessen Basis mit dem Kondensator 19 über einen Widerstand 32 verbunden ist, und einen Widerstand 33 und eine Diode 34 aufweist. Ein Kollektor-Emitter-Strompfad des PNP-Transistors 31, der Widerstand 33 und die Diode 34 sind in Reihe zwischen dem Gate des IGBT 10 und dem Verbindungsknoten A verbunden. Der Kondensator 13 ist mit dem Verbindungsknoten A und der Energiequelle 2 für die im wesentlichen gleiche Funktion wie im ersten Ausführungsbeispiel von Fig. 1 verbunden.
Mit anderen Worten wird die Gate-Spannung Vg des IGBT 10 an das Emitter des PNP-Transistors 31 über die Diode 34 mit einem Vorwärtsspannungsabfall VDF geliefert, und die Spannung des Kondensators 19 als die vorbestimmte Referenzspannung Vgs wird an die Basis des PNP-Transistors 31 über den Widerstand 32 geliefert. Im Falle von Vg-VDF> Vgs (Vg > Ygs + VDF), schaltet der PNP-Transistor (31) in den EIN-Zustand, die Spannung (Vg-VDF), welche auf der Gate-Spannung Vg basiert, wird als ein zweites Überstromerfassungssignal über den Widerstand 33 ausgegeben. Dieser Ausgangsknoten ist mit dem Verbindungsknoten A der ersten Überstromerfassungsschaltung verbunden, welche den Widerstand II und die Diode 12 aufweist. Auf diese Weise gibt der Verbindungsknoten A die logische UND-Verknüpfung des ersten und zweiten Überstromerfassungssignais aus.
Der Betrieb der zweiten Überstromerfassungsschaltung im vierten Ausführungsbeispiel von Fig. 8 wird mit dem Zeitdiagramm von Fig. 9 erklärt.
Da die Kollektorspannung Vc des IGBT während der normalen transienten Bedingung vom EIN-Zustand zum AUS-Zustand (t&sub0; bis t&sub2;) absinkt, bis der Pegel äquivalent zum Vorwärtsspannungsabfall von der Hauptschaltung-Energieversorgung ist, neigt die Gate-Spannung Vg dazu, über den Rückkopplungskondensator Cgc zu sinken, und ist kleiner als die Ausgangsspannung Vgo der Gate-Spannung-Eingangsschaltung. Daher wird der PNP-Transistor 31 im AUS-Zustand gehalten, und das zweite Überstromsignal von dieser zweiten Überstromerfassungsschaltung wird nicht an den Verbindungsknoten A ausgegeben. Demgegenüber fließt zum Zeitpunkt t&sub3; in Fig. 9 ein Überstrom, der durch einen Arm-Kurzschluß und/oder einen Last-Kurzschluß verursacht ist, und die Kollektorspannung des IGBT 10 beginnt durch die Beziehung in Fig. 5 anzusteigen, und der Emitterstrom vom Gate fließt durch den Rückkopplungskondensator Cgc. Demzufolge steigt die Gate- Spannung Vg des IGBT 10 größer als Vgo an, und der PNP-Transistor 31 schaltet in den EIN-Zustand. Hier ist Vgo in Fig. 8 die Spannung des Kondensators 19. Wenn der PNP-Transistor 31 einschaltet, wird die Gate- Spannung Vg als das zweite Überstrom-Erfassungssignal über den Widerstand 33 ausgegeben. Wenn die Spannung des Kondensators 13 über den durch die Zenerspannung der Zenerdiode 14 vorgesehenen vorbestimmten Wert zum Zeitpunkt t&sub4;, ansteigt, dann schaltet der NPN-Transistor 15 in den EIN- Zustand, so daß die Einstellschaltung zu arbeiten beginnt, wie es im ersten Ausführungsbeispiel erwähnt ist. Aufgrund dieser Operation wird der Kondensator (13) parallel zur ersten Überstromerfassungsschaltung, wie zuvor im ersten Ausführungsbeispiel beschrieben, und zur zweiten Überstromerfassungsschaltung geladen, die Periode (t&sub3; bis t&sub4;) wird verkürzt, weil die Zeitkonstante zum Laden schließlich ansteigt, wie gezeigt in Fig. 9. Daher schaltet der IGBT 10 schnell zum Zeitpunkt t&sub6; in den AUS-Zustand. In Fig. 9 zeigen die mit punktierten Linien veranschaulichten Signale die Zeitgabe des ersten Ausführungsbeispiels von Fig. 1, welches nur die erste Überstromerfassungsschaltung, jedoch nicht die zweite Überstromerfassungsschaltung aufweist. Hier kann durch Wählen eines kleinen Wertes für den Widerstand 33 verglichen zum Widerstand 11 die Periode t&sub3;-t&sub4;, stark ver kürzt werden. Wenn der PNP-Transistor 31 wegen einer Fehloperation einschaltet, wird durch Erhöhen der Gate-Spannung Vg aufgrund von Rauschen das Überstromerfassungssignal nicht ausgegeben, weil die Spannung am Knoten A durch die Kollektorspannung Vc nach unten gezogen wird, welche kleiner als die Gate-Spannung im EIN-Zustand des IGBT 10 ist. Mit anderen Worten umgeht der Strom, welcher durch den Widerstand (33) floß, den Kollektor-Emitter-Strompfad des IGBT 10 über die Diode 12.
Wie aus der vorangegangenen Erklärung verstanden wird, können, da die zweite Überstromerfassungsschaltung auf der Grundlage der Basisspannung während einer normalen transienten Bedingung (t&sub0;-t&sub2;) nicht arbeitet, die erste in Fig. 8 gezeigte Überstromerfassungsschaltung und die oben erwähnte Erfassungsverzögerungsschaltung weggelassen werden, wobei der Überstrom des IGBT 10 ebenso schnell erfaßt wird. In diesem Fall ist vorzugsweise, um einen durch Rauschen verursachten Fehlbetrieb zu vermeiden, die Installation der Diodenschaltung 12 wünschenswert. Auch kann es im Falle eines Überstroms durch einen Lastkurzschluß Probleme geben, wobei das Anstiegsverhältnis der Kollektorspannung Vc aufgrund von Leitungsinduktanz unterdrückt wird, und die Gate-Spannung wird verzögert oder nimmt nicht den Referenzwert an, der zum Treffen einer Entscheidung erforderlich ist. Hier kann durch Kombinieren der ersten Überstromerfassungsschaltung auf der Grundlage der Kollektorspannung des IGBT 10 und der zweiten Überstromerfassungsschaltung auf der Grundlage der Gate-Spannung des IGBT 10, wie gezeigt in Fig. 8, ein Überstrom zuverlässig erfaßt werden.
Fig. 10 zeigt das fünfte bevorzugte Ausführungsbeispiel, bei dem diese Erfindung angewandt wird. Es werden die gleichen Symbole für die gleichen Funktionen wie in den vorher erwähnten Ausführungsbeispielen in Fig. 10 zur Einfachheit verwendet. Dieses fünfte Ausführungsbeispiel weist die Kombination des zweiten Ausführungsbeispiels von Fig. 6 und des vierten Ausführungsbeispiels von Fig. 8 auf.
Fig. 11 zeigt das sechste bevorzugte Ausführungsbeispiel, bei dem diese Erfindung angewandt wird. Der Unterschied zwischen Fig. 10 und Fig. 11 ist der Verbindungspunkt des Widerstands 32, der mit der Basis des PNP- Transistors 31 zur Gate-Spannungserfassung verbunden ist, und in Fig. 11 ist der Widerstand 32 mit der Energieversorgung 1 verbunden. Im Falle eines Transistors mit isoliertem Gate, wie z.B. eines IGBT, eines MOS- FET, sind die Charakteristiken zwischen dem Emitter und dem Gate äquivalent zu einem Kondensator, wobei das Potential an seinem Gate solange ansteigt, bis der Energieversorgungspegel unter dem EIN-Zustand ist, so daß die Zeitgabe für die Gate-Spannungserfassung selbst unverändert ist. Wenn jedoch die Einstellschaltung betrieben wird und die Gate-Spannung unterdrückt wird, wird der Betrieb der zweiten Überstromerfassungsschaltung wegen der Gate-Spannung angehalten. Da die erste Überstromerfassungsschaltung bereits gearbeitet hat, wird der Betrieb des Unterdrückens des Überstroms zu diesem Zeitpunkt nicht beeinträchtigt.
Fig. 12 zeigt das siebte bevorzugte Ausführungsbeispiel, bei dem diese Erfindung angewandt wird. Der unterschiedliche Punkt von Fig. 11 und Fig. 12 besteht darin, daß der Verbindungspunkt des Kollektorwiderstands 33 direkt, nicht über die Zenerdiode 14, mit der Basis des NPN-Transistors 15 verbunden ist. Durch diese Konfiguration kann ein schnellerer Betrieb der Überstromerfassung ohne Maskieren, Verzögern durch den Kondensator 13 und die Zenerdiode 14 realisiert werden. Wenn der PNP-Transistor 31 versehentlich wegen Rauschens fehlbetrieben wird, könnte hier die zweite Überstromerfassungsschaltung aktiviert werden.
Jedoch wird das Signal wegen des Fehlbetriebs an den Kollektor des IGBT 10 über die Zenerdiode 14 und die Diode 12 geleitet, wobei dieses Problem vermieden wird.
Fig. 13 ist ein Querschnittdiagramm, welches ein Beispiel eines IGBT 10 in einem der ersten bis siebten Ausführungsbeispiele zeigt. Fig. 14 ist ein Schaltungsdiagramm von Fig. 13.
Ein Halbleitersubstrat 80 weist auf: einen ersten Bereich 81 vom N-Leitungstyp (hiernach als n Bereich 81 bezeichnet), einen zweiten Bereich 82 vom P-Leitungstyp (p&spplus; Bereich 82), einen dritten Bereich 83 vom P-Leitungstyp (p&spplus; Bereich 83), der vom p&spplus; Bereich 82 durch den n-Bereich 81 getrennt ist, einen vierten Bereich 84 vom N-Leitungstyp (n&spplus; Bereich 84), der vom n Bereich 81 durch den p&spplus; Bereich 82 getrennt ist, einen fünften Bereich 85 vom N-Leitungstyp (n&spplus; Bereich 85), der vom n-Bereich 81 durch den p&spplus; Bereich 83 getrennt ist, und einen sechsten Bereich 86 vom P-Leitungstyp (p&spplus; Bereich 86), der vom p&spplus; Bereich 82 und vom p&spplus; Bereich 83 durch den n-Bereich 81 getrennt ist. Das Halbleitersubstrat 80 weist vorzugsweise einen siebten Bereich 87 vom N-Leitungstyp (n&spplus; Bereich 87), der vom n-Bereich 81 und vom n&spplus; Bereich 84 durch den p&spplus; Bereich 82 getrennt ist, und einen achten Bereich 88 vom N-Leitungstyp (n&spplus; Bereich 88) auf, der vom n&supmin; Bereich 81 und vom n&spplus; Bereich 85 durch den p&spplus; Bereich 83 getrennt ist. Eine Gate-Elektrode 91 ist über einen Isolator 98 mit dem n&supmin; Bereich 81, p&spplus; Bereichen 82, 83 und den n&spplus; Bereichen 84, 85 auf der Hauptoberfläche des Halbleitersubstrats verbunden. Eine Kollektorelektrode 92 ist mit dem p&spplus; Bereich 86 auf der Seite, die vom n&supmin; Bereich 81 wegweist, auf der entgegengesetzten Oberfläche des Haibleitersubstrats 80 verbunden. Eine Emitterelektrode 93 ist mit dem p&spplus; Bereich 82 und den n&spplus; Bereichen 84, 87 auf der Seite, die vom n Bereich 81 wegweist, auf der Hauptoberfläche des Halbleitersubstrats 80 verbunden. Eine Überstromerfassungselektrode 94 ist mit dem p&spplus; Bereich 83 und den n&spplus; Bereichen 85, 88 auf der Seite, die vom n Bereich 81 wegweist, auf der Hauptoberfläche des Halbleitersubstrats 80 verbunden. Der Widerstand 11 ist zwischen der Gate-Elektrode 91 und der Überstromerfassungselektrode 94 verbunden. In einem der zweiten, dritten, fünften, sechsten und siebten Ausführungsbeispiele ist der Widerstand 11 zwischen der Gate-Elektrode 91 und der Überstromerfassungselektrode 94 über den Widerstand 9 und den Kollektor-Emitter-Strompfad des NPN-Transmittors 7 verbunden. Ein Isolator 97 isoliert zwischen der Gate-Elektrode 91 und der Emitterelektrode 93 und vorzugsweise der Überstromerfassungselektrode 94.
Die PN-Verbindung zwischen dem n-Bereich 81 und dem p&spplus; Bereich 83 bildet die Diode 12. Die Gate-Elektroden 95, die parallel mit der Gate- Elektrode 91 verbunden sind, und die Isolatoren 96, 97 bilden andere IGBTs. Die Überstromerfassungselektrode 94 bildet den Verbindungsknoten A in Fig. 1.
Durch Bereitstellen einer Überstromerfassungselektrode 94, die auf diese Weise im Halbleitersubstrat mit dem IGBT 10 integriert ist, ist es möglich, die Zuverlässigkeit der Treiberschaltung 60 gegen Rauschen zu verbessern, da verhindert wird, daß der Hochspannungsteil nahe an die Treiberschaltung 60 gelangt.
Die obigen Ausführungsbeispiele gelten für einen IGBT. Diese Erfindung kann jedoch auf einen Feldeffekttransistor mit isoliertem Gate (Metalloxidhalbleiter- oder Feldeffekttransistor) angewandt werden.

Claims

1. Treiberschaltung für einen Transistor (10) mit isoliertem Gate, welche aufweist:

eine Gate-Spannung-Eingangsschaltung (1, 2, 3, 4, 5, 6, 7, 8, 9), die mit dem Transistor (10) mit isoliertem Gate verbunden ist, zum Umwandeln eines Eingabesignals (51), welches einen Ein- oder Aus- Zustand des Transistors (10) mit isoliertem Gate angibt, in eine Gate-Spannung und zum Liefern der Gate-Spannung an das Gate des Transistors (10) mit isoliertem Gate;

- eine Uberstrom-Einstellschaltung (11, 12, 13, 14, 15, 16, 17, 18, 19, 20; 25, 27; 31, 32, 33, 34), die mit dem Transistor (10) mit isoliertem Gate verbunden ist, zum Erfassen eines Überstroms in dem Transistor (10) mit isoliertem Gate und zum Einstellen des Überstroms des Transistors (10) mit isoliertem Gate auf einen vorbestimmten Wert;

gekennzeichnet durch

eine EIN-Halteschaltung (21, 22, 23, 24), die mit der Gate-Spannung-Eingangsschaltung (1, 2, 3, 4, 5, 6, 7, 8, 9) und der Überstrom- Einstellschaltung (11, 12, 13, 14, 15, 16, 17, 18, 19, 20; 25, 27; 31, 32, 33, 34) verbunden ist, zum Ausgeben eines Signais, welches den EIN-Zustand des Transistors (10) mit isoliertem Gate angibt, um die Gate-Spannung-Eingangsschaltung (1, 2, 3, 4, 5, 6, 7, 8, 9) daran zu hindern, für eine vorbestimmte Zeitperiode (t&sub4; bis t&sub6;) nachfolgend der Überstromerfassung auf ein Eingabesignal (S1) anzusprechen, welches den AUS-Zustand des Transistors (10) mit isoliertem Gate angibt, wenn die Überstrom-Einstellschaltung (11, 12, 13, 14, 15, 16, 17, 18, 19, 20; 25, 27; 31, 32, 33, 34) fortlaufend in Betrieb ist, wobei die Gate-Spannung-Eingangsschaltung (1, 2, 3, 4, 5, 6, 7, 8, 9) das Ausgabesignal der EIN-Halteschaltung (21, 22, 23, 24) und das Eingabesignal (S1) empfängt.

2. Treiberschaltung gemäß Anspruch 1, wobei die Überstrom-Einstellschaltung (11, 12, 13,14, 15, 16, 17, 18, 19, 20; 25, 27; 31, 32, 33, 34) aufweist:

eine Überstrom-Erfassungsschaltung (11, 12, 13, 14, 15, 20; 25, 27; 31, 32, 33, 34), die mit dem Transistor (10) mit isoliertem Gate verbunden ist, zum Erfassen eines Überstromes in dem Transistor (10) mit isoliertem Gate; und

eine Einstellschaltung (16,17, 18, 19), die mit der Überstrom-Erfas-

- sungsschaltung (11, 12, 13, 14, 15, 20; 25, 27; 31, 32, 33, 34) verbunden ist, zum Einstellen des Überstromes des Transistors (10) mit isoliertem Gate auf den vorbestimmten Wert, indem sie auf eine Ausgabe der Überstrom-Erfassungsschaltüng (11, 12, 13, 14, 15, 20; 25, 27; 31, 32, 33, 34) anspricht.

3. Treiberschaltung gemäß Anspruch 1 oder 2, wobei der Transistor (10) mit isoliertem Gate ein Bipolartransistor mit isoliertem Gate ist.

4. Treiberschaltung gemäß Anspruch 1 oder 2, wobei der Transistor (10) mit isoliertem Gate ein Feldeffekttransistor mit isoliertem Gate ist.

5. Treiberschaltung gemäß Anspruch 2, wobei die Überstrom-Erfassungsschaltung (11, 12, 13, 14, 15, 20) einen Hauptstrom des Transistors (10) mit isoliertem Gate erfaßt und ein Erfassungssignal ausgibt, wenn der Hauptstrom größer als ein vorbestimmter Wert ist.

6. Treiberschaltung gemäß Anspruch 5, wobei die Überstrom-Erfassungs schaltung (11, 12, 13, 14, 15, 20) eine Kollektorspannung des Transistors (10) mit isoliertem Gate erfaßt und ein erstes Erfassungssignal ausgibt, wenn die Kollektorspannung größer als eine erste vorbestimmte Spannung ist.

7. Treiberschaltung gemäß Anspruch 2 oder 5, wobei die Überstrom- Erfassuugsschaltung (31, 32, 33, 34) die Gate-Spannung des Transistors (10) mit isoliertem Gate erfaßt und ein zweites Erfassungssignal ausgibt, wenn die Gate-Spannung größer als eine zweite vorbestimmte Spannung ist

8. Treiberschaltung gemäß Anspruch 2 oder 5, wobei die Überstrom- Erfassungsschaltung (11, 12, 13, 14, 15, 20; 31, 32, 33, 34) eine Kollektorspannung und eine Gate-Spannüng des Transistors (10) mit isoliertem Gate erfaßt und ein Erfassungssignal ausgibt, wenn die Kollektorspannung größer als eine erste vorbestimmte Spannung ist und die Gate-Spannung größer als eine zweite vorbestimmte Spannung ist.

9. Treiberschaltung gemäß Anspruch 2, wobei die Einstellschaltung (16, 17, 18, 19) die Gate-Spannung auf eine vorbestimmte Spannung einstellt.

10. Treiberschaltung gemäß Anspruch 2, wobei die Überstrom-Erfassungsschaltung (11, 12, 13, 14, 15, 20) eine Kollektorspannung des Transistors (10) mit isoliertem Gate erfaßt und ein Erfassungssignal ausgibt, wenn die Kollektorspannung größer als eine erste vorbestimmte Spannung ist, und die Einstellschaltung (16, 17, 18, 19) die Gate-Spannung auf eine zweite vorbestimmte Spannung einstellt.

11. Treiberschaltung gemäß Anspruch 10, wobei die erste vorbestimmte Spannung im wesentlichen gleich der zweiten vorbestimmten Spannung ist.

12. Treiberschaltung gemäß Anspruch 10, wobei die erste vorbestimmte Spannung unterschiedlich von der zweiten vorbestimmten Spannung ist.

13. Treiberschaltung gemäß Anspruch 12, wobei die erste vorbestimmte Spannung größer als die zweite vorbestimmte Spannung ist.

14. Treiberschaltung gemäß Anspruch 2, wobei

die Gate-Spannung-Eingangsschaltung (1, 2, 3, 4, 5, 6, 7, 8, 9) einen ersten Transistor (3) aufweist, der auf das Eingabesignal anspricht und einen Hauptstrompfad aufweist, und

die EIN-Halteschaltung (21, 22, 23, 24) einen zweiten Transistor (23) aufweist, der auf ein Ausgabesignal der Einstellschaltung (16, 17, 18, 19) anspricht und einen Hauptstrompfad aufweist, der parallel mit dem Hauptstrompfad des ersten Transistors (3) verbunden ist.

15. Treiberschaltung gemäß Anspruch 14, wobei der zweite Transistor (23) auf das Ausgabesignal der Einstellschaltung (16, 17, 18, 19) über einen Kondensator (21) anspricht.

16. Treiberschaltung gemäß Anspruch 7, wobei

die Überstrom-Erfassungsschaltung (31, 32, 33, 34) einen Transistor (31) aufweist, und zwar mit einer Basis, die mit einer ersten Spannungsquelle (19; 1) mit dem vorbestimmten Wert über einen ersten Widerstand (32) verbunden ist, mit einem Kollektor; der mit dem Kollektor des Transistors (10) mit isoliertem Gate über eine erste Diode (12) und einen zweiten Widerstand (33) verbunden ist, und mit einem Emitter, der mit dem Gate des Transistors (10) mit isoliertem Gate über eine zweite Diode (34) verbunden ist; und die Spannung am Verbindungsknoten (A) zwischen der ersten Diode (12) und dem zweiten Widerstand (33) als das Überstrom-Erfassungssignal ausgegeben wird.

17. Treiberschaltung gemäß Anspruch 16, wobei

die Überstrom-Erfassungsschaltung (31, 32, 33, 34) weiterhin einen dritten Widerstand (11) aufweist, der zwischen einer zweiten Spannungsquelle (1; V) und dem Kollektor des Transistors (10) mit isoliertem Gate über die erste Diode (12) verbunden ist; und die Spannung am Verbindungsknoten (A) zwischen der ersten Diode (12) und dem dritten Widerstand (11) als ein anderes Überstrom- Erfassungssignal ausgegeben wird.

18. Treiberschaltung gemäß Anspruch 16 oder 17, wobei die Überstrom- Erfassungsschaltung (31, 32, 33, 34) weiterhin eine Erfassungsverzögerungsschaltung (13, 14) zum Ausgeben eines anderen Überstrom-Erfassungssignals mit einer vorbestimmten Verzögerung aufweist; und die vorbestimmte Verzögerung durch das Überstrom-Erfassungssignal verkurzt wird.

19. Schalt-Schaltung, die aufweist: einen Transistor (10) mit isoliertem Gate und mit einem Hauptstrompfad zum Schalten eines Hauptstroms einer Last; und eine Treiberschaltung für den Transistor mit isoliertem Gate, dadurch gekennzeichnet, daß

die Treiberschaltung eine Treiberschaltung (60) wie festgelegt in einem der Ansprüche 1 bis 18 ist und daß der Transistor (10) mit isoliertem Gate mit einer einzelnen Treiberschaltung (60) wie festgelegt in einem dieser Ansprüche verbunden ist.

20. Strom-Schaltvorrichtung, welche aufweist:

eine Last (IM); und

eine Schalt-Schaltung, die mit der Last verbunden ist, zum Steuern eines Stroms zu der Last (IM), dadurch gekennzeichnet, daß die Schalt-Schaltung eine Schalt-Schaltung wie festgelegt in Anspruch 19 ist.

21. Induktionsmotorsystem, welches aufweist:

einen Induktionsmotor (IM); und

eine Steuerschaltung, die mit dem Induktionsmotor (IM) verbunden ist, zum Steuern eines Stromes, um den Induktionsmotor (IM) zu betreiben, und zwar einschließlich eines Transistors (100, 101, 102, 103, 104, 105) mit isoliertem Gate, einer Treiberschaltung, die mit dem Transistor mit isoliertem Gate verbunden ist, um den Transistor (100, 101, 102, 103, 104, 105) mit isoliertem Gate anzusteuern, und einer steuerseitigen Schaltung (71, 72, 73, 74), wobei die steuerseitige Schaltung (71, 72, 73, 74) mit der Treiberschaltung so verbunden ist, daß ein Eingabesignal (S1) für die Treiberschaltung bereitgestellt wird, wobei das Eingabesignal (S1) einen EIN-Zustand oder einen AUS-Zustand des Transistors mit isoliertem Gate angibt, dadurch gekennzeichnet, daß die Treiberschaltung eine Treiberschaltung (60) wie festgelegt in einem der Ansprüche 1 bis 18 ist.

22. Induktionsmotorsystem gemäß Anspruch 21, wobei die Steuerschaltung eine Vielzahl der Transistoren (100, 101; 102, 103; 104, 105) mit isoliertem Gate aufweist, wobei die Treiberschaltung (60) und die steuerseitigen Schaltungen (71, 72, 73, 74) mit den Phasen des Betriebsstroms so verbunden sind, um jede Phase unabhängig zu steuern.

23. Induktionsmotorsystem gemäß Anspruch 21 oder 22, wobei jede Steuerschaltung ein Paar der Transistoren (100, 101; 102, 103; 104, 105) mit isoliertem Gate aufweist, von denen jeder ein Gate aufweist, welches auf jede der Treiberschaltungen (60) anspricht, wobei Hauptstrompfade des Paars von Transistoren (100, 102; 102, 103; 104, 105) mit isoliertem Gate in Reihe verbunden sind und wobei ein Verbindungsknoten zwischen den Hauptstrompfaden des Paars von Transistoren (100, 101; 102, 103; 104, 105) mit isoliertem Gate mit dem Induktionsmotor (IM) verbunden ist.

24. Induktionsmotorsystem gemäß Anspruch 23, wobei die Hauptstrompfade des Paars von Transistoren (100,101; 102, 103; 104,105) mit isoliertem Gate in Reihe mit einer Energiequelle (500) verbunden sind.

25. Induktionsmotorsystem gemäß einem der Ansprüche 21 bis 24, wobei die Steuerschaltung weiterhin eine Diode (200, 201, 202, 203, 204, 205) aufweist, die parallel mit dem Hauptstrompfad des Transistors (100, 101, 102, 103, 104, 105) mit isoliertem Gate verbunden ist.

26. Induktionsmotorsystem gemäß Anspruch 21, wobei die steuerseitige Schaltung weiterhin eine Quelle (300) des Eingabesignais (S1) aufweist und wobei die Quelle (300) ein Impulsbreitenmodulation(PWM)-Signalgenerator ist.