WO2023182301A1 - 半導体スイッチング素子の短絡検出回路 - Google Patents
半導体スイッチング素子の短絡検出回路 Download PDFInfo
- Publication number
- WO2023182301A1 WO2023182301A1 PCT/JP2023/010975 JP2023010975W WO2023182301A1 WO 2023182301 A1 WO2023182301 A1 WO 2023182301A1 JP 2023010975 W JP2023010975 W JP 2023010975W WO 2023182301 A1 WO2023182301 A1 WO 2023182301A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- voltage
- desaturation
- switching element
- semiconductor switching
- short
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 239000003990 capacitor Substances 0.000 claims abstract description 77
- 238000001514 detection method Methods 0.000 claims description 99
- 238000010586 diagram Methods 0.000 description 14
- 230000007423 decrease Effects 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
Abstract
短絡検出回路(20,30)は、絶縁ゲート型の半導体スイッチング素子(11)の高電位側端子にカソードが接続されたダイオード(12)と、一端がダイオードのアノード側に接続され、他端が半導体スイッチング素子の低電位側端子に接続されたコンデンサ(14)と、を備えるデサット検出回路(1,10)に適用され、半導体スイッチング素子(11)の短絡を検出し、半導体スイッチング素子のゲート電圧を取得するゲート電圧端子(21)と、コンデンサの電圧に対応するデサット電圧を取得するデサット電圧端子(22)と、ゲート電圧が所定のゲート電圧閾値を超えたことと、デサット電圧が所定のデサット電圧閾値を超えたことに基づいて、半導体スイッチング素子が短絡したことを検出する判定回路(28,29)と、を備える。
Description
本出願は、2022年3月24日に出願された日本出願番号2022-048713号に基づくもので、ここにその記載内容を援用する。
絶縁ゲート型の半導体スイッチング素子の短絡を検出する短絡検出回路に関する。
半導体スイッチング素子の短絡を検出するためのデサット検出回路に接続され、短絡を検出して、過電流により半導体スイッチング素子が損傷することを回避する保護機能を備える半導体スイッチング素子の駆動装置が知られている。特許文献1では、IGBTの駆動装置は、ダイオードと、コンデンサとを備えるデサット検出回路に接続され、コンデンサを充電するための定電流源を備えている。IGBTのオン動作中に短絡が発生した際にIGBTを保護するために、駆動信号がオン信号である場合に、定電流源によりコンデンサを充電し、飽和電圧に一致したタイミング以後にさらに大きな定電流源で充電する。
特許文献1では、コンデンサ充電における遅延時間を利用して、短絡検出のマスク時間を調整するため、コンデンサの充電時間を短縮することが難しい。このため、IGBTの短絡を検出する時間の短縮に制限がある。
上記に鑑み、本開示は、半導体スイッチング素子の短絡をより速やかに検出する技術を提供することを目的とする。
本開示は、絶縁ゲート型の半導体スイッチング素子と、前記半導体スイッチング素子の高電位側端子にカソードが接続されたダイオードと、一端が前記ダイオードのアノード側に接続され、他端が前記半導体スイッチング素子の低電位側端子に接続されたコンデンサと、を備えるデサット検出回路に適用され、前記半導体スイッチング素子の短絡を検出する、第1および第2の短絡検出回路を提供する。第1の短絡検出回路は、前記半導体スイッチング素子のゲート電圧を取得するゲート電圧端子と、前記コンデンサの電圧に対応するデサット電圧を取得するデサット電圧端子と、前記ゲート電圧が所定のゲート電圧閾値を超えたことと、前記デサット電圧が所定のデサット電圧閾値を超えたことに基づいて、前記半導体スイッチング素子が短絡したことを検出する判定回路と、を備える。
本開示に係る第1の短絡検出回路は、半導体スイッチング素子のゲート電圧を取得するゲート電圧端子と、コンデンサの電圧に対応するデサット電圧を取得するデサット電圧端子を備える。ゲート電圧が所定のゲート電圧閾値を超えたことを検出することにより、マスク時間を確保できるため、コンデンサの設計により短絡検出のマスク時間を調整する必要がなく、コンデンサの充電時間を短く設計することができる。すなわち、ゲート電圧が所定のゲート電圧閾値を超えたことと、デサット電圧が所定のデサット電圧閾値を超えたことに基づいて、半導体スイッチング素子が短絡したことを検出することにより、コンデンサの充電時間を短縮できるため、半導体スイッチング素子の短絡を速やかに検出することができる。その結果、例えば、半導体スイッチング素子の短絡時における速やかな半導体スイッチング素子の保護に寄与することができる。
本開示に係る第2の検出回路は、前記コンデンサの電圧に対応するデサット電圧を取得するデサット電圧端子と、所定のタイミングから経過した時間を測定するタイマーと、前記タイマーが測定する経過時間が所定時間を超え、かつ、前記デサット電圧が所定のデサット電圧閾値を超えた場合に、前記半導体スイッチング素子が短絡したことを検出する判定回路と、を備える。
第2の短絡検出回路によれば、タイマーによりマスク時間を確保できるため、コンデンサの設計により短絡検出のマスク時間を調整する必要がなく、コンデンサの充電時間を短く設計することができる。すなわち、タイマーが測定する経過時間が所定時間を超え、かつ、デサット電圧が所定のデサット電圧閾値を超えたことに基づいて、半導体スイッチング素子が短絡したことを検出することにより、コンデンサの充電時間を短縮できるため、半導体スイッチング素子の短絡を速やかに検出することができる。その結果、例えば、半導体スイッチング素子の短絡時における速やかな半導体スイッチング素子の保護に寄与することができる。
本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図1は、第1実施形態に係る半導体スイッチング素子の短絡検出回路を含む回路図であり、
図2は、第1実施形態に係る半導体スイッチング素子の短絡検出について説明する図であり、
図3は、第2実施形態に係る半導体スイッチング素子の短絡検出回路を含む回路図であり、
図4は、第2実施形態に係る半導体スイッチング素子の短絡検出について説明する図であり、
図5は、第3実施形態に係る半導体スイッチング素子の短絡検出回路を含む回路図であり、
図6は、第3実施形態に係る半導体スイッチング素子の短絡検出について説明する図であり、
図7は、第4実施形態に係る半導体スイッチング素子の短絡検出回路を含む回路図であり、
図8は、第4実施形態に係る半導体スイッチング素子の短絡検出について説明する図であり、
図9は、変形例に係る半導体スイッチング素子の短絡検出について説明する図であり、
図10は、変形例に係る半導体スイッチング素子の短絡検出について説明する図である。
(第1実施形態)
図1に、絶縁ゲート側の半導体スイッチング素子の一例であるIGBT11に接続されたデサット(DESAT)検出回路1と、短絡検出回路20とを含む回路図を示す。IGBT11は、例えば、インバータ回路を構成するスイッチング素子として用いられるIGBTであり、還流ダイオードと並列接続されていてもよい。短絡検出回路20は、例えば、IGBT11を駆動する駆動ICに構成される回路であってもよい。
図1に、絶縁ゲート側の半導体スイッチング素子の一例であるIGBT11に接続されたデサット(DESAT)検出回路1と、短絡検出回路20とを含む回路図を示す。IGBT11は、例えば、インバータ回路を構成するスイッチング素子として用いられるIGBTであり、還流ダイオードと並列接続されていてもよい。短絡検出回路20は、例えば、IGBT11を駆動する駆動ICに構成される回路であってもよい。
デサット検出回路1は、ダイオード12と、デサット抵抗13と、コンデンサ14とを備えている。短絡検出回路20は、デサット電圧端子21と、ゲート電圧端子22と、MOSFET23と、第1抵抗24および第2抵抗25と、スイッチ26と、定電流源27と、コンパレータ28,29とを備えている。短絡検出回路20は、デサット電圧端子21によりデサット検出回路1に接続され、ゲート電圧端子22によりIGBT11のゲートに接続されている。
IGBT11のコレクタはダイオード12に接続され、エミッタはコンデンサ14,MOSFET23、第2抵抗25に接続されている。ダイオード12は、デサット抵抗13を介してデサット電圧端子21とIGBT11のコレクタとを接続している。ダイオード12は、デサット電圧端子21からIGBT11に向かう方向を順方向とするダイオードである。コンデンサ14の一端は、デサット抵抗13とデサット電圧端子21との間を接続する接続配線に接続され、デサット抵抗13を介してダイオード12のアノード側に接続されている。コンデンサ14の他端は、IGBT11のエミッタに接続されている。
短絡検出回路20は、デサット電圧端子21によりデサット検出回路1と接続することにより、コンデンサ14の電圧に対応するデサット電圧を取得できる。デサット電圧をモニタすることにより、コンデンサ14の充電電圧をモニタできる。短絡検出回路20は、ゲート電圧端子22によりIGBT11のゲートと接続することにより、IGBT11のゲート電圧を取得できる。
第1抵抗24と第2抵抗25は直列接続され、第1抵抗24の一端はデサット電圧端子21に接続されるとともにスイッチ26を介して定電流源27と接続され、他端は第2抵抗25に接続されている。第2抵抗25の一端は第1抵抗24に接続され、他端はIGBT11のエミッタに接続されている。MOSFET23は、ドレインが第1抵抗24とデサット電圧端子21との間を接続する接続配線に接続されており、ソースがIGBT11のエミッタに接続されている。スイッチ26がオン状態かつMOSFET23がオフ状態である場合に、コンデンサ14が充電される。コンデンサ14が充電された状態で、MOSFET23がターンオンされると、コンデンサ14が放電される。
コンパレータ28のプラス端子は、第1抵抗24と第2抵抗25との間に接続されている。コンパレータ28のマイナス端子は、デサット電圧閾値を与えるコンデンサ閾値電圧源(図示していない)に接続されている。コンパレータ29のプラス端子は、ゲート電圧端子22に接続されている。コンパレータ29のマイナス端子は、ゲート電圧閾値を与えるゲート閾値電圧源(図示していない)に接続されている。コンパレータ28,29の出力端子はAND回路で接続されている。
デサット検出回路1は、IGBT11の高電位側端子であるコレクタにカソードが接続されたダイオード12と、一端がダイオード12のアノード側に接続され、他端がIGBT11の低電位側端子であるエミッタに接続されたコンデンサ14と、を備える。短絡検出回路20は、デサット検出回路1に適用され、IGBRT11が短絡したことを検出する機能を有する。短絡検出回路20によれば、デサット電圧端子21と、ゲート電圧端子22と、AND回路で接続されたコンパレータ28,29とによって、IGBT11が短絡したことを検出できる。具体的には、コンパレータ29のプラス端子に入力されるゲート電圧が、マイナス端子に入力されるゲート電圧閾値を超え、かつ、コンパレータ28のプラス端子に入力されるデサット電圧が、マイナス端子に入力されるデサット電圧閾値を超えた場合にAND回路による出力が成され、IGBT11が短絡したことを検出することができる。AND回路およびコンパレータ28,29は、IGBT11が短絡したことを検出する判定回路としての機能を有する。短絡検出回路20では、ゲート電圧が所定のゲート電圧閾値を超えたことを検出することにより、マスク時間を確保できる。
図2に、IGBT11のターンオン時におけるタイムチャートを示す。図2の縦軸は、上から順に、(a)IGBT11のゲート電圧Vg、(b)IGBT11のコレクタ-エミッタ間の電圧Vce、(c)デサット電圧Vd、(d)スイッチ26のオンオフ状態、(e)MOSFET23のオンオフ状態を示し、横軸は時間を示す。
図2に示すように、IGBT11のターンオン時には、ゲート電圧Vgが上昇を開始する。時刻t11において、MOSFET23がオン状態からオフ状態に切り替わり、スイッチ26がオフ状態からオン状態に切り替わると、定電流源27からコンデンサ14に電流供給が行われる。これにより、デサット電圧Vdが上昇を開始する。
IGBT11が短絡故障していない通常時の場合には、IGBT11については、ターンオン後にコレクタ-エミッタ間の電圧Vceが飽和電圧まで降下する。そうすると、IGBT11のコレクタエミッタ間に並列に接続したコンデンサ14の充電電圧は、IGBT311飽和電圧と同じ大きさでクランプされる。このとき、定電流源27からの定電流は、ダイオード12を介してIGBT11へと流れる。このため、通常時には、図2(a)~(c)に実線Vg1,Vce1,Vd1で示すように、コレクタ-エミッタ間の電圧Vce1が飽和電圧まで低下することにより、デサット電圧Vd1の上昇が停止し、デサット電圧閾値Y1よりも低い値で略一定値となる。また、ゲート電圧Vg1の上昇が停止し、ゲート電圧閾値X1よりも低い値で略一定値となる。その後、ゲート電圧Vg1の上昇が再開した後、ゲート電圧閾値X1よりも高い値で略一定値となるが、このときにはデサット電圧Vd1はデサット電圧閾値Y1よりも低い値で略一定値となっている。通常時には、Vd1>Y1かつVg1>X1を満たす状態とならないため、短絡検出回路20が備えるAND回路からは、IGBT11が短絡したこと示す出力が成されない。なお、IGBT11のターンオン後に検出されるゲート電圧が一定電圧に維持される期間がミラー期間であり、ミラー期間におけるゲート電圧がミラー電圧である。ゲート電圧閾値X1は、IGBT11のミラー電圧より高い値に設定されている。
これに対し、IGBT11が短絡故障している短絡時の場合には、IGBT11のターンオン後にコレクタ-エミッタ間の電圧Vceが不飽和となり、コンデンサ14の充電電圧は飽和電圧にクランプされなくなる。つまり、コレクタ-エミッタ間の電圧Vceが不飽和となると、それに応じてダイオード12のカソード側の電位が上昇し、定電流源27からの定電流はコンデンサ14側へと流れる。定電流が供給されればコンデンサ14にさらに充電されていくこととなる。このため、短絡時には、図2(a)~(c)に破線Vg2,Vce2,Vd2で示すように、コレクタ-エミッタ間の電圧Vce2が低下せず、不飽和状態となることにより、ゲート電圧Vg2およびデサット電圧Vd2の上昇が停止しない。その結果、ゲート電圧Vg2はゲート電圧閾値X1を超え、デサット電圧Vd2はデサット電圧閾値Y1を超える。時刻t12において、Vg2>X1かつVd2>Y1となると、短絡検出回路20が備えるAND回路からの出力により、IGBT11が短絡したことを検出できる。
第1実施形態によれば、ゲート電圧が所定のゲート電圧閾値を超えたことを検出することにより、マスク時間を確保できる。コンデンサ14の設計により短絡検出のマスク時間を調整する必要がないため、定電流源27からコンデンサ14に供給する電流を増大させる等により、コンデンサ14の充電時間を短く設計することができる。その結果、IGBT11の短絡を速やかに検出できる。
(第2実施形態)
図3に、第2実施形態に係るデサット検出回路10と、短絡検出回路20とを含む回路図を示す。デサット検出回路10は、充電抵抗17を備える点において、図1に示すデサット検出回路1と相違している。充電抵抗17は、デサット抵抗13とデサット電圧端子21との間を接続する接続配線においてコンデンサ14と接続されている。コンデンサ14に接続される抵抗素子として充電抵抗17を備えることにより、IGBT11を切替えた際のコンデンサ14における電圧の変化速度を速くすることができる。
図3に、第2実施形態に係るデサット検出回路10と、短絡検出回路20とを含む回路図を示す。デサット検出回路10は、充電抵抗17を備える点において、図1に示すデサット検出回路1と相違している。充電抵抗17は、デサット抵抗13とデサット電圧端子21との間を接続する接続配線においてコンデンサ14と接続されている。コンデンサ14に接続される抵抗素子として充電抵抗17を備えることにより、IGBT11を切替えた際のコンデンサ14における電圧の変化速度を速くすることができる。
図4に、IGBT11のスイッチング時におけるタイムチャートを示す。図4の縦軸は、上から順に、(a)IGBT11のゲート電圧Vg、(b)IGBT11のコレクタ-エミッタ間の電圧Vce、(c)デサット電圧Vd、(d)スイッチ26のオンオフ状態、(e)MOSFET23のオンオフ状態を示し、横軸は時間を示す。
図4に示すように、IGBT11のターンオン時には、ゲート電圧Vgが上昇を開始する。時刻t21において、MOSFET23がオン状態からオフ状態に切り替わり、スイッチ26がオフ状態からオン状態に切り替わると、定電流源27からコンデンサ14に電流供給が行われる。これにより、デサット電圧Vdが上昇を開始する。充電抵抗17が設けられていることにより、図4(c)に示す場合は、図2(c)に示す場合と比較してデサット電圧Vdの変化速度が速くなる。なお、充電抵抗17が設けられている場合には、定電流源27からコンデンサ14に電流供給しなくてもコンデンサ14を迅速に充電できるため、定電流源27は備えられていなくてもよい。
IGBT11が短絡故障していない通常時には、図4(a)~(c)に実線Vg1,Vce1,Vd1で示すように、コレクタ-エミッタ間の電圧Vce1が飽和電圧まで低下することにより、ゲート電圧Vg1の上昇が停止し、ゲート電圧閾値X2よりも低い値で略一定値となる。一方、デサット電圧Vd1は、第1実施形態と比較して変化速度が速いため、一旦、デサット電圧閾値Y2を超えるが、コレクタ-エミッタ間の電圧Vce1が低下することにより、デサット電圧閾値Y2よりも低い値で略一定値となる。Vd1>Y2を満たす状態となっても、Vg1>X2を満たす状態とならないため、短絡検出回路20が備えるAND回路からは、IGBT11が短絡したこと示す出力が成されない。その後、ゲート電圧Vg1の上昇が再開した後、ゲート電圧閾値X1よりも高い値で略一定値となるが、このときにはデサット電圧Vd1はデサット電圧閾値Y1よりも低い値で略一定値となっている。通常時には、Vd1>Y1かつVg1>X1を満たす状態とならないため、短絡検出回路20が備えるAND回路からは、IGBT11が短絡したこと示す出力が成されない。
これに対し、IGBT11が短絡故障している短絡時には、図4(a)~(c)に破線Vg2,Vce2,Vd2で示すように、コレクタ-エミッタ間の電圧Vce2が低下せず、不飽和状態となることにより、ゲート電圧Vg2およびデサット電圧Vd2の上昇が停止しない。その結果、ゲート電圧Vg2はゲート電圧閾値X2を超え、デサット電圧Vdはデサット電圧閾値Y2を超える。時刻t22において、Vg2>X2かつVd2>Y2となると、短絡検出回路20が備えるAND回路からの出力により、IGBT11が短絡したことを検出できる。
第2実施形態によれば、ゲート電圧が所定のゲート電圧閾値を超えたことを検出することにより、マスク時間を確保できる。このため、充電抵抗17を設けてコンデンサ14の充電時間をより短く設計した結果、IGBT11の通常時に、デサット電圧Vdがデサット電圧閾値Y2を一旦超えることがあっても、IGBT11が短絡していると誤検出することを防ぐことができる。このため、コンデンサ14への充電を速める等のIGBT11の短絡をより速やかに検出できる設計が可能となる。
(第3実施形態)
図5に、第3実施形態に係るデサット検出回路10と、短絡検出回路30とを含む回路図を示す。短絡検出回路30は、MOSFET23のゲートと、コンパレータ29の出力を反転するNOT回路32を含む配線31を備える点において、短絡検出回路20と相違している。配線31によれば、コンパレータ29の出力があったタイミングで、MOSFET23をターンオフすることができる。すなわち、配線31は、コンデンサ14に充電を開始する開始タイミングを、ゲート電圧端子22から入力されるゲート電圧がゲート電圧閾値を超えた時に制御する充電タイミング制御回路として機能する。なお、充電抵抗17と、定電流源27とは、少なくともいずれか一方が備えられていればよい。
図5に、第3実施形態に係るデサット検出回路10と、短絡検出回路30とを含む回路図を示す。短絡検出回路30は、MOSFET23のゲートと、コンパレータ29の出力を反転するNOT回路32を含む配線31を備える点において、短絡検出回路20と相違している。配線31によれば、コンパレータ29の出力があったタイミングで、MOSFET23をターンオフすることができる。すなわち、配線31は、コンデンサ14に充電を開始する開始タイミングを、ゲート電圧端子22から入力されるゲート電圧がゲート電圧閾値を超えた時に制御する充電タイミング制御回路として機能する。なお、充電抵抗17と、定電流源27とは、少なくともいずれか一方が備えられていればよい。
図6に、IGBT11のスイッチング時におけるタイムチャートを示す。図6の縦軸は、上から順に、(a)IGBT11のゲート電圧Vg、(b)IGBT11のコレクタ-エミッタ間の電圧Vce、(c)デサット電圧Vd、(d)スイッチ26のオンオフ状態、(e)MOSFET23のオンオフ状態を示し、横軸は時間を示す。
図6に示すように、IGBT11のターンオン時には、ゲート電圧Vgが上昇を開始する。IGBT11が短絡故障していない通常時には、図6(a)~(c)に実線Vg1,Vce1,Vd1で示すように、ゲート電圧Vg1がゲート電圧閾値X3を超えたときには、コレクタ-エミッタ間の電圧Vce1が飽和して低下した状態となっている。このため、デサット電圧Vd1は殆ど上昇せず、デサット電圧閾値Y3よりも低い値で略一定値となる。時刻t33においてVg1>X3を満たす状態となっても、Vd1>Y3を満たす状態とならないため、短絡検出回路30が備えるAND回路からは、IGBT11が短絡したこと示す出力が成されない。
IGBT11が短絡故障している短絡時には、図6(a)~(c)に破線Vg2,Vce2,Vd2で示すように、時刻t31において、ゲート電圧Vgがゲート電圧閾値X3を超える。このため、時刻t31において、MOSFET23がオン状態からオフ状態に切り替わり、スイッチ26がオフ状態からオン状態に切り替わって、定電流源27からコンデンサ14に電流供給が行われる。これにより、デサット電圧Vdが上昇を開始する。時刻t32において、Vg2>X3かつVd2>Y3となると、短絡検出回路30が備えるAND回路からの出力により、IGBT11が短絡したことを検出できる。
第3実施形態によれば、ゲート電圧が所定のゲート電圧閾値を超えたタイミングでコンデンサ14の充電を開始する。このため、IGBT11の通常時には、コレクタ-エミッタ間の電圧Vce1が低下した状態でデサット電圧Vdの上昇が開始され、デサット電圧Vdが殆ど上昇しないまま略一定となり、デサット電圧閾値Y3を超えることが抑制される。その結果、IGBT11が短絡していると誤検出することを防ぐことができる。このため、コンデンサ14への充電を速める等のIGBT11の短絡をより速やかに検出できる設計が可能となる。
(第4実施形態)
図7に、第4実施形態に係るデサット検出回路10と、短絡検出回路40とを含む回路図を示す。短絡検出回路40は、ゲート電圧端子22を備えない点、コンパレータ29に替えてタイマー41を備える点において、短絡検出回路20と相違している。タイマー41は、所定のタイミングから経過した時間を測定し、タイマー41が測定する経過時間が所定時間を超えたことをAND回路に出力する。AND回路とコンパレータ28とタイマー41は、IGBT11が短絡したことを検出する判定回路としての機能を有する。この判定回路は、タイマー41が測定する経過時間が所定時間を超え、かつ、デサット電圧が所定のデサット電圧閾値を超えた場合に、IGBT11が短絡したことを検出する。
図7に、第4実施形態に係るデサット検出回路10と、短絡検出回路40とを含む回路図を示す。短絡検出回路40は、ゲート電圧端子22を備えない点、コンパレータ29に替えてタイマー41を備える点において、短絡検出回路20と相違している。タイマー41は、所定のタイミングから経過した時間を測定し、タイマー41が測定する経過時間が所定時間を超えたことをAND回路に出力する。AND回路とコンパレータ28とタイマー41は、IGBT11が短絡したことを検出する判定回路としての機能を有する。この判定回路は、タイマー41が測定する経過時間が所定時間を超え、かつ、デサット電圧が所定のデサット電圧閾値を超えた場合に、IGBT11が短絡したことを検出する。
図8に、IGBT11のスイッチング時におけるタイムチャートを示す。図8の縦軸は、上から順に、(a)IGBT11のゲート電圧Vg、(b)IGBT11のコレクタ-エミッタ間の電圧Vce、(c)デサット電圧Vd、(d)スイッチ26のオンオフ状態、(e)MOSFET23のオンオフ状態、(f)タイマーの有効無効状態、を示し、横軸は時間を示す。なお、ゲート電圧Vgは参照用に併記したものであり、短絡検出回路40ではゲート電圧Vgを取得しない。
図8に示すように、IGBT11のターンオン時には、ゲート電圧Vgが上昇を開始する。時刻t41において、MOSFET23がオン状態からオフ状態に切り替わり、スイッチ26がオフ状態からオン状態に切り替わると、定電流源27からコンデンサ14に電流供給が行われる。これにより、デサット電圧Vdが上昇を開始する。タイマー41は、時刻t41を所定のタイミングとして設定されており、時刻t41から経過した時間を測定する。
IGBT11が短絡故障していない通常時には、図8(b),(c)に実線Vce1,Vd1で示すように、コレクタ-エミッタ間の電圧Vce1が飽和電圧まで低下することにより、デサット電圧Vd1の上昇が停止し、デサット電圧閾値Y4よりも低い値で略一定値となる。
これに対し、IGBT11が短絡故障している短絡時には、図8(b),(c)に破線Vg2,Vce2,Vd2で示すように、コレクタ-エミッタ間の電圧Vce2が低下せず、不飽和状態となることにより、ゲート電圧Vg2およびデサット電圧Vd2の上昇が停止しない。その結果、デサット電圧Vdはデサット電圧閾値Y4を超える。時刻t42は、時刻t41から所定の時間が経過した時点である。時刻t42において、タイマー41の状態が無効から有効に切り替わった後、時刻t43において、Vd2>Y4となると、短絡検出回路40が備えるAND回路からの出力により、IGBT11が短絡したことを検出できる。
第4実施形態によれば、タイマー41によりマスク時間を確保できる。コンデンサ14の設計により短絡検出のマスク時間を調整する必要がないため、定電流源27からコンデンサ14に供給する電流を増大させる等により、コンデンサ14の充電時間を短く設計することができる。このため、IGBT11の短絡を速やかに検出できる。
(変形例)
上記の各実施形態では、ゲート電圧閾値を設定する場合、IGBT11のミラー電圧Xmより高い値に設定する場合を例示して説明したが、これに限定されない。図9に示すゲート電圧閾値X5のように、IGBT11のミラー電圧Xmより低い値に設定してもよいし、ゲート電圧閾値をミラー電圧Xmに設定してもよい。
上記の各実施形態では、ゲート電圧閾値を設定する場合、IGBT11のミラー電圧Xmより高い値に設定する場合を例示して説明したが、これに限定されない。図9に示すゲート電圧閾値X5のように、IGBT11のミラー電圧Xmより低い値に設定してもよいし、ゲート電圧閾値をミラー電圧Xmに設定してもよい。
また、ゲート電圧Vgがゲート電圧閾値を超え、かつ、デサット電圧がデサット電圧閾値を超えたことを満たす場合に短絡したことを検出する場合には、ゲート電圧Vgがゲート電圧閾値を超えているときには、いつでも、さらにデサット電圧がデサット電圧閾値を超えた状態となったことにより短絡したことを検出したが、これに限定されない。図10に示すように、ゲート電圧Vg2がゲート電圧閾値X1を超えた時点である時刻t51からフィルタ時間経過後の時刻t52から、デサット電圧Vd2がデサット電圧閾値Y1を超えた状態となったことにより短絡したことを検出するようにしてもよい。図10では、デサット電圧Vd2は時刻t52よりも早い時点でデサット電圧閾値Y1を超えているが、時刻t52において、はじめて短絡したことが検出される。
短絡検出回路20,30に、所定のタイミングから経過した時間を測定するタイマーをさらに備えるように構成することにより、フィルタ時間を設定できる。所定のタイミングはゲート電圧Vgが所定のゲート電圧閾値を超えた時に設定される。判定回路は、タイマーが測定する経過時間が所定時間を超え、かつ、デサット電圧が所定のデサット電圧閾値を超えた場合に、半導体スイッチング素子が短絡したことを検出するように構成される。
なお、上記の各実施形態では、絶縁ゲート型の半導体スイッチング素子がIGBTである場合を例示して説明したが、これに限定されない。上記の各実施形態に係る短絡検出回路は、IGBT,MOSFET等に例示される各種の絶縁ゲート型半導体スイッチング素子の短絡の検出に好適に用いることができる。
上記の各実施形態によれば、下記の効果を得ることができる。
短絡検出回路20,30,40は、絶縁ゲート型の半導体スイッチング素子(例えばIGBT11)の短絡を検出する短絡検出回路であり、半導体スイッチング素子の高電位側端子にカソードが接続されたダイオード(例えばダイオード12)と、一端がダイオードのアノード側に接続され、他端が半導体スイッチング素子の低電位側端子に接続されたコンデンサ14と、を備えるデサット検出回路1,10に適用される。
短絡検出回路20,30は、半導体スイッチング素子のゲート電圧Vgを取得するゲート電圧端子22と、コンデンサ14の電圧をデサット電圧Vdとして取得するデサット電圧端子21と、ゲート電圧が所定のゲート電圧閾値(例えばX1)を超えたことと、デサット電圧Vdが所定のデサット電圧閾値(例えばY1)を超えたことに基づいて、半導体スイッチング素子が短絡したことを検出する判定回路と、を備える。ゲート電圧が所定のゲート電圧閾値を超えたことを検出することにより、マスク時間を確保できるため、コンデンサの充電時間を短く設計することができる。その結果、半導体スイッチング素子の短絡を速やかに検出することができ、例えば、半導体スイッチング素子の短絡時における速やかな半導体スイッチング素子の保護に寄与することができる。
デサット検出回路は、例えばデサット検出回路10のように、コンデンサ14に接続され、半導体スイッチング素子を切替えた際のデサット電圧の変化速度を速くする抵抗素子(例えば、充電抵抗17)を備えていてもよい。コンデンサ14の充電時間をより短くすることができる。
短絡検出回路は、例えば短絡検出回路20のように、ゲート電圧Vgに基づいてコンデンサ14に充電を開始する開始タイミングを制御する充電タイミング制御回路(例えば、配線31)をさらに備えていてもよい。この場合、充電タイミング制御回路は、開始タイミングをゲート電圧Vgが所定のゲート電圧閾値を超えた時に制御するものであることが好ましい。
短絡検出回路は、所定のタイミングから経過した時間を測定するタイマーをさらに備えていてもよい。この場合、所定のタイミングは前記ゲート電圧が所定のゲート電圧閾値を超えた時であることが好ましい。また、判定回路は、タイマーが測定する経過時間が所定時間を超え、かつ、デサット電圧が所定のデサット電圧閾値を超えた場合に、半導体スイッチング素子が短絡したことを検出するように構成されていてもよい。
ゲート電圧閾値は、半導体スイッチング素子のミラー電圧より高くてもよいし、低くてもよい。
短絡検出回路40は、コンデンサ14の電圧をデサット電圧Vdとして取得するデサット電圧端子21と、所定のタイミングから経過した時間を測定するタイマー41と、タイマーが測定する経過時間が所定時間を超え、かつ、デサット電圧Vdが所定のデサット電圧閾値(例えばY4)を超えた場合に、半導体スイッチング素子が短絡したことを検出する判定回路と、を備える。タイマー41によりマスク時間を確保できるため、コンデンサの充電時間を短く設計することができる。その結果、半導体スイッチング素子の短絡を速やかに検出することができ、例えば、半導体スイッチング素子の短絡時における速やかな半導体スイッチング素子の保護に寄与することができる。
以下、上述した各実施形態から抽出される特徴的な構成を記載する。
[構成1]
絶縁ゲート型の半導体スイッチング素子(11)の高電位側端子にカソードが接続されたダイオード(12)と、一端が前記ダイオードのアノード側に接続され、他端が前記半導体スイッチング素子の低電位側端子に接続されたコンデンサ(14)と、を備えるデサット検出回路(1,10)に適用され、前記半導体スイッチング素子の短絡を検出する短絡検出回路(20,30)であって、
前記半導体スイッチング素子のゲート電圧を取得するゲート電圧端子(21)と、
前記コンデンサの電圧に対応するデサット電圧を取得するデサット電圧端子(22)と、
前記ゲート電圧が所定のゲート電圧閾値を超えたことと、前記デサット電圧が所定のデサット電圧閾値を超えたことに基づいて、前記半導体スイッチング素子が短絡したことを検出する判定回路(28,29)と、を備える短絡検出回路。
[構成2]
前記デサット検出回路は、前記コンデンサに接続され、前記半導体スイッチング素子を切替えた際の前記デサット電圧の変化速度を速くする抵抗素子(17)を備える構成1に記載の短絡検出回路。
[構成3]
前記ゲート電圧に基づいて前記コンデンサに充電を開始する開始タイミングを制御する充電タイミング制御回路(31)をさらに備え、
前記充電タイミング制御回路は、前記開始タイミングを前記ゲート電圧が所定のゲート電圧閾値を超えた時に制御する構成1または2に記載の短絡検出回路。
[構成4]
所定のタイミングから経過した時間を測定するタイマーをさらに備え、
前記所定のタイミングは前記ゲート電圧が所定のゲート電圧閾値を超えた時であり、
前記判定回路は、前記タイマーが測定する経過時間が所定時間を超え、かつ、前記デサット電圧が所定のデサット電圧閾値を超えた場合に、前記半導体スイッチング素子が短絡したことを検出する構成1~3のいずれかに記載の短絡検出回路。
[構成5]
前記ゲート電圧閾値は、前記半導体スイッチング素子のミラー電圧より高い構成1~4のいずれかに記載の短絡検出回路。
[構成6]
前記ゲート電圧閾値は、前記半導体スイッチング素子のミラー電圧より低い構成1~4のいずれかに記載の短絡検出回路。
[構成7]
絶縁ゲート型の半導体スイッチング素子(11)の高電位側端子にカソードが接続されたダイオード(12)と、一端が前記ダイオードのアノード側に接続され、他端が前記半導体スイッチング素子の低電位側端子に接続されたコンデンサ(14)と、を備えるデサット検出回路(1)に適用され、前記半導体スイッチング素子の短絡を検出する短絡検出回路(40)であって、
前記コンデンサの電圧に対応するデサット電圧を取得するデサット電圧端子(22)と、
所定のタイミングから経過した時間を測定するタイマー(41)と、
前記タイマーが測定する経過時間が所定時間を超え、かつ、前記デサット電圧が所定のデサット電圧閾値を超えた場合に、前記半導体スイッチング素子が短絡したことを検出する判定回路(28,41)と、を備える短絡検出回路。
[構成1]
絶縁ゲート型の半導体スイッチング素子(11)の高電位側端子にカソードが接続されたダイオード(12)と、一端が前記ダイオードのアノード側に接続され、他端が前記半導体スイッチング素子の低電位側端子に接続されたコンデンサ(14)と、を備えるデサット検出回路(1,10)に適用され、前記半導体スイッチング素子の短絡を検出する短絡検出回路(20,30)であって、
前記半導体スイッチング素子のゲート電圧を取得するゲート電圧端子(21)と、
前記コンデンサの電圧に対応するデサット電圧を取得するデサット電圧端子(22)と、
前記ゲート電圧が所定のゲート電圧閾値を超えたことと、前記デサット電圧が所定のデサット電圧閾値を超えたことに基づいて、前記半導体スイッチング素子が短絡したことを検出する判定回路(28,29)と、を備える短絡検出回路。
[構成2]
前記デサット検出回路は、前記コンデンサに接続され、前記半導体スイッチング素子を切替えた際の前記デサット電圧の変化速度を速くする抵抗素子(17)を備える構成1に記載の短絡検出回路。
[構成3]
前記ゲート電圧に基づいて前記コンデンサに充電を開始する開始タイミングを制御する充電タイミング制御回路(31)をさらに備え、
前記充電タイミング制御回路は、前記開始タイミングを前記ゲート電圧が所定のゲート電圧閾値を超えた時に制御する構成1または2に記載の短絡検出回路。
[構成4]
所定のタイミングから経過した時間を測定するタイマーをさらに備え、
前記所定のタイミングは前記ゲート電圧が所定のゲート電圧閾値を超えた時であり、
前記判定回路は、前記タイマーが測定する経過時間が所定時間を超え、かつ、前記デサット電圧が所定のデサット電圧閾値を超えた場合に、前記半導体スイッチング素子が短絡したことを検出する構成1~3のいずれかに記載の短絡検出回路。
[構成5]
前記ゲート電圧閾値は、前記半導体スイッチング素子のミラー電圧より高い構成1~4のいずれかに記載の短絡検出回路。
[構成6]
前記ゲート電圧閾値は、前記半導体スイッチング素子のミラー電圧より低い構成1~4のいずれかに記載の短絡検出回路。
[構成7]
絶縁ゲート型の半導体スイッチング素子(11)の高電位側端子にカソードが接続されたダイオード(12)と、一端が前記ダイオードのアノード側に接続され、他端が前記半導体スイッチング素子の低電位側端子に接続されたコンデンサ(14)と、を備えるデサット検出回路(1)に適用され、前記半導体スイッチング素子の短絡を検出する短絡検出回路(40)であって、
前記コンデンサの電圧に対応するデサット電圧を取得するデサット電圧端子(22)と、
所定のタイミングから経過した時間を測定するタイマー(41)と、
前記タイマーが測定する経過時間が所定時間を超え、かつ、前記デサット電圧が所定のデサット電圧閾値を超えた場合に、前記半導体スイッチング素子が短絡したことを検出する判定回路(28,41)と、を備える短絡検出回路。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
Claims (7)
- 絶縁ゲート型の半導体スイッチング素子(11)の高電位側端子にカソードが接続されたダイオード(12)と、一端が前記ダイオードのアノード側に接続され、他端が前記半導体スイッチング素子の低電位側端子に接続されたコンデンサ(14)と、を備えるデサット検出回路(1,10)に適用され、前記半導体スイッチング素子の短絡を検出する短絡検出回路(20,30)であって、
前記半導体スイッチング素子のゲート電圧を取得するゲート電圧端子(21)と、
前記コンデンサの電圧に対応するデサット電圧を取得するデサット電圧端子(22)と、
前記ゲート電圧が所定のゲート電圧閾値を超えたことと、前記デサット電圧が所定のデサット電圧閾値を超えたことに基づいて、前記半導体スイッチング素子が短絡したことを検出する判定回路(28,29)と、を備える短絡検出回路。 - 前記デサット検出回路は、前記コンデンサに接続され、前記半導体スイッチング素子を切替えた際の前記デサット電圧の変化速度を速くする抵抗素子(17)を備える請求項1に記載の短絡検出回路。
- 前記ゲート電圧に基づいて前記コンデンサに充電を開始する開始タイミングを制御する充電タイミング制御回路(31)をさらに備え、
前記充電タイミング制御回路は、前記開始タイミングを前記ゲート電圧が所定のゲート電圧閾値を超えた時に制御する請求項1または2に記載の短絡検出回路。 - 所定のタイミングから経過した時間を測定するタイマーをさらに備え、
前記所定のタイミングは前記ゲート電圧が所定のゲート電圧閾値を超えた時であり、
前記判定回路は、前記タイマーが測定する経過時間が所定時間を超え、かつ、前記デサット電圧が所定のデサット電圧閾値を超えた場合に、前記半導体スイッチング素子が短絡したことを検出する請求項1または2に記載の短絡検出回路。 - 前記ゲート電圧閾値は、前記半導体スイッチング素子のミラー電圧より高い請求項1または2に記載の短絡検出回路。
- 前記ゲート電圧閾値は、前記半導体スイッチング素子のミラー電圧より低い請求項1または2に記載の短絡検出回路。
- 絶縁ゲート型の半導体スイッチング素子(11)の高電位側端子にカソードが接続されたダイオード(12)と、一端が前記ダイオードのアノード側に接続され、他端が前記半導体スイッチング素子の低電位側端子に接続されたコンデンサ(14)と、を備えるデサット検出回路(1)に適用され、前記半導体スイッチング素子の短絡を検出する短絡検出回路(40)であって、
前記コンデンサの電圧に対応するデサット電圧を取得するデサット電圧端子(22)と、
所定のタイミングから経過した時間を測定するタイマー(41)と、
前記タイマーが測定する経過時間が所定時間を超え、かつ、前記デサット電圧が所定のデサット電圧閾値を超えた場合に、前記半導体スイッチング素子が短絡したことを検出する判定回路(28,41)と、を備える短絡検出回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022-048713 | 2022-03-24 | ||
JP2022048713 | 2022-03-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2023182301A1 true WO2023182301A1 (ja) | 2023-09-28 |
Family
ID=88101066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2023/010975 WO2023182301A1 (ja) | 2022-03-24 | 2023-03-20 | 半導体スイッチング素子の短絡検出回路 |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2023182301A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019165347A (ja) * | 2018-03-20 | 2019-09-26 | 三菱電機株式会社 | 駆動装置及びパワーモジュール |
JP2021057976A (ja) * | 2019-09-30 | 2021-04-08 | 株式会社デンソー | スイッチの駆動回路 |
JP2022036558A (ja) * | 2020-08-24 | 2022-03-08 | 株式会社デンソー | スイッチング素子の駆動回路 |
-
2023
- 2023-03-20 WO PCT/JP2023/010975 patent/WO2023182301A1/ja unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019165347A (ja) * | 2018-03-20 | 2019-09-26 | 三菱電機株式会社 | 駆動装置及びパワーモジュール |
JP2021057976A (ja) * | 2019-09-30 | 2021-04-08 | 株式会社デンソー | スイッチの駆動回路 |
JP2022036558A (ja) * | 2020-08-24 | 2022-03-08 | 株式会社デンソー | スイッチング素子の駆動回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9628067B2 (en) | Gate driver | |
JP4752811B2 (ja) | 電圧駆動型素子の駆動回路 | |
JP5500192B2 (ja) | スイッチング素子の駆動回路 | |
US11095283B2 (en) | Drive control apparatus for driving a switching element including a sense element | |
US8884660B2 (en) | Driver for switching element and control system for machine using the same | |
US9476916B2 (en) | Overcurrent detection apparatus and intelligent power module using same | |
US7642817B2 (en) | Driver circuit for a semiconductor power switching element | |
US8842405B2 (en) | Electronic device | |
JP5761215B2 (ja) | ゲート駆動回路 | |
US20130214823A1 (en) | Gate driving circuit | |
US9722594B2 (en) | Drive device | |
US11228307B2 (en) | Overcurrent detection device, control device, and overcurrent detection method | |
US20110157756A1 (en) | Semiconductor Device with Overcurrent Protection | |
EP3104527B1 (en) | Semiconductor device | |
US8503146B1 (en) | Gate driver with short-circuit protection | |
JP2020205553A (ja) | 半導体装置 | |
JP2014183680A (ja) | 短絡電流保護装置 | |
KR100680892B1 (ko) | 반도체장치 | |
WO2023182301A1 (ja) | 半導体スイッチング素子の短絡検出回路 | |
JP6711059B2 (ja) | 保護回路 | |
JP7326762B2 (ja) | 半導体モジュールおよび駆動回路 | |
CN114270205A (zh) | 用于通过功率半导体开关中的饱和检测来进行短路探测的方法和装置 | |
JP6753348B2 (ja) | スイッチング素子の駆動回路 | |
JP2004236485A (ja) | 電圧駆動素子の過電流検知回路 | |
WO2023067985A1 (ja) | スイッチの過電流検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 23774896 Country of ref document: EP Kind code of ref document: A1 |