JP2017111102A - 試験方法 - Google Patents
試験方法 Download PDFInfo
- Publication number
- JP2017111102A JP2017111102A JP2015247971A JP2015247971A JP2017111102A JP 2017111102 A JP2017111102 A JP 2017111102A JP 2015247971 A JP2015247971 A JP 2015247971A JP 2015247971 A JP2015247971 A JP 2015247971A JP 2017111102 A JP2017111102 A JP 2017111102A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- switching element
- timing
- current
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【課題】ダイオードに十分に負荷を与えることができるとともに、ダイオードが破壊した場合にダイオードの破壊の進行を適切に抑制することができる技術を開示する。
【解決手段】試験装置2は、電源10、第1スイッチング素子20、第2スイッチング素子30、第1ダイオード40、第2ダイオード50、及びインダクタ60を有する。試験装置2で行う試験方法では、第1ダイオード40に逆方向に流れるリカバリ電流がピーク電流まで到達するタイミングより前に、第2スイッチング素子30のオフ動作を開始し、第1ダイオード40に印加される電圧がピーク電圧まで到達した後に安定するタイミングより後に、オフ動作を完了させる。
【選択図】図1
【解決手段】試験装置2は、電源10、第1スイッチング素子20、第2スイッチング素子30、第1ダイオード40、第2ダイオード50、及びインダクタ60を有する。試験装置2で行う試験方法では、第1ダイオード40に逆方向に流れるリカバリ電流がピーク電流まで到達するタイミングより前に、第2スイッチング素子30のオフ動作を開始し、第1ダイオード40に印加される電圧がピーク電圧まで到達した後に安定するタイミングより後に、オフ動作を完了させる。
【選択図】図1
Description
本明細書で開示する技術は、ダイオードの試験方法に関する。
特許文献1には、電源と、コイルと、半導体素子への電流の流入を遮断するための遮断手段を備える試験装置が開示されている。遮断手段は、半導体素子の破壊を検出すると、半導体素子への電流の流入を遮断する。これにより、半導体素子の破壊が進行して試験装置が損傷することの抑制が図られている。
特許文献1の試験装置では、遮断手段は、半導体素子の破壊が検出された後に半導体素子の電流を減少させはじめる。そのため、電流を減少させはじめてから遮断が完了するまでの間に、破壊された半導体素子に電流が流入し、半導体素子の破壊が進行するおそれがある。
本明細書では、試験対象のダイオードに十分に負荷を与えることができるとともに、ダイオードが破壊した場合にダイオードの破壊の進行を適切に抑制することができる技術を開示する。
本明細書では、第1ダイオードの試験方法を開示する。この試験方法において、試験に用いられる試験装置は、電源と、第1スイッチング素子と、第2スイッチング素子と、インダクタと、第1ダイオードと、第2ダイオードと、を有している。第1スイッチング素子は、電源の正極と第2スイッチング素子との間に接続されている。第2スイッチング素子は、第1スイッチング素子と第1ダイオードのカソードとの間に接続されている。第2ダイオードは、第2スイッチング素子と並列に接続されており、第2ダイオードのカソードは第2スイッチング素子の第1スイッチング素子側の端子に接続されており、第2ダイオードのアノードは第2スイッチング素子の第1ダイオード側の端子に接続されている。第1ダイオードのアノードは電源の負極に接続されている。インダクタは、一端が第2スイッチング素子の第1スイッチング素子側の端子に接続され、他端が第1ダイオードのアノードに接続されている。そして、試験方法は、第1スイッチング素子と第2スイッチング素子をオンしてインダクタに電流を流すステップと、電流が流れている状況で第1スイッチング素子をオフすることによって、インダクタから第1ダイオードに向かって、第1ダイオードの順方向に流れる還流電流を流すステップと、還流電流が流れている状況で、第1スイッチング素子をオンすることによって、第1ダイオードに逆方向に流れるリカバリ電流を流すステップと、リカバリ電流がピーク電流まで到達するタイミングより前に、第2スイッチング素子のオフ動作を開始し、第1ダイオードに印加される電圧がピーク電圧まで到達した後に安定するタイミングより後に、オフ動作を完了させるステップと、を備える。
発明者による鋭意研究の結果、上記の試験装置を用いて試験を行う場合、第1ダイオードが破壊されるのは、多くの場合、第1ダイオードに流れるリカバリ電流がピーク電流まで到達するまでの間もしくは到達した後であることが判明した。また、第1スイッチング素子のオンに伴って第1ダイオードに印加される電圧がピーク電圧まで到達した後に安定するタイミングまで第1ダイオードにリカバリ電流を流すことができれば、第1ダイオードに十分な負荷を与えられることも判明した。
第1ダイオードが破壊すると、第1ダイオードには、第2スイッチング素子から第1ダイオードに向かう逆電流(即ち第1ダイオードの逆方向の電流)が流れる。この点、上記の試験方法では、第1ダイオードに流れるリカバリ電流がピーク電流まで到達するタイミングより前に、第2スイッチング素子のオフ動作を開始する。即ち、第1ダイオードが破壊されるか否かに関わらず、第1ダイオードに流れるリカバリ電流がピーク電流まで到達するタイミングより前に、第1ダイオードが破壊された場合に第1ダイオードに流れる逆電流の遮断が開始されることになる。従って、仮に第1ダイオードが破壊された場合であっても、第1ダイオードの破壊を検知してから逆電流の遮断を開始する場合に比べて、早いタイミングで逆電流を遮断することができ、それ以上の第1ダイオードの破壊が防止される。また、上記の試験方法では、第1ダイオードに印加される電圧がピーク電圧まで到達した後に安定するタイミングより後に、第2スイッチング素子のオフ動作を完了させる。即ち、第1ダイオードには、ピーク電圧まで到達した後に安定するタイミングまで電圧を印加することができる。そのため、上記の試験方法によれば、第1ダイオードに十分な負荷を与えることができる。従って、上記の試験方法によると、試験対象である第1ダイオードに十分に負荷を与えることができるとともに、第1ダイオードが破壊した場合に第1ダイオードの破壊の進行を適切に抑制することができる。
(実施例)
(試験装置2の構成;図1)
図1に示すように、本実施例の試験装置2は、試験対象である第1ダイオード40に対してスイッチング試験(転流試験)を行うための装置である。この試験装置2は、電源10、第1スイッチング素子20、第2スイッチング素子30、第1ダイオード40、第2ダイオード50、インダクタ60、及び、ゲート電圧制御回路70を有している。この試験装置2では、試験対象である第1ダイオード40は、試験を行う毎に交換される。
(試験装置2の構成;図1)
図1に示すように、本実施例の試験装置2は、試験対象である第1ダイオード40に対してスイッチング試験(転流試験)を行うための装置である。この試験装置2は、電源10、第1スイッチング素子20、第2スイッチング素子30、第1ダイオード40、第2ダイオード50、インダクタ60、及び、ゲート電圧制御回路70を有している。この試験装置2では、試験対象である第1ダイオード40は、試験を行う毎に交換される。
電源10は、試験対象である第1ダイオード40に供給する電源電圧を発生させる。電源電圧は例えば600Vである。
第1スイッチング素子20は、電源10の正極と第2スイッチング素子30との間に接続されている。第1スイッチング素子20は、IGBTである。変形例では、第1スイッチング素子20は、他の任意のスイッチング素子であってもよい。本実施例の試験装置2を用いた試験では、第1スイッチング素子20は、後述の所定のタイミングでオンオフされるように、ゲート電圧制御回路70によって制御されている。
第2スイッチング素子30は、第1スイッチング素子20と第1ダイオード40のカソードとの間に接続されている。第2スイッチング素子30は、IGBTである。変形例では、第2スイッチング素子30は、他の任意のスイッチング素子であってもよい。第2スイッチング素子30は、第1ダイオード40が故障する場合に、第1ダイオード40に逆方向の電流(以下では「逆電流」と呼ぶ場合がある)が流れることを遮断するための遮断機構として機能する。第2スイッチング素子30は、例えば第1スイッチング素子20と比べて定格電流が低い(即ちサイズが小さい)ものであることが好ましい。即ち、第2スイッチング素子30がオフ状態の間は、第1ダイオード40への逆電流の流入が遮断される。本実施例の試験装置2を用いた試験では、第2スイッチング素子30は、後述の所定のタイミングでターンオフを開始するように、ゲート電圧制御回路70によって制御されている。
第2ダイオード50は、第2スイッチング素子30と並列に接続されている。第2ダイオード50のカソードは第2スイッチング素子30の第1スイッチング素子20側の端子(具体的には、コレクタ端子)に接続されており、第2ダイオード50のアノードは第2スイッチング素子30の第1ダイオード40側の端子(具体的には、エミッタ端子)に接続されている。
第1ダイオード40のアノードは、電源10の負極に接続されている。
インダクタ60は、一端が第2スイッチング素子30の第1スイッチング素子20側の端子に接続され、他端が第1ダイオード40のアノードに接続されている。
ゲート電圧制御回路70は、第1スイッチング素子20のゲート電圧と、第2スイッチング素子30のゲート電圧とを制御する。
(試験装置2を用いた試験)
図2及び図3は、本実施例の試験装置2を用いた試験を実施する場合における、第2スイッチング素子30に印加されるゲート電圧Vg、第1ダイオード40に印加される電圧Vd、及び、第1ダイオード40に流れる電流Idの値を示すグラフである。図2は、試験中に第1ダイオード40が破壊されない場合(即ち、第1ダイオード40が正常である場合)の各値を示す。図3は、試験中に第1ダイオード40が破壊される場合(即ち、第1ダイオード40に異常が存在する場合)の各値を示す。
図2及び図3は、本実施例の試験装置2を用いた試験を実施する場合における、第2スイッチング素子30に印加されるゲート電圧Vg、第1ダイオード40に印加される電圧Vd、及び、第1ダイオード40に流れる電流Idの値を示すグラフである。図2は、試験中に第1ダイオード40が破壊されない場合(即ち、第1ダイオード40が正常である場合)の各値を示す。図3は、試験中に第1ダイオード40が破壊される場合(即ち、第1ダイオード40に異常が存在する場合)の各値を示す。
(第1ダイオード40が破壊されない場合;図2)
試験中に第1ダイオード40が破壊されない場合の例を説明する。試験が開始されるとまず、ゲート電圧制御回路70は、第1スイッチング素子20と第2スイッチング素子30をオンする。即ち、第1スイッチング素子20のゲート電極と第2スイッチング素子30のゲート電極には、それぞれ、所定の値のゲート電圧(即ちオン電圧)が印加される。第1スイッチング素子20と第2スイッチング素子30がオンされることにより、インダクタ60に電流が流れる。
試験中に第1ダイオード40が破壊されない場合の例を説明する。試験が開始されるとまず、ゲート電圧制御回路70は、第1スイッチング素子20と第2スイッチング素子30をオンする。即ち、第1スイッチング素子20のゲート電極と第2スイッチング素子30のゲート電極には、それぞれ、所定の値のゲート電圧(即ちオン電圧)が印加される。第1スイッチング素子20と第2スイッチング素子30がオンされることにより、インダクタ60に電流が流れる。
次いで、インダクタ60に上記の電流が流れている状況で、ゲート電圧制御回路70は、第1スイッチング素子20をオフする。即ち、ゲート電圧制御回路70は、第1スイッチング素子20のゲート電極に印加される電圧をゲート電圧から0に移行させる。第1スイッチング素子20がオフすることにより、インダクタ60に流れる電流が減少する。これにより、インダクタ60、第1ダイオード40、及び、第2ダイオード50を経由する閉回路内で還流電流が流れる。還流電流は、インダクタ60から第1ダイオード40に向かう方向に流れる。即ち、還流電流は、第1ダイオード40の順方向に流れる電流である。図2のタイミングT0は、この状態を示している。即ち、タイミングT0では、第1スイッチング素子20がオフされ、第2スイッチング素子30がオンされており、第1ダイオード40には還流電流(順方向(正)の電流)が流れている。第2スイッチング素子30のゲート電極には、第2スイッチング素子30をオンするための所定の値のゲート電圧Vgが印加されている。第1ダイオード40には、所定の値の還流電流(Id)が流れている。このとき、第1ダイオード40に印加される電圧Vdは低い値を示している。
その後、第1ダイオード40に還流電流が流れている間であって、上記のタイミングT0より後のタイミングT1(図2参照)において、ゲート電圧制御回路70は、再び第1スイッチング素子20をオンさせる。これにより、再びインダクタ60に電流が流れる。その結果、第1ダイオード40には、逆方向の電流(以下では「リカバリ電流」と呼ぶ)が流れる。リカバリ電流は、所定のピーク電流に向けて増加する。第1ダイオード40にリカバリ電流が流れることにより、図2に示すように、第1ダイオード40に流れる電流Idの値は、タイミングT1以降、所定のピーク電流の値(即ち図2中の負の値)に向けて徐々に変化する。第1ダイオード40に流れる逆方向の電流Id(即ちリカバリ電流)は、タイミングT3においてピーク電流に到達し、その後、0に向かって徐々に変化し、最終的に0になる。
また、タイミングT1において第1スイッチング素子20がオンされると、第1ダイオード40に印加される電圧Vdが上昇し始める。電圧Vdは、電源電圧(600V)よりも高いピーク電圧まで上昇する。電圧Vdは、ピーク電圧まで上昇した後、タイミングT4以降は、電源電圧に近い一定の値で安定する。
また、上記のタイミングT1で第1スイッチング素子20がオンしたことにより第1ダイオード40にリカバリ電流が流れている間であって、リカバリ電流がピーク電流に到達するタイミングT3より前のタイミングT2で、ゲート電圧制御回路70は、第2スイッチング素子30のオフ動作を開始する。詳しく言うと、ゲート電圧制御回路70は、タイミングT2から、第2スイッチング素子30のゲート電圧Vgの値の低減を開始する。以下、このゲート電圧Vgの低減開始の動作のことを、第2スイッチング素子30のオフ動作の開始と呼ぶ。その後、第2スイッチング素子30のゲート電圧Vgの値は、所定の値(オン電圧)から徐々に低減し、所定時間経過後のタイミングT5で0になる。ゲート電圧Vgが0になると、第2スイッチング素子30が完全にオフ状態に移行する。即ち、第2スイッチング素子30のゲート電圧Vgが0になることで、上記のオフ動作が完了する。本実施例の試験装置2では、ゲート電圧Vgが0になる(即ち、第2スイッチング素子30のオフ動作が完了する)タイミングT5は、上記の第1ダイオード40に印加される電圧Vdが一定の値で安定するタイミングT4よりも後になるように設定されている。
ここで、試験装置2を用いて第1ダイオード40のスイッチング試験を行う場合、タイミングT1で第1スイッチング素子20がオンされたことによって第1ダイオード40に印加される電圧Vdがピーク電圧まで上昇した後に電源電圧に近い一定の値で安定するタイミングT4まで第1ダイオード40にリカバリ電流を流すことができれば、第1ダイオード40に十分な負荷を与えられる。上記の通り、図2の例では、第2スイッチング素子30のオフ動作が完了するタイミングT5は、タイミングT4より後であるので、タイミングT4まで第1ダイオード40にリカバリ電流を流すことが可能であり、第1ダイオード40に十分な負荷を与えることができる。従って、本実施例の試験装置2を用いて試験を行えば、第1ダイオード40の試験を適切に行うことができる。
(第1ダイオード40が破壊される場合;図3)
続いて、試験中に第1ダイオード40が破壊される場合の例を説明する。この例でも、試験開始後、まず、ゲート電圧制御回路70は、第1スイッチング素子20と第2スイッチング素子30をオンする。これによりインダクタ60に電流が流れる。
続いて、試験中に第1ダイオード40が破壊される場合の例を説明する。この例でも、試験開始後、まず、ゲート電圧制御回路70は、第1スイッチング素子20と第2スイッチング素子30をオンする。これによりインダクタ60に電流が流れる。
次いで、この例でも、インダクタ60に上記の電流が流れている状況で、ゲート電圧制御回路70は、第1スイッチング素子20をオフする。これにより、インダクタ60、第1ダイオード40、及び、第2ダイオード50を経由する閉回路内で還流電流が流れる。図3でも、タイミングT0は、この状態を示している。タイミングT0では、第2スイッチング素子30のゲート電極には、第2スイッチング素子30をオンするための所定の値のゲート電圧Vgが印加されている。第1ダイオード40には、所定の値の順方向の電流(即ち還流電流)Idが流れている。第1ダイオード40に印加される電圧Vdは低い値を示している。
その後、図3の例でも、第1ダイオード40に還流電流が流れている間であって、上記のタイミングT0より後のタイミングT1(図3参照)において、ゲート電圧制御回路70は、再び第1スイッチング素子20をオンさせる。これにより、再びインダクタ60に電流が流れる。この結果、第1ダイオード40にはリカバリ電流が流れる。図3の例でも、第1ダイオード40に流れる電流Id(即ちリカバリ電流)は、タイミングT3においてピーク電流に到達し、その後、0に向かって徐々に変化する。また、タイミングT1において第1スイッチング素子20がオンされると、第1ダイオード40に印加される電圧Vdが上昇し始める。電圧Vdは、電源電圧(600V)よりも高いピーク電圧まで上昇する。この例でも、電圧Vdは、ピーク電圧まで上昇した後、電源電圧に近い一定の値で安定しようとする。
ただし、図3の例では、第1ダイオード40に流れる電流Idがピーク電流に到達した後、0になる前のタイミングであるT10で、第1ダイオード40が破壊される。第1ダイオード40が破壊されると、第1ダイオード40には逆電流(Id)が流れ始める。逆電流は時間の経過とともに大きくなる。また、第1ダイオード40が破壊されると、Vdの値はその後0になる。
一方、図3の例でも、上記のタイミングT1で第1スイッチング素子20がオンしたことにより第1ダイオード40にリカバリ電流が流れている間であって、リカバリ電流がピーク電流に到達するタイミングT3より前のタイミングT2で、ゲート電圧制御回路70は、第2スイッチング素子30のオフ動作を開始する。この例でも、第2スイッチング素子30のゲート電圧Vgの値は、所定の値(オン電圧)から徐々に低減し、所定時間経過後のタイミングT5で0になる。ゲート電圧Vgが0になると、上記のオフ動作が完了する。
上記の通り、図3の例では、タイミングT10において、第1ダイオード40が破壊され、その後第1ダイオード40に流れる逆電流(Id)が大きくなる。しかしながら、その後、タイミングT5で第2スイッチング素子30のオフ動作が完了することにより、第1ダイオード40への逆電流の流入が遮断される。即ち、タイミングT5で第2スイッチング素子30のオフ動作が完了することにより、第1ダイオード40に流れる逆電流Idは0になる。即ち、タイミングT10で第1ダイオード40が破壊されたことによって流れ始めた逆電流は、タイミングT5で0になる。
(比較例;図4)
ここで、本実施例の試験装置の作用効果を十分に説明するために、図4を参照して、従来の試験装置を用いて本実施例と同様の試験を行った場合の比較例を説明する。従来の試験装置も、図1に示す試験装置2と同様に、電源10、第1スイッチング素子20、第2スイッチング素子30、第1ダイオード40、第2ダイオード50、インダクタ60、及び、ゲート電圧制御回路70を有している。ただし、従来の試験装置では、第1ダイオード40が破壊されたことが検出された後で、遮断機構である第2スイッチング素子30のオフ動作が開始されるように制御されている点が本実施例とは異なる。
ここで、本実施例の試験装置の作用効果を十分に説明するために、図4を参照して、従来の試験装置を用いて本実施例と同様の試験を行った場合の比較例を説明する。従来の試験装置も、図1に示す試験装置2と同様に、電源10、第1スイッチング素子20、第2スイッチング素子30、第1ダイオード40、第2ダイオード50、インダクタ60、及び、ゲート電圧制御回路70を有している。ただし、従来の試験装置では、第1ダイオード40が破壊されたことが検出された後で、遮断機構である第2スイッチング素子30のオフ動作が開始されるように制御されている点が本実施例とは異なる。
比較例でも、試験開始後、まず、ゲート電圧制御回路70は、第1スイッチング素子20と第2スイッチング素子30をオンする。これによりインダクタ60に電流が流れる。次いで、インダクタ60に上記の電流が流れている状況で、ゲート電圧制御回路70は、第1スイッチング素子20をオフする。これにより、インダクタ60、第1ダイオード40、及び、第2ダイオード50を経由する閉回路内で還流電流が流れる。図4のタイミングT20は、この状態を示している。タイミングT100では、第2スイッチング素子30のゲート電極には、第2スイッチング素子30をオンするための所定の値のゲート電圧Vgが印加されている。第1ダイオード40には、所定の値の順方向の電流(即ち還流電流)Idが流れている。第1ダイオード40に印加される電圧Vdは低い値を示している。
その後、図4の例でも、第1ダイオード40に還流電流が流れている間であって、上記のタイミングT100より後のタイミングT110(図4参照)において、ゲート電圧制御回路70は、再び第1スイッチング素子20をオンさせる。これにより、再びインダクタ60に電流が流れ、第1ダイオード40にはリカバリ電流が流れる。図4の例でも、第1ダイオード40に流れる電流Id(即ちリカバリ電流)は、タイミングT120においてピーク電流に到達し、その後、0に向かって徐々に変化する。また、タイミングT110において第1スイッチング素子20がオンされると、第1ダイオード40に印加される電圧Vdが上昇し始める。電圧Vdは、電源電圧(600V)よりも高いピーク電圧まで上昇する。この例でも、電圧Vdは、ピーク電圧まで上昇した後、電源電圧に近い一定の値で安定しようとする。
ただし、図4の例では、第1ダイオード40に流れる電流Idがピーク電流に到達した後、0になる前のタイミングであるT130で、第1ダイオード40が破壊される。第1ダイオード40が破壊されると、第1ダイオード40に流れる逆電流(Id)が大きくなる。また、第1ダイオード40が破壊されると、Vdの値はその後0になる。
図4の例では、ゲート電圧制御回路70は、タイミングT130で第1ダイオードが破壊されたことを検出した後のタイミングT140で、遮断機構である第2スイッチング素子30のオフ動作を開始する。その後、第2スイッチング素子30のゲート電圧Vgの値は、所定の値(オン電圧)から徐々に低減し、所定時間経過後のタイミングT150で0になる。ゲート電圧Vgが0になると、上記のオフ動作が完了する。
上記の通り、図4の例では、タイミングT130において、第1ダイオード40が破壊されることにより、第1ダイオード40に流れる逆電流(Id)が流れ始める。逆電流の値は時間の経過とともに大きくなる。その後、上記のタイミングT150で第2スイッチング素子30のオフ動作が完了することにより、第1ダイオード40への逆電流の流入が遮断される。即ち、タイミングT150で第2スイッチング素子30のオフ動作が完了することにより、第1ダイオード40に流れる逆電流Idは0になる。
上記の比較例では、タイミングT130で第1ダイオード40が破壊されたことが検出された後のタイミングT140で、第2スイッチング素子30のオフ動作が開始される。そのため、図4の例のように、タイミングT130で第1ダイオード40が破壊される場合、タイミングT130からある程度時間が経過した後のタイミングT150にならないと、第2スイッチング素子30のオフ動作が完了しない。即ち、比較例では、第1ダイオード40が破壊されたタイミングT130から、逆電流が遮断されるタイミングT150までの時間が長い。また、第1ダイオード40に流れる逆電流は、タイミングT130からタイミングT150までの間に大きくなる。即ち、図4の比較例では、破壊後の第1ダイオード40に大きい逆電流が長時間に亘って流れる。従って、従来の試験装置を用いて試験を行い、第1ダイオード40が破壊される場合には、第1ダイオード40の破壊が進行してしまうと共に、試験装置にも多大な負荷が加わる。
これに対し、図2、図3に示すように、本実施例では、上記のタイミングT1で第1スイッチング素子20がオンしたことにより第1ダイオード40にリカバリ電流が流れている間であって、リカバリ電流がピーク電流に到達するタイミングT3より前のタイミングT2で、ゲート電圧制御回路70は、第2スイッチング素子30のオフ動作を開始する。そのため、図3に示すように、タイミングT2より後のタイミングT10において、第1ダイオード40が破壊されることによって第1ダイオード40に逆電流(Id)が流れる場合であっても、その後、タイミングT5で第2スイッチング素子30のオフ動作が完了することにより、第1ダイオード40への逆電流の流入が遮断される。そのため、タイミングT2の後のタイミングT10で第1ダイオード40が破壊される場合であっても、タイミングT10の経過後、比較的早いタイミングT5で第2スイッチング素子30のオフ動作が完了する。そのため、図3に示すように、破壊後の第1ダイオード40には、タイミングT10からタイミングT5までの比較的短い期間、しかも、比較的小さい逆電流が流れるに過ぎない。従って、第1ダイオード40が破壊される場合であっても、第1ダイオード40の破壊の進行が少なく済む。試験装置2に与えられる負荷も少なく済む。
従って、本実施例の試験装置2を用いて試験を行うことにより、第1ダイオード40に十分に負荷を与えながら試験を適切に行うことができるとともに、試験中に第1ダイオード40が破壊した場合においても、第1ダイオード40の破壊の進行を抑制することができる。
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
(参考変形例1)上記の実施例では、図2に示すように、ゲート電圧制御回路70が、第2スイッチング素子30のオフ動作を開始するタイミングT2は、第1スイッチング素子20がオフするタイミングT1より後であり、第2スイッチング素子30のオフ動作が完了するタイミングT5は、第1ダイオード40に印加される電圧Vdが一定の値で安定するタイミングT4よりも後である。これに限られず、本変形例では、第2スイッチング素子30のオフ動作に要する期間が、実施例の第2スイッチング素子30のオフ動作に要する期間よりも長くてもよい。そのため、本変形例では、第2スイッチング素子30のオフ動作に要する期間に応じて、ゲート電圧制御回路70が、第2スイッチング素子30のオフ動作を開始するタイミングT2を早くしてもよい。例えば、第2スイッチング素子30のオフ動作を開始するタイミングT2が、第1スイッチング素子20がオフするタイミングT1より先であってもよい。その場合も、第2スイッチング素子30のオフ動作が完了するタイミングT5は、第1ダイオード40に印加される電圧Vdが一定の値で安定するタイミングT4よりも後であればよい。
(参考変形例2)また、第2スイッチング素子30のオフ動作に要する期間が、実施例の第2スイッチング素子30のオフ動作に要する期間よりも短くてもよい。即ち、第2スイッチング素子30として、実施例で用いられている第2スイッチング素子30よりも定格電流が小さい素子が用いられていてもよい。この場合は、実施例と同様に、ゲート電圧制御回路70が、第2スイッチング素子30のオフ動作を開始するタイミングT2は、第1スイッチング素子20がオフするタイミングT1より後であり、リカバリ電流がピーク電流に到達するタイミングT3までの間であればよく、オフ動作が完了するタイミングT5は、第1ダイオード40に印加される電圧Vdが一定の値で安定するタイミングT4よりも後であればよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:試験装置
10:電源
20:第1スイッチング素子
30:第2スイッチング素子
40:第1ダイオード
50:第2ダイオード
60:インダクタ
70:ゲート電圧制御回路
10:電源
20:第1スイッチング素子
30:第2スイッチング素子
40:第1ダイオード
50:第2ダイオード
60:インダクタ
70:ゲート電圧制御回路
Claims (1)
- 第1ダイオードを試験する試験方法であって、
試験に用いられる試験装置は、
電源と、第1スイッチング素子と、第2スイッチング素子と、インダクタと、前記第1ダイオードと、第2ダイオードと、を有しており、
前記第1スイッチング素子は、前記電源の正極と前記第2スイッチング素子との間に接続されており、
前記第2スイッチング素子は、前記第1スイッチング素子と前記第1ダイオードのカソードとの間に接続されており、
前記第2ダイオードは、前記第2スイッチング素子と並列に接続されており、前記第2ダイオードのカソードは前記第2スイッチング素子の前記第1スイッチング素子側の端子に接続されており、前記第2ダイオードのアノードは前記第2スイッチング素子の前記第1ダイオード側の端子に接続されており、
前記第1ダイオードのアノードは前記電源の負極に接続されており、
前記インダクタは、一端が前記第2スイッチング素子の前記第1スイッチング素子側の前記端子に接続され、他端が前記第1ダイオードのアノードに接続されており、
前記第1スイッチング素子と前記第2スイッチング素子をオンして前記インダクタに電流を流すステップと、
前記電流が流れている状況で前記第1スイッチング素子をオフすることによって、前記インダクタから前記第1ダイオードに向かって、前記第1ダイオードの順方向に流れる還流電流を流すステップと、
前記還流電流が流れている状況で、前記第1スイッチング素子をオンすることによって、前記第1ダイオードに逆方向に流れるリカバリ電流を流すステップと、
前記リカバリ電流がピーク電流まで到達するタイミングより前に、前記第2スイッチング素子のオフ動作を開始し、前記第1ダイオードに印加される電圧がピーク電圧まで到達した後に安定するタイミングより後に、前記オフ動作を完了させるステップと、
を備える、
試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015247971A JP2017111102A (ja) | 2015-12-18 | 2015-12-18 | 試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015247971A JP2017111102A (ja) | 2015-12-18 | 2015-12-18 | 試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017111102A true JP2017111102A (ja) | 2017-06-22 |
Family
ID=59081522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015247971A Pending JP2017111102A (ja) | 2015-12-18 | 2015-12-18 | 試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017111102A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107774590A (zh) * | 2017-10-31 | 2018-03-09 | 南通皋鑫电子股份有限公司 | 一种高压二极管管芯筛选系统 |
JP2019086306A (ja) * | 2017-11-01 | 2019-06-06 | トヨタ自動車株式会社 | 半導体装置の試験装置 |
CN111781485A (zh) * | 2020-06-24 | 2020-10-16 | 珠海格力电器股份有限公司 | 二极管检测方法及装置 |
-
2015
- 2015-12-18 JP JP2015247971A patent/JP2017111102A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107774590A (zh) * | 2017-10-31 | 2018-03-09 | 南通皋鑫电子股份有限公司 | 一种高压二极管管芯筛选系统 |
JP2019086306A (ja) * | 2017-11-01 | 2019-06-06 | トヨタ自動車株式会社 | 半導体装置の試験装置 |
CN111781485A (zh) * | 2020-06-24 | 2020-10-16 | 珠海格力电器股份有限公司 | 二极管检测方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6170119B2 (ja) | 電源スイッチを駆動するためのシステムおよび方法 | |
EP3035532B1 (en) | Gate drive circuit and method of operating same | |
KR102451698B1 (ko) | 제어 회로 및 전력 반도체 스위치를 턴 온 하기 위한 제어 방법 | |
US9786457B2 (en) | Systems and methods for freewheel contactor circuits | |
JP2008017558A (ja) | スイッチング素子駆動回路 | |
JP6883450B2 (ja) | ゲート駆動装置、ゲート駆動方法、及び半導体装置 | |
JP2012253488A (ja) | 半導体スイッチング素子のゲート制御回路 | |
JP2017111102A (ja) | 試験方法 | |
WO2017215335A1 (zh) | Igbt短路保护电路及方法、igbt驱动器以及igbt电路 | |
JP2016225696A (ja) | 駆動装置 | |
US9041457B2 (en) | Electronic apparatus having a diode connected to a control terminal of a switching element | |
JP2016226152A (ja) | 電源制御装置 | |
JP5939272B2 (ja) | 試験装置及び試験方法 | |
US9490794B1 (en) | Dynamic shutdown protection circuit | |
JP2014161186A (ja) | スイッチ回路、半導体装置及びバッテリ装置 | |
US9628073B2 (en) | Current control circuit | |
JP6724726B2 (ja) | 電力供給装置 | |
JP2016149878A (ja) | 電力変換装置 | |
JP5864222B2 (ja) | トランジスタ保護回路 | |
JP2012217087A (ja) | 負荷駆動装置 | |
JP2015014488A (ja) | 半導体試験装置 | |
JP7063082B2 (ja) | スイッチング素子制御回路 | |
JP2016140119A (ja) | 電源装置 | |
US9092024B2 (en) | Motor speed enhancement | |
JP6299869B2 (ja) | 絶縁ゲート型パワー半導体素子のゲート駆動回路 |