JP2016116307A

JP2016116307A - 電力変換装置

Info

Publication number: JP2016116307A
Application number: JP2014252622A
Authority: JP
Inventors: 亮平牧野; Ryohei Makino; 阿部　康; Yasushi Abe; 康阿部
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2014-12-15
Filing date: 2014-12-15
Publication date: 2016-06-23

Abstract

【課題】同期整流時にチョッパ回路の整流部の通流損失を低減させて低損失化、高効率化を図った電力変換装置を提供する。【解決手段】リアクトルＬ０Ｐ，Ｌ０Ｎ、スイッチング部ＳＷＡ，ＳＷＢ、整流部ＲＥＡ，ＲＥＢの各一端が一節点に接続され、スイッチング部ＳＷＡ，ＳＷＢのオン／オフにより直流電圧を昇圧または降圧させるチョッパ回路を少なくとも１組以上備えた電力変換装置において、整流部ＲＥＡ，ＲＥＢが、ＭＯＳＦＥＴＳＷ１，ＳＷ４と、各ＭＯＳＦＥＴＳＷ１，ＳＷ４に対して逆並列に接続された逆並列ダイオードＤ１，Ｄ４と、を有し、スイッチング部ＳＷＡ，ＳＷＢのオフ期間に整流部ＲＥＡ，ＲＥＢのＭＯＳＦＥＴＳＷ１，ＳＷ４がオンすることにより、リアクトルＬ０Ｐ，Ｌ０Ｎから供給される電流をＭＯＳＦＥＴＳＷ１，ＳＷ４のチャネル及び寄生ダイオードＢＤ１，ＢＤ４と逆並列ダイオードＤ１，Ｄ４とに分流させる。【選択図】図１

Description

本発明は、リアクトルによるエネルギー蓄積作用とパワー半導体素子のスイッチング動作を利用して直流入力電圧を昇圧または降圧するチョッパ回路を備えた電力変換装置に関する。

周知のように、電力変換装置には、直流電圧の大きさを変換するＤＣ−ＤＣコンバータ、交流電圧の大きさ及び周波数を変換するＡＣ−ＡＣコンバータ、直流電圧を交流電圧に変換するＤＣ−ＡＣインバータ等がある。これらの電力変換装置に用いる回路として、直流電圧を昇圧または降圧して出力するチョッパ回路が知られている。

チョッパ回路としては、直流電圧を下降させる降圧チョッパ（図７）、直流電圧を上昇させる昇圧チョッパ（図８）、直流電圧の上昇、下降が可能な昇降圧チョッパ（図９）等が周知である。
図７の降圧チョッパは、直流電源Ｅと、その正負極間に入力端子１ａ，１ｂを介して接続されたＭＯＳＦＥＴ等の半導体スイッチング素子ＳＷとダイオードＤとの直列回路と、ダイオードＤの両端に接続されたリアクトルＬとコンデンサＣとの直列回路と、から構成され、コンデンサＣの両端には出力端子２ａ，２ｂを介して抵抗等の負荷Ｒが接続されている。また、図８の昇圧チョッパは、図７に対してスイッチング素子ＳＷ、ダイオードＤ及びリアクトルＬの接続位置が異なっている。
更に、図９の昇降圧チョッパは、スイッチング素子ＳＷのデューティ比を制御することにより直流電源Ｅの電圧を昇降圧して負荷Ｒに供給するものであり、電源電圧と負荷Ｒへの供給電圧とは極性が逆になる。

これらのチョッパ回路では、リアクトルＬのインダクタンスによる電磁的なエネルギー蓄積作用、スイッチング素子ＳＷのスイッチング作用及びダイオードＤの整流作用等を利用して直流電源Ｅの電圧を上昇または下降させ、負荷Ｒに供給している。

一方、近年では、特許文献１に記載されているように、スイッチング素子とダイオードとの直列回路を２個直列に接続して変換可能な電圧範囲を拡大したり、パワー半導体により生じる損失やノイズを低減するようにした３レベルチョッパと称する回路も提供されている。

図１０は、特許文献１に記載された３レベルチョッパの構成図である。図１０において、Ｃ_０，Ｃ_１，Ｃ_２はコンデンサ、Ｌ_０は結合リアクトル、Ｄ_１，Ｄ_４はダイオード、ＳＷ_２，ＳＷ_３はＩＧＢＴ等のスイッチング素子であり、その他の構成部品については図７〜図９と同一の符号を付してある。
この３レベルチョッパの動作は、特許文献１に記載されているため詳述を省略するが、例えば、直流電源Ｅを昇圧して負荷Ｒに供給する場合には、スイッチング素子ＳＷ_２，ＳＷ_３を所定のデューティ比で交互にオン・オフすることにより結合リアクトルＬ_０へのエネルギーの蓄積、放出を繰り返し、コンデンサＣ_１，Ｃ_２の電圧をそれぞれＶ_ｏｕｔ／２（Ｖ_ｏｕｔは負荷Ｒへの印加電圧であり、直流電源Ｅの電圧より大きい）に制御して昇圧動作を行う。

図７〜図１０に示したチョッパ回路では、スイッチング素子がオンしている期間にリアクトル及びスイッチング素子に電流が流れると共に、リアクトルに磁気エネルギーが蓄積される。そして、スイッチング素子がオフしている期間には、リアクトルに蓄積された磁気エネルギーを発生源とする電流がリアクトル及びダイオードに流れる。
その際、ダイオードに流れる順方向の電流とダイオードの両端電圧との積に比例したジュール熱が発生し、電力が消費される。この消費電力を時間的に積分したものが損失であり、ダイオードまたは整流素子の通流損失、導通損失等と称されている。

ところで、ダイオードの順方向電圧には電圧オフセットがある。この電圧オフセットはスイッチング素子であるＭＯＳＦＥＴ等には見られないもので、ダイオードの種類にもよるが、概ね０．５〜１．５［Ｖ］程度の値であり、温度依存性を有することが多い。
ダイオードの順方向電流は、両端電圧がオフセット電圧以上の値になった状態で立ち上がり、以降は、オフセット電圧と、微分抵抗と電流との積に応じた電圧との和を電圧降下として電流が流れる。このため、ダイオードでは、微分抵抗が同等であるＭＯＳＦＥＴ等に比べて、同じ順方向電流を流す際の順方向電圧が大きくなり、結果として通流損失が大きくなる。

そこで、特許文献２に記載されているように、整流部としてのダイオードに代わる素子としてＭＯＳＦＥＴを用い、もともとのダイオードへの通流期間に前記ＭＯＳＦＥＴをオンさせてＭＯＳＦＥＴのチャネルに電流を流す、「同期整流」と呼ばれる方法が提案されている。このとき、ＭＯＳＦＥＴには、本来の順方向通流時とは逆向きに電流が流れるため、「逆導通」ということがある。

ここで、図１１は、各チョッパ回路におけるスイッチング素子としてＭＯＳＦＥＴＳＷ_２，ＳＷ_３を用い、かつ、図１０における整流部のダイオードＤ_１，Ｄ_４の代わりに、ＭＯＳＦＥＴＳＷ_１，ＳＷ_４及びそれらの寄生ダイオードＢＤ_１，ＢＤ_４を用いて同期整流を行うようにした例である。なお、この回路は、特許文献１や特許文献２にも記載されている。

図１１に示した回路では、スイッチング部のＭＯＳＦＥＴＳＷ_２，ＳＷ_３と整流部のＭＯＳＦＥＴＳＷ_１，ＳＷ_４とが同時にオンしないように、スイッチング部のＭＯＳＦＥＴＳＷ_２，ＳＷ_３がオフしてから、所定の「デッドタイム」を置いて整流部のＭＯＳＦＥＴＳＷ_１，ＳＷ_４をオンさせ、ＭＯＳＦＥＴＳＷ_２，ＳＷ_３をオンさせるタイミングよりもデッドタイムだけ早めにＭＯＳＦＥＴＳＷ_１，ＳＷ_４をオフさせている。
上記のデッドタイムは、ＭＯＳＦＥＴＳＷ_２，ＳＷ_３及びＳＷ_１，ＳＷ_４が同時にオンすることがないような尤度を持たせた最小限の時間に設定されており、ＭＯＳＦＥＴＳＷ_１，ＳＷ_４の逆導通の期間に比べると非常に短いものである。

図１１の寄生ダイオードＢＤ_１，ＢＤ_４は、ＭＯＳＦＥＴＳＷ_１，ＳＷ_４本来の通流方向に対して逆並列に備わっており、寄生ダイオードＢＤ_１，ＢＤ_４の通流方向は、図１０における整流部のダイオードＤ_１，Ｄ_４の通流方向と等しい。これらの寄生ダイオードは、内蔵ダイオード、ボディーダイオードとも呼ばれており、寄生ダイオードには前述したデッドタイムに電流が流れる。
このように、ＭＯＳＦＥＴには逆導通特性があり、しかも寄生ダイオードを有効活用できるため、同期整流に適した素子ということができる。

ところで、近年、パワー半導体素子の分野において、炭化ケイ素（ＳｉＣ）系半導体や窒化ガリウム（ＧａＮ）系半導体といったワイドバンドギャップ半導体を用いた素子の研究開発が活発になされており、既に実用化も始まっている。ワイドバンドギャップ半導体が、従来のシリコン（Ｓｉ）系半導体と比べて優れている点として、高耐圧な半導体素子を低オン抵抗で作製可能なこと、高温動作が可能なことが知られており、これらは、ワイドバンドギャップ半導体の禁制帯幅（バンドギャップ）が大きいこと、及び、絶縁破壊電界が大きいことから来る利点である。

この種のワイドバンドギャップ半導体を用いれば、前述のごとく高耐圧の素子を低オン抵抗にて作製することができ、導通損失の低減が可能になる。また、ＳｉＣ系のＭＯＳＦＥＴはＳｉ系のＭＯＳＦＥＴに比べてスイッチング速度が高いことが知られており、スイッチング損失も小さい。このため、スイッチング素子の動作周波数を高めて使用する条件でも使用可能であると共に、高周波化に伴って周辺回路のコンデンサやインダクタ等の受動部品を小型化することができるため、パワー密度、すなわち機器の体積当たりの電力容量を高めることが可能になる。

特開２００８−２９５２２８号公報（図１，図２等）特開２０１０−４７２６号公報（図１，図２等）

図１１のように、ＭＯＳＦＥＴを用いたチョッパ回路に同期整流を適用した場合、デッドタイムには、整流部のＭＯＳＦＥＴの寄生ダイオードに電流が流れる。デッドタイムは、前述のごとく最小限の時間に設定され、従来のＳｉ系のパワー半導体素子を主体とした電力変換装置に適用されてきた動作周波数においては、整流部のＭＯＳＦＥＴの逆導通の期間に比べて非常に短い。このため、ＭＯＳＦＥＴの寄生ダイオードの特性が問題になることはなかったと考えられる。

しかしながら、ワイドバンドギャップ半導体からなるＭＯＳＦＥＴを用いて同期整流を行うチョッパ回路を構成した場合、高周波化によってスイッチング周期を短くすることが可能になるが、デッドタイムの長さはあまり変えることができない。
このため、整流部のＭＯＳＦＥＴの逆導通期間に比べてデッドタイムの比率が大きくなり、また、単位時間当たりでもデッドタイムの占める期間が動作周波数に比例して増加することになる。すなわち、ＭＯＳＦＥＴの寄生ダイオードに電流が流れる期間が長くなる。
一般に、ＭＯＳＦＥＴの寄生ダイオードは、電流−電圧特性が劣っており、寄生素子ではない整流部品として設計・製作されるダイオードに比べると電圧降下が大きいため、整流部における通流損失を低減させるという同期整流の効果が十分に発揮されなくなる恐れがある。

そこで、本発明の解決課題は、同期整流を行う場合にチョッパ回路の整流部における通流損失を低減させて低損失化、高効率化を可能にした電力変換装置を提供することにある。

上記課題を解決するため、請求項１に係る発明は、リアクトルと、半導体スイッチング素子を有するスイッチング部と、整流部と、を備え、前記リアクトル、前記スイッチング部、及び前記整流部の各一端が一つの節点に接続され、かつ、前記半導体スイッチング素子のオン・オフにより直流入力電圧を所定の大きさの直流電圧に変換して出力するチョッパ回路を、少なくとも１組以上備えた電力変換装置において、
前記整流部が、ＦＥＴと、前記ＦＥＴに対して逆並列に接続された逆並列ダイオードと、を有し、前記スイッチング部のオフ期間に前記ＦＥＴがオンすることにより、前記リアクトルから供給される電流を、前記ＦＥＴのチャネル及び寄生ダイオードと前記逆並列ダイオードとに分流させるものである。

請求項２に係る発明は、請求項１に記載した電力変換装置において、前記チョッパ回路が、昇圧チョッパ、降圧チョッパ、または昇降圧チョッパの何れかであることを特徴とする。

請求項３に係る発明は、請求項１または２に記載した電力変換装置において、前記チョッパ回路が、３レベルチョッパであることを特徴とする。

請求項４に係る発明は、請求項１〜３の何れか１項に記載した電力変換装置において、前記ＦＥＴが、ＳｉＣ系、ＧａＮ系等のワイドバンドギャップ半導体からなるＭＯＳＦＥＴであることを特徴とする。

請求項５に係る発明は、請求項１〜４の何れか１項に記載した電力変換装置において、前記逆並列ダイオードが、ＳｉＣ系、ＧａＮ系等のワイドバンドギャップ半導体からなるショットキーバリアダイオードであることを特徴とする。

本発明によれば、ＦＥＴとして、特にワイドバンドギャップ半導体を用いて高周波化したチョッパ回路を備える電力変換装置において、チョッパ回路の整流部における通流損失を低減させて同期整流効果を高め、低損失・高効率、更には小型でパワー密度の高い電力変換装置を実現することができる。

本発明の第１実施形態に係る電力変換装置の回路構成図である。本発明の第２実施形態に係る電力変換装置の回路構成図である。本発明の第３実施形態に係る電力変換装置の回路構成図である。本発明の第４実施形態に係る電力変換装置の回路構成図である。本発明の第５実施形態に係る電力変換装置の回路構成図である。本発明の第６実施形態に係る電力変換装置の回路構成図である。公知の降圧チョッパ回路の構成図である。公知の昇圧チョッパ回路の構成図である。公知の昇降圧チョッパ回路の構成図である。特許文献１に記載された公知の３レベルチョッパの回路構成図である。図１０の３レベルチョッパに同期整流を適用した場合の回路構成図である。

以下に、図に沿って本発明の実施形態を説明する。なお、本発明は以下の実施形態によって何ら限定されるものではない。なお、各実施形態を示す図面においては、同一または対応する要素に同一の符号を付してある。
また、各実施形態に係る回路では、入力側に直流電源、出力側に抵抗等の負荷が接続されているが、直流電源の構成や負荷の種類は特に限定されない。更に、各実施形態の入出力は基本的には直流であるものの、交流的な脈動・変動成分や電圧レベルの変動を伴う可能性を排除するものではない。
また、電力変換装置の主要な回路部分（入出力端子間の回路部分）についても、各実施形態では代表的な構成を簡略的に示しており、他の部品や保護回路等、他の回路要素が存在する場合や、代替的な部品を使用する場合を排除するものではない。

まず、図１に従って本発明の第１実施形態を説明する。
図１は、第１実施形態に係る電力変換装置の回路構成図であり、チョッパ回路の整流部以外は、前述した図１１と同様に構成されている。

すなわち、図１において、直流電源Ｅの正負極は入力端子１ａ，１ｂにそれぞれ接続され、入力端子１ａ，１ｂの間にはコンデンサＣ_０が接続されている。
一方、ＭＯＳＦＥＴＳＷ_１，ＳＷ_２，ＳＷ_３，ＳＷ_４が直列に接続されており、前記コンデンサＣ_０の両端は、結合リアクトルＬ_０を構成するリアクトルＬ_０Ｐ，Ｌ_０Ｎを介して、ＭＯＳＦＥＴＳＷ_１，ＳＷ_２同士の接続点と、ＭＯＳＦＥＴＳＷ_３，ＳＷ_４同士の接続点と、にそれぞれ接続されている。

ＭＯＳＦＥＴＳＷ_１，ＳＷ_２，ＳＷ_３，ＳＷ_４は、素子本来の通流方向（順方向）に対して逆並列となる寄生ダイオードＢＤ_１，ＢＤ_２，ＢＤ_３，ＢＤ_４を備えている。更に、両端のＭＯＳＦＥＴＳＷ_１，ＳＷ_４には、同じく素子本来の通流方向に対して逆並列となるダイオード（逆並列ダイオード）Ｄ_１，Ｄ_４がそれぞれ接続されている。
また、ＭＯＳＦＥＴＳＷ_１，ＳＷ_２，ＳＷ_３，ＳＷ_４の直列回路にはコンデンサＣ_１，Ｃ_２の直列回路が並列に接続され、コンデンサＣ_１，Ｃ_２の直列回路には、出力端子２ａ，２ｂを介して抵抗等の負荷Ｒが接続されている。

ここで、寄生ダイオードＢＤ_１を含むＭＯＳＦＥＴＳＷ_１及びダイオードＤ_１からなる部分を整流部ＲＥ_Ａ、寄生ダイオードＢＤ_４を含むＭＯＳＦＥＴＳＷ_４及びダイオードＤ_４からなる部分を整流部ＲＥ_Ｂ、寄生ダイオードＢＤ_２を含むＭＯＳＦＥＴＳＷ_２をスイッチング部ＳＷ_Ａ、寄生ダイオードＢＤ_３を含むＭＯＳＦＥＴＳＷ_３をスイッチング部ＳＷ_Ｂとする。
これにより、図１の回路では、リアクトルＬ_０Ｐ、整流部ＲＥ_Ａ及びスイッチング部ＳＷ_Ａからなる第１のチョッパ回路と、リアクトルＬ_０Ｎ、整流部ＲＥ_Ｂ及びスイッチング部ＳＷ_Ｂからなる第２のチョッパ回路とにより、３レベルチョッパが構成されている。

上記構成において、整流部ＲＥ_Ａ，ＲＥ_Ｂのスイッチング素子にはＭＯＳＦＥＴＳＷ_１，ＳＷ_４が使用されており、これらの素子には、ワイドバンドギャップ半導体からなるＳｉＣ−ＭＯＳＦＥＴ等を用いれば好適であるが、ワイドバンドギャップ半導体はＳｉＣ系に限らず、また、ＦＥＴの種類もＭＯＳＦＥＴに何ら限定されない。但し、本実施形態では同期整流を行う趣旨から、整流部ＲＥ_Ａ，ＲＥ_Ｂのスイッチング素子は逆導通が可能なＦＥＴとする必要があり、この点で、一般的にＭＯＳＦＥＴの使用が想定される。なお、ＭＯＳＦＥＴ以外の素子としては、ＨＥＭＴ（高電子移動度トランジスタ）や、ＨＥＭＴとノーマリーオフスイッチング素子とを組合せてノーマリーオフ化を図ったカスコード回路等を使用することが考えられる。
また、整流部ＲＥ_Ａ，ＲＥ_ＢのダイオードＤ_１，Ｄ_４には、ＳｉＣ系やＧａＮ系のＳＢＤ（ショットキーバリアダイオード）を用いることが望ましいが、その材料はＳｉＣやＧａＮに限られるものではなく、また、ＳＢＤに限定されるものではない。

ＭＯＳＦＥＴＳＷ_１，ＳＷ_２，ＳＷ_３，ＳＷ_４やダイオードＤ_１，Ｄ_４は、個々にパッケージされたディスクリート素子によって構成しても良い。または、整流部ＲＥ_ＡのＭＯＳＦＥＴＳＷ_１とダイオードＤ_１とを同梱し、整流部ＲＥ_ＢのＭＯＳＦＥＴＳＷ_４とダイオードＤ_４とを同梱したモジュール形態のパッケージを使用しても良い。
更には、スイッチング部ＳＷ_ＡのＭＯＳＦＥＴＳＷ_２を整流部ＲＥ_Ａのパッケージに同梱し、スイッチング部ＳＷ_ＢのＭＯＳＦＥＴＳＷ_３を整流部ＲＥ_Ｂのパッケージに同梱しても良い。
また、スイッチング部ＳＷ_Ａ，ＳＷ_Ｂのスイッチング素子としては、ＭＯＳＦＥＴＳＷ_２，ＳＷ_３以外にＩＧＢＴやＨＥＭＴを用いても良い。

なお、この実施形態では、チョッパ回路の入力側にリアクトルＬ_０Ｐ，Ｌ_０Ｎが磁気的に結合された結合リアクトルＬ_０を備えているが、各リアクトルＬ_０Ｐ，Ｌ_０Ｎを個別に備えていても良い。

本実施形態のチョッパ回路においても、スイッチング部ＳＷ_Ａ，ＳＷ_ＢのＭＯＳＦＥＴＳＷ_２，ＳＷ_３がオンしている期間に、リアクトルＬ_０Ｐ，Ｌ_０Ｎ及びＭＯＳＦＥＴＳＷ_２，ＳＷ_３に電流が流れると共に、リアクトルＬ_０Ｐ，Ｌ_０Ｎに磁気エネルギーが蓄積される。そして、スイッチング部ＳＷ_Ａ，ＳＷ_ＢのＭＯＳＦＥＴＳＷ_２，ＳＷ_３がオフしている期間には、リアクトルＬ_０Ｐ，Ｌ_０Ｎに蓄積された磁気エネルギーを発生源とする電流が、リアクトルＬ_０Ｐ，Ｌ_０Ｎ及び整流部ＲＥ_Ａ，ＲＥ_Ｂに流れる。ここで、本実施形態では、整流部ＲＥ_Ａ，ＲＥ_Ｂへの通流期間にＭＯＳＦＥＴＳＷ_１，ＳＷ_４をオンさせることにより、これらのチャネルに逆導通による電流を流して同期整流を行う。

以下、この同期整流における各期間や条件に応じた整流部ＲＥ_Ａ，ＲＥ_Ｂの動作及び通流損失について、同期整流非適用時や従来技術による同期整流適用時との比較を交えて考察する。

整流部ＲＥ_Ａ，ＲＥ_ＢのＭＯＳＦＥＴＳＷ_１，ＳＷ_４がオンして逆導通している期間であって、ＭＯＳＦＥＴＳＷ_１，ＳＷ_４のドレイン−ソース間電圧の絶対値が整流部ＲＥ_Ａ，ＲＥ_ＢのダイオードＤ_１，Ｄ_４がオンする電圧以下の期間においては、ＭＯＳＦＥＴＳＷ_１，ＳＷ_４による逆導通経路が電流経路の大部分となる。この期間における整流部ＲＥ_Ａ，ＲＥ_Ｂの損失は、従来技術（図１１）による同期整流の場合と同等であるが、図１０のように順方向電圧に電圧オフセットがあるダイオードＤ_１，Ｄ_４のみに通流させる同期整流非適用時に比べ、電圧オフセット分の電圧降下がない分、整流部ＲＥ_Ａ，ＲＥ_Ｂの通流損失は大幅に低減される。

そして、ＭＯＳＦＥＴＳＷ_１，ＳＷ_４のドレイン−ソース間電圧の絶対値が整流部ＲＥ_Ａ，ＲＥ_ＢのダイオードＤ_１，Ｄ_４がオンする電圧を超える期間では、ＭＯＳＦＥＴＳＷ_１，ＳＷ_４の逆導通に加えてダイオードＤ_１，Ｄ_４にも電流が分流するため、整流部ＲＥ_Ａ，ＲＥ_Ｂの抵抗値が大幅に低下する。
なお、本実施形態及び従来技術（図１１）の同期整流においてもＭＯＳＦＥＴＳＷ_１，ＳＷ_４の寄生ダイオードＢＤ_１，ＢＤ_４への分流が生じるが、これらの寄生ダイオードＢＤ_１，ＢＤ_４は電流−電圧特性が劣っており、寄生素子ではない製品として設計・製作されるダイオードに比べると、オフセット電圧や抵抗分が大きいため、整流部ＲＥ_Ａ，ＲＥ_Ｂの抵抗値低減への寄与は小さい。従って、本実施形態の上記期間における整流部ＲＥ_Ａ，ＲＥ_Ｂの損失は、同期整流非適用時はもとより、従来技術（図１１）による同期整流適用時に比べても大幅に低減される。

上記のように、本実施形態によれば、負荷電流が定格電流に対して軽負荷である運転条件においても、重負荷である運転条件においても、整流部ＲＥ_Ａ，ＲＥ_Ｂの導通損失を低減することができ、この利点は、スイッチング部ＳＷ_Ａ，ＳＷ_Ｂの動作周波数に依存せずに享受することができる。

次に、整流部ＲＥ_Ａ，ＲＥ_ＢのＭＯＳＦＥＴＳＷ_１，ＳＷ_４をオフさせて逆導通させないデッドタイムの動作について説明する。
従来技術（図１１）の同期整流適用時におけるデッドタイムでは、もっぱら整流部のＭＯＳＦＥＴＳＷ_１，ＳＷ_４の寄生ダイオードＢＤ_１，ＢＤ_４に通流する。前述したように、従来のＳｉ系のパワー半導体素子を主体とした電力変換回路の動作周波数では、整流部のＭＯＳＦＥＴＳＷ_１，ＳＷ_４の逆導通期間に比べてデッドタイムが非常に小さいため、ＭＯＳＦＥＴの寄生ダイオードの特性が問題になることはない。しかし、本実施形態のように、ワイドバンドギャップ半導体素子からなるＭＯＳＦＥＴを用いて電力変換装置を高周波化する場合、整流部のＭＯＳＦＥＴの逆導通の期間に比べて、デッドタイムの期間の比率が大きくなり、単位時間当たりでもデッドタイムが占める割合が動作周波数に比例して増加する。すなわち、通常のダイオードよりも電圧降下が大きいＭＯＳＦＥＴの寄生ダイオードへの通流期間が長くなり、同期整流時に整流部における通流損失を低減させることができない。

これに対して、本実施形態では、デッドタイムにおける電流経路の大部分を、電流−電圧特性に優れ、電圧降下の小さいダイオードＤ_１，Ｄ_４が担うため、高周波化に伴ってデッドタイムの占める割合が高くなったとしても、整流部ＲＥ_Ａ，ＲＥ_Ｂにおける通流損失の増大を抑制することができる。

以上のように、本実施形態によれば、整流部ＲＥ_Ａ，ＲＥ_Ｂの通流損失を低減・抑制できるため、チョッパ回路の低損失・高効率化、及び、これらに伴って冷却体の小型化も可能になり、ひいては、高周波化を通して受動素子の小型化にも寄与する。また、特に重負荷条件において、整流部ＲＥ_Ａ，ＲＥ_Ｂに流す電流をＭＯＳＦＥＴＳＷ_１，ＳＷ_４の逆導通動作とダイオードＤ_１，Ｄ_４への通流とによって分流することから、従来の同期整流適用時（図１１）のＭＯＳＦＥＴＳＷ_１，ＳＷ_４や同期整流非適用時（図１０）のダイオードＤ_１，Ｄ_４に比べて、素子の負担を軽くして信頼性の向上を図ることができ、定格を抑えた素子の採用による低コスト化を図ることもできる。

総じて、本実施形態によれば、特にＳｉＣ系等のワイドバンドギャップ半導体素子を適用して高周波化する場合に、低損失・高効率化やこれに付随する利点を得ることができる。
すなわち、電力変換装置を高周波化する場合に、チョッパ回路の整流部における通流損失を低減させるという同期整流の効果が大きく、低損失・高効率化、更には小型でパワー密度の高い電力変換装置を実現することができる。なお、本実施形態では、従来のＳｉ系の素子を使用したり、それに見合った相対的に低い動作周波数を適用したりする場合にも効率改善の効果を得ることができる。

次に、本発明の第２実施形態について説明する。
図２は、第２実施形態に係る電力変換装置の回路構成図である。この実施形態では、第１のチョッパ回路が、整流部ＲＥ_Ａ及びスイッチング部ＳＷ_Ａからなるハーフブリッジモジュール（２ｉｎ１モジュールともいう）ＨＢ_Ａを備え、第２のチョッパ回路が、同じく整流部ＲＥ_Ｂ及びスイッチング部ＳＷ_ＢからなるハーフブリッジモジュールＨＢ_Ｂを備えており、これらのハーフブリッジモジュールＨＢ_Ａ，ＨＢ_Ｂが３レベルチョッパを構成している。

ハーフブリッジモジュールＨＢ_Ａ内の整流部ＲＥ_Ａは、寄生ダイオードＢＤ_１を有するＭＯＳＦＥＴＳＷ_１と、このＭＯＳＦＥＴＳＷ_１に対して逆並列に接続されたダイオードＤ_１と、によって構成され、スイッチング部ＳＷ_Ａは、寄生ダイオードＢＤ_２を有するＭＯＳＦＥＴＳＷ_２と、このＭＯＳＦＥＴＳＷ_２に対して逆並列に接続されたダイオードＤ_２と、によって構成されている。
更に、ハーフブリッジモジュールＨＢ_Ｂ内の整流部ＲＥ_Ｂは、寄生ダイオードＢＤ_４を有するＭＯＳＦＥＴＳＷ_４と、このＭＯＳＦＥＴＳＷ_４に対して逆並列に接続されたダイオードＤ_４と、によって構成され、スイッチング部ＳＷ_Ｂは、寄生ダイオードＢＤ_３を有するＭＯＳＦＥＴＳＷ_３と、このＭＯＳＦＥＴＳＷ_３に対して逆並列に接続されたダイオードＤ_３と、によって構成されている。

この実施形態の動作上、スイッチング部ＳＷ_Ａ，ＳＷ_ＢのダイオードＤ_２，Ｄ_３は不要であるが、ハーフブリッジモジュールＨＢ_Ａ，ＨＢ_Ｂを使用した結果として、それらが含まれた回路構成となっている。このように、本来は不要なダイオードＤ_２，Ｄ_３が含まれている場合であっても、第１，第２のチョッパ回路の動作には支障がない。
なお、前述した第１実施形態のように、整流部ＲＥ_Ａ，ＲＥ_ＢのみにダイオードＤ_１，Ｄ_４を備えることにより、回路の簡素化・小型化・低コスト化が図れる一方、この第２実施形態のように、汎用性・入手性が高いハーフブリッジモジュールＨＢ_Ａ，ＨＢ_Ｂを用いることで、低コスト化ひいては簡素化・小型化を期待することができる。従って、これらの事情に鑑み、第１実施形態または第２実施形態を適宜選択して適用すれば良い。

図３は、本発明の第３実施形態に係る電力変換装置の回路構成図である。
この実施形態では、スイッチング部ＳＷ_Ａ，ＳＷ_Ｂのスイッチング素子としてＳｉ系の素子であるＩＧＢＴを用いている。
本発明においては、同期整流を行うことから、整流部ＲＥ_Ａ，ＲＥ_ＢにはＭＯＳＦＥＴ等の逆導通可能なスイッチング素子を使用する必要があるが、スイッチング部ＳＷ_Ａ，ＳＷ_Ｂのスイッチング素子は逆導通可能な素子である必要はなく、また、整流部ＲＥ_Ａ，ＲＥ_Ｂのスイッチング素子と同種の素子である必要もない。更に、スイッチング部ＳＷ_Ａ，ＳＷ_Ｂのスイッチング素子は、寄生ダイオードを備えている必要がなく、また、寄生ダイオード以外のダイオードが逆並列に接続される必要もない。

本発明による低損失・高効率の効果は、スイッチング部ＳＷ_Ａ，ＳＷ_Ｂのスイッチング素子にワイドバンドギャップ半導体素子を使用して高周波化した場合に特に顕著なものとなるが、この第３実施形態のようにＳｉ系の素子を用い、それに見合った相対的に低い周波数を適用する場合にも所望の効果を得ることができる。

次に、図４は、本発明の第４実施形態に係る電力変換装置の回路構成図である。この第４実施形態は、図７の降圧チョッパ回路における整流部のダイオードＤに代えて、寄生ダイオードＢＤ_１を有するＭＯＳＦＥＴＳＷ_１と、ＭＯＳＦＥＴＳＷ_１に対し逆並列に接続されたダイオードＤ_１と、を備え、これらによって同期整流動作を行わせるものである。

また、図５は、本発明の第５実施形態に係る電力変換装置の回路構成図である。この第５実施形態は、図８の昇圧チョッパ回路における整流部のダイオードＤに代えて、寄生ダイオードＢＤ_１を有するＭＯＳＦＥＴＳＷ_１と、ＭＯＳＦＥＴＳＷ_１に対し逆並列に接続されたダイオードＤ_１と、を備え、これらによって同期整流動作を行わせるものである。

更に、図６は、本発明の第６実施形態に係る電力変換装置の回路構成図である。この第６実施形態は、図９の昇降圧チョッパ回路における整流部のダイオードＤに代えて、寄生ダイオードＢＤ_１を有するＭＯＳＦＥＴＳＷ_１と、ＭＯＳＦＥＴＳＷ_１に対し逆並列に接続されたダイオードＤ_１と、を備え、これらによって同期整流動作を行わせるものである。

これらの第４〜第６実施形態においても、ＭＯＳＦＥＴＳＷ_１やダイオードＤ_１にＳｉＣ系、ＧａＮ系等のワイドバンドギャップ半導体からなる素子を用い、また、ダイオードＤ_１をショットキーバリアダイオードとすることにより、第１〜第３実施形態と同様の効果を得ることができる。

本発明は、直流入力電圧を昇圧または降圧して出力する各種のチョッパ回路を備えた電力変換装置に適用可能であり、例えば、鉄道車両や電気自動車の電源システムや太陽光発電システムを構成するＤＣ−ＤＣコンバータ等に利用することができる。

１ａ，１ｂ：入力端子
２ａ，２ｂ：出力端子
Ｅ：直流電源
Ｃ_０，Ｃ_１，Ｃ_２：コンデンサ
Ｌ_０：結合リアクトル
Ｌ_０Ｐ，Ｌ_０Ｎ：リアクトル
ＳＷ_Ａ，ＳＷ_Ｂ：スイッチング部
ＲＥ_Ａ，ＲＥ_Ｂ：整流部
ＳＷ_１，ＳＷ_２，ＳＷ_３，ＳＷ_４：ＭＯＳＦＥＴ
ＢＤ_１，ＢＤ_２，ＢＤ_３，ＢＤ_４：寄生ダイオード
Ｄ_１，Ｄ_２，Ｄ_３，Ｄ_４：ダイオード
Ｒ：負荷
ＨＢ_Ａ，ＨＢ_Ｂ：ハーフブリッジモジュール

Claims

リアクトルと、半導体スイッチング素子を有するスイッチング部と、整流部と、を備え、前記リアクトル、前記スイッチング部、及び前記整流部の各一端が一つの節点に接続され、かつ、前記半導体スイッチング素子のオン・オフにより直流入力電圧を所定の大きさの直流電圧に変換して出力するチョッパ回路を、少なくとも１組以上備えた電力変換装置において、
前記整流部が、ＦＥＴと、前記ＦＥＴに対して逆並列に接続された逆並列ダイオードと、を有し、前記スイッチング部のオフ期間に前記ＦＥＴがオンすることにより、前記リアクトルから供給される電流を、前記ＦＥＴのチャネル及び寄生ダイオードと前記逆並列ダイオードとに分流させることを特徴とする電力変換装置。
請求項１に記載した電力変換装置において、
前記チョッパ回路が、昇圧チョッパ、降圧チョッパ、または昇降圧チョッパの何れかであることを特徴とする電力変換装置。
請求項１または２に記載した電力変換装置において、
前記チョッパ回路が、３レベルチョッパであることを特徴とする電力変換装置。
請求項１〜３の何れか１項に記載した電力変換装置において、
前記ＦＥＴが、ワイドバンドギャップ半導体素子からなるＭＯＳＦＥＴであることを特徴とする電力変換装置。
請求項１〜４の何れか１項に記載した電力変換装置において、
前記逆並列ダイオードが、ワイドバンドギャップ半導体からなるショットキーバリアダイオードであることを特徴とする電力変換装置。