JP2017112746A - 電力変換装置 - Google Patents

Abstract

【課題】
本発明は３レベル形回路のスイッチング素子の損失を低減する、もしくは電力変換装置の小型化を図ることを目的とする。
【解決手段】
直流電源の高電位端子と低電位端子の間にそれぞれ直列接続された第一乃至第４のスイッチング素子を備え、高電位と中間電位と低電位を出力する３レベル電力変換装置であって、中央側に接続される第二及び第三のスイッチング素子は、電流遮断時の還流が流れる内蔵ダイオードを有するＭＯＳＦＥＴで構成されることを特徴とする。
【選択図】図１

Description

本発明は、交流を直流、または直流を交流に変換する電力変換装置に関し、特に３レベル電力変換装置に関するものである。

現在、高電圧の電力変換システムにはパワー半導体をスイッチング素子に使った電力変換回路が広く使われている。これらの高電圧の電力変換回路には２レベル形回路と３レベル形回路がある。２レベル形回路は回路構成がシンプルで部品点数が少ないことから、装置の小型軽量化が重視される場合に用いられる。一方、３レベル形回路は交流出力波形の歪が少なく低ノイズ・低騒音であることや、低耐圧のスイッチング素子を組み合わせることで回路を構成でき、高耐圧の特殊なスイッチング素子を必要としない等の特徴があり、鉄道車両の駆動装置や鉄鋼の圧延機のドライブシステムなどに用いられている。

近年、省エネの観点から電力変換システムの高効率化が強く求められており、上述の３レベル形回路においても、ワイドバンドギャップ半導体を材料に使った低損失なスイッチング素子の適用が始まっている。

図６に３レベル形回路の一例を示す。図６において、１０〜１３はＭＯＳＦＥＴ、１４〜１７はフリーホイールダイオード、１８、１９はクランプダイオード、２０及び２１は直流電源コンデンサ、１５１〜１５４はゲート駆動回路である。

一般に３レベル形回路は４直列の両端の素子、すなわちＭＯＳＦＥＴ１０とＭＯＳＦＥＴ１３はスイッチング時発生する損失、いわゆるスイッチング損失が多く、一方内側のＭＯＳＦＥＴ１１とＭＯＳＦＥＴ１２は電流が流れているときに発生する導通損失が多い。なぜならば、ＭＯＳＦＥＴ１１とＭＯＳＦＥＴ１２は自身の導通期間だけでなく、ＭＯＳＦＥＴ１０とＭＯＳＦＥＴ１３の導通期間にも必ず電流が流れているため、相対的にＭＯＳＦＥＴ１１、ＭＯＳＦＥＴ１２の方が通電時間が長く、導通損失の比率が高くなる。

また、ダイオードに流れている電流が他の素子に転流しダイオードがオフ状態に戻る際に発生するいわゆるリカバリ損失も、フリーホイールダイオード１４と１７、クランプダイオード１８、１９には生じるがフリーホイールダイオード１５と１６には発生しない。

以上のように、３レベル回路は素子の接続位置により損失の発生が異なるという特徴があるため前述した低損失なワイドバンドギャップ半導体を回路の全素子に適用しても期待した損失低減効果を得られない。

この問題に対して、特許文献１ではダイオードのリカバリ損失に着目し、リカバリ損失が発生するダイオードにワイドバンドギャップ半導体を使用することでリカバリ損失を低減する手法を提案している。

特願２０１０−１０９１５９

しかしながら、上述の特許文献１ではダイオードのリカバリ損失は低減できるが、スイッチング素子の損失は低減できない。また、３レベル形の電力変換装置の小型化が十分ではないという課題がある。

本発明は３レベル形回路のスイッチング素子の損失を低減する、もしくは電力変換装置の小型化を図ることを目的とする。

上記課題を解決するために、たとえば特許請求の範囲の構成を使用する。

その一例を挙げるならば、
直流の高電位を与える高電位端子と直流の低電位を与える低電位端子と前記高電位と前記低電位との中間の電位である中間電位を与える中間電位端子とを備えた直流電源と、前記直流電源が与える三つの電位を順次出現させる交流端子と、前記高電位端子と一方の主端子で接続された第一のスイッチング素子と、前記第一のスイッチング素子の他方の主端子と一方の主端子で接続された第二のスイッチング素子と、前記第二のスイッチング素子の他方の主端子と一方の主端子で接続された第三のスイッチング素子と、前記第三のスイッチング素子の他方の主端子と一方の主端子で接続され、前記低圧電位端子と他方の主端子接続された第四のスイッチング素子と、当該第一のスイッチング素子に逆並列接続された第一のショットキーバリアダイオード素子と、前記第四のスイッチング素子に逆並列接続された第四のショットキーバリアダイオード素子と、前記第一のスイッチング素子の他方の主端子と前記中間電位端子との間に接続された第五のショットキーバリアダイオード素子と、前記第四のスイッチング素子の一方の主端子と前記中間電位端子との間に接続された第六のショットキーバリアダイオード素子と、を備え、前記第二のスイッチング素子と前記第三のスイッチング素子の接続点が交流端子に接続された電力変換装置であって、前記第二及び前記第三のスイッチング素子は、電流遮断時の還流が流れる内蔵ダイオードを有するＭＯＳＦＥＴで構成される。

または、第五のショットキーバリアダイオード素子と第六のショットキーバリアダイオード素子に代えて、前記中間電位端子と一方の主端子で接続される第五のスイッチング素子と、前記第五のスイッチング素子の他方の主端子と一方の主端子で接続され、前記交流端子と他方の主端子で接続され、前記第五のスイッチング素子と通流方向が逆となる向きに接続される第六のスイッチング素子を備える。

本発明によれば、３レベル形主回路の中央側の二つのスイッチング素子のボディダイオードをフリーホイールダイオードとして使うことにより、当該中央側のスッチング素子の面積を大きくして、スイッチング素子の損失を低減する、若しくは、電力変換装置の小型化を実現できるという効果がある。

本発明の実施例１による電力変換装置を示す回路図の一例 本発明の実施例１によるモジュールチップ構成の一例 本発明の実施例２によるスイッチング素子のモジュール構成の一例 本発明の実施例２による電力変換装置を示す回路図の一例 本発明の実施例３による電力変換装置を示す回路図の一例 従来の３レベル電力変換装置の回路構成図の一例

以下、実施例を図面を用いて説明する。

図１は本発明の実施例１の電力変換装置の構成例である。

図１において３０及び３１は直流電源コンデンサ、１〜４はＭＯＳＦＥＴモジュール、１０１〜１０４はＭＯＳＦＥＴ素子、１０５〜１０８はＭＯＳＦＥＴ素子の内蔵ダイオード、１１１、１１２はＭＯＳＦＥＴ素子と逆並列に接続されるフリーホイールダイオード素子、１１３、１１４はクランプダイオードモジュール、１５１〜１５４はゲート駆動用のゲートドライバである。ＭＯＳＦＥＴ素子１０１〜１０４とフリーホイールダイオード素子１１１、１１２は導通極性が逆となるように並列に接続されている。

二つの直流電源コンデンサ３０及び３１は互いに直列に接続されて直流電源を構成している。また、ＭＯＳＦＥＴモジュール１〜４は互いに直列接続されており、直流電源の高圧側から低圧側へ、ＭＯＳＦＥＴモジュール１、２、３、４の順で直列接続される。更に、クランプダイオードモジュール１１３、１１４は直列接続されており、クランプダイオードモジュール１１３と１１４の接続点は、二つの直流電源コンデンサ３０と３１の中間点に接続される。クランプダイオード１１３の一端はＭＯＳＦＥＴモジュール１と２の間に接続され、ＭＯＳＦＥＴモジュール１、２の接続点から直流電源の中間点への電流を阻止する向きで接続される。また、クランプダイオード１１４の一端は、ＭＯＳＦＥＴモジュール３と４の間に接続され、直流電源の中間点からＭＯＳＦＥＴモジュール３、４の接続点への電流を阻止する向きで接続される。
ＭＯＳＦＥＴモジュール１〜４は、ゲート端子とドレイン端子とソース端子とを備える三端子半導体素子であり、ゲート電圧でドレイン電流を制御するＭＯＳＦＥＴ(Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ)等の電圧制御素子である。また、ＭＯＳＦＥＴ素子１０１〜１０４は、ＭＯＳＦＥＴモジュール１〜４の内部に一個あるいは複数個並列に配置されたＭＯＳＦＥＴチップである。フリーホイールダイオード１１１、１１２は、アノードとカソードとを備える二端子形のショットキーバリアダイオードであり、アノードからカソードに電流が流れる。また、フリーホイールダイオード１１１、１１２は、ＭＯＳＦＥＴモジュール１、４の内部にＭＯＳＦＥＴ素子１０１、１０４と共に配置される。

本回路の動作を説明する。本回路はＭＯＳＦＥＴ素子１０１、１０２がオン、１０３、１０４がオフしている場合にプラスの電圧（Ｐ点電圧）が交流端子に現れ（動作１）、ＭＯＳＦＥＴ素子１０２、１０３がオン、１０１、１０４がオフの場合には中間点の電圧（Ｃ点電圧）が交流端子に現れ(動作２）、ＭＯＳＦＥＴ素子１０１、１０２がオフ、ＭＯＳＦＥＴ素子１０３、１０４がオンしている場合にはマイナスの電圧（Ｎ点電圧）が交流端子に現れる(動作３）構成となっている。

次にダイオードのリカバリ損失について述べる。通電状態のダイオードは外部から印加される電圧の極性が反転し逆方向電圧が印加されると電流が切れて、電圧が印加される。この動作をリカバリ動作と呼ぶ。ＰＮ形のダイオードの場合にはリカバリ動作においてダイオードの内部に蓄積された電荷が排出されて一時的に逆方向電流が流れ損失を発生させる。これをリカバリ損失と呼ぶ。このため、本実施例ではリカバリ動作の起こるダイオード、具体的にはＭＯＳＦＥＴチップ１０１、１０４と逆並列のフリーホイールダイオードとクランプダイオードモジュール１１３、１１４には、ダイオード内部に電荷の蓄積のないショットキーバリアダイオードを適用してリカバリ損失を低減している。

一方、ＭＯＳＦＥＴ素子１０２、１０３と逆並列に接続されるフリーホイールダイオードにはリカバリ動作が起きないため、ショットキーバリアダイオードを用いる必要は無い。本実施例では、ＭＯＳＦＥＴ素子１０２、１０３に内蔵されたＰＮ形ダイオード１０６、１０７をフリーホイール用に使うことでショットキーバリアダイオードをＭＯＳＦＥＴ素子に逆並列に接続することなく３レベル主回路を構成できる。

なお、ＭＯＳＦＥＴに内蔵されるＰＮ形ダイオードはＭＯＳＦＥＴ素子１０１、１０４にも存在するため、リカバリ動作の発生するＭＯＳＦＥＴ１０１，１０４には本発明で示したように逆並列のショットキーバリアダイオード１１１、１１２を接続してリカバリ損失を低減する構成が好ましい。

図１では、電力変換装置の１相分の回路を示しているが、モータ等の３相の負荷へ電力を供給する場合には、図１に示す回路を３相分備えて、３つの交流端子から３相交流を出力する。

図２ｂに本実施例におけるスイッチングモジュールの構造図の一例であり、ＭＯＳＦＥＴモジュール内部の素子のチップの配置を示している。

図２ａはモジュール基板上にＭＯＳＦＥＴチップ及びショットキーバリアダイオードチップを搭載した場合のＭＯＳＦＥＴモジュール内部のチップ配置を、図２ｂはモジュール基板上にショットキーバリアダイオードチップを搭載しない場合のＭＯＳＦＥＴモジュール内部のチップ配置を示す。図２ａ、図２ｂにおいて１０００はＭＯＳＦＥＴチップ、１１００はショットキーバリアダイオードチップ、１２００はモジュールの基板を示している。

前述のように図１に示したＭＯＳＦＥＴモジュール２、３にはリカバリ動作が発生しないため、ショットキーバリアダイオードは不要である。そのため、フリーホイールダイオードとしてＭＯＳＦＥＴ素子内蔵のＰＮダイオードを使用する。ここで、フリーホイールダイオードとしてＭＯＳＦＥＴ素子内蔵のＰＮダイオードを使用した場合には、図２ｂに示すように、ショットキーバリアダイオードチップを使用しないことにより空いた基板上のスペースにＭＯＳＦＥＴチップを配置とすることができるため、図２ｂに示すＭＯＳＦＥＴモジュールでは、同じモジュールのサイズで図２ａに示すＭＯＳＦＥＴモジュールよりもＭＯＳＦＥＴのチップの数を１．５倍に増やすことが可能となる。

チップの数が１．５倍となるとＭＯＳＦＥＴ素子の導通時の抵抗を１／１．５に低減でき、ＭＯＳＦＥＴモジュール２、３の導通損失低減に効果がある。

図２ｂではＭＯＳＦＥＴ素子のチップの数を１．５倍に増やす場合を例に挙げて説明したが、チップ数は変えずにＭＯＳＦＥＴ素子のチップの大きさを大きくすることによっても同様の導通損失低減効果を得ることができる。本実施例では、図１に示すＭＯＳＦＥＴモジュール１、４では、図２ａに示すようにＭＯＳＦＥＴチップ及びショットキーバリアダイオードチップを搭載することで、リカバリ損失が発生する部分にショットキーバリアダイオードを搭載してリカバリ損失の低減さえ、かつ、図１に示すＭＯＳＦＥＴモジュール２、３では、内蔵ダイオードをフリーホイールダイオードとして利用すして、図２ｂに示すようにＭＯＳＦＥＴチップの面積をＭＯＳＦＥＴモジュール１、４よりも広く、もしくはＭＯＳＦＥＴチップの数をＭＯＳＦＥＴモジュール１、４よりも増やしてＭＯＳＦＥＴモジュール２、３の導通損失を低減させることができる。

なお、ＭＯＳＦＥＴチップ及びショットキーバリアダイオードチップの材料にはシリコンの他、ＳｉＣやＧａＮなどのワイドバンドギャップ半導体を適用することも出来る。ＭＯＳＦＥＴチップの材料にワイドバンドギャップ半導体を用いた場合には、更に導通抵抗が低減可能で、ＭＯＳＦＥＴ素子１０１〜１０４全てで導通抵抗を低減できる。

ショットキーバリアダイオードにワイドバンドギャップ半導体を適用すると６００Ｖを超える高耐圧のショットキーバリアダイオードが製作可能となり、鉄道駆動用や鉄鋼の圧延機制御用、風力発電用などの変換回路への適用が可能となる。

実施例１では、ＭＯＳＦＥＴモジュール２，３の内蔵ダイオードをフリーホイールダイオードとして利用することにより、ＭＯＳＦＥＴ素子のチップの面積を大きくしてＭＯＳＦＥＴモジュール２、３の導通損失を低減させる実施形態を説明したが、本実施例では、ＭＯＳＦＥＴモジュール２，３の内蔵ダイオードをフリーホイールダイオードとして利用することにより、ＭＯＳＦＥＴモジュール内のショットキーバリアダイオード２１０をクランプダイオード１１３，１１４として使用することにより、電力変換装置の小型化を達成しようとする実施形態を説明する。
本実施形態では実施例１と異なる構成のみを説明し、同一の符号が付された構成は実施例１と同じ構成であるものとする。

図３ａ及び図３ｂに実施例２におけるＭＯＳＦＥＴモジュールの回路図の一例を、図４に図３に示すＭＯＳＦＥＴモジュールを用いた回路図の一例を示す。

図３ａ及び図３ｂにおいて、２００はMOSFET素子、２１０はショットキーバリアダイオード素子、３００はＭＯＳＦＥＴモジュールのパッケージである。また、図4においては図１〜３と同じ要素については同一の符号を付してある。図4における４０１、４０２はＭＯＳＦＥＴモジュールを示している。

図３ａに示すＭＯＳＦＥＴモジュール３００では、ＭＯＳＦＥＴ素子のドレイン端子、ショットキーバリアダイオード素子のカソード端子、ＭＯＳＦＥＴ素子のソースとショットキーバリアダイオード素子のアノードが接続された端子の３端子を有している。一方、図３ｂに示すＭＯＳＦＥＴモジュール３００の特徴は、図３ｂに示すように逆並列のショットキーバリアダイオード２１０のアノード端子をＭＯＳＦＥＴ素子のソースから独立して有している点にある。この構成によれば、ＭＯＳＦＥＴ素子とショットキーバリアダイオード素子を電力変換回路上の異なる電位の点に配置することが可能となる。

図３ｂに示すＭＯＳＦＥＴモジュールを３レベル主回路に適用した回路構成の例を図４に示す。図４に示す回路構成では、図１におけるＭＯＳＦＥＴモジュール２、３に代えて、図３ｂに示すＭＯＳＦＥＴモジュールを適用することにより、中央側のＭＯＳＦＥＴ素子１０２、内蔵ダイオード１０６、ショットキーバリアダイオード１１３を共通のＭＯＳＦＥＴモジュール４０１で構成することができる。また、同様にＭＯＳＦＥＴ素子１０３、内蔵ダイオード１０７、ショットキーバリアダイオード１１４を共通のＭＯＳＦＥＴモジュール４０２で構成することができる。
ＭＯＳＦＥＴモジュール４０１、４０２内のショットキーバリアダイオード２１０をクランプダイオード１１３，１１４として使用することにより、従来は別途必要であったクランプダイオードモジュールを削除することができるため、電力変換装置の部品点数を低減できる。 本実施例により、３レベル主回路の構成が簡素化でき小型軽量化に効果がある。

実施例１では、二つのクランプダイオード１１３、１１４を用いた３レベル形回路に本発明を適用した例を説明したが、本発明は図５に示すようなＴ形３レベル回路にも適用することも可能である。本実施例では、図５に示すようなＴ形３レベル回路に本発明を適用した実施形態を説明する。なお、本実施形態では実施例１と異なる構成のみを説明し、同一の符号が付された構成は実施例１と同じ構成であるものとする。

図５に示す回路では、図１の二つのクランプダイオード１１３、１１４に代えて、ＭＯＳＦＥＴモジュール５，６を利用する。ＭＯＳＦＥＴモジュール５，６は、ＭＯＳＦＥＴ素子の通流方向が互いに逆方向となるように接続されている。また、各ＭＯＳＦＥＴモジュール５，６は、ゲート駆動回路１５５，１５６により駆動される。

本実施例においても実施例１と同様に、図５に示すＭＯＳＦＥＴモジュール２、３は、内蔵ダイオードをフリーホイールダイオードとして利用するため、上述したように図２ｂに示すようにＭＯＳＦＥＴチップを基板全面に搭載し、図１に示すＭＯＳＦＥＴモジュール１、４には、図２ａに示すようにＭＯＳＦＥＴチップ及びショットキーバリアダイオードチップを搭載することができる。このようなチップ配置構成により、ＭＯＳＦＥＴモジュール２、３の導通損失を低減させつつ、リカバリ損失が発生する部分にショットキーバリアダイオードを搭載してリカバリ損失の低減さえることができる。

上述した各実施形態では、３レベル形回路を例に説明したが、本発明の用途は当然これに限定されるものではなく、５レベルや７レベル回路などのマルチレベル回路に適用することができ、３レベルに適用した場合と同様の効果を得られる。

また、近年普及が拡大しているＴ形３レベル回路にも適用することが可能である。

１〜６： ＭＯＳＦＥＴモジュール
２０、２１： 直流電源コンデンサ
１０〜１３： ＭＯＳＦＥＴ
１０１〜１０６、２００：ＭＯＳＦＥＴ素子
１４〜１７： フリーホイールダイオード
１８、１９： クランプダイオード
３０、３１： 直流電源コンデンサ、
１０５〜１１０ 内蔵ダイオード
１５１〜１５６ ゲート駆動回路
１１１〜１１４、２１０： ショットキーバリアダイオード
１０００ MOSFETチップ
１１００ ショットキーバリアダイオードチップ
１２００ モジュール基板
３００モジュールパッケージ

Claims (6)

1. 直流の高電位を与える高電位端子と直流の低電位を与える低電位端子と前記高電位と前記低電位との中間の電位である中間電位を与える中間電位端子とを備えた直流電源と、
   前記直流電源が与える三つの電位を順次出現させる交流端子と、
   前記高電位端子と一方の主端子で接続された第一のスイッチング素子と、
   前記第一のスイッチング素子の他方の主端子と一方の主端子で接続された第二のスイッチング素子と、
   前記第二のスイッチング素子の他方の主端子と一方の主端子で接続された第三のスイッチング素子と、
   前記第三のスイッチング素子の他方の主端子と一方の主端子で接続され、前記低圧電位端子と他方の主端子接続された第四のスイッチング素子と、
   当該第一のスイッチング素子に逆並列接続された第一のショットキーバリアダイオード素子と、
   前記第四のスイッチング素子に逆並列接続された第四のショットキーバリアダイオード素子と、
   前記第一のスイッチング素子の他方の主端子と前記中間電位端子との間に接続された第五のショットキーバリアダイオード素子と、
   前記第四のスイッチング素子の一方の主端子と前記中間電位端子との間に接続された第六のショットキーバリアダイオード素子と、を備え、前記第二のスイッチング素子と前記第三のスイッチング素子の接続点が交流端子に接続された電力変換装置であって、
   前記第二及び前記第三のスイッチング素子は、電流遮断時の還流が流れる内蔵ダイオードを有するＭＯＳＦＥＴで構成されることを特徴とする電力変換装置。
2. 請求項１に記載の電力変換装置において、
   前記交流端子と、前記第一乃至第四のスイッチング素子と、前記第一のショットキーバリアダイオード素子、前記第四乃至第六のショットキーバリアダイオード素子を備えた一相分の回路を並列に三相分備えたことを特徴とする電力変換装置。
3. 請求項１または請求項２に記載の電力変換装置において、
   前記第二及び前記第三のスイッチング素子の面積が、前記第一及び前記第四のスイッチング素子の面積よりも大きいことを特長とする電力変換装置。
4. 請求項１乃至請求項３のいずれか１項に記載の電力変換装置において、
   前記第二のスイッチング素子と前記第五のショットキーバリアダイオード素子、前記第三のスイッチング素子と前記第六のショットキーバリアダイオード素子、がそれぞれ同一のパッケージに搭載されていることを特徴する電力変換装置。
5. 請求項１乃至請求項４のいずれか１項に記載の電力変換装置において、
   前記第二及び前記第三のスイッチング素子は、ワイドバンドギャップ半導体で構成されることを特徴とする電力変換装置。
6. 直流の高電位を与える高電位端子と直流の低電位を与える低電位端子と前記高電位と前記低電位との中間の電位である中間電位を与える中間電位端子とを備えた直流電源と、
   前記直流電源が与える三つの電位を順次出現させる交流端子と、
   前記高電位端子と一方の主端子で接続された第一のスイッチング素子と、
   前記第一のスイッチング素子の他方の主端子と一方の主端子で接続された第二のスイッチング素子と、
   前記第二のスイッチング素子の他方の主端子と一方の主端子で接続された第三のスイッチング素子と、
   前記第三のスイッチング素子の他方の主端子と一方の主端子で接続され、前記低圧電位端子と他方の主端子接続された第四のスイッチング素子と、
   当該第一のスイッチング素子に逆並列接続された第一のショットキーバリアダイオード素子と、
   前記第四のスイッチング素子に逆並列接続された第四のショットキーバリアダイオード素子と、
   前記中間電位端子と一方の主端子で接続される第五のスイッチング素子と、
   前記第五のスイッチング素子の他方の主端子と一方の主端子で接続され、前記交流端子と他方の主端子で接続され、前記第五のスイッチング素子と通流方向が逆となる向きに接続される第六のスイッチング素子と、を備え、前記第二のスイッチング素子と前記第三のスイッチング素子の接続点が交流端子に接続された電力変換装置であって、
   前記第二及び前記第三のスイッチング素子は、電流遮断時の還流が流れる内蔵ダイオードを有するＭＯＳＦＥＴで構成されることを特徴とする電力変換装置。

Images