JP5726055B2

JP5726055B2 - 電力変換装置

Info

Publication number: JP5726055B2
Application number: JP2011263189A
Authority: JP
Inventors: 拓志地道; 公輔中野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-12-01
Filing date: 2011-12-01
Publication date: 2015-05-27
Anticipated expiration: 2031-12-01
Also published as: JP2013116020A

Description

本発明は、電力変換装置に関し、特に、直流電力を交流電力に変換もしくは交流電力を直流電力に変換するための電力変換装置に関する。

２レベルの交流電圧が得られる２レベル電力変換装置が従来より知られているが、そのような２レベル電力変換装置２台を直流部で背中合わせに接続した電力変換システムが提案されている（例えば、特許文献１参照）。当該電力変換システムにおいては、電力変換装置を構成するパワーデバイスの構成要素である自己消弧型半導体素子と前記自己消弧型半導体素子に逆並列接続される還流ダイオードとの占有面積を総占有面積とした場合の一方の電力変換装置における自己消弧型半導体素子の占有率を、他方の電力変換装置における自己消弧型半導体素子の占有率と異ならせたことを特徴としている。こうすることにより、様々な負荷に応じてより適切な方の電力変換装置を選定できるようにしている。例えば、占有率の低い方を交流電源に接続し、占有率の高い方を電動機に接続することにより、より大きな電動機の駆動が可能となる。

また、近年においては、３レベルの出力が得られる３レベル電力変換装置も提案されている。

従来の３レベル電力変換装置として、同極性で直列に接続された２個のスイッチング素子直列体を直流端子の正極と負極の間に接続し、前記２個のスイッチング素子同士の接続点と前記直流端子の中性点との間に、逆直列に接続した２個のスイッチング素子逆直列体を接続することで、３レベルの交流電圧が得られる電力変換装置がある。ここで、前記逆直列体を構成するスイッチング素子は、前記直列体を構成するスイッチング素子よりも低耐圧である（例えば、特許文献２参照）。

また、別の従来の３レベル電力変換装置として、リカバリを発生するダイオードにのみワイドバンドギャップ半導体を用いたものがある（例えば、特許文献３参照）。

特許第３６２１６５９号公報特開２００２−２４７８６２号公報特開２０１１−７８２９６号公報

しかしながら、上記のような従来の電力変換装置のいずれにおいても、スイッチング素子と逆並列に接続される還流ダイオードの電力損失が最適化されておらず、近年のスイッチング周波数の高周波化に伴って、還流ダイオードの電力損失が発生する時間（後述する短絡保護期間（デッドタイム））の割合が増加するため、電力変換装置全体の効率に影響を及ぼし、電力変換装置全体の高効率化や小型化が図れないという問題点があった。

本発明は、かかる問題点を解決するためになされたものであり、３レベルの交流電圧が得られるとともに、還流ダイオードで発生する電力損失を低減することが可能な、電力変換装置を得ることを目的とする。

この発明は、直流電圧が印加される正極端子と負極端子からなる直流端子と、交流電圧が印加される交流端子と、前記正極端子と前記負極端子との間に接続された、同極性で互いに直列に接続された第１及び第２のコンデンサと、前記正極端子と前記負極端子との間に接続され、同極性で直列に接続された第１及び第２のスイッチング素子とそれらの第１および第２のスイッチング素子の各々に逆並列に接続された第１、第２の還流ダイオードとから構成された第１の直列体と、前記第１及び第２のスイッチング素子の接続点である前記交流端子と前記第１及び第２のコンデンサの接続点である中性点との間に接続され、逆極性で直列に接続された第３及び第４のスイッチング素子とそれらの第３および第４のスイッチング素子の各々に逆並列に接続された第３及び第４の還流ダイオードとから構成された第２の直列体とを備え、前記第１から第４のスイッチング素子による前記コンデンサの短絡を防止するためのデッドタイムを設定して前記第１から第４のスイッチング素子のスイッチング動作を行い、前記直流端子と前記交流端子との間の電力の流れを制御する電力変換装置であって、平均的な電力の流れが前記直流端子から前記交流端子の方向になるように制御され、前記デッドタイム中に発生する電力損失を低減するように、前記電力変換装置が取り扱う平均電流を通電した場合に生じる電圧降下が、前記第２の直列体に含まれる前記第３及び第４の還流ダイオードの電圧降下よりも前記第１の直列体に含まれる前記第１及び第２の還流ダイオードの電圧降下が大きくなるように設定されていることを特徴とする電力変換装置である。

この発明は、直流電圧が印加される正極端子と負極端子からなる直流端子と、交流電圧が印加される交流端子と、前記正極端子と前記負極端子との間に接続された、同極性で互いに直列に接続された第１及び第２のコンデンサと、前記正極端子と前記負極端子との間に接続され、同極性で直列に接続された第１及び第２のスイッチング素子とそれらの第１および第２のスイッチング素子の各々に逆並列に接続された第１、第２の還流ダイオードとから構成された第１の直列体と、前記第１及び第２のスイッチング素子の接続点である前記交流端子と前記第１及び第２のコンデンサの接続点である中性点との間に接続され、逆極性で直列に接続された第３及び第４のスイッチング素子とそれらの第３および第４のスイッチング素子の各々に逆並列に接続された第３及び第４の還流ダイオードとから構成された第２の直列体とを備え、前記第１から第４のスイッチング素子による前記コンデンサの短絡を防止するためのデッドタイムを設定して前記第１から第４のスイッチング素子のスイッチング動作を行い、前記直流端子と前記交流端子との間の電力の流れを制御する電力変換装置であって、平均的な電力の流れが前記直流端子から前記交流端子の方向になるように制御され、前記デッドタイム中に発生する電力損失を低減するように、前記電力変換装置が取り扱う平均電流を通電した場合に生じる電圧降下が、前記第２の直列体に含まれる前記第３及び第４の還流ダイオードの電圧降下よりも前記第１の直列体に含まれる前記第１及び第２の還流ダイオードの電圧降下が大きくなるように設定されていることを特徴とする電力変換装置であるので、３レベルの交流電圧が得られるとともに、還流ダイオードで発生する電力損失が低減される。

本発明の実施の形態１に係る電力変換装置の主回路を示す回路図である。図１の主回路の第１から第３のスイッチング状態を示す回路図である。図１の主回路の第４から第６のスイッチング状態を示す回路図である。図１の主回路の第１から第２のデッドタイム期間中の電流経路を示す回路図である。図１の主回路の第４から第５のデッドタイム期間中の電流経路を示す回路図である。本発明の実施の形態１に係る電力変換装置のシミュレーション結果の一例を示した図である。本発明の実施の形態１に係る電力変換装置に用いるスイッチング素子と還流ダイオードの特性の一例を示した図である。本発明の実施の形態２に係る電力変換装置のシミュレーション結果の一例である。本発明の実施の形態１に係る電力変換装置の主回路を三相構成にした一例を示す回路図である。

実施の形態１．
図１に、本発明の実施の形態１に係る電力変換装置の主回路を示す回路図を示す。本発明の実施の形態１に係る電力変換装置においては、図１に示すように、コンデンサ１１とコンデンサ１２を同極性で直列に接続し、正極に正極端子Ｐ、負極に負極端子Ｎ、中性点に端子Ｃを形成する。正極端子Ｐおよび負極端子Ｎは直流電圧が印加される端子で、３レベルの電位（Ｐ点、中性点、Ｎ点）を与える直流電圧源を構成している。正極端子Ｐは例えば正の電位を与える高電位端子で、負極端子Ｎは、正極端子Ｐの電位よりも低い電位、例えば、負の電位を与える低電位端子であり、中性点の端子Ｃは、正極端子Ｐの電位と負極端子Ｎの電位の中間の電位を与える中間電位端子となっている。また、図１に示すように、正極端子Ｐと負極端子Ｎとの間には、スイッチング素子１およびスイッチング素子２を同極性で直列に接続し、さらに、それらのスイッチング素子１，２のそれぞれに逆並列に還流ダイオード１Ｄ，２Ｄを接続して構成した、第１の直列体が接続されている。また、スイッチング素子１とスイッチング素子２とを接続している接続点には、交流電圧を取り出すための交流端子Ａを設ける。交流端子Ａと端子Ｃとの間には、スイッチング素子３およびスイッチング素子４を逆極性で直列に接続し、さらに、それらのスイッチング素子３，４のそれぞれに逆並列に還流ダイオード３Ｄ，４Ｄを接続して構成した、第２の直列体が接続されている。以下では、便宜上、スイッチング素子１，２および還流ダイオード１Ｄ，２Ｄを“ブリッジ側”の素子、スイッチング素子３，４および還流ダイオード３Ｄ，４Ｄを“中性点側”の素子と呼ぶ。

また、以下では、スイッチング素子１〜４には、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（ＪｕｎｃｔｉｏｎｇａｔｅＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）などのユニポーラ素子の適用を想定する。また、還流ダイオード１Ｄ〜４Ｄには、ショットキーバリアダイオードやＰｉＮダイオード、もしくは、スイッチング素子１〜４に寄生する寄生ダイオードなどの適用を想定する。

本実施の形態１に係る電力変換装置においては、スイッチング素子１〜４に、双方向に電流を通電することができるユニポーラ素子の適用を想定しているため、後述する短絡保護期間（以下、デッドタイムと呼ぶ。）に主に還流ダイオード１Ｄ〜４Ｄに電流が流れ、当該還流ダイオード１Ｄ〜４Ｄにおいて電力損失が発生する。近年のスイッチング周波数の高周波化に伴って、スイッチング周期に占めるデッドタイムの割合が増加するため、今後、電力変換装置の小型化や高効率化を図るには、この還流ダイオードで発生する電力損失の低損失化が必須であるが、本発明により、これを実現することができる。

本実施の形態１に係る電力変換装置で使用される図１の回路は、平均的な電力の流れが直流側から交流側に向かう方向であり、従って、電力変換装置において、直流電力を交流電力に変換する動作時間が、交流電力を直流電力に変換する動作時間よりも大きい場合を想定している。また、電力変換装置の取り扱う平均電流あるいは定格電流を通電した場合の還流ダイオードの電圧降下に関し、ブリッジ側の還流ダイオード１Ｄおよび２Ｄと、中性点側の還流ダイオード３Ｄおよび４Ｄとが、異なる電圧降下特性を有していることを特徴とする。具体的には、本実施の形態１においては、ブリッジ側の還流ダイオード１Ｄおよび２Ｄの電圧降下よりも、中性点側の還流ダイオード３Ｄおよび４Ｄの電圧降下の方が小さいことを特徴とする。なお、ここでいう電圧降下とは、電力変換装置の取り扱う平均電流あるいは定格電流を通電した場合の還流ダイオードの電圧降下のことである。

なお、本発明の実施の形態１に係る電力変換回路は、直流三端子（正極端子Ｐ、中性点の端子Ｃ、負極端子Ｎ）と交流端子Ａとの間で、直流／交流またはその逆の電力の変換を行うもので、３レベルの交流電圧が得られる３レベル電力変換回路である。本発明の電力変換回路においては、直流三端子（正極端子Ｐ、中性点の端子Ｃ、負極端子Ｎ）が与える３レベルの電位を順次交流端子Ａに出現させて、３レベルの交流電圧を得る。３レベルの交流電圧を得る方法としては、電圧指令値Ｖ＿ｒｅｆの正／負の別に応じて、スイッチング素子１〜４の少なくとも１つに導通指令を与え、各スイッチング素子１〜４のオン／オフを切り替えることにより、３レベルの交流電圧を得ることができる。

以下では、正極端子Ｐと端子Ｃの間の電圧および端子Ｃと負極端子Ｎの間の電圧を共にＶｄｃとし、さらに端子Ｃを基準電位とし、交流端子Ａの電位を出力電圧Ｖｏｕｔとする。

図２は、出力電圧Ｖｏｕｔを正電圧とする場合のスイッチングパターンを図示している。図２（ａ）は、スイッチング素子１と２がオフ、スイッチング素子３と４がオンであり、出力電圧Ｖｏｕｔは０である。図２（ｂ）はスイッチング素子１と４がオン、スイッチング素子２と３がオフであり、出力電圧ＶｏｕｔはＶｄｃである。よって、電圧指令値Ｖ＿ｒｅｆが正電圧の場合は、図２（ａ）と図２（ｂ）の状態の時間比率を制御することによって、出力電圧Ｖｏｕｔの平均電圧を、０からＶｄｃの範囲で電圧指令値Ｖ＿ｒｅｆに追従させることができる。なお、実際には、図２（ａ）と図２（ｂ）とを切り替える場合は、スイッチング周期に対して限りなく短い時間で図２（ｃ）の状態（すなわち、スイッチング素子４がオン、スイッチング素子１，２，３がオフの状態）を経由する。

図３は、出力電圧Ｖｏｕｔを負電圧とする場合のスイッチングパターンを図示している。図３（ｄ）は、スイッチング素子１と２がオフ、スイッチング素子３と４がオンであり、出力電圧Ｖｏｕｔは０である。図３（ｅ）はスイッチング素子１と４がオフ、スイッチング素子２と３がオンであり、出力電圧Ｖｏｕｔは−Ｖｄｃである。よって、電圧指令値Ｖ＿ｒｅｆが負電圧の場合は、図３（ｄ）と図３（ｅ）の状態の時間比率を制御することにより、出力電圧Ｖｏｕｔの平均電圧を−Ｖｄｃから０の範囲で電圧指令値Ｖ＿ｒｅｆに追従させることができる。なお、実際には、図３（ｄ）と図３（ｅ）とを切り替える場合は、スイッチング周期に対して限りなく短い時間で図３（ｆ）の状態（すなわち、スイッチング素子３がオン、スイッチング素子１，２，４がオフの状態）を経由してスイッチング動作を行う。

このデッドタイムと呼ばれる、図２（ｃ）や図３（ｆ）のような状態を経由してスイッチングを行う理由は、スイッチング状態の切り替え時にスイッチング素子の特性バラツキなどによって、コンデンサ１１および１２が短絡されるのを防止するためである。

図４（ｇ）および図４（ｈ）は、電圧指令値Ｖ＿ｒｅｆが正電圧の場合のデッドタイム期間（図２（ｃ））における電流経路を太線で示している。なお、出力電流Ｉｏｕｔが交流端子Ａから負荷（図示せず）の方向に流れ出す方向であるときを正電流とし、逆に、負荷（図示せず）から交流端子Ａに流れ入る方向であるときを負電流として説明する。図４（ｇ）が出力電流Ｉｏｕｔが正電流の場合で、図４（ｈ）が出力電流Ｉｏｕｔが負電流の場合である。図４（ｇ）に示すように、出力電流Ｉｏｕｔが正電流の場合、還流ダイオード３Ｄが導通する。一方、図４（ｈ）に示すように、出力電流Ｉｏｕｔが負電流の場合は、還流ダイオード１Ｄが導通する。

一方、図５（ｉ）および図５（ｊ）は、電圧指令値Ｖ＿ｒｅｆが負電圧の場合のデッドタイム期間（図３（ｆ））における電流経路を示している。図５（ｉ）が出力電流Ｉｏｕｔが正電流の場合で、図５（ｊ）が出力電流Ｉｏｕｔが負電流の場合である。図５（ｉ）に示すように、出力電流Ｉｏｕｔが正電流の場合、還流ダイオード２Ｄが導通する。一方、図５（ｊ）に示すように、出力電流Ｉｏｕｔが負電流の場合は、還流ダイオード４Ｄが導通する。

よって、電圧指令値Ｖ＿ｒｅｆあるいは出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとが同極性の場合は還流ダイオード３Ｄもしくは４Ｄが導通し、異極性の場合は還流ダイオード１Ｄもしくは２Ｄが導通する。

図６は、電力が直流側から交流側へ送電され、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔの力率が略１の場合のシミュレーション結果を示している。電圧指令値Ｖ＿ｒｅｆは実効値１１５．５Ｖの正弦波で与え、スイッチングの１周期の平均電圧がＶ＿ｒｅｆに追従した出力電圧Ｖｏｕｔが３レベルで出力される。なお、直流電圧Ｖｄｃは１７５Ｖである。出力電流Ｉｏｕｔは電圧指令値Ｖｒｅｆあるいは出力電圧Ｖｏｕｔと略同位相で実効値が２５Ａの正弦波電流である。

スイッチング素子１、２、３、４に流れる電流をそれぞれＩ＿１、Ｉ＿２、Ｉ＿３、Ｉ＿４とし、還流ダイオード１Ｄ、２Ｄ、３Ｄ、４Ｄに流れる電流をＩ＿１Ｄ、Ｉ＿２Ｄ、Ｉ＿３Ｄ、Ｉ＿４Ｄとする。スイッチング素子１、２、３、４の電流に関してはドレインからソースに向かう方向を正方向、還流ダイオード１Ｄ、２Ｄ、３Ｄ、４Ｄの電流に関しては、アノードからカソードに向かう方向を正方向としている。

図６によれば、ブリッジ側の還流ダイオード１Ｄ、２Ｄに流れる電流Ｉ＿１Ｄ、Ｉ＿２Ｄは略０であるのに対し、中性点側の還流ダイオード３Ｄ、４Ｄに流れる電流Ｉ＿３Ｄ、Ｉ＿４Ｄはデッドタイム期間中に出力電流Ｉｏｕｔに相当する電流値となっている。これは、図４および図５で説明したように出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔが同極性の場合には、デッドタイム期間において電流が中性点側の還流ダイオード３Ｄあるいは４Ｄに必ず流れることによる。

なお、シミュレーションでは力率が略１の場合を例にしたが、これは、力率が略１の場合は、電圧と電流が完全に同極性（もしくは実施の形態２の場合は異極性）であるので、本発明がより効果的になる。力率が略１以外の場合であっても、直流側から交流側に電力が送電される場合には、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔが同極性になる期間の方が異極性になる期間よりも長いので、ブリッジ側の還流ダイオードに流れる電流Ｉ＿１Ｄ、Ｉ＿２Ｄよりも中性点側の還流ダイオードに流れる電流Ｉ＿３Ｄ、Ｉ＿４Ｄの方が大きい。よって、電力変換装置の取り扱う平均電流あるいは定格電流を通電した還流ダイオードの電圧降下に関して、ブリッジ側の還流ダイオード１Ｄおよび２Ｄの電圧降下よりも、中性点側の還流ダイオード３Ｄおよび４Ｄの電圧降下の方が小さくなるように選定を行えば、低損失になる。還流ダイオードの電圧降下を異なるようにするには、例えば、還流ダイオード１Ｄ，２Ｄのチップ面積と還流ダイオード３Ｄ，４Ｄのチップ面積とを異なるようにしてもよい。スイッチング素子１〜４および還流ダイオード１Ｄ〜４Ｄが同じモジュール内に設けられる場合には、ブリッジ側のスイッチング素子１，２と還流ダイオード１Ｄ，２Ｄとの総面積に対する還流ダイオード１Ｄ，２Ｄのチップ面積の比率（占有率）を、中性点側のスイッチング素子３，４と還流ダイオード３Ｄ，４Ｄとの総面積に対する還流ダイオード３Ｄ，４Ｄのチップ面積の比率（占有率）と異なるようにしてもよい。また、ブリッジ側と中性点側のいずれか一方の還流ダイオードをスイッチング素子の寄生ダイオードから構成し、もう一方の還流ダイオードを外付けの還流ダイオードとしてもよい。あるいは、ブリッジ側の還流ダイオードと中性点側の還流ダイオードとを互いに異なる種類のダイオードから構成するようにしてもよい。

なお、上記シミュレーションではスイッチング素子に電流を双方向に流すことができるユニポーラ素子を想定しているが、電流を１方向にしか流すことができないＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）などのバイポーラ素子を使用しても、還流ダイオードの導通損失がデッドタイムの方が支配的であれば、同等の効果が得られる。特に、電力の方向が直流から交流方向で、力率が１に近ければ、デッドタイム以外での還流ダイオードに流れる電流は極小さくなる。

また、上記シミュレーションでは、スイッチング素子の電圧降下が還流ダイオードの電圧降下よりも十分に小さく、スイッチング素子がオンしている状態では還流ダイオードには電流が流れないと仮定した。図７は、例としてスイッチング素子に用いるＭＯＳＦＥＴと還流ダイオードに用いるショットキーバリアダイオードと、ＭＯＳＦＥＴの寄生ダイオードの、それぞれの電圧降下と電流の関係を示している。ＭＯＳＦＥＴに代表されるユニポーラ素子はオン状態では抵抗として機能するので、０Ａ時の電圧降下は略０Ｖであるのに対し、ダイオードの電圧降下は、飽和電圧と呼ばれる電圧値以上の電圧降下となる。図７の場合は、ショットキーバリアダイオードの飽和電圧は略０．８Ｖであり、ＭＯＳＦＥＴの寄生ダイオードの飽和電圧は略２．６Ｖである。通常、低損失化を目的とする場合は、ＭＯＳＦＥＴのオン抵抗を十分に小さく設定するので、仮に分流が発生したとしても、ＭＯＳＦＥＴに流れる電流の方が支配的である。すなわち、各スイッチング素子１〜４がオンしているときに、当該スイッチング素子１〜４に対応する（逆並列に接続された）還流ダイオード１Ｄ〜４Ｄが導通する方向に電力変換装置の定格電流を流した場合に、当該還流ダイオード１Ｄ〜４Ｄに分流する電流よりも、スイッチング素子１〜４に分流する電流の方が大きくなる。よって、分流が発生する場合においても本実施の形態で説明した効果は得られる。

以上のように、本実施の形態１によれば、直流電圧が印加される正極端子Ｐと負極端子Ｎと、交流電圧が印加される交流端子Ａと、正極端子Ｐと負極端子Ｎとの間に接続された、同極性で互いに直列に接続された第１及び第２のコンデンサ１１，１２と、正極端子Ｐと負極端子Ｎとの間に接続され、同極性で直列に接続された第１及び第２のスイッチング素子１，２およびスイッチング素子１，２のそれぞれに逆並列に接続された第１及び第２の還流ダイオード１Ｄ，２Ｄから構成された第１の直列体と、第１及び第２のスイッチング素子１，２の接続点である交流端子Ａと第１及び第２のコンデンサ１１，１２の接続点である中性点の端子Ｃとの間に接続され、逆極性で直列に接続された第３及び第４のスイッチング素子３，４とスイッチング素子３，４のそれぞれに逆並列に接続された第３及び第４の還流ダイオード３Ｄ，４Ｄから構成された第２の直列体とを備え、第１及び第２の還流ダイオード１Ｄ，２Ｄと第３及び第４の還流ダイオード３Ｄ，４Ｄとが異なる電圧降下特性を有していることを特徴としている。具体的には、本実施の形態１の電力変換装置は直流電力を交流電力に変換する動作時間が長い場合を想定しているので、第１及び第２の還流ダイオード１Ｄ，２Ｄの電圧降下が、第３及び第４の還流ダイオード３Ｄ，４Ｄの電圧降下よりも大きくなるように構成した。これにより、本実施の形態１の電力変換装置は、３レベルの交流電圧が得られるとともに、還流ダイオードで発生する電力損失が低減され、電力変換装置全体の高効率化および小型化を可能にすることができる。

実施の形態２．
以下、本発明の実施の形態２に係る電力変換装置について説明する。本実施の形態２に係る電力変換装置の回路は、上述の実施の形態１で示した図１と同じ回路構成である。従って、ここでは、実施の形態１の図１およびその説明を参照することとし、詳細な説明については省略する。ただし、本実施の形態２においては、実施の形態１とは逆に、平均的な電力の流れが交流側から直流側に向かう方向であり、従って、交流電力を直流電力に変換する動作時間が、直流電力を交流電力に変換する動作時間よりも長い場合を想定している。また、電力変換装置の取り扱う平均電流あるいは定格電流を通電した場合の還流ダイオードの電圧降下に関し、ブリッジ側の還流ダイオード１Ｄおよび２Ｄの電圧降下の方が、中性点側の還流ダイオード３Ｄおよび４Ｄの電圧降下よりも小さいことを特徴とする。他の構成、動作については、実施の形態１と同じである。

図８は、電力の流れが交流側から直流側に向かう方向で、かつ、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔの力率が略１で動作している状態のシミュレーション結果である。この場合は、図６とは対称的に、出力電圧と出力電流が異極性であるので、還流ダイオード３Ｄ，４Ｄには電流がほとんど流れず、還流ダイオード１Ｄあるいは２Ｄに電流が流れる。よって、ブリッジ側の還流ダイオード１Ｄおよび２Ｄの電圧降下を、中性点側の還流ダイオード３Ｄ，４Ｄの電圧降下よりも小さくすれば低損失化が実現できる。還流ダイオードの電圧降下を異なるようにするには、例えば、還流ダイオード１Ｄ，２Ｄのチップ面積と還流ダイオード３Ｄ，４Ｄのチップ面積とを異なるようにしてもよい。スイッチング素子１〜４および還流ダイオード１Ｄ〜４Ｄが同じモジュール内に設けられる場合には、ブリッジ側のスイッチング素子１，２と還流ダイオード１Ｄ，２Ｄとの総面積に対する還流ダイオード１Ｄ，２Ｄのチップ面積の比率（占有率）を、中性点側のスイッチング素子３，４と還流ダイオード３Ｄ，４Ｄとの総面積に対する還流ダイオード３Ｄ，４Ｄのチップ面積の比率（占有率）と異なるようにしてもよい。また、ブリッジ側または中性点側のいずれか一方の還流ダイオードをスイッチング素子の寄生ダイオードから構成し、もう一方の還流ダイオードを外付けの還流ダイオードから構成してもよいし、あるいは、ブリッジ側と中性点側とで互いに異なる種類のダイオードを還流ダイオードとして用いるようにしてもよい。

また、スイッチング素子に１方向にしか電流が流すことができないバイポーラ素子を使用した場合は、スイッチング素子の電流Ｉ＿１およびＩ＿２の負電流部分は、還流ダイオード１Ｄおよび２Ｄに流れることになるが、還流ダイオード１Ｄおよび２Ｄは電圧降下が小さい特性を有しているので、低損失となる。

以上のように、本実施の形態２によれば、直流電圧が印加される正極端子Ｐと負極端子Ｎと、交流電圧が印加される交流端子Ａと、正極端子Ｐと負極端子Ｎとの間に接続された、同極性で互いに直列に接続された第１及び第２のコンデンサ１１，１２と、正極端子Ｐと負極端子Ｎとの間に接続された、同極性で直列に接続された第１及び第２のスイッチング素子１，２と第１及び第２のスイッチング素子１，２のそれぞれに逆並列に接続された第１及び第２の還流ダイオード１Ｄ，２Ｄとから構成された第１の直列体と、第１及び第２のスイッチング素子１，２の接続点である交流端子Ａと第１及び第２のコンデンサ１１，１２の接続点である中性点の端子Ｃとの間に接続され、逆極性で直列に接続された第３及び第４のスイッチング素子３，４と第３及び第４のスイッチング素子のそれぞれに逆並列に接続された還流ダイオード３Ｄ，４Ｄとから構成された第２の直列体とを備え、第１及び第２の還流ダイオード１Ｄ，２Ｄと第３及び第４の還流ダイオード３Ｄ，４Ｄとが異なる電圧降下特性を有していることを特徴としている。具体的には、本実施の形態２においては、交流電力を直流電力に変換する動作時間が長い場合を想定しているので、第１及び第２の還流ダイオード１Ｄ，２Ｄの電圧降下が、第３及び第４の還流ダイオード３Ｄ，４Ｄの電圧降下よりも小さいように構成した。これにより、実施の形態１と同様に、３レベルの交流電圧が得られるとともに、還流ダイオードで発生する電力損失が低減され、電力変換装置全体の高効率化および小型化を可能にすることができる。

なお、上述の実施の形態１および２では、図１に示す単相構成を例に示したが、その場合に限らず、図９に示すように三相構成にしてもよい。すなわち、図１のスイッチング素子１が図９では３つのスイッチング素子１Ｕ，１Ｖ，１Ｗから構成され、図１のスイッチング素子２が図９では３つのスイッチング素子２Ｕ，２Ｖ，２Ｗから構成されている。また、同様に、図１のスイッチング素子３が図９では３つのスイッチング素子３Ｕ，３Ｖ，３Ｗから構成され、図１のスイッチング素子４が図９では３つのスイッチング素子４Ｕ，４Ｖ，４Ｗから構成されている。なお、図９の構成においても、図１と同様に、各スイッチング素子に、それぞれ、１つずつ、還流ダイオードが逆並列に接続されている。図９の構成においても、実施の形態１，２と同様に、ブリッジ側のスイッチング素子１Ｕ，１Ｖ，１Ｗおよびスイッチング素子２Ｕ，２Ｖ，２Ｗに接続された還流ダイオードの電圧降下特性と、中性点側のスイッチング素子３Ｕ，３Ｖ，３Ｗおよびスイッチング素子４Ｕ，４Ｖ，４Ｗに接続された還流ダイオードの電圧降下特性とが異なる構成となっている（すなわち、ブリッジ側の還流ダイオードの電圧降下が、中性点側の還流ダイオードの電圧降下よりも小さい（またはその逆））。従って、この場合においても、上記の実施の形態１、２と同様の効果を奏することは言うまでもない。

なお、補足ながら、図９の構成についてさらに詳細に説明する。コンデンサ１１とコンデンサ１２を同極性で直列に接続し、正極を正極端子Ｐ、負極を負極端子Ｎ、中性点に端子Ｃを形成する。正極端子Ｐと負極端子Ｎの間には、スイッチング素子１Ｕおよび２Ｕを同極性で直列に接続した直列体、スイッチング素子１Ｖおよび２Ｖを同極性で直列に接続した直列体、および、スイッチング素子１Ｗおよび２Ｗを同極性で直列に接続した直列体の、合計３つの直列体を接続する。また、スイッチング素子１Ｕおよび２Ｕの接続点には交流電圧を取り出すための交流端子Ｕを設け、スイッチング素子１Ｖおよび２Ｖの接続点には交流電圧を取り出すための交流端子Ｖを設け、スイッチング素子１Ｗおよび２Ｗの接続点には交流電圧を取り出すための交流端子Ｗを設けている。また、交流端子Ｕと端子Ｃの間には、スイッチング素子３Ｕおよび４Ｕを逆極性で直列に接続し、交流端子Ｖと端子Ｃの間には、スイッチング素子３Ｖおよび４Ｖを逆極性で直列に接続し、交流端子Ｗと端子Ｃの間には、スイッチング素子３Ｗおよび４Ｗを逆極性で直列に接続する。さらに、スイッチング素子１Ｕ，１Ｖ，１Ｗには、逆並列に還流ダイオード１ＤＵ，１ＤＶ，１ＤＷがそれぞれ接続され、スイッチング素子２Ｕ，２Ｖ，２Ｗには、逆並列に還流ダイオード２ＤＵ，２ＤＶ，２ＤＷがそれぞれ接続されている。また、スイッチング素子３Ｕ，３Ｖ，３Ｗには、逆並列に還流ダイオード３ＤＵ，３ＤＶ，３ＤＷがそれぞれ接続され、スイッチング素子４Ｕ，４Ｖ，４Ｗには、逆並列に還流ダイオード４ＤＵ，４ＤＶ，４ＤＷがそれぞれ接続されている。このように、図９の構成は、図１に示す単相構成を三相構成にしたもので、基本的には同じ回路構成である。

なお、系統電源（図示せず）に接続する場合は、リアクトル（図示せず）などを介して接続する。

なお、上記の実施の形態１および２の説明では、スイッチング素子１〜４ならびに還流ダイオード１Ｄ〜４Ｄに用いる半導体素子を構成する半導体材料は特に限定していないが、一般的には珪素が使用できる。

また、他の半導体材料として、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体材料を用いるようにしてもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、またはダイヤモンドなどがある。

ワイドバンドギャップ半導体を使用した場合には、珪素を使用した場合に比べて、スイッチング素子や還流ダイオードの電力損失を低く出来るため、上述した本発明の効果を維持したまま、スイッチング素子の高効率化が図れ、また、デッドタイムにおける還流ダイオードの電力損失の低損失化が実現できるので、延いては、電力変換装置全体の高効率化が可能となる。

また、ワイドバンドギャップ半導体により形成されたスイッチング素子ならびに還流ダイオードは、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や還流ダイオードの小型化が可能であり、これら小型化されたスイッチング素子や還流ダイオードを用いることにより、これらの素子を組み込んだ電力変換装置の小型化が可能となる。

さらに、ワイドバンドギャップ半導体素子は、耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力変換装置の一層の小型化が可能になる。

また、ワイドバンドギャップ半導体により形成されたスイッチング素子は、高速スイッチングが可能であることから、スイッチング周波数の高周波化が可能となる。その場合は、スイッチング周期に占めるデッドタイムの割合が増加するので、本発明はより効果的となる。

なお、スイッチング素子および還流ダイオードの両方がワイドバンドギャップ半導体によって形成されていることが望ましいが、スイッチング素子及び還流ダイオードのいずれか一方だけをワイドバンドギャップ半導体によって形成してもよい。この場合でも、実施の形態１および２に記載の効果を得ることができる。

１，２，３，４，１Ｕ，２Ｕ，３Ｕ，４Ｕ，１Ｖ，２Ｖ，３Ｖ，４Ｖ，１Ｗ，２Ｗ，３Ｗ，４Ｗスイッチング素子、１Ｄ，２Ｄ，３Ｄ，４Ｄ，１ＤＵ，２ＤＵ，３ＤＵ，４ＤＵ，１ＤＶ，２ＤＶ，３ＤＶ，４ＤＶ，１ＤＷ，２ＤＷ，３ＤＷ，４ＤＷ還流ダイオード、１１，１２コンデンサ、Ａ交流端子、Ｃ中性点端子、Ｉ＿１，Ｉ＿２，Ｉ＿３，Ｉ＿４スイッチング素子に流れる電流、Ｉ＿１Ｄ，Ｉ＿２Ｄ，Ｉ＿３Ｄ，Ｉ＿４Ｄ還流ダイオードに流れる電流、Ｉｏｕｔ出力電流、Ｎ負極端子、Ｐ正極端子、Ｕ，Ｖ，Ｗ交流端子、Ｖｄｃ直流電圧、Ｖｏｕｔ出力電圧、Ｖ＿ｒｅｆ電圧指令値。

Claims

直流電圧が印加される正極端子と負極端子からなる直流端子と、
交流電圧が印加される交流端子と、
前記正極端子と前記負極端子との間に接続された、同極性で互いに直列に接続された第１及び第２のコンデンサと、
前記正極端子と前記負極端子との間に接続され、同極性で直列に接続された第１及び第２のスイッチング素子とそれらの第１および第２のスイッチング素子の各々に逆並列に接続された第１、第２の還流ダイオードとから構成された第１の直列体と、
前記第１及び第２のスイッチング素子の接続点である前記交流端子と前記第１及び第２のコンデンサの接続点である中性点との間に接続され、逆極性で直列に接続された第３及び第４のスイッチング素子とそれらの第３および第４のスイッチング素子の各々に逆並列に接続された第３及び第４の還流ダイオードとから構成された第２の直列体と
を備え、
前記第１から第４のスイッチング素子による前記コンデンサの短絡を防止するためのデッドタイムを設定して前記第１から第４のスイッチング素子のスイッチング動作を行い、
前記直流端子と前記交流端子との間の電力の流れを制御する電力変換装置であって、
平均的な電力の流れが前記直流端子から前記交流端子の方向になるように制御され、
前記デッドタイム中に発生する電力損失を低減するように、前記電力変換装置が取り扱う平均電流を通電した場合に生じる電圧降下が、前記第２の直列体に含まれる前記第３及び第４の還流ダイオードの電圧降下よりも前記第１の直列体に含まれる前記第１及び第２の還流ダイオードの電圧降下が大きくなるように設定されている
ことを特徴とする電力変換装置。
直流電圧が印加される正極端子と負極端子からなる直流端子と、
交流電圧が印加される交流端子と、
前記正極端子と前記負極端子との間に接続された、同極性で互いに直列に接続された第１及び第２のコンデンサと、
前記正極端子と前記負極端子との間に接続され、同極性で直列に接続された第１及び第２のスイッチング素子とそれらの第１および第２のスイッチング素子の各々に逆並列に接続された第１、第２の還流ダイオードとから構成された第１の直列体と、
前記第１及び第２のスイッチング素子の接続点である前記交流端子と前記第１及び第２のコンデンサの接続点である中性点との間に接続され、逆極性で直列に接続された第３及び第４のスイッチング素子とそれらの第３および第４のスイッチング素子の各々に逆並列に接続された第３及び第４の還流ダイオードとから構成された第２の直列体と
を備え、
前記第１から第４のスイッチング素子による前記コンデンサの短絡を防止するためのデッドタイムを設定して前記第１から第４のスイッチング素子のスイッチング動作を行い、
前記直流端子と前記交流端子との間の電力の流れを制御する電力変換装置であって、
平均的な電力の流れが前記交流端子から前記直流端子の方向になるように制御され、
前記デッドタイム中に発生する電力損失を低減するように、前記電力変換装置が取り扱う平均電流を通電した場合に生じる電圧降下が、前記第２の直列体に含まれる前記第３及び第４の還流ダイオードの電圧降下よりも前記第１の直列体に含まれる前記第１及び第２の還流ダイオードの電圧降下が小さくなるように設定されている
ことを特徴とする電力変換装置。
力率が略１で動作することを特徴とする請求項１または２に記載の電力変換装置。
前記第１の直列体に含まれる環流ダイオードおよび前記第２の直列体に含まれる環流ダイオードのうち、どちらか一方の直列体に含まれる環流ダイオードはスイッチング素子に寄生する寄生ダイオードのみから構成され、他方の直列体に含まれる環流ダイオードはスイッチング素子に寄生する寄生ダイオード以外のダイオードを含むことを特徴とする請求項１ないし３のいずれか１項に記載の電力変換装置。