JP6167244B2 - 電力変換装置、モータ装置および逆変換器モジュール - Google Patents

Description

本発明は、電力変換装置および制御方法に関する。

インバータ装置などの電力変換装置において、従来は、シリコン（Ｓｉ）素子である、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とＰＩＮ（p-intrinsic-n）ダイオードの逆並列接続されたペアが上下アームに配置された半導体装置が用いられる。

上下アームそれぞれのＩＧＢＴを、各ＩＧＢＴのゲート端子に接続されている駆動装置によって交互にスイッチングさせることで、インバータ装置の出力として交流電力を生成する。この時、各素子において導通損失およびスイッチング損失が発生し、これがインバータ装置の電力変換損失となる。現在のＳｉデバイスの損失は、Ｓｉの物性値から決まる理論値にほぼ達しており、さらなる低減は困難である。

一方、ＳｉＣやＧａＮといったワイドバンドギャップ半導体は、シリコンと比べてバンドギャップが大きく、絶縁破壊電界は１桁程度大きいという特徴を持つため、次世代パワーデバイスとして有望視されている。特に、ＳｉＣの縦型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は、数百Ｖから数キロＶの幅広い耐圧範囲にて、従来のシリコン素子より大幅な低オン抵抗化が見込まれる。また、ＩＧＢＴと異なり、ＭＯＳＦＥＴはユニポーラ素子であるため、高速なスイッチングが可能である。従って、ＳｉＣ−ＭＯＳＦＥＴを用いたインバータ装置では、大幅な損失低減が見込まれる。

さらに、縦型ＭＯＳＦＥＴは、その素子内部にボディダイオード（内蔵ダイオード）を有する。これは、ソース電極に電気的に接続している素子内のＰ型ボディ領域と、ドレイン電極に電気的に接続している素子内のＮ型ドリフト領域が、ＰＮダイオード（ＰＮＤ）として機能するものであり、ＭＯＳＦＥＴがオン時に導通するチャネルと逆並列接続されていると見なすことができる。すなわち、縦型ＭＯＳＦＥＴを用いてインバータ装置を構成する場合、ＩＧＢTと異なり逆並列ダイオード素子を必要としない。つまり、ＭＯＳＦＥＴ素子のみでインバータ装置を構成することが可能となる。これは、インバータ装置の小型化や低コスト化に大きく寄与することになる。また、縦型ＭＯＳＦＥＴは、ＩＧＢＴと異なり、ゲートがオンのとき、ドレイン―ソース間の双方向に導通が可能という特徴も有している。従って、上下アームのどちらかが還流しているときに、そのアームのＭＯＳＦＥＴをオンする同期整流動作を行えば、内蔵ダイオードに加えて、並列であるＭＯＳＦＥＴの低抵抗なチャネル導通も電流経路として活用でき、より損失低減が可能となる。また、ＳｉＣ−ＭＯＳＦＥＴの内蔵ダイオードは、通電すると、電子−正孔の再結合により積層欠陥が成長しオン電圧の劣化等が生じる、通電劣化現象が起こり得ることが知られており、同期整流動作は、内蔵ダイオードの正孔電流を減少させ、通電劣化の抑制にもつながることになる。

特開２０１０−０１６９３７ 特開２００７−１１０８４５

前記、同期整流動作においては、一般に、上下アームが同時にオンとなり貫通電流が流れる（短絡）ことを防ぐため、デッドタイムが設けられる。デッドタイムとは、上下アームの一方がオンからオフになる時間から、他方がオンになるまでの期間である。しかしながら、駆動装置の信号に対し、実際の素子のオンオフには遅れが生じる。デッドタイムが短すぎると、上下アーム短絡の可能性が生じ、デッドタイムを長く設定しすぎると、インバータ装置の電力変換効率低下を招く。また、デッドタイム中は、内蔵ダイオードによる通電となるので、通電劣化が生じる可能性がある。

特許文献１には、素子のスイッチング時間をもとにデッドタイムを可変する例が、特許文献２には、負荷電流を検出し、負荷状態に応じてデッドタイムを可変する例が記載されている。しかしながら、これらは新たに検出回路や判定回路が必要になったり、動作が複雑になるという問題を有する。

本開示は、上記に鑑みてなされたものであり、ＳｉＣ−ＭＯＳＦＥＴを用いたインバータ装置において、回路や動作を複雑にすることなく、変換効率の高い電力変換装置を提供する。

上記課題を解決するために、本発明の一側面による電力変換装置は、直流電力を交流電力に変換する、ワイドバンドギャップ半導体スイッチング素子を上下アームに備えた逆変換器と、上下アームのうち、どちら側が同期整流動作を行うかを検出する装置と、ワイドバンドギャップ半導体スイッチング素子を駆動する駆動装置と、を備える電力変換装置である。同期整流動作のうち、ターンオンの前のデッドタイムを、同期整流でない時のデッドタイムより短くする特徴を有し、同期整流動作のうち、ターンオフ後のデッドタイムを、同期整流でない時のデッドタイムより長くする特徴、を有する。

本発明の他の側面は、ワイドバンドギャップ半導体スイッチング素子を上下アームに備え、直流電力を交流電力に変換する逆変換器と、逆変換器から交流電力が供給されるモータとを備えるモータ装置である。このモータ装置は、上下アームのうち、どちら側が同期整流動作を行うかを検出する検出器と、ワイドバンドギャップ半導体スイッチング素子を駆動する駆動装置とを備える。さらに、検出器の出力を入力とし、同期整流動作のうち、ターンオンの前のデッドタイムを、同期整流でない時のデッドタイムより短くし、同期整流動作のうち、ターンオフ後のデッドタイムを、同期整流でない時のデッドタイムより長くするように駆動装置を制御する制御装置を備える。

本発明の他の側面は、ワイドバンドギャップ半導体スイッチング素子を上下アームに備え、直流電力を交流電力に変換する逆変換器と、逆変換器から交流電力を出力する出力端子を備える逆変換器モジュールである。このモジュールは、ワイドバンドギャップ半導体スイッチング素子を駆動する駆動装置と、ワイドバンドギャップ半導体スイッチング素子に電流が還流している場合、ターンオンの前のデッドタイムを、ターンオフ後のデッドタイムより短くするように前記駆動装置を制御する制御装置とを有する。そして、上下アームのうち、どちら側が還流しているかを検出する検出器を内蔵し、該検出器から前記制御装置にフィードバックをかけるように構成される。あるいは、上下アームのうち、どちら側が還流しているかを検出する検出器をモジュール外部に配置した場合は、検出器からのフィードバック信号を、制御装置に入力するための入力端子を備える。

上記電力変換装置等によれば、高信頼で低損失な特性を得ることができる。また、低コスト、小型、軽量な電力変換装置を実現することができる。

実施例１における電力変換装置の構成回路図である。 実施例１におけるインバータ装置の駆動回路図である。 従来例におけるデッドタイムの説明グラフ図である。 ＳｉＣ−ＭＯＳＦＥＴの断面構造、および、動作を示す説明断面図である。 実施例１における同期整流でない場合のターンオン動作の説明回路図である。 ＳｉＣ−ＭＯＳＦＥＴの容量特性例のグラフ図である。 実施例１における同期整流の場合のターンオン動作の説明回路図である。 実施例１におけるデッドタイムの説明グラフ図である。 実施例２における電力変換装置の構成回路図である。

以下、図面等を用いて、本発明の実施例について説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。

以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、重複する説明は省略することがある。

本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数または順序を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。

図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。

図１に、本発明の第１の実施例である、電力変換装置の構成例を示す。

図１の電力変換装置１０は、交流電動機１に電力を供給するための逆変換器（インバータ装置）２、平滑用コンデンサ３を備えている。端子Ｐ，Ｎに入力された直流電力（直流電圧）を、平滑用コンデンサ３で平滑化し、インバータ装置２により任意の周波数の交流電力に変換する。ここで、インバータ装置２は、半導体素子であるスイッチング素子で構成されており、スイッチング素子としてＳｉＣ−ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などのＭＩＳＦＥＴ（metal-insulator-semiconductor field-effect transistorが用いられている。あるいは、ＧａＮや酸化ガリウム、ダイヤモンド等のワイドバンドギャップ半導体のＦＥＴであってもよい。また、各アームはスイッチング素子のみで構成されている例を示しているが、逆並列のダイオードが接続されていてもよい。

図１の例では、インバータ装置２は３相構成で、Ｕ相（ＵＰとＵＮ）、Ｖ相（ＶＰとＶＮ）、Ｗ相（ＷＰとＷＮ）を備える。ここで、例えば端子ＰとＵ相の出力の間をＵ相の上アーム、例えば端子ＮとＵ相の出力の間をＵ相の下アーム等と呼ぶ。

電流検出器４（たとえばＣＴ（Current Transformer））は相の線電流を検出し、インバータ装置２を制御する駆動装置（図示していない）へフィードバックする。Ｕ、Ｖ、Ｗ３相のうち、２相の電流を検出すれば、残りの相の線電流は、交流条件（ｉｕ＋ｉｖ＋ｉｗ＝０）から求めることができる。

具体的な構成例としては、逆変換器２の部分は一体のモジュールとして構成することができる。電流検出器４はモジュールに内蔵されていてもよいし、モジュールの外、例えば交流電動機１側にあってもよい。

図２は、インバータ装置２を構成する３相の内、Ｕ相の駆動装置を示している。ここでは図示しないが、他の相も同様である。インバータ装置２を構成している各アームのスイッチング素子（ＳｉＣ−ＭＯＳＦＥＴ）５に対し、ゲートドライバ６が備えられており、ゲートドライバ６は、制御回路７からの指令（制御信号ＶＧＰ、ＶＧＮ）に基づき、スイッチング素子５の駆動に必要なゲート電圧（ＶＧＵＰ、ＶＧＵＮ）を生成、供給する。

Ｒｇは入力抵抗である。ゲートドライバ６や制御回路７は、インバータ装置２の一部として、一体のモジュール構成とすることができる。あるいは、ゲートドライバ６や制御回路７は、インバータ装置２と別モジュールとしてもよい。ＶＧＵＰ、ＶＧＵＮの生成に必要がある場合は、制御回路７にフィードバック信号（ＦＢ）を入力できるように構成することができる。ゲートドライバ６や制御回路７をインバータ装置２の一部として一体のモジュール構成とした場合、モジュール外部からフィードバック信号（ＦＢ）を入力するためには、フィードバック入力端子１０をモジュールに備えておけばよい。

図３は、本発明の比較例における、ゲート駆動の説明図である。電圧型インバータの場合、インバータの上下アームへの制御信号（ＰＷＭ信号）ＶＧＰ、ＶＧＮには、必ずデッドタイムＤＴ１、ＤＴ２が設けられている。このデッドタイムは０が理想的であるが、実際には、スイッチング素子自身の特性や駆動回路部品によりオン・オフ時に遅延時間が生じ、図３に示すように、素子のゲート電圧ＶＧＵＰ，ＶＧＵＮは制御信号より遅れることになる。上下アームが同時にオンとなると短絡となり貫通電流が流れてしまうため、ある一定時間のデッドタイムが設けられている。通常、制御信号の生成のし易さの観点から、ＤＴ１＝ＤＴ２である。

一方、本発明においては、インバータ装置をＳｉＣ−ＭＯＳＦＥＴにより構成しているため、還流している側のアームをオンにすると、同期整流となる。以下、下アーム側が還流している場合のみを考えるが、上アーム側が還流している場合も同様である。ここで、還流とは、ＳｉＣ−ＭＯＳＦＥＴでは、通常ドレインからソースに流れている電流が、逆にソースからドレインへ流れる状態をいう。還流している側のアームをオンにするということは、電流がソースからドレインへ流れているアームをオンにするといいかえてもよい。

図４に、ＳｉＣ−ＭＯＳＦＥＴの断面模式図を示す。Ｓはソース電極、Ｇはゲート電極、Ｉはゲート絶縁膜、Ｄはドレイン電極、ＳＵＢはＳｉＣ基板、４００はＮ型ソース領域、４１０はＰ型コンタクト、４２０はＰ型ボディ領域、４３０はチャネル、４４０はドリフト層である。

まず、上アーム側がオンとなっており、上アームＳｉＣ−ＭＯＳＦＥＴのドレインからソースに電流が流れているとする。上アームがオフとなると、電流は下アーム側を還流する。デッドタイムＤＴ１の期間中は、下アームＳｉＣ−ＭＯＳＦＥＴのボディダイオードを介して、下アーム素子のソースからドレインへ電流が流れている（ボディダイオード電流経路４５０）。

次に、下アーム側がオンとなると、下アームＳｉＣ−ＭＯＳＦＥＴのチャネルがオンとなるため、下アームＳｉＣ−ＭＯＳＦＥＴの逆導通も電流経路（チャネル電流経路４６０）として利用でき、より低抵抗（低損失）で還流できる。

その後、下アームがオフになり、デッドタイムＤＴ２の期間になると、再度、下アームＳｉＣ−ＭＯＳＦＥＴのボディダイオードを介した還流になり（ボディダイオード電流経路４５０）、続いて上アームがオンになると、上アームの導通に戻る。

ここで、本発明者らは、ＳｉＣ−ＭＯＳＦＥＴの同期整流オン・オフにおいて、同期整流でない通常動作のオン・オフより遅延時間が大きいことを見出した。

図５に、通常ターンオン動作の説明図を示す。以下、ターンオン動作について説明を行うが、ターンオフ動作の場合も同様である。図５は、下アーム側のゲートがオフで還流している状態において、上アーム側をオンにする場合を記載している。電流経路（還流）をＲｉで示す。また、スイッチングを行う上アーム側ＳｉＣ−ＭＯＳＦＥＴに対しては、素子の端子間容量である、ゲート−ドレイン間容量Ｃｇｄ、ゲート−ソース間容量Ｃｇｓ、ゲート−ソース間容量Ｃｄｓも図示している。上アームのゲートドライバ６が、ゲート電圧ＶＧＵＰをオンにすると、駆動電流Ｄｉが流れ、上アームＳｉＣ−ＭＯＳＦＥＴのゲート入力容量Ｃｉｓｓ（＝Ｃｇｓ＋Ｃｇｄ）を充電する。Ｃｇｓが十分充電され、ゲート−ソース間電圧Ｖｇｓがしきい電圧Ｖｔｈを越えると、上アームＳｉＣ−ＭＯＳＦＥＴがオンとなる。

図６はＳｉＣ−ＭＯＳＦＥＴの容量特性を示す。

ここで、上アームＳｉＣ−ＭＯＳＦＥＴのドレイン−ソース間は高電圧を保持していたので、図６に示すＳｉＣ−ＭＯＳＦＥＴの容量特性から、Ｃｇｓ＞＞Ｃｇｄである。従って、駆動電流は、主にＣｇｓに流れることになる。

次に、同期整流（還流）時のターンオン動作について、図７を用いて説明する。

図７では、下アーム側がゲートオフで還流している状態であり、ここから下アームをオンにし、同期整流を行う。電流経路（還流）をＲｉで示す。まず、ゲートドライバ６が、ゲート電圧ＶＧＵＮをオンにすると、駆動電流Ｄｉが流れる。ここで、前述の通常時ターンオンと異なり、下アームＳｉＣ−ＭＯＳＦＥＴのドレイン−ソース間は低電圧であるため、図６の容量特性に示すように、Ｃｇｄが高Ｖｄｓ時よりも大幅に大きい値となっている。また、ＳｉＣ−ＭＯＳＦＥＴなどのワイドバンドギャップ半導体は、ドリフト層が短く、かつ、不純物濃度が高く設計されているため、ゲート−ドレイン間容量（帰還容量）Ｃｇｄは、従来Ｓｉ素子より本質的に大きい。従って、ＳｉＣ−ＭＯＳＦＥＴの同期整流時は、特に、容量比Ｃｇｓ/Ｃｇｄが小さく、駆動電流はＣｇｄにも分配される。すなわち、Ｃｇｓへ流れる電流が少なくなる分、Ｃｇｓの充電が遅くなり、ターンオン動作が遅くなってしまうことがわかった。これは、従来のデッドタイム設定の場合、デッドタイムをより長く設定する必要が生じることを意味する。しかしながら、背景として説明したように、同期整流時の遅延にあわせてデッドタイムを長くすると、通常時に対しては過剰なデッドタイム設定となり、電力変換効率の低下を招く。また、デッドタイム中はＳｉＣ−ＭＯＳＦＥＴ内蔵ＰＮＤの通電となるため、通電劣化が起こる可能性が高くなる。

図８に、本発明の実施例１におけるデッドタイムのタイミングを示す。

本発明では、図８に示すように、同期整流を行う側のアームのターンオン前デッドタイムＤＴ１’を短く、ターンオフ後デッドタイムＤＴ２’を長くする（ＤＴ１’＜ＤＴ２’）。前述のように、同期整流時のターンオンは遅くなるため、ＤＴ１’が短く、対アーム側のターンオフが十分完了していなくても、短絡状態にはなりにくい。一方、同期整流時のターンオフも遅くなるため、ＤＴ２’は長くしないと短絡になりやすくなる。従来方式であれば、ＤＴ１’＝ＤＴ２’であるため、長い側のＤＴ２’を基準にデッドタイムを設定する必要があり、ＤＴ１’が必要以上に大幅に長くなってしまうことになる。本発明であれば、最適な設定をすることで、ＤＴ１’＋ＤＴ２’＜＝ＤＴ１＋ＤＴ２にすることが可能であり、無駄な時間を短縮、すなわち、低損失化が可能となる。

なお、上下アームのうち、どちら側が同期整流となるかを判定するには、たとえば、電流検出器４を用いることで可能となる。すなわち、各Ｕ、Ｖ、Ｗ相において、インバータ装置２から、交流電動機１に向かって電流が流れている場合、その相は下アーム側が還流であり、同期整流動作となる。逆に、交流電動機１から、インバータ装置２に向かって電流が流れている場合は、その相の上アーム側が還流しており、同期整流動作となる。この電流検出器４の情報を、駆動装置６にフィードバックすることで、同期整流側アームのデッドタイムを可変することが可能となる。

以上、本発明の実施の形態について具体的に説明したが、上記実施の形態、実施例に限定されるものではなく、本発明の技術的思想の範囲内において、種々変更可能であることはいうまでもない。

電流検出器４の情報を駆動装置６にフィードバックする例としては、図２に示すように、電流検出器４出力を、フィードバック信号（ＦＢ）として制御回路７に入力すればよい。フィードバック信号により、上あるいは下アームの還流を検知した場合、制御回路７は駆動装置６に対して、デッドタイムの変更を指示する。同期整流時のターンオン前デッドタイムＤＴ１’、ターンオフ後デッドタイムＤＴ２’は、予め設定しておき、制御回路７からの指示をトリガーに、通常時のＤＴ１、ＤＴ２と切り換えればよい。すなわち、本実施例では、検出器からフィードバックされる信号によりアームの還流を検知し、同期整流か否かを検出し、検出結果に従って、デッドタイムの設定を図３のタイミングと図８のタイミングで切り替える動作を行う。デッドタイム設定の具体例としては、ＤＴ１＝ＤＴ２、ＤＴ１＞ＤＴ１’、ＤＴ２＜ＤＴ２’で、好ましくはさらにＤＴ１’＋ＤＴ２’＜＝ＤＴ１＋ＤＴ２である。

図９に本発明の第２の実施例である電力変換装置の構成例を示す。

実施例１においては、上下アームのうち、どちら側が同期整流動作となるかを判定するのに、電流検出器４を用いる例を示したが、本実施例では、電圧検出器８による例を示す。電圧検出器８は、ＳｉＣ−ＭＯＳＦＥＴ５のドレイン−ソース間電圧Ｖｄｓを検出する。図９では、電流検出器８を、Ｗ相の上下アームのみに図示しているが、他のＵ相、Ｖ相にも設けられていても良い。前述したように、同期整流動作を行うのは、還流時のＳｉＣ−ＭＯＳＦＥＴが逆導通を行っている場合のみである。従って、電流はソースからドレインに向かって流れており、ドレイン−ソース間電圧Ｖｄｓは負の値となっている。このように、電圧検出器８の情報を、駆動装置にフィードバックすることで、同期整流となるアームを判定し、デッドタイムを可変する。

電流検出器４や電圧検出器８は、インバータ装置２内に組み込んでおき、一体のモジュールとして構成することができる。あるいは、電流検出器４や電圧検出器８は、インバータ装置２外の、例えば交流電動機１側に配置することもできる。図２で説明したように、ゲートドライバ６や制御回路７がインバータ装置２の一部として、一体のモジュール構成であり、電流検出器４や電圧検出器８がモジュール外部に配置される場合には、モジュールはこれらの検出器から、フィードバック信号を受信するための入力端子１０を備えておけばよい。

本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。

本発明は、電力変換装置および制御方法の分野で利用可能である。

１ 交流電動機
２ インバータ装置
３ 平滑コンデンサ
４ 電流検出器
５ ＳｉＣ−ＭＯＳＦＥＴ
６ ゲートドライバ
７ 制御回路
８ 電圧検出器
１０ 電力変換装置

Claims (15)

1. 直流電力を交流電力に変換する、ワイドバンドギャップ半導体スイッチング素子を上下アームに備えた逆変換器と、前記上下アームのうち、どちら側が同期整流動作を行うかを検出する装置と、前記ワイドバンドギャップ半導体スイッチング素子を駆動する駆動装置と、を備える電力変換装置であり、前記同期整流動作のうち、ターンオンの前のデッドタイムを、同期整流でない時のデッドタイムより短くする特徴を有し、前記同期整流動作のうち、ターンオフ後のデッドタイムを、同期整流でない時のデッドタイムより長くする特徴を有する、電力変換装置。
2. 請求項１記載の電力変換装置であって、前記上下アームを流れる電流がどちら向きかを電流検出器を用いて判定することで、前記上下アームのどちら側が同期整流動作かを検出する、電力変換装置。
3. 請求項１記載の電力変換装置であって、前記上下アームの電圧が正か負かを電圧検出器を用いて判定することで、前記上下アームのどちら側が同期整流動作かを検出する、電力変換装置。
4. 請求項１記載の電力変換装置であって、前記ワイドバンドギャップ半導体スイッチング素子には、逆並列の還流ダイオード素子が具備されていない逆変換器である、電力変換装置。
5. 請求項１記載の電力変換装置であって、前記同期整流動作ターンオン前のデッドタイムと、前記同期整流動作ターンオフ後のデッドタイムの和が、同期整流動作でない通常のターンオン前デッドタイムと、通常のターンオフ後デッドタイムの和、以下である、電力変換装置。
6. 請求項１記載の電力変換装置であって、前記ワイドバンドギャップ半導体スイッチング素子は、ＳｉＣ、ＧａＮ、酸化ガリウム、ダイヤモンドのいずれかで構成される、電力変換装置。
7. 請求項６記載の電力変換装置であって、前記ワイドバンドギャップ半導体スイッチング素子は、縦型ＭＯＳＦＥＴである、電力変換装置。
8. ワイドバンドギャップ半導体スイッチング素子を上下アームに備え、直流電力を交流電力に変換する逆変換器と、
   前記逆変換器から交流電力が供給されるモータと、
   前記上下アームのうち、どちら側が同期整流動作を行うかを検出する検出器と、
   前記ワイドバンドギャップ半導体スイッチング素子を駆動する駆動装置と、
   前記検出器の出力を入力とし、前記同期整流動作のうち、ターンオンの前のデッドタイムを、同期整流でない時のデッドタイムより短くし、前記同期整流動作のうち、ターンオフ後のデッドタイムを、同期整流でない時のデッドタイムより長くするように前記駆動装置を制御する制御装置と、
   を有するモータ装置。
9. 請求項８記載のモータ装置であって、前記検出器は電流検出器である、モータ装置。
10. 請求項８記載のモータ装置であって、前記検出器は電圧検出器である、モータ装置。
11. 請求項８記載のモータ装置であって、前記同期整流動作ターンオン前のデッドタイムと、前記同期整流動作ターンオフ後のデッドタイムの和が、同期整流動作でない通常のターンオン前デッドタイムと、通常のターンオフ後デッドタイムの和、以下である、モータ装置。
12. ワイドバンドギャップ半導体スイッチング素子を上下アームに備え、直流電力を交流電力に変換する逆変換器と、
    前記逆変換器から交流電力を出力する出力端子と、
    前記ワイドバンドギャップ半導体スイッチング素子を駆動する駆動装置と、
    前記ワイドバンドギャップ半導体スイッチング素子に電流が還流している場合、ターンオンの前のデッドタイムを、ターンオフ後のデッドタイムより短くするように前記駆動装置を制御する制御装置と、
    を有し、
    前記上下アームのうち、どちら側が還流しているかを検出する検出器を内蔵し、該検出器から前記制御装置にフィードバックをかけるか、
    あるいは、
    前記上下アームのうち、どちら側が還流しているかを検出する検出器からのフィードバック信号を、前記制御装置に入力するための入力端子を備える、
    逆変換器モジュール。
13. 請求項１２記載の逆変換器モジュールであって、前記電流が還流している場合のターンオン前のデッドタイムと、ターンオフ後のデッドタイムの和が、電流が還流していない場合のターンオン前デッドタイムと、ターンオフ後デッドタイムの和、以下である、逆変換器モジュール。
14. 請求項１２記載の逆変換器モジュールであって、前記ワイドバンドギャップ半導体スイッチング素子は、ＳｉＣ、ＧａＮ、酸化ガリウム、ダイヤモンドのいずれかで構成される、逆変換器モジュール。
15. 請求項１４記載の逆変換器モジュールであって、前記ワイドバンドギャップ半導体スイッチング素子は、縦型ＭＯＳＦＥＴである、逆変換器モジュール。

Images