JP2013192297A - 電力変換装置 - Google Patents

Abstract

【課題】バイパスリレーの小型化や低コスト化、昇降圧コンバータによる損失低減効果の向上を可能とする電力変換装置を得ること。
【解決手段】太陽電池１から出力される直流電力を所定の電圧範囲の直流電力に変換してインバータ２に供給する電力変換装置であって、降圧用スイッチング素子１１、リアクトル１２、および降圧用ダイオード１３を含み構成される降圧コンバータ３と、降圧コンバータ３をバイパスする第１のバイパスリレー５と、を備え、降圧用スイッチング素子１１は、ワイドバンドギャップ半導体により形成され、第１のバイパスリレー５は、太陽電池１から出力される直流電力が所定の電圧範囲内である場合にオン制御される。
【選択図】図１

Description

本発明は、電力変換装置に関する。

太陽光発電用パワーコンディショナにおいては、ＤＣ−ＡＣ変換効率を向上させるため、太陽電池から出力される電力を所定の電圧範囲に変換する昇降圧コンバータが搭載される。この昇降圧コンバータでは、後段のインバータの入力電圧が所定の電圧範囲内となるように、太陽電池の出力電圧が所定の電圧範囲の上限値以上である場合には降圧動作を行い、所定の電圧範囲の下限値以下である場合には昇圧動作を行う。また、太陽電池の出力電圧が所定の電圧範囲内である場合には昇降圧動作を停止させる。

従来、例えば、昇降圧動作を停止させた際に、昇降圧コンバータをバイパスするバイパスリレーを設け、昇降圧コンバータによる損失発生を防止する技術が開示されている（例えば、特許文献１）。

特開２００７−１６６７８３号公報

一般に、昇降圧動作を停止させると、降圧用のスイッチング素子のオン抵抗によりバイパスリレーの両端間に電圧降下が生じる。この状態でバイパスリレーを導通させると、後段のインバータの入力コンデンサへの突入電流がバイパスリレーに流れる。

昇降圧コンバータを構成するスイッチング素子としては、Ｓｉ（シリコン）系半導体により構成されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等が用いられるが、Ｓｉ系半導体を用いて構成された半導体素子はオン抵抗が大きく、このオン抵抗による電圧降下が大きいため、この大きな電圧降下が生じた状態でバイパスリレーを導通させると、バイパスリレーに流れる突入電流が大きくなるため、突入電流耐量の大きなリレーを採用する必要がある。

また、突入電流耐量の大きなリレーを採用した場合であっても、バイパスリレーに流れる突入電流が大きい場合には、バイパスリレーを動作させるための所定の動作基準を設定してバイパスリレーの開閉回数を制限せざるを得ず、太陽電池の設置状況によっては、昇降圧コンバータによる損失の低減効果が得られ難い、という問題があった。

本発明は、上記に鑑みてなされたものであって、バイパスリレーの小型化や低コスト化、昇降圧コンバータによる損失低減効果の向上を可能とする電力変換装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかる電力変換装置は、直流電源から出力される直流電力を所定の電圧範囲の直流電力に変換して負荷に供給する電力変換装置であって、降圧用スイッチング素子、リアクトル、および降圧用ダイオードを含み構成される降圧コンバータと、前記降圧コンバータをバイパスする第１のバイパスリレーと、を備え、前記降圧用スイッチング素子は、ワイドバンドギャップ半導体により形成され、前記第１のバイパスリレーは、前記直流電源から出力される直流電力が前記所定の電圧範囲内である場合にオン制御されることを特徴とする。

本発明によれば、バイパスリレーの小型化や低コスト化、昇降圧コンバータによる損失低減効果の向上が可能となる、という効果を奏する。

図１は、実施の形態１にかかる電力変換装置の一構成例を示す図である。 図２は、従来の電力変換装置の一構成例を示す図である。 図３は、Ｓｉ−ＩＧＢＴおよびＳｉＣ−ＭＯＳＦＥＴの電圧−電流特性の一例を示す図である。 図４は、実施の形態３にかかる電力変換装置の一構成例を示す図である。 図５は、実施の形態４にかかる電力変換装置の一構成例を示す図である。

以下に添付図面を参照し、本発明の実施の形態にかかる電力変換装置について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

実施の形態１．
図１は、実施の形態１にかかる電力変換装置の一構成例を示す図である。図１に示すように、実施の形態１にかかる電力変換装置は、ダイオードが逆並列に接続された降圧用スイッチング素子１１、リアクトル１２、および降圧用ダイオード１３を含み構成される降圧コンバータ３と、ダイオードが逆並列に接続された昇圧用スイッチング素子１４、リアクトル１２、および昇圧用ダイオード１５を含み構成される昇圧コンバータ４と、降圧コンバータ３および昇圧コンバータ４をバイパスする第１のバイパスリレー５と、降圧用スイッチング素子１１をバイパスする第２のバイパスリレー６と、太陽電池１から入力される入力電圧を平滑する入力コンデンサ７と、後段のインバータ２に出力する出力電圧を平滑する出力コンデンサ８とを備えている。

つぎに、実施の形態１にかかる電力変換装置の動作について説明する。実施の形態１にかかる電力変換装置は、直流電源である太陽電池１から出力される直流電力を所定の電圧範囲の直流電力に変換して、負荷であるインバータ２に供給する機能を有している。

太陽電池１から入力される入力電圧が所定の電圧範囲（例えば、２１０Ｖ〜２５０Ｖ）の上限値（ここでは、例えば２５０Ｖ）以上である場合、昇圧用スイッチング素子１４はオフ制御され、降圧用スイッチング素子１１がオンオフ制御される。

この場合、降圧用スイッチング素子１１がオンのときに出力コンデンサ８を充電されると共に、リアクトル１２にエネルギーが蓄えられ、降圧用スイッチング素子１１がオフのときに降圧用ダイオード１３を介してリアクトル１２に蓄えられたエネルギーが放出される。この一連の動作を繰り返すことにより、出力コンデンサ８の両端電圧、つまり、実施の形態１にかかる電力変換装置の出力電圧が所定の電圧範囲内に制御される。このときの動作状態を、以下「降圧モード」という。

また、太陽電池１から入力される入力電圧が所定の電圧範囲の下限値（ここでは、例えば２１０Ｖ）以下である場合、降圧用スイッチング素子１１はオン制御され、昇圧用スイッチング素子１４がオンオフ制御される。

この場合、昇圧用スイッチング素子１４がオンのときにリアクトル１２にエネルギーが蓄えられ、昇圧用スイッチング素子１４がオフのときに昇圧用ダイオード１３を介してリアクトル１２に蓄えられたエネルギーが放出される。この一連の動作を繰り返すことにより、出力コンデンサ８の両端電圧、つまり、実施の形態１にかかる電力変換装置の出力電圧が所定の電圧範囲内に制御される。このときの動作状態を、以下「昇圧モード」という。この昇圧モードにおいて、第２のバイパスリレー６がオン制御されることにより、降圧用スイッチング素子１１のオン抵抗による損失発生を防止する。

また、太陽電池１から入力される入力電圧が所定の電圧範囲内である場合、降圧用スイッチング素子１１はオン制御され、昇圧用スイッチング素子１４がオフ制御される。

この場合、降圧動作も昇圧動作も行われない。この状態を、以下「バイパスモード」という。このバイパスモードにおいて、第１のバイパスリレー５がオン制御されることにより、降圧用スイッチング素子１１のオン抵抗、リアクトル１２の抵抗成分、および昇圧用ダイオード１５のオン抵抗による損失発生を防止する。

このように、太陽電池１から入力される入力電圧に応じて、降圧モード、昇圧モード、およびバイパスモードの各モードに切り換えられる。

ここで、バイパスモードにおける第１のバイパスリレー５および昇圧モードにおける第２のバイパスリレー６のオン制御時の挙動について説明する。

バイパスモードでは、上述したように、降圧用スイッチング素子１１のオン抵抗、リアクトル１２の抵抗成分、および昇圧用ダイオード１５のオン抵抗による損失が発生する。つまり、第１のバイパスリレー５の両端には、これらの損失の大きさに応じて電圧降下が生じる。このため、第１のバイパスリレー５をオン制御すると、この電圧降下の大きさに応じて、出力コンデンサ８に突入電流が流れる。

また、昇圧モードでも同様に、降圧用スイッチング素子１１のオン抵抗による損失が発生し、第２のバイパスリレー６の両端には、降圧用スイッチング素子１１のオン抵抗による損失の大きさに応じて電圧降下が生じる。このため、第２のバイパスリレー６をオン制御すると、この電圧降下の大きさに応じて、出力コンデンサ８に突入電流が流れる。

このため、バイパスモード時あるいは昇圧モード時において、第１のバイパスリレー５あるいは第２のバイパスリレー６の両端間における電圧降下、すなわち、第１のバイパスリレー５あるいは第２のバイパスリレー６の両端間電圧が大きい場合には、突入電流耐量の大きなリレーの採用や、あるいは、バイパスリレーの開閉回数を低減させるために所定の動作基準を設定し、バイパスリレーの開閉回数を制限する必要があり、バイパスリレーの小型化や低コスト化、また、昇降圧コンバータによる損失の低減効果の向上を図り難い。

図２は、従来の電力変換装置の一構成例を示す図である。図２に示すように、従来の電力変換装置では、実施の形態１にかかる電力変換装置とほぼ同一の構成となっており、異なる点は、図２に示す従来の電力変換装置の降圧用スイッチング素子１１はＳｉ系半導体で形成されたＳｉ−ＩＧＢＴであるのに対し、図１に示す実施の形態１にかかる電力変換装置の降圧用スイッチング素子１１は、例えば、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）系材料、またはダイヤモンド等のワイドバンドギャップ（以下、「ＷＢＧ」という）半導体で形成されたＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である点が異なっている。

図２に示すように、降圧用スイッチング素子１１がＳｉ系半導体で形成されたＳｉ−ＩＧＢＴである場合には、バイパスモード時あるいは昇圧モード時において第１のバイパスリレー５あるいは第２のバイパスリレー６をオン制御した際に出力コンデンサ８に流れる突入電流が大きくなるため、バイパスモード時において第１のバイパスリレー５をオン制御させるための動作基準、あるいは、昇圧モード時において第２のバイパスリレー６をオン制御させるための動作基準が厳しくなる。バイパスモード時において第１のバイパスリレー５をオン制御させるための動作基準、あるいは、昇圧モード時において第２のバイパスリレー６をオン制御させるための動作基準としては、例えば、出力電圧が所定の閾値（例えば、９００Ｗ）以上であり、且つ、前回オン制御を実施してから所定時間（例えば、１．５時間）経過していること等が含まれるが、上述した出力コンデンサ８に流れる突入電流が大きくなると、出力電圧の閾値を大きくする、あるいは、前回オン制御を実施してから次回オン制御が可能となるまでの経過時間を長くする等、動作基準がより厳しいものとなる。このため、バイパスモード時や昇圧モード時において第１のバイパスリレー５や第２のバイパスリレー６をオン制御可能な頻度が減少し、昇降圧コンバータによる損失の低減効果が低下することとなる。

図３は、Ｓｉ−ＩＧＢＴおよびＳｉＣ−ＭＯＳＦＥＴの電圧−電流特性の一例を示す図である。なお、図３に示す例では、ＷＢＧ半導体により形成されるＭＯＳＦＥＴの一例として、ＳｉＣにより形成されたＳｉＣ−ＭＯＳＦＥＴを挙げている。図３において、横軸はドレイン−ソース間電圧（Ｖｄｓ）あるいはコレクタ−エミッタ間電圧（Ｖｃｅ）を示し、縦軸はドレイン電流（Ｉｄ）あるいはコレクタ電流（Ｉｃ）を示している。また、図３に示す例では、１２５℃環境下における電圧−電流特性例を示している。

ＳｉＣ−ＭＯＳＦＥＴは、Ｓｉ−ＩＧＢＴと比較してオン抵抗が小さく、特に、図３に示すように、ＩｄあるいはＩｃが４０Ａ以下の領域において、ＩｄとＩｃとが等しい条件下では、ＳｉＣ−ＭＯＳＦＥＴのＶｄｓがＳｉ−ＩＧＢＴのＶｃｅよりも小さい。つまり、スイッチング素子の導通時における電圧降下は、ＳｉＣ−ＭＯＳＦＥＴの方がＳｉ−ＩＧＢＴよりも小さい。

したがって、本実施の形態では、降圧用スイッチング素子１１を、図２に示すＳｉ系半導体で形成されたＳｉ−ＩＧＢＴに代えて、図１に示すＷＢＧ半導体で形成されたＭＯＳＦＥＴとしている。

これにより、バイパスモード時あるいは昇圧モード時において、降圧用スイッチング素子１１をＳｉ系半導体で形成されたＳｉ−ＩＧＢＴとした場合よりも、第１のバイパスリレー５あるいは第２のバイパスリレー６の両端間電圧を下げることができ、第１のバイパスリレー５あるいは第２のバイパスリレー６をオン制御する際に流れる出力コンデンサ８の突入電流をさらに低減することができるので、突入電流耐量のより小さいリレーを採用することができ、第１のバイパスリレー５および第２のバイパスリレー６の小型化や低コスト化を図ることが可能となる。また、第１のバイパスリレー５および第２のバイパスリレー６の開閉回数制限を緩和することができ、昇降圧コンバータによる損失の低減効果をより向上させることが可能となる。

以上説明したように、実施の形態１の電力変換装置によれば、降圧コンバータを構成する降圧用スイッチング素子をＷＢＧ半導体により形成されたＭＯＳＦＥＴとすることにより、バイパスモード時あるいは昇圧モード時において、第１のバイパスリレーあるいは第２のバイパスリレーの両端間電圧を下げることができ、第１のバイパスリレーあるいは第２のバイパスリレーをオン制御する際に流れる出力コンデンサの突入電流をさらに低減することができるので、突入電流耐量のより小さいリレーを採用することができ、第１のバイパスリレーおよび第２のバイパスリレーの小型化や低コスト化を図ることが可能となる。また、第１のバイパスリレーおよび第２のバイパスリレーの開閉回数制限を緩和することができるので、昇降圧コンバータによる損失の低減効果をより向上させることが可能となる。

実施の形態２．
実施の形態１では、降圧コンバータを構成する降圧用スイッチング素子をＷＢＧ半導体により形成されたＭＯＳＦＥＴとした例について説明したが、本実施の形態では、昇圧コンバータを構成する昇圧用ダイオードをもＷＢＧ半導体により形成した例について説明する。なお、本実施の形態にかかる電力変換装置の構成は、実施の形態１にかかる電力変換装置と同一であるので、ここでは説明を省略する。

図１に示すように、バイパスモード時において第１のバイパスリレー５により短絡される経路には、降圧コンバータ３を構成する降圧用スイッチング素子１１の他に、昇圧用コンバータ４を構成する昇圧用ダイオード１５が存在する。したがって、この昇圧用ダイオード１５をＷＢＧ半導体により形成された素子とすれば、この昇圧用ダイオード１５のオン抵抗をも小さくすることができ、バイパスモード時における昇圧用ダイオード１５のアノード−カソード間電圧を小さくすることができるので、バイパスモード時における第１のバイパスリレー５の両端間における電圧降下、すなわち、第１のバイパスリレー５の両端間電圧がより小さくなる。

これにより、第１のバイパスリレー５に突入電流耐量のより小さいリレーを採用することができ、第１のバイパスリレー５のさらなる小型化や低コスト化を図ることが可能となる。また、第１のバイパスリレー５の開閉回数制限をより緩和することができ、昇降圧コンバータによる損失の低減効果を実施の形態１よりもさらに向上させることが可能となる。

以上説明したように、実施の形態２の電力変換装置によれば、降圧コンバータを構成する降圧用スイッチング素子に加え、昇圧コンバータを構成する昇圧用ダイオードをもＷＢＧ半導体により形成することにより、バイパスモード時において、第１のバイパスリレーの両端間電圧を実施の形態１よりも下げることができ、第１のバイパスリレーをオン制御する際に流れる出力コンデンサの突入電流をさらに低減することができるので、突入電流耐量のより小さいリレーを採用することができ、第１のバイパスリレーのさらなる小型化や低コスト化を図ることが可能となる。また、第１のバイパスリレーの開閉回数制限をより緩和することができるので、昇降圧コンバータによる損失の低減効果を実施の形態１よりもさらに向上させることが可能となる。

実施の形態３．
図４は、実施の形態３にかかる電力変換装置の一構成例を示す図である。図４に示す例では、実施の形態１における図１に示す構成に対し、複数の降圧用スイッチング素子１１ａ，１１ｂを並列に接続して降圧コンバータ３を構成した例を示している。なお、各降圧用スイッチング素子１１ａ，１１ｂは、同一の特性を有するＷＢＧ半導体により形成されている。

バイパスモード時あるいは昇圧モードでは、実施の形態１と同様に、各降圧用スイッチング素子１１ａ，１１ｂがオンに制御される。この場合、各降圧用スイッチング素子１１ａ，１１ｂに流れる電流はそれぞれ半分ずつ分流される。図３に示すように、ＷＢＧ半導体で形成されたＭＯＳＦＥＴ（図３に示す例では、ＳｉＣ−ＭＯＳＦＥＴ）では、ドレイン電流（Ｉｄ）が半値となると、ドレイン−ソース間電圧（Ｖｄｓ）も半値となるため、第１のバイパスリレー５あるいは第２のバイパスリレー６の両端間電圧を下げることができ、第１のバイパスリレー５あるいは第２のバイパスリレー６をオン制御する際に流れる出力コンデンサ８の突入電流をさらに低減することができるので、実施の形態１よりも突入電流耐量のより小さいリレーを採用することができ、第１のバイパスリレー５および第２のバイパスリレー６のさらなる小型化や低コスト化を図ることが可能となる。また、第１のバイパスリレー５および第２のバイパスリレー６の開閉回数制限をより緩和することができるので、昇降圧コンバータによる損失の低減効果を実施の形態１よりもさらに向上させることが可能となる。

なお、各降圧用スイッチング素子１１ａ，１１ｂをＳｉ系半導体で形成した場合に、それぞれの特性バラツキにより各降圧用スイッチング素子１１ａ，１１ｂに流れる電流が一方に偏った場合、流れる電流量が多い一方の温度上昇が大きくなると、温度係数が負であることから、オン電圧が小さくなるため、流れる電流量の多い一方により電流が集中することとなる。

一方、各降圧用スイッチング素子１１ａ，１１ｂをＷＢＧ半導体で形成した場合には、それぞれの特性バラツキにより各降圧用スイッチング素子１１ａ，１１ｂに流れる電流が一方に偏った場合でも、流れる電流量が多い一方の温度上昇が大きくなると、温度係数が正であることから、オン電圧が大きくなるため、流れる電流量が抑制される。このため、各降圧用スイッチング素子１１ａ，１１ｂに流れる電流量はほぼ半値に保たれる。

以上説明したように、実施の形態３の電力変換装置によれば、複数の降圧用スイッチング素子を並列に接続して降圧コンバータを構成し、各降圧用スイッチング素子をＷＢＧ半導体により形成されたＭＯＳＦＥＴとすることにより、バイパスモード時あるいは昇圧モード時において、第１のバイパスリレーあるいは第２のバイパスリレーの両端間電圧を実施の形態１よりもさらに下げることができ、第１のバイパスリレーあるいは第２のバイパスリレーをオン制御する際に流れる出力コンデンサの突入電流をさらに低減することができるので、実施の形態１よりも突入電流耐量のより小さいリレーを採用することができ、第１のバイパスリレーおよび第２のバイパスリレーのさらなる小型化や低コスト化を図ることが可能となる。また、第１のバイパスリレーおよび第２のバイパスリレーの開閉回数制限をより緩和することができるので、昇降圧コンバータによる損失の低減効果を実施の形態１よりもさらに向上させることが可能となる。

実施の形態４．
実施の形態３では、降圧コンバータを構成する降圧用スイッチング素子を複数並列に接続し、双方をＷＢＧ半導体により形成されたＭＯＳＦＥＴとした例について説明したが、本実施の形態では、昇圧コンバータを構成する昇圧用ダイオードをも複数並列に接続し、双方をＷＢＧ半導体により形成した例について説明する。

図５は、実施の形態４にかかる電力変換装置の一構成例を示す図である。図５に示す例では、実施の形態３における図４に示す構成に対し、複数の昇圧用ダイオード１５ａ，１５ｂを並列に接続して昇圧コンバータ４を構成した例を示している。なお、各昇圧用ダイオード１５ａ，１５ｂは、同一の特性を有するＷＢＧ半導体により形成されている。

このように構成した場合、バイパスモード時では、各昇圧用ダイオード１５ａ，１５ｂに流れる電流はそれぞれ半分ずつ分流される。実施の形態３において説明した降圧用スイッチング素子１１ａ，１１ｂを並列に接続した場合と同様に、各昇圧用ダイオード１５ａ，１５ｂに流れる電流が半値となると、アノード−カソード間電圧も半値となるため、第１のバイパスリレー５の両端間電圧を下げることができ、第１のバイパスリレー５をオン制御する際に流れる出力コンデンサ８の突入電流をさらに低減することができるので、実施の形態３よりもさらに突入電流耐量のより小さいリレーを採用することができ、第１のバイパスリレー５のさらなる小型化や低コスト化を図ることが可能となる。また、第１のバイパスリレー５の開閉回数制限をより緩和することができるので、昇降圧コンバータによる損失の低減効果を実施の形態３よりもさらに向上させることが可能となる。

なお、各昇圧用ダイオード１５ａ，１５ｂをＳｉ系半導体で形成した場合に、それぞれの特性バラツキにより各昇圧用ダイオード１５ａ，１５ｂに流れる電流が一方に偏った場合、実施の形態３において説明した各降圧用スイッチング素子１１ａ，１１ｂを並列に接続した場合と同様に、流れる電流量が多い一方の温度上昇が大きくなると、温度係数が負であることから、オン電圧が小さくなるため、流れる電流量の多い一方により電流が集中することとなる。

一方、各昇圧用ダイオード１５ａ，１５ｂをＷＢＧ半導体で形成した場合には、それぞれの特性バラツキにより各昇圧用ダイオード１５ａ，１５ｂに流れる電流が一方に偏った場合でも、実施の形態３において説明した各降圧用スイッチング素子１１ａ，１１ｂを並列に接続した場合と同様に、流れる電流量が多い一方の温度上昇が大きくなると、温度係数が正であることから、アノード−カソード間電圧が大きくなるため、流れる電流量が抑制される。このため、各昇圧用ダイオード１５ａ，１５ｂに流れる電流量はほぼ半値に保たれる。

以上説明したように、実施の形態４の電力変換装置によれば、降圧コンバータを構成する降圧用スイッチング素子に加え、複数の昇圧用ダイオードを並列に接続して降圧コンバータを構成し、各昇圧用ダイオードをＷＢＧ半導体により形成することにより、バイパスモード時において、第１のバイパスリレーの両端間電圧を実施の形態３よりも下げることができ、第１のバイパスリレーをオン制御する際に流れる出力コンデンサの突入電流をさらに低減することができるので、突入電流耐量のより小さいリレーを採用することができ、第１のバイパスリレーのさらなる小型化や低コスト化を図ることが可能となる。また、第１のバイパスリレーの開閉回数制限をより緩和することができるので、昇降圧コンバータによる損失の低減効果を実施の形態３よりもさらに向上させることが可能となる。

なお、上述した実施の形態では、降圧用スイッチング素子を２つ並列に接続した例、あるいは、昇圧用ダイオードを２つ並列に接続した例について説明したが、降圧用スイッチング素子の並列接続数、あるいは、昇圧用ダイオードの並列接続数は、上記に限らず、それぞれ３つ以上を並列に接続する構成であってもよい。

また、上述した実施の形態では、降圧用スイッチング素子および昇圧用ダイオードをＷＢＧ半導体により形成した例について説明したが、昇圧用スイッチング素子あるいは降圧用ダイオードをＷＢＧ半導体により形成した構成であってもよい。

ＷＢＧ半導体は、Ｓｉ系半導体と比較して、スイッチング損失および導通損失が小さいと共に、耐熱性が高く、高温動作が可能である。したがって、降圧用スイッチング素子および昇圧用ダイオードだけでなく、昇圧用スイッチング素子あるいは降圧用ダイオードについても、ＷＢＧ半導体で形成することにより、これらのスイッチング素子やダイオードをＳｉ系半導体で形成した場合よりも、ヒートシンクの大きさを小さくする等、放熱設計をより簡素化することができる。

さらに、このようなＷＢＧ半導体によって形成されたスイッチング素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子やダイオード自体の小型化も可能である。

したがって、電力変換装置を構成する各スイッチング素子および各ダイオードとして、ＷＢＧ半導体によって形成されたスイッチング素子およびダイオードを用いることにより、電力変換装置の小型化、低コスト化をも図ることができる。

なお、以上の実施の形態に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。

１ 太陽電池
２ インバータ
３ 降圧コンバータ
４ 昇圧コンバータ
５ 第１のバイパスリレー
６ 第２のバイパスリレー
７ 入力コンデンサ
８ 出力コンデンサ
１１，１１ａ，１１ｂ 降圧用スイッチング素子
１２ リアクトル
１３ 降圧用ダイオード
１４ 昇圧用スイッチング素子
１５，１５ａ，１５ｂ 昇圧用ダイオード

Claims (7)

1. 直流電源から出力される直流電力を所定の電圧範囲の直流電力に変換して負荷に供給する電力変換装置であって、
   降圧用スイッチング素子、リアクトル、および降圧用ダイオードを含み構成される降圧コンバータと、
   前記降圧コンバータをバイパスする第１のバイパスリレーと、
   を備え、
   前記降圧用スイッチング素子は、ワイドバンドギャップ半導体により形成され、
   前記第１のバイパスリレーは、前記直流電源から出力される直流電力が前記所定の電圧範囲内である場合にオン制御される
   ことを特徴とする電力変換装置。
2. 前記降圧コンバータは、前記降圧用スイッチング素子が複数並列に接続され構成されたことを特徴とする請求項１に記載の電力変換装置。
3. 昇圧用スイッチング素子、前記リアクトル、および昇圧用ダイオードを含み構成される昇圧コンバータと、
   前記降圧用スイッチング素子をバイパスする第２のバイパスリレーと、
   をさらに備え、
   前記昇圧用ダイオードは、ワイドバンドギャップ半導体により形成され、
   前記第２のバイパスリレーは、前記直流電源から出力される直流電力が前記所定の電圧範囲の下限値以下である場合にオン制御される
   ことを特徴とする請求項１または２に記載の電力変換装置。
4. 前記昇圧コンバータは、前記昇圧用ダイオードが複数並列に接続され構成されたことを特徴とする請求項３に記載の電力変換装置。
5. 前記昇圧用スイッチング素子は、ワイドバンドギャップ半導体により形成されたことを特徴とする請求項３または４に記載の電力変換装置。
6. 前記降圧用ダイオードは、ワイドバンドギャップ半導体により形成されたことを特徴とする請求項１〜５のいずれか一項に記載の電力変換装置。
7. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドであることを特徴とする請求項１〜６のいずれか一項に記載の電力変換装置。

Images