JP6840053B2 - 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置 - Google Patents

半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置 Download PDF

Info

Publication number
JP6840053B2
JP6840053B2 JP2017158994A JP2017158994A JP6840053B2 JP 6840053 B2 JP6840053 B2 JP 6840053B2 JP 2017158994 A JP2017158994 A JP 2017158994A JP 2017158994 A JP2017158994 A JP 2017158994A JP 6840053 B2 JP6840053 B2 JP 6840053B2
Authority
JP
Japan
Prior art keywords
mosfet
voltage
power conversion
gate
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017158994A
Other languages
English (en)
Other versions
JP2019037107A (ja
Inventor
賢志 原
賢志 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2017158994A priority Critical patent/JP6840053B2/ja
Priority to PCT/JP2018/023395 priority patent/WO2019039064A1/ja
Publication of JP2019037107A publication Critical patent/JP2019037107A/ja
Application granted granted Critical
Publication of JP6840053B2 publication Critical patent/JP6840053B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、金属−酸化物−半導体電界効果トランジスタ(以下、「MOSFET」と呼ぶ)を用いた半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置に関するものである。
従来、スイッチング素子としてMOSFETを用いた半導体電力変換回路の電力損失を低減する技術として、寄生ダイオードに逆電圧を印加する逆電圧印加回路を設け、この逆電圧によって予め逆回復電流を流し、他素子のスイッチングに伴う大きな逆回復電流が流れないようにするものがあった(例えば、特許文献1参照)。
特開2006−141167号公報
誘導成分を持つ負荷を駆動する半導体電力変換回路、例えばインバータ回路は、負荷に蓄えられたエネルギーによる還流動作期間を持つ。このような半導体電力変換回路であって、かつスイッチング素子としてMOSFETを利用した回路では、この還流動作期間に導通する還流素子としてMOSFETの寄生ダイオードを用いることが一般的である。
図14に、MOSFETをスイッチング素子として用いたインバータの一般的な回路を示す。図14に示すように、直列接続されたMOSFET1mとMOSFET2m、MOSFET7mとMOSFET8m、MOSFET9mとMOSFET10m、がそれぞれ直流電圧源4に接続されている。また、直列接続されたMOSFETの接続点はそれぞれ負荷6に接続されている。MOSFETにはそれぞれ還流ダイオード(1d、2d、7d、8d、9d、10d)が逆並列接続されている。この還流ダイオードはMOSFETとは別の素子が用いられる場合もあれば、MOSFETに内蔵する寄生ダイオードを用いる場合もある。MOSFETのオンオフ切り替え動作を、しかるべきタイミングで繰り返すことで、負荷6に交流電力を入力する。
図15に従来回路のMOSFETゲート駆動タイミングチャートを示す。時刻t0で還流ダイオード1dが還流動作状態にあり、図14に示す破線の方向に電流が流れていたとする。時刻t1にて、還流ダイオード1dに直列に接続されたMOSFET2mのゲート電極にオン駆動電圧Vonが加えられると、還流ダイオード1dに還流動作で蓄えられた電荷による大きな逆回復電流が流れ、大きな電力損失が発生する。
この電力損失を低減するため、この逆回復電流の低減手法が種々提案されてきた。例えば、MOSFETに電子線照射などのキャリアライフタイム制御を施すことがあった。または、逆阻止ダイオードをMOSFETに逆接続しMOSFETの寄生ダイオードを無効化すると共にFRD(ファーストリカバリダイオード)を並列接続する手法が用いられることもあった。または、特許文献1に記載の上記の手法が用いられることもあった。
しかし、MOSFETにキャリアライフタイム制御を施した場合、逆回復電流は小さくなるものの、寄生ダイオードの順方向電圧が高くなり還流動作中の導通損失が大きくなるという問題があった。また、FRDを並列接続する手法では、MOSFETの寄生ダイオードを無効化するために接続した逆阻止ダイオードによりMOSFET順方向でのオン抵抗が増加し、さらに回路が複雑化、大型化するといった問題があった。また、逆電圧を印加する手法では、逆電圧印加時に一時的に主回路の大電流を逆電圧印加回路に流すため、逆電圧印加回路は大きな電流容量が必要で、回路が大規模で複雑となるといった問題があった。
したがって、これらの問題を克服しながら半導体電力変換回路の逆回復損失を低減することが課題となる。
本発明の半導体電力変換回路は、例えば、第一のMOSFETと、前記第一のMOSFETと直列に接続された第二のMOSFETとを有する半導体電力変換回路であって、前記第一のMOSFETが還流動作中の状態にあり、かつ、前記第二のMOSFETがオフ状態からオン状態に切り替わろうとする状態にある場合に、前記第二のMOSFETのゲート電極に印加される最大電圧以下の前記第一のMOSFETの閾値電圧と同等の電圧を、前記第二のMOSFETのゲート電圧がオフ状態の電圧から上昇を開始する時刻より前から前記時刻より後まで、前記第一のMOSFETのゲート電極に印加するゲート駆動機構を更に有することを特徴とする。
また、本発明の半導体装置は、本発明の半導体電力変換回路を有することを特徴とする。
また、本発明のモータ駆動装置は、本発明の半導体電力変換回路を用いること、または、本発明の半導体装置を用いることを特徴とする。
本発明によれば、回路の複雑化・大規模化を行うことなく半導体電力変換回路の還流動作中の導通損失と逆回復損失とを共に低減することが可能となる。
本発明の第1の実施形態に係る半導体電力変換回路を示す回路図である。 図1に示す第1の実施形態の半導体電力変換回路のゲート駆動タイミングチャートを示す図である。 MOSFETの寄生ダイオードの順方向特性を示す図である。 シミュレーションに用いた共通基本回路を示す回路図である。 シミュレーションに用いた従来技術の回路に係るゲート信号を含むゲート駆動タイミングチャートを示す図である。 シミュレーションに用いた本発明の回路に係るゲート信号を含むゲート駆動タイミングチャートを示す図である。 従来技術の回路でのシミュレーション波形を示す図である。 本発明の回路でのシミュレーション波形を示す図である。 本発明の第2の実施形態に係る半導体電力変換回路を示す回路図である。 図8に示す第2の実施形態の半導体電力変換回路のゲート駆動タイミングチャートを示す図である。 本発明の第3の実施形態に係る半導体電力変換回路を示す回路図である。 図10に示す第3の実施形態の半導体電力変換回路のゲート駆動タイミングチャートを示す図である。 本発明の第4の実施形態であって本発明の半導体電力変換回路を有する半導体装置の構成を示すブロック図である。 本発明の第5の実施形態であって本発明の半導体電力変換回路を有する半導体装置を用いたモータ駆動装置の構成を示すブロック図である。 MOSFETをスイッチング素子として用いたインバータの一般的な回路を示す図である。 従来の半導体電力変換回路に係るゲート駆動タイミングチャートを示す図である。
本発明の半導体電力変換回路は、還流動作中の素子と直列に接続された素子をオフからオンに切り替える前に、還流動作中の素子のゲート電極に閾値程度の電圧を印加することによって、半導体電力変換回路の逆回復損失を低減する回路である。
本発明の半導体電力変換回路では、還流動作中の素子のゲート電極に閾値程度の電圧を印加することで、還流動作中の素子内部のキャリア密度が減少し、逆回復損失の低減が図れる。主たる還流動作期間では、ゲート電圧を印加せず本来の寄生ダイオード特性とすることで、ダイオードの順方向導通損失増大を低く抑えられる。また、主回路に新たな素子を追加することなく実現可能なため、回路規模の増大も低く抑えられる。
以下、本発明の実施の形態を、各実施例として、図面に基づいて説明する。
図1は本発明の第一の実施の形態(実施例1)に係る半導体電力変換回路を示す回路図である。説明を簡単にするため、図1はインバータ回路の一部のみを示しており、説明に不要な構成要素を省略した。本実施例においては、MOSFET(1m、2m)に内蔵される寄生ダイオードを還流ダイオード(1d、2d)として用いている。図1において、第1のMOSFET(1m)及び第2のMOSFET(2m)は、それぞれ、第1のダイオード(1d)及び第2のダイオード(2d)と逆並列接続されている。ここで、逆並列接続とは、MOSFETのソース端子とダイオードのアノード端子とが互いに接続されると共に当該MOSFETのドレイン端子と当該ダイオードのカソード端子とが互いに接続される接続形態を意味するものとする。第1のMOSFET(1m)及び第2のMOSFET(2m)のゲート端子はゲート駆動機構3に接続される。また、第1のMOSFET(1m)のドレイン端子は直流電圧源4の第1電極側(例えば正電位側)と、第2のMOSFET(2m)のソース端子は直流電圧源4の第2電極(第1電極の電位より低い電位(例えば接地(GND)電位)の電極)側と、それぞれ接続される。また、第1のMOSFET(1m)のソース端子と第2のMOSFET(2m)のドレイン端子とは、負荷インダクタ5の一方の端子と共通に接続される。
図2に本発明回路のMOSFETゲート駆動タイミングチャートを示す。図2に示す時刻t0で、MOSFET1m(寄生ダイオード1d)が還流動作状態で図1に示す破線の方向に電流が流れており、時刻t1にて、MOSFET1mに直列に接続されたMOSFET2mのゲート電極にオン駆動電圧Vonが加えられるとする。図13に示す従来回路のゲート駆動との違いは、時刻t1より前の時刻t2からMOSFET1mのゲート電極にMOSFET1mの閾値電圧Vthと同等の電圧を印加することである。MOSFET1mのゲート電極への電圧印加は、時刻t1より後の時刻t3で終了する。ここで、オン駆動電圧Vonは閾値電圧Vthより十分大きく設定され、Von>Vthの関係が成り立つ。
本発明のインバータ回路は、図2に示すゲート駆動、すなわち還流動作中のMOSFET1m(寄生ダイオード1d)に直列に接続されたMOSFET2mをオフ状態からオン状態に切り替えようとする状態にある場合に、オフ状態からオン状態に切り替えるMOSFET2mのゲート電極に印加される最大電圧(オン駆動電圧Von)以下の電圧を、オフ状態からオン状態に切り替えるMOSFET2mのゲート電圧がオフ状態の電圧から上昇を開始する時刻より前に、MOSFET1mのゲート電極に印加するゲート駆動を実施するゲート駆動機構3を有することを特徴とする。
ここで、本発明の効果を説明する。
図3には、MOSFETのゲート電圧を0V、および閾値電圧(Vth)として、寄生ダイオードの順方向特性を計算した例である。ゲート電圧を印加することで、MOSFET寄生ダイオードの順方向電圧は、図3のaに示す小電流領域では低くなり、図3のbに示す電流の大きな領域では高くなる。これは,ゲート電圧を印加することでチャネルが形成されソースから電子が供給されるため、ダイオード順方向電圧がビルトイン電圧以下の低電圧時に電子電流が流れることが可能となることと、電子電流により寄生ダイオードのホール注入効率が低下することによる。すなわち、ゲート電圧を印加することで、寄生ダイオード導通時のキャリア密度、特にホールの密度を低減可能である。
図2に示すゲート駆動を実施した場合、時刻t2以降,還流動作中であったMOSFET1mはホール密度の低い、すなわち素子内部の蓄積キャリアの少ない状態となる。この状態で時刻t1にて直列接続されたMOSFET2mをオンするため、従来回路と比較し逆回復電流の低減が可能となる。
なお、時刻t2より前の期間では、ゲート電圧を印加していないためMOSFET1mの寄生ダイオード1dの順方向電圧は低い状態にあり、還流動作でのダイオード導通損失の増大はない。t2からt1の期間で寄生ダイオード1dの順方向電圧が高い状態となるが、この期間を短くすることでダイオード導通損失の増大は軽微なものとできる。また、MOSFET1mに印加するゲート電圧は閾値電圧程度とすることで、時刻t1からt3で発生する電源とMOSFET1m、MOSFET2mを通じた短絡電流は非常に小さな値に制限され、この短絡電流による損失の増大も非常に小さな値に抑えられる。
本発明によれば、主回路に追加の素子を接続する必要が無く、回路規模の増大は低く抑えられるとともに、MOSFET順方向でのオン抵抗増大は発生しない。また、MOSFET1mに印加する閾値程度のゲート電圧の生成には、半導体電力変換回路に用いる制御回路向けの低電圧電源を共用することで、新たに電源を用意することなく、ゲート駆動回路の変更のみで逆回復損失の低減が可能となる。
MOSFET1mにゲート電圧を印加する時刻t2およびゲート電圧の印加を終了する時刻t3の設定は、事前に実験的に求めた望ましい固定値としてもよいし、電流センサもしくは電圧センサを用いて逐次変更してもよい。
なお、以上ではMOSFET1m(寄生ダイオード1d)が還流動作中でMOSFET2mをオフからオンに切り替える場合を例に説明したが、MOSFET2m(寄生ダイオード2d)が還流動作中でMOSFET1mをオフからオンに切り替える場合は、以上の説明と逆のゲート駆動をすることにより逆回復損失を低減できることは言うまでもない。
ここで、シミュレーションによる従来の回路と本発明の回路との特性比較計算例を以下に示す。シミュレーションには図4に示す共通基本回路を用い、図5(a)および図5(b)に示すそれぞれのゲート信号を印加した時の逆回復動作を計算した。MOSFETは素子耐圧600V、閾値電圧5Vの標準的な縦型構造とした。
図5(a)は従来技術の回路に係るゲート信号を示し、図5(b)は本発明の回路に係るゲート信号を示す。時刻0では、図4のMOS1、MOS2ともゲート電圧は印加されておらず、MOS1に還流電流が流れている。時刻0.5μsでMOS2にオン信号が入力され、MOS2がオフからオンへの切り替わり動作に入る。この際、図5(a)の従来技術の回路では、MOS1のゲート電圧は0Vに保持された状態であるが、図5(b)の本発明の回路では、それに先立つ0.4μsでMOS1の閾値電圧である5VがMOS1のゲート電極に印加される。またMOS1のゲート電圧印加は0.9μsで終了する。
図6は図5(a)のゲート信号を用いた場合のシミュレーション波形、図7は図5(b)のゲート信号を用いた場合のシミュレーション波形である。それぞれの図において、各波形の横軸は時間、縦軸は図4に示した電圧および電流である。図6と図7とを比較することで、本発明の回路により逆回復電流が低減され、したがって、逆回復損失も低減されることがわかる。
本実施例によれば、スイッチング素子としてMOSFETを用いた半導体電力変換回路において、還流動作中の素子のゲート電極に閾値程度の電圧を印加することで、還流動作中の素子内部のキャリア密度が減少し、逆回復損失の低減を図ることができる。主たる還流動作期間では、ゲート電圧を印加せず本来の寄生ダイオード特性とすることで、ダイオードの順方向導通損失増大を低く抑えられる。また、主回路に新たな素子を追加することなく実現可能なため、回路規模の増大も低く抑えられる。
図8は本発明の第二の実施の形態(実施例2)に係る半導体電力変換回路を示す回路図である。説明を簡単にするため、図8はインバータ回路の一部のみを示しており、説明に不要な構成要素を省略した。図1の実施の形態は、スイッチング素子としてMOSFETのみを用いているが、これに対し、図8の構成は、絶縁ゲート型バイポーラトランジスタ(以下、「IGBT」と呼ぶ)とMOSFETとが並列接続された構成を用いている点で図1の構成とは異なる。それ以外の点では、図8の構成は図1の構成と共通である。図8の構成では、ゲート駆動機構3からそれぞれの素子に異なるゲート配線で接続される。なお、3相インバータ回路全体では、IGBTとMOSFETが並列接続された6組のスイッチング素子で構成される。本構成は、主に大電流を必要とする用途で好ましい構成であり、IGBTおよびMOSFETの順方向導通時には、MOSFETと比較し大電流領域でオン抵抗の少ないIGBTを主たる導通素子として用い、還流動作時はMOSFETの寄生ダイオードを用いる。
図8の構成で得られる効果は、図1の構成で得られるものと同様であり、図9に示すゲート駆動タイミングチャートと共に説明する。
図9に示す時刻t0で、MOSFET1m(寄生ダイオード1d)が還流動作状態で図8に示す破線の方向に電流が流れており、時刻t1にて、MOSFET1mおよびIGBT1iに直列に接続されたMOSFET2mおよびIGBT2iのゲート電極にオン駆動電圧Vonが加えられるとする。時刻t1より前の時刻t2からMOSFET1mのゲート電極にMOSFET1mの閾値電圧Vthと同等の電圧を印加する。MOSFET1mのゲート電極への電圧印加は、時刻t1より後の時刻t3で終了する。ここで、オン駆動電圧Vonは閾値電圧Vthより十分大きく設定され、Von>Vthの関係が成り立つ。
図9に示すゲート駆動を実施することで、時刻t2以降,還流動作中であったMOSFET1m(寄生ダイオード1d)はホール密度の低い、すなわち素子内部の蓄積キャリアの少ない状態となる。この状態で時刻t1にて直列接続されたIGBT2iおよびMOSFET2mをオンするため、MOSFET1mにゲート電圧を印加しない場合と比較し逆回復電流の低減が可能となる。
なお、図9では時刻t1でIGBT2iとMOSFET2mにオン駆動電圧Vonを印加しているが、IGBT2iのみにオン駆動電圧Vonを加えてもよく、t2以降であればIGBT2iとMOSFET2mでオン駆動電圧Vonを印加するタイミングをわけてもよい。
また、以上ではMOSFET1m(寄生ダイオード1d)が還流動作中でIGBT2iおよびMOSFET2mをオフからオンに切り替える場合を例に説明したが、MOSFET2m(寄生ダイオード2d)が還流動作中でIGBT1iおよびMOSFET1mをオフからオンに切り替える場合は、以上の説明と逆のゲート駆動をすることにより逆回復損失を低減できることは言うまでもない。
本実施例によれば、スイッチング素子としてIGBTとMOSFETとが並列接続された構成を用いた半導体電力変換回路において、還流動作中の素子のゲート電極に閾値程度の電圧を印加することで、還流動作中の素子内部のキャリア密度が減少し、逆回復損失の低減を図ることができる。主たる還流動作期間では、ゲート電圧を印加せず本来の寄生ダイオード特性とすることで、ダイオードの順方向導通損失増大を低く抑えられる。また、主回路に新たな素子を追加することなく実現可能なため、回路規模の増大も低く抑えられる。
図10は本発明の第三の実施の形態(実施例3)に係る半導体電力変換回路を示すインバータの回路図である。図10はインバータ回路の一部のみを示しており、説明に不要な構成要素を省略した。図8の実施の形態におけるIGBTおよびMOSFETの閾値は同じかほぼ等しく、オン駆動電圧Vonより低く設定されているが、これに対し、図10の構成は、MOSFETの閾値がIGBTの閾値より高く設定されている点で図8の構成とは異なる。それ以外の点では、図10の構成は図8の構成と共通である。図10の構成で得られる逆回復損失の低減効果は、図1および図8の構成で得られるものと同様であるが、MOSFETの閾値Vth2をIGBTの閾値Vth1より高く、より望ましくはIGBTに加えるオン駆動電圧Von程度にMOSFETの閾値を設定することで、MOSFETおよびIGBTのゲート電極に印加する電圧レベルを1つにでき、ゲート駆動機構の簡略化が可能である。
図11に示すゲート駆動タイミングチャートを用いて動作を説明する。時刻t0で、MOSFET1m(寄生ダイオード1d)が還流動作状態で図10に示す破線の方向に電流が流れており、時刻t1にて、MOSFET1mおよびIGBT1iに直列に接続されたMOSFET2mおよびIGBT2iのゲート電極にオン駆動電圧Vonが加えられるとする。時刻t1より前の時刻t2からMOSFET1mのゲート電極にMOSFET1mの閾値電圧Vth2と同等の電圧を印加する。MOSFET1mのゲート電極への電圧印加は、時刻t1より後の時刻t3で終了する。ここで、MOSFET1mの閾値Vth2をオン駆動電圧Vonと同等に設定することで、時刻t2からMOSFET1mのゲート電極に印加する電圧レベルはVonとすることが可能で、図8の構成で必要となる閾値程度の電源を用いた回路が不要となる分、ゲート駆動機構を簡略化できる。
なお、図11では時刻t1でIGBT2iとMOSFET2mにオン駆動電圧Vonを印加しているが、IGBT2iのみにオン駆動電圧Vonを加えてもよく、t2以降であればIGBT2iとMOSFET2mでオン駆動電圧Vonを印加するタイミングをわけてもよい。
なお、以上ではMOSFET1m(寄生ダイオード1d)が還流動作中でIGBT2iおよびMOSFET2mをオフからオンに切り替える場合を例に説明したが、MOSFET2m(寄生ダイオード2d)が還流動作中でIGBT1iおよびMOSFET1mをオフからオンに切り替える場合は、以上の説明と逆のゲート駆動をすることにより逆回復損失を低減できることは言うまでもない。
本実施例によれば、スイッチング素子として、IGBTと、閾値が当該IGBTの閾値より高く設定されたMOSFETとが並列接続された構成を用いた半導体電力変換回路において、還流動作中の素子のゲート電極に閾値程度の電圧を印加することで、還流動作中の素子内部のキャリア密度が減少し、逆回復損失の低減を図ることができる。主たる還流動作期間では、ゲート電圧を印加せず本来の寄生ダイオード特性とすることで、ダイオードの順方向導通損失増大を低く抑えられる。また、主回路に新たな素子を追加することなく実現可能なため、回路規模の増大も低く抑えられる。
図12は、本発明の第四の実施の形態(実施例4)であって本発明の半導体電力変換回路を有する半導体装置11の一構成例を示すブロック図である。半導体装置11は、直列接続されたMOSFET1mとMOSFET2m、MOSFET7mとMOSFET8m、MOSFET9mとMOSFET10m、それぞれのMOSFETを駆動するゲート駆動機構3、制御信号や保護機能の信号を処理する論理回路16、論理回路駆動用のレギュレータ17を有している。また、入出力端子として、直列接続されたMOSFETの接続点と負荷との接続端子12、マイコン等の外部制御装置との接続端子13、外部電源との接続端子14、GND端子15を有している。ゲート駆動機構3は論理回路からの信号を基に、これまでに述べた本発明のゲート駆動電圧を各MOSFETのゲート電極に印加する。ここで、MOSFETに印加するオン駆動電圧は外部電源を用い、閾値程度のゲート電圧生成には論理回路向けのレギュレータ17の出力を共用する。
本実施例によれば、スイッチング素子としてMOSFETを用いた半導体電力変換回路を有する半導体装置において、還流動作中の素子のゲート電極に閾値程度の電圧を印加することで、還流動作中の素子内部のキャリア密度が減少し、逆回復損失の低減を図ることができ、以て半導体装置の特性向上を図ることができる。主たる還流動作期間では、ゲート電圧を印加せず本来の寄生ダイオード特性とすることで、ダイオードの順方向導通損失増大を低く抑えられる。また、主回路に新たな素子を追加することなく実現可能なため、回路規模の増大も低く抑えられる。
図13は、本発明の第五の実施の形態(実施例5)であって本発明の半導体電力変換回路を含む半導体装置11を用いたモータ駆動装置の一構成例を示すブロック図である。モータ18、モータ18に印加される直流電圧源4、ゲート駆動機構用の直流電圧源20、マイコン19が半導体装置11に接続され、システムが構成されている。図中、マイコン19と半導体装置11を接続する太線は、複数の信号線を意味する。
本実施例によれば、スイッチング素子としてMOSFETを用いた半導体電力変換回路を含む半導体装置を用いたモータ駆動装置において、還流動作中の素子のゲート電極に閾値程度の電圧を印加することで、還流動作中の素子内部のキャリア密度が減少し、逆回復損失の低減を図ることができ、以てモータ駆動装置の特性向上を図ることができる。主たる還流動作期間では、ゲート電圧を印加せず本来の寄生ダイオード特性とすることで、ダイオードの順方向導通損失増大を低く抑えられる。また、主回路に新たな素子を追加することなく実現可能なため、回路規模の増大も低く抑えられる。
以上、本発明の上記各実施例の説明では、3相インバータ回路を想定し、素子数を6と設定しているが、当然ながら本発明の半導体電力変換回路の素子数は6に限られるものではない。
その他、この発明は上記実施形態に限定されるものではなく、要旨を変えない範囲で種々変形実施可能である。
1m 第1のMOSFET
1d 第1のダイオード
1i 第1のIGBT
2m 第2のMOSFET
2d 第2のダイオード
2i 第2のIGBT
3 ゲート駆動機構
4 直流電圧源
5 負荷インダクタ
6 負荷
7m 第3のMOSFET
7d 第3のダイオード
8m 第4のMOSFET
8d 第4のダイオード
9m 第5のMOSFET
9d 第5のダイオード
10m 第6のMOSFET
10d 第6のダイオード
11 半導体装置
12 負荷接続端子
13 論理回路接続端子
14 外部電源接続端子
15 GND接続端子
16 論理回路
17 レギュレータ
18 モータ
19 マイコン
20 直流電圧源

Claims (6)

  1. 第一のMOSFETと、
    前記第一のMOSFETと直列に接続された第二のMOSFETと
    を有する半導体電力変換回路であって、
    前記第一のMOSFETが還流動作中の状態にあり、かつ、
    前記第二のMOSFETがオフ状態からオン状態に切り替わろうとする状態にある
    場合に、
    前記第二のMOSFETのゲート電極に印加される最大電圧以下の前記第一のMOSFETの閾値電圧と同等の電圧を、前記第二のMOSFETのゲート電圧がオフ状態の電圧から上昇を開始する時刻より前から前記時刻より後まで、前記第一のMOSFETのゲート電極に印加する
    ゲート駆動機構を更に有する半導体電力変換回路。
  2. 第一のMOSFETと、
    前記第一のMOSFETと並列に接続された第一のIGBTと、
    前記第一のMOSFETおよび前記第一のIGBTと直列に接続された第二のMOSFETと、
    前記第二のMOSFETと並列に接続された第二のIGBTと
    を有する半導体電力変換回路であって、
    前記第一のMOSFETが還流動作中の状態にあり、かつ、
    前記第二のMOSFETまたは前記第二のIGBTがオフ状態からオン状態に切り替わろうとする 状態にある
    場合に、
    前記第二のMOSFETまたは前記第二のIGBTのゲート電極に印加される最大電圧以下の前記第一のMOSFETの閾値電圧と同等の電圧を、前記第二のMOSFETまたは前記第二のIGBTのゲート電圧がオフ状態の電圧から上昇を開始する時刻より前から前記時刻より後まで、前記第一のMOSFETのゲート電極に印加する
    ゲート駆動機構を更に有する半導体電力変換回路。
  3. 請求項2に記載の半導体電力変換回路において、
    前記第一および第二のMOSFETの閾値電圧が、前記第一および第二のIGBTの閾値電圧より高い
    ことを特徴とする半導体電力変換回路。
  4. 請求項1乃至3のいずれか一項に記載の半導体電力変換回路を有する
    ことを特徴とする半導体装置。
  5. 請求項1乃至3のいずれか一項に記載の半導体電力変換回路を用いる
    ことを特徴とするモータ駆動装置。
  6. 請求項4に記載の半導体装置を用いる
    ことを特徴とするモータ駆動装置。
JP2017158994A 2017-08-22 2017-08-22 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置 Active JP6840053B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017158994A JP6840053B2 (ja) 2017-08-22 2017-08-22 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置
PCT/JP2018/023395 WO2019039064A1 (ja) 2017-08-22 2018-06-20 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017158994A JP6840053B2 (ja) 2017-08-22 2017-08-22 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置

Publications (2)

Publication Number Publication Date
JP2019037107A JP2019037107A (ja) 2019-03-07
JP6840053B2 true JP6840053B2 (ja) 2021-03-10

Family

ID=65440059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017158994A Active JP6840053B2 (ja) 2017-08-22 2017-08-22 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置

Country Status (2)

Country Link
JP (1) JP6840053B2 (ja)
WO (1) WO2019039064A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7088041B2 (ja) * 2019-01-18 2022-06-21 株式会社デンソー 電力変換装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002199699A (ja) * 2000-12-22 2002-07-12 Fuji Electric Co Ltd 電力変換装置とその駆動方法
JP5510339B2 (ja) * 2011-01-06 2014-06-04 株式会社デンソー 負荷駆動回路
JP5596004B2 (ja) * 2011-11-29 2014-09-24 株式会社東芝 半導体スイッチおよび電力変換装置
JP5805513B2 (ja) * 2011-12-14 2015-11-04 三菱電機株式会社 電力用半導体装置
JP5755197B2 (ja) * 2012-07-27 2015-07-29 三菱電機株式会社 電力変換装置
JP5863599B2 (ja) * 2012-08-21 2016-02-16 三菱電機株式会社 パワーモジュール
JP5935768B2 (ja) * 2013-07-10 2016-06-15 株式会社デンソー 駆動制御装置

Also Published As

Publication number Publication date
WO2019039064A1 (ja) 2019-02-28
JP2019037107A (ja) 2019-03-07

Similar Documents

Publication Publication Date Title
US10715053B2 (en) Power conversion apparatus in which an inductance of a last off closed circuit is smaller than an inductance of a non-last off closed circuit
JP5267616B2 (ja) 駆動制御装置
US8120391B2 (en) Circuit arrangement including a voltage supply circuit and semiconductor switching element
CN103986359B (zh) 电力转换装置
US9356516B2 (en) Driving apparatus and electric power converter
JP6350301B2 (ja) 負荷駆動制御装置および負荷駆動制御方法
JP2009200891A (ja) ゲート駆動回路
JP2013115933A (ja) 半導体スイッチおよび電力変換装置
WO2016207969A1 (ja) 充電共用インバータ
EP3382881B1 (en) Equivalent transistor and three-level inverter
WO2019154138A1 (zh) 一种用于逆变器或整流器的电桥电路
US20160343838A1 (en) Semiconductor Element Drive Apparatus and Power Conversion Apparatus Using Same
CN111971884A (zh) 栅极驱动电路和栅极驱动方法
US10483853B2 (en) DC-DC converter
CN105765818B (zh) 四部分ac mosfet开关
US10720918B2 (en) Semiconductor device
JP5534076B2 (ja) 駆動制御装置
US10418892B2 (en) Electric power conversion circuit for reducing switching loss comprising multiple filed effect transistors and a gate controller
JP6840053B2 (ja) 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置
US10263533B2 (en) Gated thyristor power device having a rapid turn off time
US11736036B2 (en) Electric power converter
JP6338145B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP2015156795A (ja) 半導体スイッチ回路および電力変換装置
JP7201045B2 (ja) 電力変換装置
US11863070B2 (en) DC/DC converter and network feedback unit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210216

R150 Certificate of patent or registration of utility model

Ref document number: 6840053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350