JP6840053B2

JP6840053B2 - 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置

Info

Publication number: JP6840053B2
Application number: JP2017158994A
Authority: JP
Inventors: 賢志原
Original assignee: Hitachi Power Semiconductor Device Ltd
Current assignee: Hitachi Power Semiconductor Device Ltd
Priority date: 2017-08-22
Filing date: 2017-08-22
Publication date: 2021-03-10
Anticipated expiration: 2037-08-22
Also published as: WO2019039064A1; JP2019037107A

Description

本発明は、金属−酸化物−半導体電界効果トランジスタ（以下、「ＭＯＳＦＥＴ」と呼ぶ）を用いた半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置に関するものである。

従来、スイッチング素子としてＭＯＳＦＥＴを用いた半導体電力変換回路の電力損失を低減する技術として、寄生ダイオードに逆電圧を印加する逆電圧印加回路を設け、この逆電圧によって予め逆回復電流を流し、他素子のスイッチングに伴う大きな逆回復電流が流れないようにするものがあった（例えば、特許文献１参照）。

特開２００６−１４１１６７号公報

誘導成分を持つ負荷を駆動する半導体電力変換回路、例えばインバータ回路は、負荷に蓄えられたエネルギーによる還流動作期間を持つ。このような半導体電力変換回路であって、かつスイッチング素子としてＭＯＳＦＥＴを利用した回路では、この還流動作期間に導通する還流素子としてＭＯＳＦＥＴの寄生ダイオードを用いることが一般的である。

図１４に、ＭＯＳＦＥＴをスイッチング素子として用いたインバータの一般的な回路を示す。図１４に示すように、直列接続されたＭＯＳＦＥＴ１mとＭＯＳＦＥＴ２m、ＭＯＳＦＥＴ７mとＭＯＳＦＥＴ８m、ＭＯＳＦＥＴ９mとＭＯＳＦＥＴ１０m、がそれぞれ直流電圧源４に接続されている。また、直列接続されたＭＯＳＦＥＴの接続点はそれぞれ負荷６に接続されている。ＭＯＳＦＥＴにはそれぞれ還流ダイオード（１ｄ、２ｄ、７ｄ、８ｄ、９ｄ、１０ｄ）が逆並列接続されている。この還流ダイオードはＭＯＳＦＥＴとは別の素子が用いられる場合もあれば、ＭＯＳＦＥＴに内蔵する寄生ダイオードを用いる場合もある。ＭＯＳＦＥＴのオンオフ切り替え動作を、しかるべきタイミングで繰り返すことで、負荷６に交流電力を入力する。

図１５に従来回路のＭＯＳＦＥＴゲート駆動タイミングチャートを示す。時刻t0で還流ダイオード１ｄが還流動作状態にあり、図1４に示す破線の方向に電流が流れていたとする。時刻t1にて、還流ダイオード１ｄに直列に接続されたＭＯＳＦＥＴ２ｍのゲート電極にオン駆動電圧Ｖｏｎが加えられると、還流ダイオード１ｄに還流動作で蓄えられた電荷による大きな逆回復電流が流れ、大きな電力損失が発生する。

この電力損失を低減するため、この逆回復電流の低減手法が種々提案されてきた。例えば、ＭＯＳＦＥＴに電子線照射などのキャリアライフタイム制御を施すことがあった。または、逆阻止ダイオードをＭＯＳＦＥＴに逆接続しＭＯＳＦＥＴの寄生ダイオードを無効化すると共にＦＲＤ（ファーストリカバリダイオード）を並列接続する手法が用いられることもあった。または、特許文献１に記載の上記の手法が用いられることもあった。

しかし、ＭＯＳＦＥＴにキャリアライフタイム制御を施した場合、逆回復電流は小さくなるものの、寄生ダイオードの順方向電圧が高くなり還流動作中の導通損失が大きくなるという問題があった。また、ＦＲＤを並列接続する手法では、ＭＯＳＦＥＴの寄生ダイオードを無効化するために接続した逆阻止ダイオードによりＭＯＳＦＥＴ順方向でのオン抵抗が増加し、さらに回路が複雑化、大型化するといった問題があった。また、逆電圧を印加する手法では、逆電圧印加時に一時的に主回路の大電流を逆電圧印加回路に流すため、逆電圧印加回路は大きな電流容量が必要で、回路が大規模で複雑となるといった問題があった。

したがって、これらの問題を克服しながら半導体電力変換回路の逆回復損失を低減することが課題となる。

本発明の半導体電力変換回路は、例えば、第一のＭＯＳＦＥＴと、前記第一のＭＯＳＦＥＴと直列に接続された第二のＭＯＳＦＥＴとを有する半導体電力変換回路であって、前記第一のＭＯＳＦＥＴが還流動作中の状態にあり、かつ、前記第二のＭＯＳＦＥＴがオフ状態からオン状態に切り替わろうとする状態にある場合に、前記第二のＭＯＳＦＥＴのゲート電極に印加される最大電圧以下の前記第一のＭＯＳＦＥＴの閾値電圧と同等の電圧を、前記第二のＭＯＳＦＥＴのゲート電圧がオフ状態の電圧から上昇を開始する時刻より前から前記時刻より後まで、前記第一のＭＯＳＦＥＴのゲート電極に印加するゲート駆動機構を更に有することを特徴とする。

また、本発明の半導体装置は、本発明の半導体電力変換回路を有することを特徴とする。

また、本発明のモータ駆動装置は、本発明の半導体電力変換回路を用いること、または、本発明の半導体装置を用いることを特徴とする。

本発明によれば、回路の複雑化・大規模化を行うことなく半導体電力変換回路の還流動作中の導通損失と逆回復損失とを共に低減することが可能となる。

本発明の第１の実施形態に係る半導体電力変換回路を示す回路図である。図１に示す第１の実施形態の半導体電力変換回路のゲート駆動タイミングチャートを示す図である。ＭＯＳＦＥＴの寄生ダイオードの順方向特性を示す図である。シミュレーションに用いた共通基本回路を示す回路図である。シミュレーションに用いた従来技術の回路に係るゲート信号を含むゲート駆動タイミングチャートを示す図である。シミュレーションに用いた本発明の回路に係るゲート信号を含むゲート駆動タイミングチャートを示す図である。従来技術の回路でのシミュレーション波形を示す図である。本発明の回路でのシミュレーション波形を示す図である。本発明の第２の実施形態に係る半導体電力変換回路を示す回路図である。図８に示す第２の実施形態の半導体電力変換回路のゲート駆動タイミングチャートを示す図である。本発明の第３の実施形態に係る半導体電力変換回路を示す回路図である。図１０に示す第３の実施形態の半導体電力変換回路のゲート駆動タイミングチャートを示す図である。本発明の第４の実施形態であって本発明の半導体電力変換回路を有する半導体装置の構成を示すブロック図である。本発明の第５の実施形態であって本発明の半導体電力変換回路を有する半導体装置を用いたモータ駆動装置の構成を示すブロック図である。ＭＯＳＦＥＴをスイッチング素子として用いたインバータの一般的な回路を示す図である。従来の半導体電力変換回路に係るゲート駆動タイミングチャートを示す図である。

本発明の半導体電力変換回路は、還流動作中の素子と直列に接続された素子をオフからオンに切り替える前に、還流動作中の素子のゲート電極に閾値程度の電圧を印加することによって、半導体電力変換回路の逆回復損失を低減する回路である。

本発明の半導体電力変換回路では、還流動作中の素子のゲート電極に閾値程度の電圧を印加することで、還流動作中の素子内部のキャリア密度が減少し、逆回復損失の低減が図れる。主たる還流動作期間では、ゲート電圧を印加せず本来の寄生ダイオード特性とすることで、ダイオードの順方向導通損失増大を低く抑えられる。また、主回路に新たな素子を追加することなく実現可能なため、回路規模の増大も低く抑えられる。

以下、本発明の実施の形態を、各実施例として、図面に基づいて説明する。

図1は本発明の第一の実施の形態（実施例１）に係る半導体電力変換回路を示す回路図である。説明を簡単にするため、図１はインバータ回路の一部のみを示しており、説明に不要な構成要素を省略した。本実施例においては、ＭＯＳＦＥＴ（１ｍ、２ｍ）に内蔵される寄生ダイオードを還流ダイオード（１ｄ、２ｄ）として用いている。図１において、第1のＭＯＳＦＥＴ（1m）及び第2のＭＯＳＦＥＴ（2m）は、それぞれ、第1のダイオード（1d）及び第2のダイオード（2d）と逆並列接続されている。ここで、逆並列接続とは、ＭＯＳＦＥＴのソース端子とダイオードのアノード端子とが互いに接続されると共に当該ＭＯＳＦＥＴのドレイン端子と当該ダイオードのカソード端子とが互いに接続される接続形態を意味するものとする。第1のＭＯＳＦＥＴ（1m）及び第2のＭＯＳＦＥＴ（2m）のゲート端子はゲート駆動機構３に接続される。また、第1のＭＯＳＦＥＴ（1m）のドレイン端子は直流電圧源４の第1電極側（例えば正電位側）と、第2のＭＯＳＦＥＴ（2m）のソース端子は直流電圧源４の第2電極（第1電極の電位より低い電位（例えば接地（GND）電位）の電極）側と、それぞれ接続される。また、第1のＭＯＳＦＥＴ（1m）のソース端子と第2のＭＯＳＦＥＴ（2m）のドレイン端子とは、負荷インダクタ５の一方の端子と共通に接続される。

図２に本発明回路のＭＯＳＦＥＴゲート駆動タイミングチャートを示す。図２に示す時刻t0で、ＭＯＳＦＥＴ１ｍ（寄生ダイオード１ｄ）が還流動作状態で図１に示す破線の方向に電流が流れており、時刻t1にて、ＭＯＳＦＥＴ１ｍに直列に接続されたＭＯＳＦＥＴ２ｍのゲート電極にオン駆動電圧Ｖｏｎが加えられるとする。図１３に示す従来回路のゲート駆動との違いは、時刻t1より前の時刻t2からＭＯＳＦＥＴ１ｍのゲート電極にＭＯＳＦＥＴ１ｍの閾値電圧Ｖｔｈと同等の電圧を印加することである。ＭＯＳＦＥＴ１ｍのゲート電極への電圧印加は、時刻t1より後の時刻t3で終了する。ここで、オン駆動電圧Ｖｏｎは閾値電圧Ｖｔｈより十分大きく設定され、Ｖｏｎ＞Ｖｔｈの関係が成り立つ。

本発明のインバータ回路は、図２に示すゲート駆動、すなわち還流動作中のＭＯＳＦＥＴ１ｍ（寄生ダイオード１ｄ）に直列に接続されたＭＯＳＦＥＴ２ｍをオフ状態からオン状態に切り替えようとする状態にある場合に、オフ状態からオン状態に切り替えるＭＯＳＦＥＴ２ｍのゲート電極に印加される最大電圧（オン駆動電圧Ｖｏｎ）以下の電圧を、オフ状態からオン状態に切り替えるＭＯＳＦＥＴ２ｍのゲート電圧がオフ状態の電圧から上昇を開始する時刻より前に、ＭＯＳＦＥＴ１ｍのゲート電極に印加するゲート駆動を実施するゲート駆動機構３を有することを特徴とする。

ここで、本発明の効果を説明する。

図３には、ＭＯＳＦＥＴのゲート電圧を０V、および閾値電圧（Ｖｔｈ）として、寄生ダイオードの順方向特性を計算した例である。ゲート電圧を印加することで、ＭＯＳＦＥＴ寄生ダイオードの順方向電圧は、図３のａに示す小電流領域では低くなり、図３のｂに示す電流の大きな領域では高くなる。これは，ゲート電圧を印加することでチャネルが形成されソースから電子が供給されるため、ダイオード順方向電圧がビルトイン電圧以下の低電圧時に電子電流が流れることが可能となることと、電子電流により寄生ダイオードのホール注入効率が低下することによる。すなわち、ゲート電圧を印加することで、寄生ダイオード導通時のキャリア密度、特にホールの密度を低減可能である。

図２に示すゲート駆動を実施した場合、時刻t2以降，還流動作中であったＭＯＳＦＥＴ１ｍはホール密度の低い、すなわち素子内部の蓄積キャリアの少ない状態となる。この状態で時刻t1にて直列接続されたＭＯＳＦＥＴ２ｍをオンするため、従来回路と比較し逆回復電流の低減が可能となる。

なお、時刻t2より前の期間では、ゲート電圧を印加していないためＭＯＳＦＥＴ１ｍの寄生ダイオード１ｄの順方向電圧は低い状態にあり、還流動作でのダイオード導通損失の増大はない。t2からt1の期間で寄生ダイオード1dの順方向電圧が高い状態となるが、この期間を短くすることでダイオード導通損失の増大は軽微なものとできる。また、ＭＯＳＦＥＴ１ｍに印加するゲート電圧は閾値電圧程度とすることで、時刻t1からt3で発生する電源とＭＯＳＦＥＴ１ｍ、ＭＯＳＦＥＴ２ｍを通じた短絡電流は非常に小さな値に制限され、この短絡電流による損失の増大も非常に小さな値に抑えられる。

本発明によれば、主回路に追加の素子を接続する必要が無く、回路規模の増大は低く抑えられるとともに、ＭＯＳＦＥＴ順方向でのオン抵抗増大は発生しない。また、ＭＯＳＦＥＴ１ｍに印加する閾値程度のゲート電圧の生成には、半導体電力変換回路に用いる制御回路向けの低電圧電源を共用することで、新たに電源を用意することなく、ゲート駆動回路の変更のみで逆回復損失の低減が可能となる。

ＭＯＳＦＥＴ１ｍにゲート電圧を印加する時刻t2およびゲート電圧の印加を終了する時刻t3の設定は、事前に実験的に求めた望ましい固定値としてもよいし、電流センサもしくは電圧センサを用いて逐次変更してもよい。

なお、以上ではＭＯＳＦＥＴ１ｍ（寄生ダイオード１ｄ）が還流動作中でＭＯＳＦＥＴ２ｍをオフからオンに切り替える場合を例に説明したが、ＭＯＳＦＥＴ２ｍ（寄生ダイオード２ｄ）が還流動作中でＭＯＳＦＥＴ１ｍをオフからオンに切り替える場合は、以上の説明と逆のゲート駆動をすることにより逆回復損失を低減できることは言うまでもない。

ここで、シミュレーションによる従来の回路と本発明の回路との特性比較計算例を以下に示す。シミュレーションには図４に示す共通基本回路を用い、図５（ａ）および図５（ｂ）に示すそれぞれのゲート信号を印加した時の逆回復動作を計算した。ＭＯＳＦＥＴは素子耐圧６００Ｖ、閾値電圧５Ｖの標準的な縦型構造とした。

図５（ａ）は従来技術の回路に係るゲート信号を示し、図５（ｂ）は本発明の回路に係るゲート信号を示す。時刻0では、図４のＭＯＳ１、ＭＯＳ２ともゲート電圧は印加されておらず、ＭＯＳ１に還流電流が流れている。時刻0.5μsでＭＯＳ２にオン信号が入力され、ＭＯＳ２がオフからオンへの切り替わり動作に入る。この際、図５（ａ）の従来技術の回路では、ＭＯＳ１のゲート電圧は０Ｖに保持された状態であるが、図５（ｂ）の本発明の回路では、それに先立つ0.4μsでＭＯＳ１の閾値電圧である５ＶがＭＯＳ１のゲート電極に印加される。またＭＯＳ１のゲート電圧印加は0.9μsで終了する。

図６は図５（ａ）のゲート信号を用いた場合のシミュレーション波形、図７は図５（ｂ）のゲート信号を用いた場合のシミュレーション波形である。それぞれの図において、各波形の横軸は時間、縦軸は図４に示した電圧および電流である。図６と図７とを比較することで、本発明の回路により逆回復電流が低減され、したがって、逆回復損失も低減されることがわかる。

本実施例によれば、スイッチング素子としてＭＯＳＦＥＴを用いた半導体電力変換回路において、還流動作中の素子のゲート電極に閾値程度の電圧を印加することで、還流動作中の素子内部のキャリア密度が減少し、逆回復損失の低減を図ることができる。主たる還流動作期間では、ゲート電圧を印加せず本来の寄生ダイオード特性とすることで、ダイオードの順方向導通損失増大を低く抑えられる。また、主回路に新たな素子を追加することなく実現可能なため、回路規模の増大も低く抑えられる。

図８は本発明の第二の実施の形態（実施例２）に係る半導体電力変換回路を示す回路図である。説明を簡単にするため、図８はインバータ回路の一部のみを示しており、説明に不要な構成要素を省略した。図１の実施の形態は、スイッチング素子としてＭＯＳＦＥＴのみを用いているが、これに対し、図８の構成は、絶縁ゲート型バイポーラトランジスタ（以下、「ＩＧＢＴ」と呼ぶ）とＭＯＳＦＥＴとが並列接続された構成を用いている点で図１の構成とは異なる。それ以外の点では、図８の構成は図１の構成と共通である。図８の構成では、ゲート駆動機構３からそれぞれの素子に異なるゲート配線で接続される。なお、3相インバータ回路全体では、ＩＧＢＴとＭＯＳＦＥＴが並列接続された６組のスイッチング素子で構成される。本構成は、主に大電流を必要とする用途で好ましい構成であり、ＩＧＢＴおよびＭＯＳＦＥＴの順方向導通時には、ＭＯＳＦＥＴと比較し大電流領域でオン抵抗の少ないＩＧＢＴを主たる導通素子として用い、還流動作時はＭＯＳＦＥＴの寄生ダイオードを用いる。

図８の構成で得られる効果は、図１の構成で得られるものと同様であり、図９に示すゲート駆動タイミングチャートと共に説明する。

図９に示す時刻t0で、ＭＯＳＦＥＴ１ｍ（寄生ダイオード１ｄ）が還流動作状態で図８に示す破線の方向に電流が流れており、時刻t1にて、ＭＯＳＦＥＴ１ｍおよびIGBT１ｉに直列に接続されたＭＯＳＦＥＴ２ｍおよびIGBT２ｉのゲート電極にオン駆動電圧Ｖｏｎが加えられるとする。時刻t1より前の時刻t2からＭＯＳＦＥＴ１ｍのゲート電極にＭＯＳＦＥＴ１ｍの閾値電圧Ｖｔｈと同等の電圧を印加する。ＭＯＳＦＥＴ１ｍのゲート電極への電圧印加は、時刻t1より後の時刻t3で終了する。ここで、オン駆動電圧Ｖｏｎは閾値電圧Ｖｔｈより十分大きく設定され、Ｖｏｎ＞Ｖｔｈの関係が成り立つ。

図９に示すゲート駆動を実施することで、時刻t2以降，還流動作中であったＭＯＳＦＥＴ１ｍ（寄生ダイオード１ｄ）はホール密度の低い、すなわち素子内部の蓄積キャリアの少ない状態となる。この状態で時刻t1にて直列接続されたＩＧＢＴ２ｉおよびＭＯＳＦＥＴ２ｍをオンするため、ＭＯＳＦＥＴ１ｍにゲート電圧を印加しない場合と比較し逆回復電流の低減が可能となる。

なお、図９では時刻t1でＩＧＢＴ２ｉとＭＯＳＦＥＴ２ｍにオン駆動電圧Ｖｏｎを印加しているが、ＩＧＢＴ２ｉのみにオン駆動電圧Ｖｏｎを加えてもよく、t2以降であればＩＧＢＴ２ｉとＭＯＳＦＥＴ２ｍでオン駆動電圧Ｖｏｎを印加するタイミングをわけてもよい。

また、以上ではＭＯＳＦＥＴ１ｍ（寄生ダイオード１ｄ）が還流動作中でＩＧＢＴ２ｉおよびＭＯＳＦＥＴ２ｍをオフからオンに切り替える場合を例に説明したが、ＭＯＳＦＥＴ２ｍ（寄生ダイオード２d）が還流動作中でＩＧＢＴ１ｉおよびＭＯＳＦＥＴ１ｍをオフからオンに切り替える場合は、以上の説明と逆のゲート駆動をすることにより逆回復損失を低減できることは言うまでもない。

本実施例によれば、スイッチング素子としてＩＧＢＴとＭＯＳＦＥＴとが並列接続された構成を用いた半導体電力変換回路において、還流動作中の素子のゲート電極に閾値程度の電圧を印加することで、還流動作中の素子内部のキャリア密度が減少し、逆回復損失の低減を図ることができる。主たる還流動作期間では、ゲート電圧を印加せず本来の寄生ダイオード特性とすることで、ダイオードの順方向導通損失増大を低く抑えられる。また、主回路に新たな素子を追加することなく実現可能なため、回路規模の増大も低く抑えられる。

図１０は本発明の第三の実施の形態（実施例３）に係る半導体電力変換回路を示すインバータの回路図である。図１０はインバータ回路の一部のみを示しており、説明に不要な構成要素を省略した。図８の実施の形態におけるＩＧＢＴおよびＭＯＳＦＥＴの閾値は同じかほぼ等しく、オン駆動電圧Ｖｏｎより低く設定されているが、これに対し、図１０の構成は、ＭＯＳＦＥＴの閾値がＩＧＢＴの閾値より高く設定されている点で図８の構成とは異なる。それ以外の点では、図１０の構成は図８の構成と共通である。図１０の構成で得られる逆回復損失の低減効果は、図１および図８の構成で得られるものと同様であるが、ＭＯＳＦＥＴの閾値Ｖｔｈ２をＩＧＢＴの閾値Ｖｔｈ１より高く、より望ましくはＩＧＢＴに加えるオン駆動電圧Ｖｏｎ程度にＭＯＳＦＥＴの閾値を設定することで、ＭＯＳＦＥＴおよびＩＧＢＴのゲート電極に印加する電圧レベルを１つにでき、ゲート駆動機構の簡略化が可能である。

図１１に示すゲート駆動タイミングチャートを用いて動作を説明する。時刻t0で、ＭＯＳＦＥＴ１ｍ（寄生ダイオード１ｄ）が還流動作状態で図１０に示す破線の方向に電流が流れており、時刻t1にて、ＭＯＳＦＥＴ１ｍおよびＩＧＢＴ１ｉに直列に接続されたＭＯＳＦＥＴ２ｍおよびＩＧＢＴ２ｉのゲート電極にオン駆動電圧Ｖｏｎが加えられるとする。時刻t1より前の時刻t2からＭＯＳＦＥＴ１ｍのゲート電極にＭＯＳＦＥＴ１ｍの閾値電圧Ｖｔｈ２と同等の電圧を印加する。ＭＯＳＦＥＴ１ｍのゲート電極への電圧印加は、時刻t1より後の時刻t3で終了する。ここで、ＭＯＳＦＥＴ１ｍの閾値Ｖｔｈ２をオン駆動電圧Ｖｏｎと同等に設定することで、時刻t2からＭＯＳＦＥＴ１ｍのゲート電極に印加する電圧レベルはＶｏｎとすることが可能で、図８の構成で必要となる閾値程度の電源を用いた回路が不要となる分、ゲート駆動機構を簡略化できる。

なお、図１１では時刻t1でＩＧＢＴ２ｉとＭＯＳＦＥＴ２ｍにオン駆動電圧Ｖｏｎを印加しているが、ＩＧＢＴ２ｉのみにオン駆動電圧Ｖｏｎを加えてもよく、t2以降であればＩＧＢＴ２ｉとＭＯＳＦＥＴ２ｍでオン駆動電圧Ｖｏｎを印加するタイミングをわけてもよい。

なお、以上ではＭＯＳＦＥＴ１ｍ（寄生ダイオード１ｄ）が還流動作中でＩＧＢＴ２ｉおよびＭＯＳＦＥＴ２ｍをオフからオンに切り替える場合を例に説明したが、ＭＯＳＦＥＴ２ｍ（寄生ダイオード２ｄ）が還流動作中でＩＧＢＴ１ｉおよびＭＯＳＦＥＴ１ｍをオフからオンに切り替える場合は、以上の説明と逆のゲート駆動をすることにより逆回復損失を低減できることは言うまでもない。

本実施例によれば、スイッチング素子として、ＩＧＢＴと、閾値が当該ＩＧＢＴの閾値より高く設定されたＭＯＳＦＥＴとが並列接続された構成を用いた半導体電力変換回路において、還流動作中の素子のゲート電極に閾値程度の電圧を印加することで、還流動作中の素子内部のキャリア密度が減少し、逆回復損失の低減を図ることができる。主たる還流動作期間では、ゲート電圧を印加せず本来の寄生ダイオード特性とすることで、ダイオードの順方向導通損失増大を低く抑えられる。また、主回路に新たな素子を追加することなく実現可能なため、回路規模の増大も低く抑えられる。

図１２は、本発明の第四の実施の形態（実施例４）であって本発明の半導体電力変換回路を有する半導体装置１１の一構成例を示すブロック図である。半導体装置１１は、直列接続されたＭＯＳＦＥＴ１ｍとＭＯＳＦＥＴ２ｍ、ＭＯＳＦＥＴ７ｍとＭＯＳＦＥＴ８ｍ、ＭＯＳＦＥＴ９ｍとＭＯＳＦＥＴ１０ｍ、それぞれのＭＯＳＦＥＴを駆動するゲート駆動機構３、制御信号や保護機能の信号を処理する論理回路１６、論理回路駆動用のレギュレータ１７を有している。また、入出力端子として、直列接続されたＭＯＳＦＥＴの接続点と負荷との接続端子１２、マイコン等の外部制御装置との接続端子１３、外部電源との接続端子１４、GND端子１５を有している。ゲート駆動機構３は論理回路からの信号を基に、これまでに述べた本発明のゲート駆動電圧を各ＭＯＳＦＥＴのゲート電極に印加する。ここで、ＭＯＳＦＥＴに印加するオン駆動電圧は外部電源を用い、閾値程度のゲート電圧生成には論理回路向けのレギュレータ１７の出力を共用する。

本実施例によれば、スイッチング素子としてＭＯＳＦＥＴを用いた半導体電力変換回路を有する半導体装置において、還流動作中の素子のゲート電極に閾値程度の電圧を印加することで、還流動作中の素子内部のキャリア密度が減少し、逆回復損失の低減を図ることができ、以て半導体装置の特性向上を図ることができる。主たる還流動作期間では、ゲート電圧を印加せず本来の寄生ダイオード特性とすることで、ダイオードの順方向導通損失増大を低く抑えられる。また、主回路に新たな素子を追加することなく実現可能なため、回路規模の増大も低く抑えられる。

図１３は、本発明の第五の実施の形態（実施例５）であって本発明の半導体電力変換回路を含む半導体装置１１を用いたモータ駆動装置の一構成例を示すブロック図である。モータ１８、モータ１８に印加される直流電圧源４、ゲート駆動機構用の直流電圧源２０、マイコン１９が半導体装置１１に接続され、システムが構成されている。図中、マイコン１９と半導体装置１１を接続する太線は、複数の信号線を意味する。

本実施例によれば、スイッチング素子としてＭＯＳＦＥＴを用いた半導体電力変換回路を含む半導体装置を用いたモータ駆動装置において、還流動作中の素子のゲート電極に閾値程度の電圧を印加することで、還流動作中の素子内部のキャリア密度が減少し、逆回復損失の低減を図ることができ、以てモータ駆動装置の特性向上を図ることができる。主たる還流動作期間では、ゲート電圧を印加せず本来の寄生ダイオード特性とすることで、ダイオードの順方向導通損失増大を低く抑えられる。また、主回路に新たな素子を追加することなく実現可能なため、回路規模の増大も低く抑えられる。

以上、本発明の上記各実施例の説明では、３相インバータ回路を想定し、素子数を６と設定しているが、当然ながら本発明の半導体電力変換回路の素子数は６に限られるものではない。

その他、この発明は上記実施形態に限定されるものではなく、要旨を変えない範囲で種々変形実施可能である。

1m 第1のＭＯＳＦＥＴ
1d 第1のダイオード
1i 第1のＩＧＢＴ
2m 第2のＭＯＳＦＥＴ
2d 第2のダイオード
2i 第2のＩＧＢＴ
3 ゲート駆動機構
4 直流電圧源
5 負荷インダクタ
6 負荷
7m 第3のＭＯＳＦＥＴ
7d 第3のダイオード
8m 第4のＭＯＳＦＥＴ
8d 第4のダイオード
9m 第5のＭＯＳＦＥＴ
9d 第5のダイオード
10m 第6のＭＯＳＦＥＴ
10d 第6のダイオード
11 半導体装置
12 負荷接続端子
13 論理回路接続端子
14 外部電源接続端子
15 GND接続端子
16 論理回路
17 レギュレータ
18 モータ
19 マイコン
20 直流電圧源

Claims

第一のＭＯＳＦＥＴと、
前記第一のＭＯＳＦＥＴと直列に接続された第二のＭＯＳＦＥＴと
を有する半導体電力変換回路であって、
前記第一のＭＯＳＦＥＴが還流動作中の状態にあり、かつ、
前記第二のＭＯＳＦＥＴがオフ状態からオン状態に切り替わろうとする状態にある
場合に、
前記第二のＭＯＳＦＥＴのゲート電極に印加される最大電圧以下の前記第一のＭＯＳＦＥＴの閾値電圧と同等の電圧を、前記第二のＭＯＳＦＥＴのゲート電圧がオフ状態の電圧から上昇を開始する時刻より前から前記時刻より後まで、前記第一のＭＯＳＦＥＴのゲート電極に印加する
ゲート駆動機構を更に有する半導体電力変換回路。
第一のＭＯＳＦＥＴと、
前記第一のＭＯＳＦＥＴと並列に接続された第一のＩＧＢＴと、
前記第一のＭＯＳＦＥＴおよび前記第一のＩＧＢＴと直列に接続された第二のＭＯＳＦＥＴと、
前記第二のＭＯＳＦＥＴと並列に接続された第二のＩＧＢＴと
を有する半導体電力変換回路であって、
前記第一のＭＯＳＦＥＴが還流動作中の状態にあり、かつ、
前記第二のＭＯＳＦＥＴまたは前記第二のＩＧＢＴがオフ状態からオン状態に切り替わろうとする状態にある
場合に、
前記第二のＭＯＳＦＥＴまたは前記第二のＩＧＢＴのゲート電極に印加される最大電圧以下の前記第一のＭＯＳＦＥＴの閾値電圧と同等の電圧を、前記第二のＭＯＳＦＥＴまたは前記第二のＩＧＢＴのゲート電圧がオフ状態の電圧から上昇を開始する時刻より前から前記時刻より後まで、前記第一のＭＯＳＦＥＴのゲート電極に印加する
ゲート駆動機構を更に有する半導体電力変換回路。
請求項２に記載の半導体電力変換回路において、
前記第一および第二のＭＯＳＦＥＴの閾値電圧が、前記第一および第二のＩＧＢＴの閾値電圧より高い
ことを特徴とする半導体電力変換回路。
請求項１乃至３のいずれか一項に記載の半導体電力変換回路を有する
ことを特徴とする半導体装置。
請求項１乃至３のいずれか一項に記載の半導体電力変換回路を用いる
ことを特徴とするモータ駆動装置。
請求項４に記載の半導体装置を用いる
ことを特徴とするモータ駆動装置。