JP2022043842A - 電子回路及び電力変換器 - Google Patents
電子回路及び電力変換器 Download PDFInfo
- Publication number
- JP2022043842A JP2022043842A JP2020149313A JP2020149313A JP2022043842A JP 2022043842 A JP2022043842 A JP 2022043842A JP 2020149313 A JP2020149313 A JP 2020149313A JP 2020149313 A JP2020149313 A JP 2020149313A JP 2022043842 A JP2022043842 A JP 2022043842A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time
- delay
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 230000001934 delay Effects 0.000 claims abstract description 6
- 230000004044 response Effects 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000003708 edge detection Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 10
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000002071 nanotube Substances 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 239000011780 sodium chloride Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101001074449 Crotalus durissus terrificus Phospholipase A2 inhibitor CNF Proteins 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0012—Control circuits using digital or numerical techniques
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
【解決手段】本実施形態に係る電子回路は、半導体素子の駆動回路を制御する制御回路と、前記半導体素子を第1駆動力で駆動することを指示する第1信号を受けて前記第1信号を前記制御回路に出力し、前記第1信号を受けた後、第1時間の間隔もしくは前記第1時間のn倍の時間の間隔(nは2以上の整数)で、前記半導体素子を第2駆動力で駆動することを指示する第2信号を受けて、前記第2信号を前記第1時間より短い遅延量だけ遅延させ、前記第1信号の出力から前記第1時間もしくは前記第1時間のn倍の時間と前記遅延量とが経過した後、前記第2信号を前記制御回路に出力する遅延回路と、を備える。
【選択図】図1
Description
図1は、本実施形態に係る回路システムのブロック図である。図1の回路システムは、本実施形態に係る電子回路であるゲートドライバ回路1と、ゲートドライバ回路1により駆動される半導体素子であるパワー半導体素子10と、入力回路9と、発振器8とを含む。図1の例では発振器8はゲートドライバ回路1の外部に設けられているが、発振器8がゲートドライバ回路1の内部に設けられていてもよい。ゲートドライバ回路1は電源電圧VDDと、基準電圧Vrefとの間に接続されている。パワー半導体素子10は、nチャネルの電界効果トランジスタ(以下、NMOSトランジスタ)である。パワー半導体素子10として、PMOSトランジスタ、バイポーラトランジスタ、サイリスタ、IGBTなどその他のパワーデバイスを用いてもよい。パワー半導体素子10のドレインは所定のノードに接続され、ソースは基準電圧Vrefに接続されている。ソースの基準電圧はVrefに限定されず、Vref以外の他の電圧でもよい。所定のノードは、例えば、電源電圧、又は他のトランジスタ等の素子の端子である。ゲートドライバ回路1は、パワー半導体素子10のゲート(制御端子)に与える所望のゲート電圧波形を生成するために必要な情報を含むゲート波形生成データの信号を入力回路9から受信する。ゲートドライバ回路1は、ゲート波形生成データに含まれる情報に従って動作することで、所望の波形のゲート電圧(制御電圧)を生成し、生成したゲート電圧をパワー半導体素子10のゲートに供給する。ゲート電圧は、パワー半導体素子10を駆動する電圧である。
上述した実施形態ではスイッチ回路44から遅延指示信号を遅延回路41に出力したが、遅延指示信号を予め遅延回路41に保持させておいてもよい。遅延指示信号には予め何番目に入力されるデータに対してどれだけの遅延量を与えるかの情報が含まれている。遅延回路41は当該順番のデータが入力された場合に、当該データを遅延させる。遅延回路41は例えばデジタル回路、アナログ回路又はこれらの両方により構成すればよい。
図8は、第2の実施形態に係るゲートドライバ回路おける遅延回路41の第1の構成例を示す。遅延回路41は、第1インバータ81と、第1インバータ81の後段に接続された第2インバータ82とを備えている。第1インバータ81の電源電圧(第1電圧)側の端子には電流源83(第1電流源)が接続され、基準電圧(第2電圧)側の端子には電流源84(第2電流源)が接続されている。第1インバータ81、第2インバータ82は一例としてそれぞれCMOS回路により構成され、電流源83、84はそれぞれN型又はP型のMOSトランジスタにより構成される。図8に示す構成が、データの各ビットに対して配置されている。図示の構成は1つのビットに対応する構成である。データが3ビットであれば、図示の構成が並列に3つ設けられる。
図11は、第3の実施形態に係るゲートドライバ回路におけるハイサイド制御回路4A又はローサイド制御回路4Bの構成例を示す。遅延量TDがデジタル信号として入力回路9から与えられる場合に、デジタル信号をアナログ信号に変換するデジタルアナログ変換器71(DA変換器)が設けられている。デジタルアナログ変換器71はデジタル信号の遅延量TDを、アナログ信号に変換する。遅延回路41は図8に示した構成が用いられているが、他の構成でもよい。図11の構成により、遅延量の信号はデジタル信号で遅延回路41に与えることができるため、遅延量の信号のノイズ耐性を高めることができる。
図13は、第4の実施形態に係る電力変換器のブロック図である。図13の電力変換器21は、三相モータ22を駆動するための交流電圧を発生させる3相インバータである。電力変換器21は、複数のアーム23a~23fと、直流電源24と、コンバータ25と、平滑コンデンサC2とを有する。
2 処理回路
3、6 レベルシフタ
4A ハイサイド制御回路
4B ローサイド制御回路
5A ハイサイド駆動回路
5B ローサイド駆動回路
7 バッファ
8 発振器
9 入力回路
10 パワー半導体素子
11 エッジ検出回路(第1検出回路)
12 カウンタ(第1カウンタ)
13 メモリ
21 電力変換器
22 三相モータ
23a、23b、23c、23d、23e、23f アーム
24 直流電源
25 コンバータ
41 遅延回路
42 エッジ検出回路(第1検出回路)
43 カウンタ(第1カウンタ)
44 スイッチ回路
45 端子(受信部)
46 制御回路
61 フリップフロップ回路
62 パルス発生回路
71 デジタルアナログ変換器
81 第1インバータ
82 第2インバータ
83 電流源(第1電流源)
84 電流源(第2電流源)
85 電流源(第3電流源)
86 電流源(第4電流源)
Claims (15)
- 半導体素子の駆動回路を制御する制御回路と、
前記半導体素子を第1駆動力で駆動することを指示する第1信号を受けて前記第1信号を前記制御回路に出力し、
前記第1信号を受けた後、第1時間の間隔もしくは前記第1時間のn倍の時間の間隔(nは2以上の整数)で、前記半導体素子を第2駆動力で駆動することを指示する第2信号を受けて、前記第2信号を前記第1時間より短い遅延量だけ遅延させ、前記第1信号の出力から前記第1時間もしくは前記第1時間のn倍の時間と前記遅延量とが経過した後、前記第2信号を前記制御回路に出力する
遅延回路と、
を備えた電子回路。 - 前記半導体素子の導通又は非導通を指示する第3信号を検出する第1検出回路と、
前記第1信号と前記第2信号とを記憶する記憶回路を備え、
前記記憶回路は、前記第3信号が検出されたことに応じて、前記第1信号を前記遅延回路に出力し、
前記第3信号が検出されたことに応じて、前記第1時間をカウントする第1カウンタを備え、
前記記憶回路は、前記第1カウンタにより前記第1時間もしくは前記第1時間のn倍の時間がカウントされた後、前記第2信号を前記遅延回路に出力する
請求項1に記載の電子回路。 - 前記遅延量を示す第4信号を保持し、前記第1時間もしくは第1時間のn倍の時間がカウントされた後、前記第4信号を前記遅延回路に出力するスイッチ回路と、を備え、
前記遅延回路は、前記第4信号に同期して受けた前記第2信号を前記遅延させる対象の信号として特定する
請求項2に記載の電子回路。 - 前記記憶回路は、前記第1時間がN(Nは2以上の整数)回カウントされるまで、前記第1時間がカウントされるごとに、前記第1信号を繰り返し出力し、
前記記憶回路は、前記第1時間が前記N回カウントされた後、前記第2信号を前記遅延回路に出力し
前記スイッチ回路は、前記第1時間が前記N回カウントされた後、前記第4信号を出力する
請求項3に記載の電子回路。 - 前記遅延回路は、前記遅延量を示す第4信号を受けて、前記第4信号に含まれる前記遅延量だけ前記第2信号を遅延させる
請求項1~4のいずれか一項に記載の電子回路。 - 前記第4信号はデジタル信号であり、
前記第4信号をアナログ信号に変換するDA変換回路を備え、
前記スイッチ回路は、前記アナログ信号に変換された前記第4信号を前記遅延回路に送出する
請求項3又は4に記載の電子回路。 - 前記第4信号を受けて、前記第4信号の位相と基準信号の位相との差を調整し、調整後の前記第4信号を前記スイッチ回路に提供する遅延同期回路
を備えた
請求項3、4及び6のいずれか一項に記載の電子回路。 - 前記遅延回路は、
前記第1信号又は前記第2信号のビットを反転もしくは反転させずに伝送する、第1インバータもしくは前記第1インバータを2つ以上従属接続した回路と、前記第1インバータで反転させられた前記ビットを反転もしくは反転させずに伝送する、第2インバータもしくは前記第2インバータを2つ以上従属接続した回路と、を含み、
前記遅延回路は、前記第4信号に基づき、前記第1インバータもしくは前記第1インバータを2つ以上従属接続した回路、及び前記第2インバータもしくは前記第2インバータを2つ以上従属接続した回路の少なくとも一方の出力応答を制御する、
請求項3~7のいずれか一項に記載の電子回路。 - 前記遅延回路は、前記第1インバータもしくは前記第1インバータを2つ以上従属接続した回路と第1電圧との間に接続された第1電流源と、前記第1インバータもしくは前記第1インバータを2つ以上従属接続した回路と第2電圧との間に接続された第2電流源を備え、前記第1電流源及び前記第2電流源を制御することで、前記第1インバータもしくは前記第1インバータを2つ以上従属接続した回路の出力応答を制御する
請求項8に記載の電子回路。 - 前記第2インバータもしくは前記第2インバータを2つ以上従属接続した回路と第3電圧との間に接続された第3電流源と、前記第2インバータもしくは前記第2インバータを2つ以上従属接続した回路と第4電圧との間に接続された第4電流源を備え、前記第3電流源及び前記第4電流源を制御することで、前記第2インバータもしくは前記第2インバータを2つ以上従属接続した回路の出力応答を制御する
請求項8又は9に記載の電子回路。 - 前記第1信号、前記第2信号、及び前記第4信号はデジタル信号であり、
前記遅延回路は、
パルスを発生させるパルス発生器と、
入力される前記第1信号又は前記第2信号を保持し、前記第1信号又は前記第2信号を出力する動作を前記パルスに従って行うフリップフロップ回路と、を含み、
前記遅延回路は、前記第4信号に基づき前記パルス発生器を制御することで、前記第2信号の出力を前記遅延量だけ遅延させる
請求項3~7のいずれか一項に記載の電子回路。 - 前記制御回路は、
前記遅延回路から送られる前記第1信号に基づき、前記半導体素子を駆動する第1制御信号を前記駆動回路に出力し、
前記遅延回路から送られる前記第2信号に基づき、前記半導体素子を駆動する第2制御信号を前記駆動回路に出力する
請求項1~11のいずれか一項に記載の電子回路。 - 前記駆動回路は、並列に接続された複数のスイッチング素子を含み、
前記第1駆動力は、前記複数のスイッチング素子のうちオン又はオフにするスイッチング素子の個数を表し、
前記第2駆動力は、前記複数のスイッチング素子のうちオン又はオフにするスイッチング素子の個数を表し、
前記第1駆動力が表す個数は、前記第2駆動力が表す個数と異なる
請求項1~12のいずれか一項に記載の電子回路。 - 前記駆動回路
を備えた請求項1~13のいずれか一項に記載の電子回路。 - 複数対の半導体素子と、
前記複数対の半導体素子の複数の前記半導体素子に対応する複数のゲートドライバ回路と、を備え、
前記ゲートドライバ回路は、前記半導体素子を駆動する駆動回路と、前記駆動回路を制御する電子回路とを備え、
前記電子回路は、
前記半導体素子の駆動回路を制御する制御回路と、
前記半導体素子を第1駆動力で駆動することを指示する第1信号を受けて、前記第1信号を前記制御回路に出力し、
前記第1信号を受けた後、第1時間の間隔もしくは前記第1時間のn倍の時間の間隔(nは2以上の整数)で、前記半導体素子を第2駆動力で駆動することを指示する第2信号を受けて、前記第2信号を前記第1時間より短い遅延量だけ遅延させ、前記第1信号の出力から前記第1時間もしくは前記第1時間のn倍の時間と前記遅延量とが経過した後、前記第2信号を前記制御回路に出力する
遅延回路と、
を備え
少なくとも一部の期間同時にオンする前記半導体素子の対を順次切り替えることにより直流電圧から交流電流を生成する、電力変換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020149313A JP2022043842A (ja) | 2020-09-04 | 2020-09-04 | 電子回路及び電力変換器 |
US17/249,356 US11870432B2 (en) | 2020-09-04 | 2021-02-26 | Electronic circuitry for driving semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020149313A JP2022043842A (ja) | 2020-09-04 | 2020-09-04 | 電子回路及び電力変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022043842A true JP2022043842A (ja) | 2022-03-16 |
Family
ID=80470895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020149313A Pending JP2022043842A (ja) | 2020-09-04 | 2020-09-04 | 電子回路及び電力変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11870432B2 (ja) |
JP (1) | JP2022043842A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116232133B (zh) * | 2023-05-06 | 2023-08-01 | 广东华芯微特集成电路有限公司 | 电机控制架构、方法及电机控制系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009054143A1 (ja) * | 2007-10-24 | 2009-04-30 | Kabushiki Kaisha Toshiba | 電力変換装置 |
JP2012227877A (ja) * | 2011-04-22 | 2012-11-15 | Denso Corp | 負荷駆動装置 |
WO2018042636A1 (ja) * | 2016-09-02 | 2018-03-08 | 三菱電機株式会社 | インバータ装置、圧縮機駆動装置及び空気調和機 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014075694A (ja) * | 2012-10-04 | 2014-04-24 | Renesas Electronics Corp | ゲートドライバ、及びスイッチング方法 |
WO2018198426A1 (ja) | 2017-04-26 | 2018-11-01 | 三菱電機株式会社 | 半導体素子の駆動方法および駆動装置、ならびに、電力変換装置 |
WO2018225436A1 (ja) | 2017-06-07 | 2018-12-13 | 富士電機株式会社 | ゲート駆動装置 |
JP7119681B2 (ja) * | 2018-07-16 | 2022-08-17 | 株式会社デンソー | 信号伝達装置及び駆動装置 |
JP6497475B1 (ja) | 2018-08-31 | 2019-04-10 | ミツミ電機株式会社 | 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法 |
-
2020
- 2020-09-04 JP JP2020149313A patent/JP2022043842A/ja active Pending
-
2021
- 2021-02-26 US US17/249,356 patent/US11870432B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009054143A1 (ja) * | 2007-10-24 | 2009-04-30 | Kabushiki Kaisha Toshiba | 電力変換装置 |
JP2012227877A (ja) * | 2011-04-22 | 2012-11-15 | Denso Corp | 負荷駆動装置 |
WO2018042636A1 (ja) * | 2016-09-02 | 2018-03-08 | 三菱電機株式会社 | インバータ装置、圧縮機駆動装置及び空気調和機 |
Also Published As
Publication number | Publication date |
---|---|
US20220077851A1 (en) | 2022-03-10 |
US11870432B2 (en) | 2024-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7245153B2 (en) | Level shift circuit having timing adjustment circuit for maintaining duty ratio | |
US8664993B2 (en) | Phase interpolator, multi-phase interpolation device, interpolated clock generating method and multi-phase clock generating method | |
US5740123A (en) | Semiconductor integrated circuit for changing pulse width according to frequency of external signal | |
KR101995389B1 (ko) | 위상 혼합 회로, 이를 포함하는 반도체 장치 및 반도체 시스템 | |
EP0606912B1 (en) | CMOS polyphase clock generation circuits | |
US10965280B2 (en) | Delay circuit, clock control circuit and control method | |
KR100679261B1 (ko) | 위상 인터폴레이션 회로 및 그에 따른 위상 인터폴레이션신호의 발생방법 | |
KR20040103494A (ko) | 지연고정 시간을 줄인 레지스터 제어 지연고정루프 | |
KR20120068318A (ko) | 듀티 사이클 보정 회로 | |
US7119595B2 (en) | Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof | |
JP2001016080A (ja) | 半導体装置 | |
US7468621B2 (en) | Synchronization circuits and methods | |
US9900014B2 (en) | Frequency dividing circuit and semiconductor integrated circuit | |
JP2022043842A (ja) | 電子回路及び電力変換器 | |
US5365128A (en) | High-resolution synchronous delay line | |
KR20050102485A (ko) | 펄스 발생기 | |
JP2018007225A (ja) | クロックデータリカバリ回路の位相検出器 | |
CN110383380B (zh) | 实施精确占空比控制的双数据速率电路和数据生成方法 | |
US7187721B1 (en) | Transition-time control in a high-speed data transmitter | |
US9985621B2 (en) | Output circuit and integrated circuit | |
JPH08213892A (ja) | スルーレート制御駆動回路および電気信号発生方法 | |
JP4191579B2 (ja) | デューティ比補正回路 | |
US4642492A (en) | Multiple phase clock buffer module with non-saturated pull-up transistor to avoid hot electron effects | |
US11550743B2 (en) | Signal transmitting circuit, and semiconductor apparatus and semiconductor system using the same | |
CN217643314U (zh) | 脉冲宽度可调的时钟生成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231013 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240430 |