WO2018198426A1 - 半導体素子の駆動方法および駆動装置、ならびに、電力変換装置 - Google Patents

Abstract

半導体素子は、駆動制御信号（Ｓｓｗ）に従ってゲート電圧が制御されることでオンオフ制御される。駆動制御信号（Ｓｓｗ）に従って半導体素子のゲートを駆動するときに、ゲート電圧（Ｖｇ）のミラー期間（２００）の開始後の第１の時刻（ｔ１）において、駆動信号（Ｓｄｒ）を"１"から"０"に変化させることにより、ターンオン動作の開始時刻（ｔｓ）から第１の時刻（ｔ１）までの期間と比較して、ゲート駆動能力が一時的に低下される。さらに、ミラー期間（２００）の終了に応じた第２の時刻（ｔ２）において、駆動信号（Ｓｄｒ）を"０"から"１"に変化させることにより、ゲート駆動能力が上昇される。

Description

半導体素子の駆動方法および駆動装置、ならびに、電力変換装置

　この発明は、半導体素子の駆動方法および駆動装置、ならびに、電力変換装置に関し、より特定的には、電圧駆動型の半導体素子をオンオフするための技術に関する。

　ＭＯＳ－ＦＥＴ（Metal-Oxide-Semiconductor　Field-Effect　Transistor）およびＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）に代表される電圧駆動型の半導体素子のスイッチング動作のために、オンオフ制御信号に応じて半導体素子のゲートを充放電する駆動装置が適用される。

　このようなスイッチング動作の際に、半導体素子の電力損失（いわゆる、スイッチング損失）の大きさと半導体素子の発生する電磁ノイズの大きさとの間にトレードオフの関係があることが知られている。すなわち、スイッチング損失を小さくするためにゲートの充放電速度を高めると電磁ノイズが大きくなる一方で、電磁ノイズを小さくするためにゲートの充放電速度を低下するとスイッチング損失が大きくなる。

　半導体素子の駆動装置においては、このトレードオフを改善し、より低損失かつより低ノイズでの半導体素子の駆動を実現することが望まれる。

　特開２０１２－１４７４９２号公報（特許文献１）には、半導体素子のターンオン時に、ゲート電圧のミラー期間内の所定タイミングよりも後の期間では、当該所定タイミングまでの期間と比較して、ゲート充電のための駆動装置の出力電圧を低下させる構成が開示されている。

　また、特開２０１３－１７９３９０号公報（特許文献２）には、チャージポンプ回路を用いてゲートを充電する構成において、半導体素子のターンオフ時には、ゲート電圧のミラー期間の終了前の所定タイミングにおいてチャージポンプ回路のキャパシタを放電する制御によって、当該所定タイミング以降でのゲートの放電速度を低下する制御が記載されている。

特開２０１２－１４７４９２号公報 特開２０１３－１７９３９０号公報

　特許文献１および２は、半導体素子のスイッチング動作の後半に存在するミラー期間内の所定タイミング以降において、ゲートの充放電速度を低下させる、すなわち、半導体素子の駆動能力を低下させることによって、電磁ノイズの抑制が図るものである。

　しかしながら、特許文献１および２では、半導体素子の駆動能力を低下させてから半導体素子のスイッチング（オンまたはオフ）が完全に終了するまでの期間において、半導体素子の駆動能力は低下したままに維持される。このため、半導体素子のスイッチングに要する時間が長くなることから、スイッチング損失が増加することが懸念される。この結果、スイッチング損失および電磁ノイズのトレードオフを十分に改善できないことが懸念される。

　また、一般的にターンオン時にはターンオフ時よりも大きな電磁ノイズが発生するのに対し、特許文献２では、ターンオン時の発生する電磁ノイズを抑制することができない。

　本発明はこのような問題点を解決するためになされたものであって、本発明の目的は、半導体素子のスイッチング動作時における電力損失を増大することなく、電磁ノイズを抑制することである。

　この発明のある局面では、駆動制御信号に従って半導体素子をオンオフするための半導体素子の駆動方法は、駆動制御信号に従って半導体素子のゲートを駆動するときに、ゲート電圧のミラー期間開始後の第１の時点において、駆動開始時点から第１の時点までの第１の期間と比較して駆動能力を低下させるステップと、ミラー期間の終了に応じた第２の時点において、ミラー期間内の第１の時点以降の第２の期間と比較して駆動能力を上昇するステップとを備える。

　この発明の他のある局面では、半導体素子をオンオフするための半導体素子の駆動装置は、駆動回路と、駆動回路による駆動能力を調整するための調整部とを備える。駆動回路は、半導体素子のオンオフを制御する駆動制御信号に従って半導体素子のゲートを駆動する。調整部は、駆動回路が駆動制御信号に従ってゲートを駆動するときに、ゲート電圧のミラー期間開始後の第１の時点において、駆動開始時点から第１の時点までの第１の期間と比較してゲートの駆動能力を低下させるとともに、ミラー期間の終了に応じた第２の時点において、ミラー期間内の第１の時点以降の第２の期間と比較して駆動能力を上昇する。

　本発明によれば、半導体素子のスイッチング動作時における電力損失を増大することなく、電磁ノイズを抑制することができる。

本実施の形態に従う駆動装置の機能を説明するためのブロック図である。 半導体素子の一般的なターンオン動作を説明するための波形図である。 比較例として示される駆動方式による半導体素子の一般的なターンオン動作を説明するための波形図である。 実施の形態１に従う駆動装置による半導体素子のターンオン時の動作例を説明する波形図である。 実施の形態に従う駆動装置１００の構成を説明するためのブロック図が示される。 実施の形態２に従う駆動装置による半導体素子のターンオン時の動作例を説明する波形図である。 実施の形態１に従う駆動装置による半導体素子のターンオン時の動作例を図６と同じスケールで示した波形図である。 実施の形態２の変形例に従う駆動装置による半導体素子のターンオン時の動作例を説明する波形図である。 実施の形態３に従う電力変換装置を適用した電力変換システムの構成を示すブロック図である。

　実施の形態１．
　図１は、本実施の形態に従う駆動装置の機能を説明するためのブロック図である。

　駆動装置１００は、制御回路２０からの駆動制御信号Ｓｓｗに従って、高電圧端子Ｎ１および低電圧端子Ｎ２の間に接続された半導体素子１０のオンオフ、すなわちスイッチング動作を制御する。

　半導体素子１０は、主電極であるドレイン１１およびソース１２と、制御電極であるゲート１５とを有する。ドレインは高電圧端子Ｎ１と接続され、ソース１２は、低電圧端子Ｎ２と接続される。

　半導体素子１０は、ゲート－ソース間電圧（以下、単に「ゲート電圧」とも称する）に応じて、ドレイン１１およびソース１２間に電流を生じる接続状態（オン状態）、および、ドレイン１１およびソース１２間が遮断されるオフ状態のいずれかに制御される。駆動装置１００は、半導体素子１０が駆動制御信号Ｓｓｗに従ってオンオフするようにゲート電圧を制御する。

　駆動制御信号Ｓｓｗは、半導体素子１０をオンすべき期間では“１”に設定され、半導体素子１０をオフすべき期間では“０”に設定される。すなわち、駆動制御信号は、「第１のレベル」に相当する“１”および「第２のレベル」に相当する“０”のいずれかを有する２値信号である。制御回路２０は、パルス幅変調（ＰＷＭ）制御に従って半導体素子１０をオンオフ動作させるためのＰＷＭパルス出力回路によって構成することができる。

　半導体素子１０は、ゲート電圧が所定のしきい値電圧を超えた正電圧となるとオンする。したがって、駆動装置１００は、駆動制御信号Ｓｓｗが“１”の期間では、ゲート電圧がしきい値電圧を超えた正電圧となるようにゲート１５を駆動する。一方で、駆動装置１００は、駆動制御信号Ｓｓｗが“０”の期間では、ゲート電圧が、しきい値電圧以下の電電圧、または、０あるいは負電圧となるように、ゲート１５を駆動する。

　駆動制御信号Ｓｓｗが“０”から“１”に変化すると、駆動装置１００は、半導体素子１０をオフ状態からオン状態に変化させる、いわゆるターンオン動作を行なうために、ゲート電圧を上昇させるようにゲート１５を駆動する。すなわち、ターンオン時には、駆動装置１００はゲート１５を充電する。

　これに対して、駆動制御信号Ｓｓｗが“１”から“０”に変化すると、駆動装置１００は、半導体素子１０をオン状態からオフ状態に変化させる、いわゆるターンオフ動作を行なうために、ゲート電圧を低下するようにゲート１５を駆動する。すなわち、ターンオフ時には、駆動装置１００はゲート１５を放電する。

　半導体素子１０のスイッチング動作、すなわちターンオン動作およびターンオフ動作においては、半導体素子１０自身がエネルギを消費することが知られている。以下では、このエネルギ消費をスイッチング損失とも称する。スイッチング損失が発生すると、半導体素子１０の発熱原因ともなるので、スイッチング損失は小さいほど望ましい。また、スイッチング動作時には、半導体素子１０の主電極間、すなわちドレイン－ソース間の電圧の時間変化に応じて、電磁ノイズが発生することが知られている。この電磁ノイズは、一般的に、ターンオン時の方がターンオフ時よりも大きいことが知られている。

　図２は、半導体素子の一般的なターンオン動作を説明するための波形図である。なお、図２を始めとする以下の各波形図における各電圧および各電流は、半導体素子１０の外部から、ゲート端子、ドレイン端子、および、ソース端子を介して測定される電圧および電流を示すものとする。

　図２を参照して、時刻ｔｓ以前において、半導体素子１０は主電極間（ドレイン－ソース間）が遮断されたオフ状態であり、ドレイン－ソース間電圧Ｖｄｓ（以下、単に「ドレイン電圧Ｖｄｓ」とも称する）は（Ｖｄｄ－Ｖｓｓ）であり、ドレイン－ソース間の電流Ｉｄ（以下、単に「ドレイン電流Ｉｄ」とも称する）は０である。

　時刻ｔｓにおいて、駆動制御信号Ｓｓｗが“０”から“１”に変化するのに応じて、駆動装置１００はゲート１５の充電を開始する。すなわち、時刻ｔｓからターンオン動作が開始される。たとえば、Ｓｓｗ＝“１”の期間では、ゲート１５は、所定の正電圧Ｖｈを供給する電源ノードと接続される。これにより、時刻ｔｓからゲート電圧は上昇を始める。

　時刻ｔａにおいて、ゲート電圧Ｖｇがしきい値電圧Ｖｔｈを超えることによって、ドレイン－ソース間電圧Ｖｄｓ（以下、単に「ドレイン電圧Ｖｄｓ」とも称する）が、低下を始めるとともに、ドレイン電流Ｉｄが上昇を始める。時刻ｔａ以降では、ドレイン電圧Ｖｄｓは徐々に減少し、かつ、ドレイン電流Ｉｄが徐々に上昇することによって、半導体素子１０は徐々に導通することになる。

　このとき、ドレイン電流Ｉｄおよびドレイン電圧Ｖｄｓともに有限値を有するため、半導体素子１０では、両者の積に相当するスイッチング電力Ｐｓｗが消費される（Ｐｓｗ＝Ｖｄｓ・Ｉｄ）。時刻ｔａ以前（ターンオン前）では、ドレイン電流Ｉｄが遮断されているため（Ｉｄ＝０）スイッチング電力Ｐｓｗ＝０であるが、時刻ｔａ後では、スイッチング電力Ｐｓｗ＞０となる。

　時刻ｔｓ以降において、ゲート電圧Ｖｇは、ゲート１５の寄生容量の充電を伴って上昇する。このため、駆動制御信号Ｓｓｗの変化に従ってゲート１５の充電が開始されても、ゲート電圧Ｖｇは、即座には上昇せず、図２に示されるような電圧挙動を示す。

　ゲート１５の寄生容量（ゲート容量）は、一定ではなく、ドレイン電圧Ｖｄｓに対する依存性を有することが知られている。特に、ドレイン電圧Ｖｄｓが低下すると、ゲートおよびドレイン間の容量である帰還容量が、見かけのゲート容量（いわゆる、ミラー容量）として、ゲート容量に加えられる。

　上記ミラー容量はドレイン電圧依存性を持ち、ドレイン電圧Ｖｄｓの低下とともに増大するが、ドレイン電圧Ｖｄｓが十分に下がると増大を止め、それ以上は増えなくなる。したがって、ゲート電圧の変化は一様ではなく、ミラー容量の増大が止まるまでの間、時刻ｔｂ～ｔｃ間において、ミラー期間２００と呼ばれる、ゲート電圧Ｖｇが上昇しない期間が発生する。ミラー期間２００における、ゲート電圧Ｖｇは「ミラー電圧」とも呼ばれる。すなわち、ミラー期間の開始時刻および終了時刻は、時刻ｔｂおよびｔｃである。

　ミラー期間２００の間も、ドレイン電圧Ｖｄｓは低下を続けるが、ミラー期間２００が終了すると同時に、ほぼＶｄｓ＝０になる。したがって、ミラー期間２００が終了する時刻ｔｃをもって、半導体素子１０の主電極間（ドレイン－ソース間）は導通して、ターンオンが終了したことになる。ミラー期間２００の終了後において、ゲート電圧Ｖｇは上昇を続けた後、所定の電圧（駆動装置１００による充電電圧）に達して飽和する。

　ミラー期間２００の終了後では、ドレイン電圧Ｖｄｓ＝０となるため、再び、スイッチング電力Ｐｓｗ＝０となる。したがって、半導体素子１０のターンオンで消費されるエネルギとして、時刻ｔａ～ｔｃの間のスイッチング電力Ｐｓｗを積分したスイッチング損失Ｌｓｗが発生することが理解される。

　一方、ドレイン電圧Ｖｄｓの時間変化は半導体素子１０が発生する電磁ノイズの原因となる。ドレイン電圧Ｖｄｓが変化すると、ドレイン１１および周囲の接地電位の間に存在する寄生容量に変位電流が流れる。さらに、変位電流の時間変化は電磁波を発生させる。ここで、変位電流はドレイン電圧の変化速度、すなわちドレイン電圧の時間微分値に比例する。半導体素子１０からの電磁ノイズの大きさは、変位電流の変化速度、すなわち、変位電流の時間微分値に比例するので、電磁波の大きさ、すなわち、電磁ノイズの大きさは、時間によるドレイン電圧の二階微分値ｄ２Ｖｄ（ｄ²Ｖｄｓ／ｄｔ²）に比例することが理解される。

　図２に示されるように、電磁ノイズの大きさの指標となるドレイン電圧の二階微分値ｄ２Ｖｄは、ゲート電圧Ｖｇがしきい値電圧Ｖｔｈを超えることによってドレイン電圧Ｖｄｓが低下を始める時刻ｔａ、および、ターンオンが終了する時刻ｔｃ（すなわち、ミラー期間の終了タイミング）において、絶対値が大きくなる。二階微分値ｄ２Ｖｄは、正および負のいずれであっても電磁ノイズの原因となり、絶対値が大きいほど電磁ノイズも大きくなる。図２から理解されるように、特に、ミラー期間２００の終了タイミング（時刻ｔｃ）における電磁ノイズが大きく、これを抑制することが求められている。

　上述のように、特許文献１および特許文献２には、期間終了時の電磁ノイズを抑制するために、ミラー期間の途中からゲート駆動能力を低下させて、ゲートの充電速度を低下させる技術が示されている。図３を用いて、ミラー期間中の駆動能力の低下を伴う駆動装置による半導体素子のターンオン時のスイッチング波形を比較例として示す。

　図３を図２と比較して、比較例の駆動装置は、図２と同様の時刻ｔｓから、駆動制御信号Ｓｓｗが“１”に変化するのに応じて、ゲート１５を正電圧Ｖｈで充電する。これにより、ゲート電圧Ｖｇは、図２と同様に変化してミラー期間２００の開始に至る。

　比較例によれば、ミラー期間２００の途中の予め定められた時刻ｔｘから、ゲート駆動能力が時刻ｔｘ以前よりも低下される。具体的には、時刻ｔｘ以降では、ゲート１５の充電電圧が、正電圧Ｖｈよりも低い正電圧に切換えられる。これにより、駆動装置からゲート１５へ供給される充電電流（ゲート電流）が低下することで、ゲート駆動能力が低下する。すなわち、ゲートが充電されるターンオン時には、駆動装置によってゲートと接続される電圧が高いほどゲート駆動能力は高くなる。反対に、ゲートが放電されるターンオン時には、駆動装置によってゲートと接続される電圧が低いほどゲート駆動能力は高くなる。

　時刻ｔｘまでの期間における、ゲート電圧Ｖｇ，ドレイン電流Ｉｄ、ドレイン電圧Ｖｄｓ、スイッチング電力Ｐｓｗの挙動は、図２と同様である。一方で、時刻ｔｘ以降では、ゲート駆動能力が継続的に低下されることにより、ゲート電圧Ｖｇの上昇は、図２での挙動と比較して緩やかになる。これに伴い、ドレイン電圧Ｖｄｓおよびドレイン電流Ｉｄの変化も緩やかなものとなる。この結果、ミラー期間２００も図２と比べて長くなる。すなわち、図３中での時刻ｔｂ～ｔｃの時間長は、図２における時刻ｔｂ～ｔｃの時間長（すなわち、本来のミラー期間長）よりも増大する。一方で、ミラー期間２００の終了タイミング（時刻ｔｃ）における、ドレイン電圧の二階微分値ｄ２Ｖｄの絶対値、すなわち、電磁ノイズの大きさは、図２での時刻ｔｃよりも抑制される。

　しかしながら、図３に示された比較例では、半導体素子１０のターンオンが終了するまでの時間長（時刻ｔｓ～ｔｃの時間長）が図２よりも長くなる。この結果、スイッチング電力Ｐｓｗが発生する期間も長くなるため、スイッチング電力Ｐｓｗの積分値で示されるスイッチング損失Ｌｓｗが、図２の通常のターンオン動作時と比較して増大する。すなわち、図３に示した比較例によれば、電磁ノイズを低減できる一方で、スイッチング損失が増大するという問題点がある。このように、電磁ノイズの抑制およびスイッチング損失の抑制の両立は困難であるが、本実施の形態に従う駆動装置では、図２でのゲート駆動と比較して、スイッチング素子の増大を招くことなく、電磁ノイズを抑制するように半導体素子１０のゲートを駆動する。

　なお、ミラー期間の発生タイミングおよび期間長は、基本的には、半導体素子１０の特性によって決まる。図３の比較例で説明したように、ゲート駆動能力を連続的に低下させることでミラー期間の発生タイミングおよび期間長も変化するが、以下、本実施の形態では、半導体素子１０が、図２に示される、一定の駆動能力で駆動された場合のゲート電圧挙動において、駆動開始（時刻ｔｓ）からミラー期間２００が開始される時刻ｔｂまでの経過時間Ｔ１と、駆動開始（時刻ｔｓ）からミラー期間２００が終了する時刻ｔｃまでの経過時間Ｔ２とによって、ミラー期間の開始タイミングおよび終了タイミングを定義することができる。なお、経過時間Ｔ２については、駆動開始（時刻ｔｓ）からドレイン電圧Ｖｄｓ＝０となるまでの経過時間として定義することも可能である。

　図４は、実施の形態１に従う駆動装置による半導体素子１０のターンオン時の動作例を説明する波形図である。

　図４を参照して、図２と同様の時刻ｔｓから、駆動制御信号Ｓｓｗが“１”に変化するのに応じて、ゲート１５が正電圧Ｖｈで充電される。これにより、ゲート電圧Ｖｇは、図２と同様に変化してミラー期間２００の開始に至る。

　実施の形態１に従う駆動装置１００では、ミラー期間２００の途中の予め定められた時刻ｔ１において、それ以前の期間（時刻ｔｓ～ｔ１）よりもゲート駆動能力を低下させる。なお、時刻ｔ１までの期間におけるゲート駆動能力は、図２での駆動制御信号Ｓｓｗ＝“１”の期間におけるゲート駆動能力と同等である。

　さらに、時刻ｔ２以降では、時刻ｔ１～ｔ２の期間よりもゲート駆動能力が上昇される。すなわち、時刻ｔ１は「第１の時点」に対応し、時刻ｔ２は「第２の時点」に対応する。また、時刻ｔｓ～ｔ１の期間は「第１の期間」に対応し、時刻ｔ１～ｔ２の期間は「第２の期間」に対応する。以下では、時刻ｔ１～ｔ２の期間を低下期間２１０とも称する。

　時刻ｔ１は、時刻ｔｓからＴ１が経過した時刻ｔａ（ミラー期間２００の開始タイミング）よりも後に定められる。時刻ｔ２は、時刻ｔ１よりも後に配置され、時刻ｔｓからＴ２が経過した時刻ｔｃ（ミラー期間２００の終了タイミング）に対応して定められる。好ましくは、時刻ｔ２は、時刻ｔｃの直前に設けられる。

　たとえば、駆動制御信号Ｓｓｗ＝“１”の期間の一部において、ゲート駆動能力の低下期間２１０に対応して、時刻ｔ１～ｔ２の間“０”に設定される駆動信号Ｓｄｒを用いて、ゲート１５を充電することができる。また、時刻ｔ２以降では、ゲート駆動能力が上昇される。たとえば、ゲート駆動能力は、時刻ｔ１以前と同等のレベルに復帰される。

　図５には、実施の形態に従う駆動装置１００の構成を説明するためのブロック図が示される。

　図５を参照して、駆動装置１００は、駆動能力調整回路１１０と、駆動回路１５０とを有する。

　駆動能力調整回路１１０は、駆動制御信号Ｓｓｗに基づき、図４に示された低下期間２１０が設けられた駆動信号Ｓｄｒを生成する。駆動能力調整回路１１０は、ターンオン検知部１２０と、遅延回路１３０と、メモリ１３５と、オフパルス生成部１４０と、論理演算部１４５とを有する。駆動能力調整回路１１０の各要素の機能は、専用の電子回路（ハードウェア）によって実現してもよく、プログラム処理（ソフトウェア）によって実現することも可能である。以下の説明で明らかになるように、駆動能力調整回路１１０によって「調整部」の機能を実現することができる。

　ターンオン検知部１２０は、駆動制御信号Ｓｓｗが“０”から“１”に変化すると、ターンオンを検知して、遅延回路１３０に対してワンショットパルスを発生する。ターンオン検知部１２０からのワンショットパルスは、遅延回路１３０に入力される。さらに、ターンオン検知部１２０は、駆動制御信号Ｓｓｗを論理演算部１４５に対して伝達する。

　メモリ１３５には、時刻ｔｓを起点に、低下期間２１０が開始される時刻ｔ１までの時間長Ｔａ、および、低下期間２１０が終了される時刻ｔ２までの時間長Ｔｂを示すデータが予め格納されている。上記のように、図２のようなゲート駆動、すなわち、時刻ｔｓ以降で駆動信号Ｓｄｒ＝“１”に固定したときの半導体素子１０のターンオン動作に従って、時間長Ｔａ，Ｔｂは設定することができる。より具体的には、半導体素子１０の特性に適合させて、Ｔ１＜Ｔａ＜Ｔｂ、かつ、Ｔａ＜Ｔｂ≦Ｔ２の範囲内で時間長Ｔａ，Ｔｂは設定される。

　遅延回路１３０は、ターンオン検知部１２０からのワンショットパルスをＴａ遅延させた第１のパルスＰ１と、ターンオン検知部１２０からのワンショットパルスをＴｂ遅延させた第２のパルスＰ２とを生成して、オフパルス生成部１４０に入力する。

　これにより、オフパルス生成部１４０は、低下期間２１０の開始タイミングおよび終了タイミングを検知することができる。オフパルス生成部１４０は、第１のパルスＰ１の受信時から第２のパルスの受信時までの間“０”に設定される一方で、それ以外の期間では“１”に設定されるオフパルス信号Ｐｏｆを生成する。

　論理演算部１４５は、駆動制御信号Ｓｓｗと、オフパルス生成部１４０からのオフパルス信号Ｐｏｆとの論理積（ＡＮＤ）演算によって、駆動信号Ｓｄｒを生成する。このようにして、駆動信号Ｓｄｒは、図４に示した低下期間２１０において“０“に設定される。一方で、駆動制御信号Ｓｓｗ＝“１”の期間のうちの低下期間２１０以外の期間では、駆動信号Ｓｄｒは“１”に設定される。

　駆動回路１５０は、電源ノード１６１およびゲート１５の間に接続されたトランジスタ１５１と、ゲート１５および電源ノード１６２の間に接続されたトランジスタ１５２とを有する。電源ノード１６１は、ゲート１５を充電するための正電圧Ｖｈを供給する。電源ノード１６２は、半導体素子１０をオフするための、ソースと同電位の電圧Ｖｓｓまたはソースに対する負電圧Ｖｎｎを供給する。すなわち、電源ノード１６１は「第１の電圧端」の一実施例に対応し、電源ノード１６２は「第２の電圧端」の一実施例に対応する。また、正電圧Ｖｈおよび電圧Ｖｓｓ（または、負電圧Ｖｎｎ）の一方および他方は、「第１の電圧」および「第２の電圧」にそれぞれ対応する。

　トランジスタ１５１および１５２のゲートは、共通接続されており、駆動能力調整回路１１０からの駆動信号Ｓｄｒを受ける。駆動信号Ｓｄｒ＝“１”の期間では、トランジスタ１５１がオンする一方で、トランジスタ１５２がオフされて、ゲート１５は、正電圧Ｖｈを供給する電源ノード１６１と接続される。これにより、ゲート１５は充電される。

　一方で、駆動信号Ｓｄｒ＝“０”の期間では、トランジスタ１５２がオンする一方で、トランジスタ１５１がオフされて、ゲート１５は、Ｖｓｓまたは負電圧Ｖｎｎを供給する電源ノード１６２と接続される。したがって、低下期間２１０では、ゲート１５の充電が停止されることが理解される。

　再び図４を参照して、駆動信号Ｓｄｒが“０”に設定される低下期間２１０の開始に対応してゲート電圧Ｖｇは一旦低下する。そして、低下期間２１０の終了に応じてゲート１５が再び正電圧Ｖｈによって充電されるため、ゲート電圧Ｖｇは再び上昇する。

　低下期間２１０は、ミラー期間２００の長さが図２に示したゲート駆動の場合と変わらないように、実際には、ミラー期間２００と比較して極く短い期間（たとえば、ミラー期間長の１／１０～１／１００程度）として設けられる。

　時刻ｔｃ以降ではＰｓｗ＝０となるので、スイッチング電力Ｐｓｗの波形は図２と同様となる。ミラー期間２００が延びないため、スイッチング損失Ｌｓｗについても、図２とほぼ同等とすることができる。

　さらに、ドレイン電圧Ｖｄｓ＝０に着地するミラー期間２００の終了前の期間において、ゲート駆動能力を弱めることによって、ゲート１５に対する電荷供給が緩やかになるので、ドレイン電圧Ｖｄｓの二階微分値ｄ２Ｖｄを小さくすることができる。この結果、電磁ノイズを抑制できる。

　ミラー期間２００の終了時には、ミラー容量の増大が停止するため、それまでミラー容量を充電するために、駆動装置１００からゲートへ供給されていた電荷が行き場を失う現象が生じるものと推定される。したがって、この現象の影響を受ける電荷が多いほど、ドレイン電圧Ｖｄｓの変動が急峻となって、二階微分値ｄ２Ｖｄの絶対値も大きくなることが予測される。

　このため、本実施の形態の駆動装置１００では、ミラー期間２００の終了直前のタイミングに低下期間２１０を設けて、ゲート駆動能力を一時的に低下させることで、ミラー容量の増大が停止するタイミングにおけるゲートへの電荷供給を緩めることができる。この結果、ドレイン電圧Ｖｄｓの変動が緩やかになることで、二階微分値ｄ２Ｖｄの絶対値も小さくなるので、図４に示されるように、時刻ｔｃ前後で発生する電磁ノイズを抑制することができる。

　すなわち、低下期間２１０の終了タイミングに相当する時刻ｔ２は、理想的にはミラー期間２００の終了タイミング（時刻ｔｃ）の直前に設けることが好ましい。ただし、時刻ｔ２は、時刻ｔｃの近傍であれば、一定の効果を奏することが期待できる。すなわち、時刻ｔ２は、ミラー期間２００の終了タイミング（時刻ｔｃ）に応じて定めることができる。

　また、低下期間２１０の開始タイミングに相当する時刻ｔ１は、低下期間２１０の期間長が適切になるように、時刻ｔ２から逆算して設定することができる。低下期間２１０が長過ぎることにより、図３の比較例のようにミラー期間２００が延びてしまう現象が発生しないように、低下期間２１０の期間長を定める必要がある。

　なお、ミラー期間２００の開始タイミング（時刻ｔｂ）および終了タイミング（時刻ｔｃ）は、上述のように、通常のゲート駆動時（図２）、すなわち、図４での時刻ｔ１以前におけるゲート駆動能力を維持して半導体素子１０をターンオンしたときに現れるミラー期間２００に従って予め定めることができる。すなわち、低下期間２１０の期間長は、低下期間２１０を設けても、時刻ｔｓからＴ２が経過した、図２でのミラー期間２００の終了タイミング（時刻ｔｃ）において、ドレイン電圧Ｖｄｓ＝０となるような範囲内に定めることができる。

　特に、図４の例では、低下期間２１０の少なくとも一部においてゲート電圧Ｖｇが低下する期間が発生するレベルまでゲート駆動能力を低下させている。このようにゲートへの電荷供給を大幅に緩めることで、低下期間２１０を短くしても、電磁ノイズの抑制効果が得られ易くなる。

　半導体素子１０の特性に従ってターンオン時の挙動は異なるため、半導体素子１０の特性が異なると、低下期間２１０の長さおよびタイミングの最適値は異なる可能性がある。したがって、半導体素子１０の特性に適合した上記最適値は、実機試験やシミュレーションによって予め求めることが可能である。求められた最適値に対応したＴａ，Ｔｂをメモリ１３５（図５）に格納することによって、低下期間２１０を所望の位置に設けることが可能となる。

　このように、実施の形態１に従う駆動装置によれば、ミラー期間２００の終了前のタイミングに、ゲート駆動能力を一時的に低下させる低下期間２１０を設けることにより、半導体素子１０のターンオン時において、スイッチング損失を増大させることなく、電磁ノイズを抑制することができる。

　特に、図５の構成例では、低下期間２１０におけるゲート駆動能力の低下について、半導体素子１０をオフするための電圧（Ｖｓｓ，Ｖｎｎ）をゲート１５に印加することで実現している。すなわち、ゲート駆動が開始される時刻ｔｓ以前の期間（半導体素子１０のオフ期間）と、低下期間２１０との各々で、ゲート１５は電圧Ｖｓｓ（または、Ｖｎｎ）と接続される。また、時刻ｔｓ～ｔ１までの期間と、時刻ｔ２以降の期間との各々では、ゲート１５は電圧Ｖｈと接続される。このように、通常のターンオン用の電圧Ｖｈおよびターンオフ用の電圧Ｖｓｓ（Ｖｎｎ）の２電圧のみを用いるように駆動装置１００を構成することにより、回路構成が複雑化することを回避できる。

　逆に言えば、低下期間２１０において、電圧Ｖｈおよび電圧Ｖｓｓ（Ｖｎｎ）の中間的な電圧をゲート１５に印加しても、低下期間２１０の終了後にゲート駆動能力を回復することによって、電磁ノイズおよびスイッチング損失の両方を抑制することが原理的には可能である。しかしながら、このような構成とすると、上述のように、駆動回路１５０を含む駆動装置の構成が複雑化することが懸念される。

　特に、図５の構成例において、駆動能力調整回路１１０の機能の全てをソフトウェアによって実現する場合には、図１に示された制御回路２０の機能の一部分として「調整部」を構成することも可能である。この場合には、制御回路２０から、低下期間２１０に相当するオフパルスを含む駆動信号Ｓｄｒが、駆動装置１００を形成する駆動回路１５０に直接入力される構成とすることができる。この場合においても、駆動信号Ｓｄｒと駆動制御信号Ｓｓｗとは、信号レベルが変化する回数と、半導体素子１０の実際のオンオフ回数との比較によって識別することができる。

　駆動能力調整回路１１０の機能の全てをソフトウェアによって実現すると、所望のオンオフ挙動を実現するためのオフパルスのタイミング調整（すなわち、時刻ｔ１、ｔ２の調整）を容易に行うことができる。一方で、ハードウェアについては、半導体素子を高速にオンオフする機能に特化して駆動回路１５０を設計できるので、ゲート抵抗の調整等の細かな調整が不要となり、設計負荷を軽減することができる。すなわち、ハードウェア設計を簡易化した上で、ソフトウェアでの調整によって、スイッチング損失および電磁ノイズに関する性能を向上することが可能となる。

　実施の形態２．
　実施の形態２では、駆動信号Ｓｄｒの低下期間２１０が複数に細分化される例について説明する。

　図６は、実施の形態２に従う駆動装置１００によるターンオン動作を説明するための動作波形図である。

　図６を参照して、実施の形態２に従う駆動装置１００では、低下期間２１０が設けられた時刻ｔ１～ｔ２の期間において駆動信号Ｓｄｒが断続的に“０”および“１”の間で変化する。これにより、時刻ｔ１～ｔ２の期間を時分割して、複数の低下期間２１１～２１３が設けられる。

　時分割された複数の低下期間２１１～２１３を設けることにより、実施の形態１での低下期間２１０の期間長に対する“０”の期間長の時比率によって、ゲート駆動能力の低下度を調整することできる。すなわち、図５のように、２種類の電圧のみをゲート１５に印加する構成としても、ゲート駆動能力の低下度を可変に設定することが可能となる。

　たとえば、低下期間２１１～２１３を所望の分割数および時比率で設けるように、駆動信号Ｓｄｒの“０”および“１”の切換タイミングを、時刻ｔ１（低下期間２１０の開始タイミング）からの経過時間で定義して、これらの経過時間データを予めメモリ１３５に格納することができる。オフパルス生成部１４０は、メモリ１３５から読み出された経過時間データを用いることにより、時刻ｔ１からの経過時間に従って、複数の低下期間２１１～２１３が設けられるように、オフパルスを整形することができる。

　図７には、図４に示された実施の形態１に従う駆動装置による波形図が図６と同スケールで示される。なお、図６および図７において、低下期間２１０は、時分割を記載するために、ミラー期間２００に対する実際の比率よりも長く表記されている。

　図６および図７では、同一長の低下期間２１０が設けられているが、図７では、低下期間２１０を通じて駆動信号Ｓｄｒが“０”に設定されて、ゲート１５には電圧Ｖｓｓ（Ｖｎｎ）が印加されるのに対して、図６では、低下期間２１０の一部において、駆動信号Ｓｄｒが“１”に設定される。

　この結果、図６における低下期間２１０に対応したゲート電圧Ｖｇの低下度は、図７におけるゲート電圧Ｖｇの低下度よりも小さくなっている。

　半導体素子１０の特性に従ってターンオン時の挙動は異なるため、半導体素子１０の特性が異なると、低下期間２１０の長さおよびタイミングに加えて、ゲート駆動能力の低下度合についても最適値が異なる可能性がある。

　実施の形態２に従う駆動装置によれば、実施の形態１での低下期間２１０におけるゲート駆動能力の低下度を、図５のように、２種類の電圧のみをゲート１５に印加する構成とした下で、可変に調整することが可能となる。

　これにより、半導体素子１０の特性に適合させて、電磁ノイズをさらに抑制することが可能となる。なお、半導体素子１０の特性に合致した、ゲート駆動能力の低下度、すなわち、低下期間２１０を時分割するためのパラメータは、実機試験やシミュレーションを行うことで、予め定めることが可能である。

　実施の形態２の変形例．
　図８は、実施の形態２の変形例に従う駆動装置による半導体素子のターンオン時の動作例を説明する波形図である。図８においても、図６および図７と同様に、低下期間２１０は、ミラー期間２００に対する実際の比率よりも長く表記されている。

　図８を参照して、実施の形態２の変形例では、低下期間２１０を時分割した複数の低下期間２１１～２１３が同一長ではない点が、図６（実施の形態２）とは異なる。

　具体的には、端部に位置する低下期間２１１，２１３は、中央部の低下期間２１２よりも短くなるように、低下期間２１１～２１３の幅が調整されている。すなわち、時刻ｔ１またはｔ２に近い低下期間ほど短時間となるように、複数の低下期間の時間幅が設定される。

　このようにすると、低下期間２１０におけるゲート駆動能力の低下度について、さらに細かく調整することが可能となる。すなわち、低下期間２１０の期間長に対する“０”の期間長の時比率に加え、ゲート駆動能力が低下するタイミングについてもを細分化して調整することができる。この結果、半導体素子１０の特性にさらに適合させて、電磁ノイズを抑制することが可能となる。

　なお、実施の形態１ならびに実施の形態２およびその変形例では、半導体素子１０のターンオン時における動作波形例を示したが、半導体素子１０のターンオフ時においても、駆動制御信号Ｓｓｗおよび駆動信号Ｓｄｒのレベルを“０”および“１”の間で反転させることにより、同様に、スイッチング損失を増大させることなく、電磁ノイズを抑制したターンオフ動作を実行することが可能である。なお、半導体素子１０のターンオフ時には、ミラー期間２００が終了する時刻ｔｃにおいて、Ｖｄｓ＝Ｖｄｄ－Ｖｓｓとなって、半導体素子１０の主電極間（ドレイン－ソース間）の遮断が完了する。

　実施の形態２およびその変形例においても、駆動能力調整回路１１０の機能の全てをソフトウェアによって実現することにより、複雑化されたオフパルスの調整を容易に行うことが可能となる。

　実施の形態３．
　実施の形態３では、実施の形態１ならびに実施の形態２およびその変形例に従う半導体素子の駆動装置を適用した電力変換装置の構成例について説明する。

　図９は、実施の形態３に従う電力変換装置を適用した電力変換システムの構成を示すブロック図である。

　図９を参照して、電力変換システムは、電源１９０、電力変換装置２５０、および、負荷３００を備える。電源１９０は、直流電源であり、電力変換装置２５０に直流電力を供給する。電源１９０は、種々のもので構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池で構成することが可能である。あるいは、電源１９０は、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。さらに、電源１９０は、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することも可能である。

　負荷３００は、代表的には、電力変換装置２５０から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は、特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。

　電力変換装置２５０は、たとえば、電源１９０と負荷３００の間に接続された三相のインバータであり、電源１９０から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。

　電力変換装置２５０は、直流電力を交流電力に変換して出力する主変換回路２５１と、主変換回路２５１を制御する制御信号２５６を主変換回路２５１に出力する制御回路２５５とを備える。

　主変換回路２５１は、少なくとも１個の半導体素子１０と、各半導体素子１０に対応して配置された駆動装置１００とを含む。制御回路２５５からの制御信号２５６には、半導体素子１０のオンオフを制御するための駆動制御信号Ｓｓｗが含まれる。各半導体素子１０がそれぞれの駆動制御信号Ｓｓｗに従ってオンオフされることにより、主変換回路２５１は、電源１９０から供給される直流電力を交流電力に変換し、負荷３００に供給する。

　主変換回路２５１の具体的な回路構成は種々のものがあるが、たとえば、主変換回路２５１は、２レベルの三相フルブリッジ回路であり、６つの半導体素子１０と、半導体素子１０に逆並列接続された６つの還流ダイオードから構成することができる。６つの半導体素子１０は、２つの半導体素子１０毎に直列接続されて上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２５１の３つの出力端子は、負荷３００に接続される。

　制御回路２５５は、負荷３００に所望の電力が供給されるように、主変換回路２５１の半導体素子１０のオンオフを制御する。具体的には、制御回路２５５は、負荷３００に供給すべき電力に基づいて主変換回路２５１の各半導体素子１０がオン状態となるべき時間（オン時間）を算出する。たとえば、出力すべき電圧に応じて各半導体素子１０のオン時間を変調するＰＷＭ制御に従って、主変換回路２５１を制御することができる。

　そして、制御回路２５５は、各時点において、オン状態となるべき半導体素子１０の駆動制御信号Ｓｓｗを“１”に設定する一方で、オフ状態となるべき半導体素子１０の駆動制御信号Ｓｓｗを“０”に設定する。

　駆動装置１００は、制御回路２５５からの駆動制御信号Ｓｓｗに従って、対応する半導体素子１０のゲート電圧を制御する。駆動装置１００は、実施の形態１ならびに実施の形態２およびその変形例に従って構成される。これにより、各半導体素子１０でのスイッチング損失を抑制するとともに、電磁ノイズを抑制することができるので、電力変換装置２５０についても、低スイッチング損失による電力変換の高効率化、および、電力変換に伴う電磁ノイズの抑制を実現することができる。

　なお、駆動装置１００は、半導体素子１０が内蔵される半導体モジュール（図示せず）に合せて内蔵されてもよく、当該半導体モジュールに対して外部から接続されてもよい。

　なお、本実施の形態では、電力変換装置２５０の例として２レベルの三相インバータを説明したが、本実施の形態で説明した駆動装置１００については、これ以外の種々の電力変換装置に適用することができる。たとえば、電力変換装置２５０は、３レベルやマルチレベルの電力変換装置としてもよく、負荷３００が単相交流負荷である場合には、電力変換装置２５０を単相のインバータで構成することができる。また、負荷３００が直流負荷である場合には、電力変換装置２５０は、ＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータによって構成することが可能である。

　このように、半導体素子のオンオフ制御によって電力変換を行う任意の電力変換装置について、実施の形態１ならびに実施の形態２およびその変形例に従う駆動装置１００によって、半導体素子１０をオンオフすることができる。

　なお、実施の形態３においても、駆動装置１００のうちの駆動能力調整回路１１０の機能の全てをソフトウェアによって実現することが可能である。すなわち、制御回路２５５の機能の一部分として「調整部」を構成することも可能である。この場合には、制御回路２５５からの制御信号２５６に、低下期間２１０に相当するオフパルスを含む駆動信号Ｓｄｒが含まれる構成とすることができる。この場合においても、駆動信号Ｓｄｒと駆動制御信号Ｓｓｗとは、信号レベルが変化する回数と、半導体素子１０の実際のオンオフ回数との比較によって識別することができる。

　また、本実施の形態に従う電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。

　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１０　半導体素子、１１　ドレイン、１２　ソース、１５　ゲート、２０，２５５　制御回路、１００　駆動装置、１１０　駆動能力調整回路、１２０　ターンオン検知部、１３０　遅延回路、１３５　メモリ、１４０　オフパルス生成部、１４５　論理演算部、１５０　駆動回路、１５１，１５２　トランジスタ、１６１，１６２　電源ノード、１９０　電源、２００　ミラー期間、２１０，２１１～２１３　低下期間、２５０　電力変換装置、２５１　主変換回路、２５６　制御信号、３００　負荷、Ｉｄ　ドレイン電流、Ｌｓｗ　スイッチング損失、Ｎ１　高電圧端子、Ｎ２　低電圧端子、Ｐｏｆ　オフパルス信号、Ｐｓｗ　スイッチング電力、Ｓｄｒ　駆動信号、Ｓｓｗ　駆動制御信号、Ｖｄｓ　ドレイン電圧、Ｖｇ　ゲート電圧、Ｖｈ　正電圧、Ｖｎｎ　負電圧、Ｖｓｓ　ソース電圧、Ｖｔｈ　しきい値電圧（半導体素子）、ｄ２Ｖｄ　二階微分値（ドレイン電圧）。

Claims (12)

1. 　駆動制御信号に従って半導体素子をオンオフするための半導体素子の駆動方法であって、
   　前記駆動制御信号に従って前記半導体素子のゲートを駆動するときに、ゲート電圧のミラー期間開始後の第１の時点において、駆動開始時点から前記第１の時点までの第１の期間と比較して駆動能力を低下させるステップと、
   　前記ミラー期間の終了に応じた第２の時点において、前記ミラー期間内の前記第１の時点以降の第２の期間と比較して前記駆動能力を上昇するステップとを備える、半導体素子の駆動方法。
2. 　前記第１の期間と前記第２の期間以降の期間との間で前記駆動能力は同等であり、
   　前記半導体素子をターンオンする場合において、前記第２の期間の少なくとも一部において前記ゲート電圧は低下する、請求項１記載の半導体素子の駆動方法。
3. 　前記第１の時点および前記第２の時点の間の時間幅は、前記ゲートの駆動開始時点から前記半導体素子の主電極間の導通または遮断が完了するまでの時間が、前記第１の時点における前記駆動能力を維持して前記半導体素子を駆動したときと同等となる範囲内に定められる、請求項１または２記載の半導体素子の駆動方法。
4. 　前記第１の期間と前記第２の時点から次回の駆動開始までの期間との各々において、前記ゲートは第１の電圧と接続され、
   　今回の前記駆動開始の前と前記第２の期間との各々において、前記ゲートは第２の電圧と接続される、請求項１～３のいずれか１項に記載の半導体素子の駆動方法。
5. 　半導体素子をオンオフするための半導体素子の駆動装置であって、
   　前記半導体素子のオンオフを制御する駆動制御信号に従って前記半導体素子のゲートを駆動するための駆動回路と、
   　前記駆動回路による駆動能力を調整するための調整部とを備え、
   　前記調整部は、前記駆動回路が前記駆動制御信号に従って前記ゲートを駆動するときに、ゲート電圧のミラー期間開始後の第１の時点において、駆動開始時点から前記第１の時点までの第１の期間と比較して前記ゲートの駆動能力を低下させるとともに、前記ミラー期間の終了に応じた第２の時点において、前記ミラー期間内の前記第１の時点以降の第２の期間と比較して前記駆動能力を上昇する、半導体素子の駆動装置。
6. 　前記調整部は、前記第２の期間を時分割して前記第１の期間と比較して駆動能力を低下させる低下期間を複数個設けるとともに、前記第２の時点以降では、前記低下期間と比較して前記駆動能力を上昇させる、請求項５記載の半導体素子の駆動装置。
7. 　前記駆動制御信号は、前記半導体素子をオンする期間において第１のレベルに設定される一方で、前記半導体素子をオフする期間において第２のレベルに設定され、
   　前記調整部は、前記駆動制御信号に従って、前記第１および第２のレベルを有する駆動信号を生成し、
   　前記駆動回路は、前記駆動信号が前記第１のレベルであるときに前記ゲートを第１の電圧端と電気的に接続する一方で、前記駆動信号が前記第２のレベルであるときに、前記第１の電圧端よりも低い電圧を供給する第２の電圧端と前記ゲートとを電気的に接続し、
   　前記調整部は、前記半導体素子をターンオンする場合において、前記第１の期間において前記駆動信号を前記第１のレベルに設定する一方で、前記第２の期間の少なくとも一部において前記駆動信号を前記第２のレベルに設定し、かつ、前記第２の時点以降では前記駆動信号を前記第１のレベルに設定する、請求項５記載の半導体素子の駆動装置。
8. 　前記調整部は、前記半導体素子をターンオンする場合において、前記第１の期間および前記第２の時点以降の期間において前記駆動信号を前記第１のレベルに設定する一方で、前記第２の期間内で前記駆動信号を前記第２のレベルに維持する、請求項７記載の半導体素子の駆動装置。
9. 　前記調整部は、前記半導体素子をターンオンする場合において、前記第１の期間および前記第２の時点以降の期間において前記駆動信号を前記第１のレベルに設定する一方で、前記第２の期間を時分割して、前記駆動信号を前記第２のレベルに設定する低下期間を複数個設けるとともに、前記第２の期間中の前記低下期間を除く期間では前記駆動信号を第１のレベルに設定する、請求項７記載の半導体素子の駆動装置。
10. 　前記複数個設けられた前記低下期間は、前記第１または第２の時点に近くに位置するものほど時間長が短くなるように、それぞれの時間長が設定される、請求項６または９に記載の半導体素子の駆動装置。
11. 　前記第１の時点および前記第２の時点の間の時間幅は、前記ゲートの駆動開始時点から前記半導体素子の主電極間の導通または遮断が完了するまでの時間が、前記第１の時点における前記駆動能力を維持して前記半導体素子を駆動したときと同等となる範囲内に定められる、請求項５～１０のいずれか１項に記載の半導体素子の駆動装置。
12. 　少なくとも１個の前記半導体素子を含んで構成されて、入力される電力を変換して出力する主変換回路と、
    　前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備え、
    　前記主変換回路は、前記半導体素子の各々に対応して配置された、請求項５～１１のいずれか１項に記載の駆動装置をさらに含み、
    　前記駆動装置は、前記制御回路からの前記制御信号に従って各前記半導体素子のオンオフを制御する、電力変換装置。

Images