WO2022249297A1

WO2022249297A1 - 半導体素子の駆動方法、及び、駆動装置、並びに、電力変換装置

Info

Publication number: WO2022249297A1
Application number: PCT/JP2021/019856
Authority: WO
Inventors: 泰隆今村; 陽平三井; 幸彦和田; 隆義三木
Original assignee: 三菱電機株式会社
Priority date: 2021-05-25
Filing date: 2021-05-25
Publication date: 2022-12-01
Also published as: DE112021007725T5; JPWO2022249297A1; CN117378144A

Abstract

半導体素子は、駆動制御信号（Ｓｓｗ）に従ってゲート電圧が制御されることでオンオフ制御される。駆動制御信号（Ｓｓｗ）が第１のレベル（０）から第２のレベル（１）に遷移に応じてゲートを充電するターンオン動作において、ゲート電圧（Ｖｇ）のミラー期間（２００）の終了後の第１の時刻（ｔ１）において、駆動信号（Ｓｄｒ）を第１のレベル（０）に設定してゲートを放電することで、ゲート電圧（Ｖｇ）が一時的に低下する電圧低下期間（２１０）が設けられる。第２の時刻（ｔ２）において、駆動信号（Ｓｄｒ）は、再び第２のレベル（１）に設定されて、ゲートの充電が開始される。

Description

半導体素子の駆動方法、及び、駆動装置、並びに、電力変換装置

　本開示は、半導体素子の駆動方法、及び、駆動装置、並びに、電力変換装置に関する。

　ＭＯＳ－ＦＥＴ（Metal-Oxide-Semiconductor　Field-Effect　Transistor）及びＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）に代表される電圧駆動型の半導体素子のスイッチング動作のために、オンオフ制御信号に応じて半導体素子のゲートを充放電する駆動装置が適用される。

　このような半導体素子の定常スイッチング動作の際には、半導体素子をターンオン、或いは、ターンオフすることで半導体素子に生じるスイッチング損失を小さくする目的では、スイッチング速度を高めることが求められる。

　一方で、半導体素子が接続される電気回路に異常を生じた場合において、半導体素子をオンすることで、当該半導体素子を含む過電流経路が形成されることがある。このような場合にも、過電流の影響による半導体素子の破損を回避する様に、当該半導体素子をオンオフすることが求められる。

　具体的には、過電流が発生しても半導体素子が破壊されないためには、半導体素子が破壊に至るまでの時間（所謂、短絡耐量）が経過する前に半導体素子をオフすること、或いは、過電流を遮断する過程で発生するサージ電圧を半導体素子の耐電圧能力以下に抑制することが、条件となる。この条件を満たすためには、定常スイッチング動作とは反対に、スイッチング速度は低い方が望ましい。

　この様に、半導体素子のスイッチング速度に関しては、定常時のスイッチング損失を低減することと、異常時に半導体素子が破損する可能性を低減することとの間には、トレードオフの関係がある。

　特開２０１０－１１９１８４号公報（特許文献１）には、ミラー期間まではターンオンを緩やかに行うことでサージ電流の発生を抑えつつ、当該ミラー期間を超えた時点でターンオンを高速化してスイッチング損失を減少する、アクティブゲート駆動方法を、ミラー期間を精度良く検出できない場合でも有効化するための半導体駆動装置が記載されている。具体的には、ターンオン時、又は、ターンオフ時のミラー期間に対応させて、ゲート入力信号をＰＷＭ（Pulse　Width　Modulation）制御することによって、サージ電流及びスイッチング損失の両方を低減することが記載されている。

特開２０１０－１１９１８４号公報

　特許文献１の半導体駆動装置は、主に、定常時のスイッチングにおける電力損失及び電流サージの低減に向けられており、半導体素子のターンオンに応じて過電流経路が形成されるケースへの対応については言及されていない。このため、特許文献１に記載されるゲート電圧の制御では、過電流が発生した異常時における半導体素子の破損可能性を低減する効果が低いことが懸念される。

　敢えて言えば、特許文献１では、ＰＷＭ制御の採用によって、トータルのターンオン時間、又は、ターンオフ時間も長くなることによる、等価的なスイッチング速度の低下が、過電流発生時における半導体素子の破壊可能性の低減に寄与することが期待できる。しかしながら、当該スイッチング速度の低下は、定常時のスイッチング損失を増大させるため、上述した様な、定常時でのスイッチング損失の低減と、過電流が発生した異常時における半導体素子の破損可能性の低減とのトレードオフの改善には寄与しない。

　本開示は、このような問題点を解決するためになされたものであって、本開示の目的は、正常時のスイッチング損失への影響を抑制した上で、過電流異常時の破損可能性が低減される様に半導体素子のスイッチングを制御することである。

　本開示のある局面では、半導体装置の駆動方法が提供される。駆動制御信号に従って半導体素子をオンオフするための半導体素子の駆動方法は、（ａ）駆動制御信号が第１のレベルから第２のレベルへ遷移するターンオン指令に応じて、オフ状態の半導体素子のゲートを充電するターンオン動作を開始するステップと、（ｂ）駆動制御信号が第２のレベルから第１のレベルへ遷移するターンオフ指令に応じて、オン状態の半導体素子のゲートを放電するターンオフ動作を開始するステップと、（ｃ）ターンオン動作の開始後の駆動制御信号が第２のレベルに維持される期間内に設けられる電圧低下期間と、ターンオフ動作の開始後の駆動制御信号が第１のレベルに維持される期間内に設けられる電圧上昇期間との少なくとも一方を配置するステップとを備える。電圧低下期間は、ミラー期間の終了後において、ゲートの放電によってゲートの電圧が一時的に低下する様に設けられる。電圧上昇期間は、半導体素子の電流が低下している期間中において、ゲートの充電によってゲートの電圧が一時的に上昇する様に設けられる。

　本開示の他のある局面では、半導体素子の駆動装置が提供される。駆動制御信号に従って半導体素子をオンオフするための半導体素子の駆動装置は、駆動調整部と、駆動回路とを備える。駆動調整部は、駆動制御信号が第１のレベルから第２のレベルへ遷移するターンオン指令、及び、駆動制御信号が第２のレベルから第１のレベルへ遷移するターンオフ指令に応じて、オフ状態の半導体素子のゲートを充電するターンオン動作、及び、オン状態の半導体素子のゲートを放電するターンオフ動作を制御するための駆動信号を生成する。駆動回路は、駆動信号に従ってゲートを充電又は放電する。駆動調整部は、ターンオン動作の開始後の駆動制御信号が第２のレベルに維持される期間内に設けられる電圧低下期間と、ターンオフ動作の開始後の駆動制御信号が第１のレベルに維持される期間内に設けられる電圧上昇期間との少なくとも一方を配置する様に、駆動信号を生成する。電圧低下期間は、ミラー期間の終了後において、ゲートの放電によってゲートの電圧が一時的に低下する様に設けられる。電圧上昇期間は、半導体素子の電流が低下している期間中において、ゲートの充電によってゲートの電圧が一時的に上昇する様に設けられる。

　本開示の更に他のある局面では、電力変換装置が提供される。電力変換装置は、少なくとも１個の半導体素子を含んで構成されて、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備える。制御信号は、各半導体素子の駆動制御信号を含む。主変換回路は、半導体素子の各々に対応して配置された上記駆動装置を更に含む。駆動装置は、駆動制御信号に従って各半導体素子のオンオフを制御する。

　本開示によれば、ターンオン動作中のミラー期間終了後に一時的に電圧低下期間を設けることで、短絡状態での半導体素子のドレイン電流の増大を抑制できるとともに、ターンオフ動作中に一時的に電圧上昇期間を設けることで、短絡状態での半導体素子のターンオフ時に生じるサージ電圧を抑制できるので、正常時のスイッチング損失への影響を抑制した上で、過電流異常時の破損可能性が低減される様に半導体素子のスイッチングを制御することができる。

本実施の形態に従う駆動装置の機能を説明するためのブロック図である。半導体素子の正常なターンオン動作における一般的な動作波形図である。半導体素子の異常時のターンオン動作における一般的な動作波形図である。半導体素子に短絡電流が流れたときのゲート電圧及びドレイン電流の関係を説明するグラフである。実施の形態１に係る駆動装置の構成例を説明するためのブロック図である。実施の形態１に係る駆動装置によってターンオンされた半導体素子の正常時の動作波形図である。実施の形態１に係る駆動装置によってターンオンされた半導体素子の異常時時の動作波形図である。実施の形態１の変形例に係る駆動装置によってターンオンされた半導体素子の異常時の動作波形図である。実施の形態２に係る駆動装置の構成例を説明するためのブロック図である。半導体素子の一般的なドレイン電圧－ドレイン電流特性図である。実施の形態２に係る駆動装置におけるドレイン電圧を情報量とした低下期間の可変調整を説明するための動作波形図である。実施の形態２に係る駆動装置における低下期間の可変調整の制御処理を説明する第１のフローチャートである。実施の形態２に係る駆動装置におけるドレイン電流を情報量とした低下期間の可変調整を説明するための動作波形図である。図４の温度依存性を説明するグラフである。実施の形態２に係る駆動装置における素子温度を情報量とした低下期間の可変調整を説明するための動作波形図である。実施の形態２に係る駆動装置におけるゲート電圧を情報量とした低下期間の可変調整を説明するための動作波形図である。実施の形態２に係る駆動装置における半導体素子の動作状態の情報量に基づく低下期間の可変調整の制御処理を説明する第２のフローチャートである。半導体素子の異常時のターンオフ動作における一般的な動作波形図である。実施の形態３に係る駆動装置の構成例を説明するためのブロック図である。実施の形態３に係る駆動装置によってターンオフされた半導体素子の異常時の動作波形図である。実施の形態４に係る駆動装置の構成例を説明するためのブロック図である。実施の形態４に係る駆動装置における半導体素子の動作状態の情報量に基づく上昇期間の可変調整の制御処理を説明するフローチャートである。実施の形態４に係る駆動装置における電圧上昇期間の配置を選択する制御処理を説明するフローチャートである。実施の形態５に従う電力変換装置を適用した電力変換システムの構成を示すブロック図である。

　以下に、本開示の実施の形態について、図面を参照して詳細に説明する。尚、以下では、複数の実施の形態について説明するが、明細書中に直接記載されない組み合わせを含めて、各実施の形態で説明された構成を技術的に矛盾が生じない範囲で適宜組合わせることは、出願当初から予定されていることについて、確認的に記載する。又、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

　実施の形態１．
　図１は、本実施の形態に従う駆動装置の機能を説明するためのブロック図である。

　駆動装置１００は、制御回路２０からの駆動制御信号Ｓｓｗに従って、高電圧端子Ｎ１及び低電圧端子Ｎ２の間に接続された半導体素子１０のオンオフ、即ちスイッチング動作を制御する。

　半導体素子１０は、主電極であるドレイン１１及びソース１２と、制御電極であるゲート１５とを有する。ドレインは高電圧端子Ｎ１と接続され、ソース１２は、低電圧端子Ｎ２と接続される。半導体素子１０がオンすると、オン状態の半導体素子１０と、高電圧端子Ｎ１又は低電圧端子Ｎ２と電気的に接続された負荷（図示せず）とを含む電流経路が形成される。本実施の形態では、ゲートを有する半導体素子１０として、ＭＯＳ－ＦＥＴを例示しているが、半導体素子１０をＩＧＢＴとすることも可能である。この場合には、ドレイン及びソースに代えて、コレクタ及びエミッタが主電極とされる。

　半導体素子１０は、ゲート－ソース間電圧（以下、単に「ゲート電圧」とも称する）に応じて、主電極間、即ち、ドレイン１１及びソース１２間に電流を生じる接続状態（オン状態）、及び、ドレイン１１及びソース１２間が遮断されるオフ状態のいずれかに制御される。駆動装置１００は、半導体素子１０が駆動制御信号Ｓｓｗに従ってオンオフするようにゲート電圧を制御する。

　駆動制御信号Ｓｓｗは、半導体素子１０をオンすべき期間では“１”に設定され、半導体素子１０をオフすべき期間では“０”に設定される。即ち、駆動制御信号は、「第１のレベル」に相当する“０”及び「第２のレベル」に相当する“１”のいずれかに設定される２値信号である。例えば、制御回路２０は、パルス幅変調（ＰＷＭ）制御に従って半導体素子１０をオンオフ動作させるためのＰＷＭパルス出力回路によって構成することができる。

　半導体素子１０は、ゲート電圧が所定の閾値電圧Ｖｔｈを超えた正電圧となるとオンする。従って、駆動装置１００は、駆動制御信号Ｓｓｗが“１”の期間では、ゲート電圧が閾値電圧Ｖｔｈを超えた正電圧となるようにゲート１５を駆動する。一方で、駆動装置１００は、駆動制御信号Ｓｓｗが“０”の期間では、ゲート電圧が、閾値電圧以下の電圧、例えば、０又は負電圧となるように、ゲート１５を駆動する。

　駆動制御信号Ｓｓｗが“０”から“１”に変化すると、駆動装置１００は、半導体素子１０をオフ状態からオン状態に変化させるターンオン動作を行なうために、ゲート電圧を上昇させるようにゲート１５を駆動する。即ち、ターンオン時には、駆動装置１００はゲート１５を充電する。

　これに対して、駆動制御信号Ｓｓｗが“１”から“０”に変化すると、駆動装置１００は、半導体素子１０をオン状態からオフ状態に変化させるターンオフ動作を行なうために、ゲート電圧を低下するようにゲート１５を駆動する。即ち、ターンオフ時には、駆動装置１００はゲート１５を放電する。

　半導体素子１０のスイッチング動作、即ち、ターンオン動作及びターンオフ動作においては、半導体素子１０自身がエネルギを消費することが知られている。以下では、このエネルギ消費をスイッチング損失とも称する。スイッチング損失が発生すると、半導体素子１０の発熱原因ともなるので、スイッチング損失は小さいほど望ましい。

　図２は、半導体素子の正常なターンオン動作を説明するための一般的な動作波形図である。半導体素子１０のオンによって、上述した様に、図示しない負荷を含む電流経路の電流が、半導体素子１０を流れることになる。尚、図２を始めとする以下の各波形図における各電圧及び各電流は、半導体素子１０の外部から、ゲート端子、ドレイン端子、及び、ソース端子を介して測定される電圧及び電流を示すものとする。

　図２を参照して、時刻ｔｓ以前において、半導体素子１０は主電極間（ドレイン－ソース間）が遮断されたオフ状態であり、主電極間の電圧である、ドレイン－ソース間電圧Ｖｄｓ（以下、単に「ドレイン電圧Ｖｄｓ」とも称する）は（Ｖｄｄ－Ｖｓｓ）であり、主電極間の電流である、ドレイン－ソース間の電流Ｉｄ（以下、単に「ドレイン電流Ｉｄ」とも称する）は０である。

　時刻ｔｓにおいて、駆動制御信号Ｓｓｗが“０”から“１”に変化するのに応じて、駆動装置１００はゲート１５の充電を開始する。即ち、時刻ｔｓからターンオン動作が開始される。たとえば、Ｓｓｗ＝“１”の期間では、ゲート１５は、所定のオン電圧ＶＨを供給する電源ノードと接続される。これにより、時刻ｔｓからゲート電圧は上昇を始める。

　時刻ｔａにおいて、ゲート電圧Ｖｇが閾値電圧Ｖｔｈを超えることによって、ドレイン電圧Ｖｄｓが、低下を始めるとともに、ドレイン電流Ｉｄが上昇を始める。時刻ｔａ以降では、ドレイン電圧Ｖｄｓは徐々に減少し、かつ、ドレイン電流Ｉｄが徐々に上昇することによって、半導体素子１０は徐々に導通することになる。

　時刻ｔｓ以降において、ゲート電圧Ｖｇは、ゲート１５の寄生容量の充電を伴って上昇する。このため、駆動制御信号Ｓｓｗの変化に従ってゲート１５の充電が開始されても、ゲート電圧Ｖｇは、即座には上昇せず、図２に示されるような電圧挙動を示す。

　ゲート１５の寄生容量（ゲート容量）は、一定ではなく、ドレイン電圧Ｖｄｓに対する依存性を有することが知られている。特に、ドレイン電圧Ｖｄｓが低下すると、ゲート及びドレイン間の容量である帰還容量が、見かけのゲート容量（所謂、ミラー容量）として、ゲート容量に加えられる。

　上記ミラー容量はドレイン電圧依存性を持っており、ドレイン電圧Ｖｄｓの低下に伴って増大するが、ドレイン電圧Ｖｄｓが十分に下がると増大を止めて、それ以上は増えなくなる。従って、ゲート電圧Ｖｇの変化は一様ではなく、ミラー容量の増大が止まるまでの期間に相当する時刻ｔｂ～ｔｃ間において、ミラー期間２００と呼ばれる、ゲート電圧Ｖｇが上昇しない期間が発生する。即ち、ミラー期間の開始時刻及び終了時刻は、時刻ｔｂ及びｔｃである。以下では、ミラー期間２００におけるゲート電圧Ｖｇを、ミラー電圧Ｖｐとも称する。

　ミラー期間２００の間も、ドレイン電圧Ｖｄｓは低下を続けるが、ミラー期間２００が終了すると同時に、ほぼＶｄｓ＝０になる。従って、ミラー期間２００が終了する時刻ｔｃをもって、半導体素子１０の主電極間（ドレイン－ソース間）は導通して、ターンオンが終了したことになる。ミラー期間２００の終了後において、ゲート電圧Ｖｇは上昇を続けた後、所定の電圧（駆動装置１００による充電電圧）に達して飽和する。

　ドレイン電流Ｉｄ及びドレイン電圧Ｖｄｓともに有限値を有するため、ターンオンの際に半導体素子１０では、両者の積に相当する電力（Ｖｄｓ・Ｉｄ）が消費される。時刻ｔａ以前（ターンオン前）では、ドレイン電流Ｉｄが遮断されているため（Ｉｄ＝０）スイッチング電力Ｐｓｗ＝０であるが、時刻ｔａ後では、（Ｖｄｓ・Ｉｄ）＞０となり、電力損失が発生する。図２中には、ターンオン時における電力損失の積分値が「発生損失」として示される。当該発生損失は、上述したスイッチング損失に相当する。

　ミラー期間２００の終了後では、ドレイン電圧Ｖｄｓ＝０となるため、再び、（Ｖｄｓ・Ｉｄ）＝０となる。従って、半導体素子１０のターンオンで消費されるエネルギとしては、時刻ｔａ～ｔｃの間の（Ｖｄｓ・Ｉｄ）を積分したスイッチング損失Ｌｓｗが発生することが理解される。即ち、Ｖｄｓ＝０となった時刻ｔｃ以降、即ち、ミラー期間２００以降では、電力損失は発生していない。

　図３には、半導体素子１０のターンオンに応じて過電流が発生したケース（以下、異常時のターンオン動作とも称する）における一般的な動作波形図が示される。図３では、過電流の代表例として、半導体素子１０がターンオンすることで、短絡経路が形成されるケースの動作波形が例示される。

　図３において、時刻ｔｓ～時刻ｔａにおける、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄｓ、及び、ドレイン電流Ｉｄの挙動は、図２（正常時）と同様であるが、時刻ｔａ以降における、ゲート電圧Ｖｇの挙動が、図２（正常時）とは大きく異なる。具体的には、ゲート電圧Ｖｇは、時刻ｔａ以降では、図２と同様の時刻ｔｂ～ｔｃを含んで、所定の電圧（駆動装置１００による充電電圧）に達するまで上昇を続ける。

　これは、時刻ｔｂにおいて、半導体素子１０がターンオンすることで短絡経路が形成されるため、ドレイン電圧Ｖｄｓがほぼ変化せず、図２のようなミラー期間２００が生じないためである。即ち、ゲート及びドレイン間の容量である帰還容量が変化しないため、ゲート１５の寄生容量（ゲート容量）は、増加を示さず、ほぼ一定となる。従って、半導体素子１０がターンオンすることで短絡経路が形成される場合のゲート容量は、正常なターンオン動作時（図２）と比較して、小さい値となる。

　図４には、半導体素子１０に短絡電流が流れたときのゲート電圧Ｖｇ及びドレイン電流Ｉｄの関係を説明するグラフが示される。

　図４から理解される様に、ドレイン電流Ｉｄは、ゲート電圧Ｖｇに依存して変化する。具体的には、ゲート電圧Ｖｇが高くなるとドレイン電流Ｉｄが増加する特性が示される。このため、半導体素子１０の異常時のターンオン動作では、図３の動作波形例に示される様に、駆動回路１５０によるゲート１５の充電継続中におけるゲート電圧Ｖｇの上昇に従ってドレイン電流Ｉｄも増加し続ける。更に、ゲート電圧Ｖｇが飽和した場合には、当該ゲート電圧Ｖｇに依存した大きさで、ドレイン電流Ｉｄも飽和する。

　これにより、図３に示される様に、半導体素子１０がターンオンすることで過電流が発生する場合の半導体素子の発生損失は、図２に示された、正常なターンオン動作時と比べて非常に大きくなる。この際の発生損失が半導体素子１０の破壊エネルギを超過した場合には、半導体素子１０は破壊に至ることなる。

　通常、半導体素子１０に対しては、過電流による破壊を免れるために、過電流の検知に応答して、半導体素子１０をターンオフしたり、短絡電流の経路を遮断するための保護回路が配置される。しかしながら、上述の様に、異常時における、ターンオン開始から、発生損失が半導体素子１０の破壊エネルギに至るまでの時間が短い場合には、当該保護回路が有効に動作する前に、半導体素子１０が破壊に至ることが懸念される。

　尚、半導体素子１０の正常なターンオン時には、ドレイン電流Ｉｄは、図４に示される様なゲート電圧Ｖｇに対する依存性を有さない。このため、図２の動作波形において、ミラー期間２００後では、ゲート電圧Ｖｇが上昇するのに対して、ドレイン電流Ｉｄは増加せずに、ミラー期間２００での電流値を維持している。

　半導体素子１０のターンオン時に生じる発生損失は、図２に示した正常なターンオン動作時には、スイッチング速度が高い程小さくなる。一方で、図３に示された、異常時のターンオン動作には、スイッチング速度が高い程、ゲート電圧の上昇が速くなる結果、ドレイン電流Ｉｄが大きくなるため、発生損失の上昇速度も高くなる。この結果、スイッチング速度が高い程、ターンオン開始から、発生損失が半導体素子１０の破壊エネルギに至るまでの時間が短くなってしまう。

　即ち、半導体素子１０のスイッチング速度を高めることは、正常時の発生損失を低減する一方で、過電流発生を伴う異常時には、半導体素子１０が破損する可能性を上昇させてしまう。実施の形態１では、この様なトレードオフを改善するためのターンオン時のスイッチング制御を説明する。

　図５には、実施の形態１に係る駆動装置１００の構成例を説明するためのブロック図が示される。図６には、図５に示された駆動装置１００によってオンオフ制御される半導体素子の正常なターンオン動作における動作波形図が示される。

　図５を参照して、駆動装置１００は、駆動調整部１１０と、駆動回路１５０とを有する。

　図６及び図２の比較から理解されるように、実施の形態１に係る駆動装置１００は、駆動制御信号Ｓｓｗが“０”から“１”に遷移するターンオン時において、駆動制御信号Ｓｓｗが“１”に維持される一方で駆動信号Ｓｄｒが“０”に設定される電圧低下期間２１０が設けられる様に、半導体素子１０を駆動する。図６に示される様に、電圧低下期間２１０では、ゲート電圧Ｖｇが低下に転じる様に、半導体素子１０は駆動される。

　図５に示される様に、駆動調整部１１０は、駆動制御信号Ｓｓｗに基づき、上述の電圧低下期間２１０（図６）が設けられた駆動信号Ｓｄｒを生成する。駆動調整部１１０は、エッジ検知部１２０と、遅延回路１３０と、メモリ１３５と、挿入パルス生成部１４０と、信号合成部１４５とを有する。駆動調整部１１０の各要素の機能は、専用の電子回路（ハードウェア）によって実現してもよく、プログラム処理（ソフトウェア）によって実現することも可能である。

　なお、メモリ１３５は時刻を記録する要素を表す概念であって、後述する様に、ターンオン開始を起点とする経過時間の予め定められた長さ（時間長）を予め記憶する。具体的には、メモリ１３５は、図６中の電圧低下期間２１０の開始タイミング及び終了タイミングをそれぞれ規定する時間長Ｔａ及びＴｂを記憶する様に構成される。即ち、Ｔａ及びＴｂの間には、Ｔｂ＞Ｔａの関係が成立する。

　尚、メモリ１３５は、上記Ｔａ及びＴｂをデジタル値として記憶するデジタル回路を含んで構成することが可能である。或いは、メモリ１３５は、受動素子の回路定数、又は、インバータの段数等によって決まる、Ｔａ及びＴｂに相当する遅延時間を付与するアナログ回路を含んで構成することも可能である。

　エッジ検知部１２０は、時刻ｔｓにおいて、駆動制御信号Ｓｓｗが“０”から“１”に変化すると、ターンオン指令を検知してワンショットパルスを発生する。即ち、時刻ｔｓは、ターンオン開始タイミングに対応する。エッジ検知部１２０からのワンショットパルスは、遅延回路１３０に入力される。更に、エッジ検知部１２０は、駆動制御信号Ｓｓｗを信号合成部１４５に対して伝達する。

　遅延回路１３０は、エッジ検知部１２０からのワンショットパルスをＴａ遅延させた第１パルスＰ１と、エッジ検知部１２０からのワンショットパルスをＴｂ遅延させた第２パルスＰ２とを生成して、挿入パルス生成部１４０に入力する。

　挿入パルス生成部１４０は、第１パルスＰ１及び第２パルスＰ２によって、電圧低下期間２１０の開始タイミング及び終了タイミングのそれぞれを検知することができる。例えば、挿入パルス生成部１４０は、ターンオン動作時には、第１パルスＰ１の受信時から第２パルスの受信時までの間“０”に設定される一方で、それ以外の期間では“１”に設定されるオフパルス信号Ｐｏｆを生成する。

　電圧低下期間２１０の開始タイミング及び終了タイミングをそれぞれ規定する時間長Ｔａ及びＴｂは、図２に示された、時刻ｔｓ以降で駆動信号Ｓｄｒ＝“１”に固定したときの半導体素子１０の正常なターンオン時の動作波形に基づいて設定される。実施の形態１では、ミラー期間２００（時刻ｔｂ～ｔｃ）の後に電圧低下期間２１０が設定される様に決められる。又、電圧低下期間２１０の時間長、即ち、（Ｔｂ－Ｔａ）は、ゲート電圧Ｖｇが低下に転じる期間が発生する様に設定される。

　図５中の信号合成部１４５は、駆動制御信号Ｓｓｗと、挿入パルス生成部１４０からのオフパルス信号Ｐｏｆとの論理積（ＡＮＤ）演算によって、駆動信号Ｓｄｒを生成する。この結果、図６に示される様に、時刻ｔｓから時間長Ｔａが経過した時刻ｔ１から、時刻ｔｓから時間長Ｔｂが経過した時刻ｔ２までの間、駆動信号Ｓｄｒは“０”に設定され、その以外の期間では“１”に設定された波形を有する。これにより、駆動信号Ｓｄｒに電圧低下期間２１０が設けられる。

　図５中の駆動回路１５０は、電源ノード１６１及びゲート１５の間に接続されたトランジスタ１５１と、ゲート１５及び電源ノード１６２の間に接続されたトランジスタ１５２とを有する。電源ノード１６１は、ゲート１５を充電するための正電圧であるオン電圧ＶＨ（ＶＨ＞Ｖｔｈ）を供給する。電源ノード１６２は、半導体素子１０をオフするための、オフ電圧ＶＬを供給する。本実施の形態では、オフ電圧ＶＬは、ソースに対する負電圧とされるが、ソースと同電位の電圧Ｖｓｓ（図１）を用いることも可能である。即ち、電源ノード１６２は「第１の電圧端」の一実施例に対応し、電源ノード１６１は「第２の電圧端」の一実施例に対応する。又、オフ電圧ＶＬ、及び、オン電圧ＶＨは、「第１の電圧」及び「第２の電圧」にそれぞれ対応する。

　トランジスタ１５１及び１５２のゲートは、共通接続されており、駆動調整部１１０からの駆動信号Ｓｄｒを入力される。駆動信号Ｓｄｒ＝“１”の期間では、トランジスタ１５１がオンする一方で、トランジスタ１５２がオフされて、ゲート１５は、オン電圧ＶＨを供給する電源ノード１６１と接続される。これにより、ゲート１５は充電される。

　一方で、駆動信号Ｓｄｒ＝“０”の期間では、トランジスタ１５２がオンする一方で、トランジスタ１５１がオフされて、ゲート１５は、オフ電圧ＶＬを供給する電源ノード１６２と接続される。従って、電圧低下期間２１０では、ゲート１５が一時的に放電されることが理解される。

　次に、図６を用いて、実施の形態１に従う駆動装置１００によって正常にターンオンされた半導体素子１０の電圧及び電流波形を説明する。

　時刻ｔｓから電圧低下期間２１０が開始される時刻ｔ１までの間の期間では、駆動制御信号Ｓｓｗに従って、駆動信号Ｓｄｒは“１”に設定される。従って、時刻ｔｓ～ｔ１では、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄｓ、及び、ドレイン電流Ｉｄの波形は、図２と同様となる。この結果、図６においても、図２と同様の時刻ｔｓでターンオンが指令されると、ゲート電圧Ｖｇは、図２と同様の時刻ｔａで閾値電圧Ｖｔｈを超えるとともに、図２と同様の時刻ｔｂ～ｔｃ（ミラー期間２００）において一定に維持された後、オン電圧ＶＨへ向けて上昇する。

　この様なゲート電圧Ｖｇの推移に対応して、図２と同様に、時刻ｔａからドレイン電圧Ｖｄｓが低下を始めるとともに、ドレイン電流Ｉｄが上昇を始める。そして、ミラー期間２００が終了した時刻ｔｃにおいて、Ｖｄｓ＝０まで低下する。従って、ここまでの発生損失は、図２と同等の値である。

　図６において、ミラー期間２００の後に設けられた電圧低下期間２１０では、駆動信号Ｓｄｒが“０”に設定されるため、駆動回路１５０は、トランジスタ１５２のオンによって、ゲート１５を放電する。これにより、時刻ｔ１～ｔ２の期間ではゲート電圧Ｖｇが低下する。

　時刻ｔ２以降では、駆動信号Ｓｄｒが再び“１”に設定されるので、駆動回路１５０は、トランジスタ１５１のオンによって、ゲート１５を充電する。これにより、ゲート電圧Ｖｇはオン電圧ＶＨに向けて再び上昇する。

　ここで、電圧低下期間２１０は、当該電圧低下期間２１０中においてゲート電圧Ｖｇがミラー電圧Ｖｐ以下まで低下しない様な短い時間長で設けられる。この結果、ゲート電圧Ｖｇがミラー電圧Ｖｐ以下となって、半導体素子１０がターンオフ動作に移行することがない。

　従って、図６において、電圧低下期間２１０（時刻ｔ１～ｔ２）及びその終了後（時刻ｔ２以降）においても、ドレイン電流Ｉｄ及びドレイン電圧Ｖｄｓの波形は、図２と同様となる。

　この様に、実施の形態１に従う駆動装置１００によって正常にターンオンされた半導体素子１０のドレイン電圧Ｖｄｓ及びドレイン電流Ｉｄの挙動は、電圧低下期間２１０を設けることなく駆動信号Ｓｄｒが“１”に維持される一般的な場合（図２）と変わらない。この結果、電圧低下期間２１０が設けられても、正常なターンオン時の発生損失は増加しないことが理解される。

　図７には、実施の形態１に伴う駆動装置１００によってターンオンされた半導体素子１０の異常時の動作波形図が示される。即ち、図７では、図３と同様に、時刻ｔｓから開始された半導体素子１０のターンオンに応じて、短絡経路が形成されることによって過電流が発生するケースでの電圧及び電流の波形が示されている。

　図７に示される様に、駆動信号Ｓｄｒは、図６と同様に、時刻ｔｓ～ｔ１の間“１”に設定された後、時刻ｔ１～ｔ２の間“０”に設定され、更に、時刻ｔ２以降では“１”に設定される。これにより、半導体素子１０のターンオン時に、図６と同様の電圧低下期間２１０が設けられる。即ち、実施の形態１に係る駆動装置１００は、正常時（図６）及び異常時（図７）の間で、駆動信号Ｓｄｒを共通に設定する。

　図７の時刻ｔｓ～ｔ１の期間、即ち、ターンオン開始後、電圧低下期間２１０が開始されるまでの期間では、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄｓ、及び、ドレイン電流Ｉｄの波形は、図３と同様である。

　しかしながら、図７では、電圧低下期間２１０が設けられることにより、時刻ｔ１～ｔ２の期間では、駆動回路１５０によるゲート１５の放電によってゲート電圧Ｖｇが低下する。尚、図７の異常時には、正常時の様なミラー期間２００（図２及び図６）が発生しないため、時刻ｔ１時点におけるゲート１５の充電電荷は、正常時（図２及び図６）の時刻ｔ１よりも少ない。このため、同じ期間長で電圧低下期間２１０を設けると、当該電圧低下期間２１０中におけるゲート電圧Ｖｇの低下量は、正常時よりも大きくなる。この結果、図８の動作波形例では、図６とは異なり、電圧低下期間２１０中において、ゲート電圧Ｖｇがミラー電圧Ｖｐよりも低下している。

　電圧低下期間２１０では、上述したゲート電圧Ｖｇの低下に応じて、ドレイン電圧Ｖｄｓ及びドレイン電流Ｉｄの挙動が、図３から変化する。特に、図４に示された特性関係に従って、ドレイン電流Ｉｄが低下することが理解される。この結果、電圧低下期間２１０中では、発生損失の増加が大幅に抑制される。又、ドレイン電圧Ｖｄｓは、ドレイン電流Ｉｄの低下に伴って、半導体素子１０を含む電流経路内の寄生インダクタンス（代表的には、配線の寄生インダクタンス）に起因するサージ電圧の発生により、瞬間的に増大する。

　ここで、図３及び図７のそれぞれでの発生損失の推移の差から理解されるように、実施の形態１に係る駆動装置１００によって半導体素子１０をターンオンすると、電圧低下期間２１０が設けられることにより、発生損失が半導体素子１０の破壊エネルギを超過するまでの所要時間を延ばすことが可能となる。これにより、上述した保護回路が有効に動作するまでに半導体素子１０が破壊に至る可能性を低減することができる。

　この様に、実施の形態１に係る駆動装置１００によれば、半導体素子１０のターンオン動作において、ミラー期間２００の経過後に相当するタイミングで電圧低下期間２１０を設けることにより、正常時のスイッチング損失への影響を抑制した上で、過電流異常時の破損可能性が低減される様に半導体素子のスイッチングを制御することができる。

　以上の説明から理解される様に、電圧低下期間２１０を長く取ることで、異常時の発生損失の低減効果は高くなる。一方で、電圧低下期間２１０の時間長の上限は、正常時にゲート電圧Ｖｇがミラー電圧Ｖｐまで低下しない値に制限される。又、ターンオン動作時の電圧低下期間２１０の開始タイミングは、ミラー期間２００の終了後とする必要がある一方で、異常時のドレイン電流Ｉｄの上昇を抑制するためには、遅くなり過ぎない様に設定することが望ましい。

　しかしながら、半導体素子１０の特性に従ってターンオン時の挙動は異なるため、半導体素子１０の特性が異なると、電圧低下期間２１０の開始タイミング及び終了タイミング（即ち、開始タイミング及び時間長）の最適値は異なることが想定される。このため、半導体素子１０の特性に適合した上記最適値は、駆動装置１００によるスイッチング制御の対象となる半導体素子１０を用いた実機試験又はシミュレーションによって予め求めることが好ましい。予め求められた最適値に対応させて、メモリ１３５に予め記憶される時間長Ｔａ，Ｔｂを設定することにより、上述した実施の形態１に係る効果を実現するために、電圧低下期間２１０の開始タイミング及び時間長の少なくとも一方を適切に設定することが可能となる。

　実施の形態１の変形例．
　図８には、実施の形態１の変形例に係る駆動装置によってターンオンされた半導体素子の異常時の動作波形図が示される。

　図８及び図７の比較から理解される様に、実施の形態１の変形例では、電圧低下期間２１０が、複数の分割低下期間２１１，２１２を含む様に構成される点が、実施の形態１と異なる。

　図８の例では、分割低下期間２１１の開始タイミング及び終了タイミングは、ターンオン開始時点（時刻ｔｓ）から経過する時間長Ｔａ１及びＴｂ１によって規定される。同様に、分割低下期間２１１の後に設けられる、分割低下期間２１２の開始タイミング及び終了タイミングは、ターンオン開始時点（時刻ｔｓ）から経過する時間長Ｔａ２及びＴｂ２によって規定される（Ｔａ１＜Ｔｂ１＜Ｔａ２＜Ｔｂ２）。

　この結果、分割低下期間２１１，２１２を含む低下期間は、時刻ｔ１から、図６及び図７と同様の時刻ｔ２より後の時刻ｔ２♯までの間に設けられることになる。この様に、複数の分割低下期間２１１，２１２によって電圧低下期間２１０を構成することにより、ドレイン電流Ｉｄの低下期間、及び、サージ電圧の発生期間も分割される。この結果、電圧低下期間２１０中におけるドレイン電圧Ｖｄｓの変化量（上昇量）を抑制することができる。

　尚、実施の形態１の変形例においても、電圧低下期間２１０は、ミラー期間２００（図２及び図６）の終了後に、正常時においてゲート電圧Ｖｇがミラー電圧Ｖｐまで低下しない様に配置することが必要である。これにより、図示は省略しているが、図８に示された駆動信号Ｓｄｒに従って半導体素子１０が正常にターンオンされた場合のドレイン電圧Ｖｄｓ及びドレイン電流Ｉｄの波形は、図６（実施の形態１）と同様とすることができる。

　実施の形態１の変形例に係る駆動装置は、例えば、図５に示された構成を以下の様に変形することで実現することができる。まず、メモリ１３５には、上述の時間長Ｔａ１，Ｔｂ１，Ｔａ２，Ｔｂ２が予め記憶されて、遅延回路１３０が、時刻ｔｓから時間長Ｔａ１，Ｔｂ１，Ｔａ２，Ｔｂ２の経過に応じて、合計４個のパルスを挿入パルス生成部１４０に入力する様に動作する。更に、挿入パルス生成部１４０が、上記４個のパルスに応じて、図８の分割低下期間２１１及び２１２のタイミングに対応して“０”に設定される一方で、それ以外の期間では“１”に設定されるオフパルス信号Ｐｏｆを生成する様に動作することで、図８に示された駆動信号Ｓｄｒを、信号合成部１４５によって生成することができる。

　尚、図８では、電圧低下期間２１０が２個の分割低下期間２１１，２１２によって構成される例を説明したが、当該分割数を３以上とすることも可能である。

　以上説明した様に、実施の形態１の変形例に係る駆動装置によれば、実施の形態１で説明した効果に加えて、過電流が生じる異常時のターンオン動作における電圧低下期間２１０のサージ電圧を抑制することが可能となる。

　実施の形態２．
　実施の形態１及びその変形例での説明から理解される様に、本実施の形態に係る駆動装置では、電圧低下期間２１０の開始タイミング及び時間長の設定が重要である。実施の形態２では、半導体素子１０の動作状態に関する情報量（ゲート電圧Ｖｇ、ゲート電流、ドレイン電圧Ｖｄｓ、ドレイン電流Ｉｄ、及び、温度Ｔｊの少なくとも１つ）を用いて、電圧低下期間２１０を可変に調整する技術を説明する。

　図９には、実施の形態２に係る駆動装置１０１の構成例を説明するためのブロック図が示される。

　図９に示される様に、実施の形態２に係る駆動装置１０１は、実施の形態１に係る駆動装置１００（図５）の構成と比較して、駆動調整部１１０に代えて、駆動調整部１１１を備える点で異なる。駆動調整部１１１は、外部インターフェイス回路１７０が追加される点で、駆動調整部１１０と異なる。

　外部インターフェイス回路１７０には、半導体素子１０に設けられた検出器１８による検出値が入力される。検出器１８は、上述した、半導体素子１０の動作状態に関する情報量ＳＴである、ゲート電圧Ｖｇ、ゲート電流、ドレイン電圧Ｖｄｓ、ドレイン電流Ｉｄ、及び、温度Ｔｊのうちの少なくとも１つを検出する。駆動調整部１１０内のエッジ検知部１２０、挿入パルス生成部１４０、及び、信号合成部１４５の機能は、実施の形態１と同様であるので、詳細な説明は繰り返さない。

　実施の形態２に係る駆動装置１０１では、駆動調整部１１０は、実施の形態１での遅延回路１３０（図５）に代えて、遅延回路１３１を含む。遅延回路１３１は、外部インターフェイス回路１７０を介して、上記情報量ＳＴの値を取得する。更に、遅延回路１３１は、当該情報量ＳＴに応じて、電圧低下期間２１０の開始タイミング及び期間長の少なくとも一方を可変に調整する機能を有する。例えば、遅延回路１３１は、電圧低下期間２１０を規定する時間長Ｔａ，Ｔｂの少なくとも一方を、情報量ＳＴに応じて補正する態様で、第１パルスＰ１及び第２パルスＰ２を生成する様に構成される。

　遅延回路１３１からの第１パルスＰ１及び第２パルスＰ２を用いて、挿入パルス生成部１４０がオフパルス信号Ｐｏｆを生成することにより、駆動装置１０１においては、駆動信号Ｓｄｒに設けられる電圧低下期間２１０の開始タイミング及び時間長の少なくとも一方を、情報量ＳＴに応じて可変に調整することが可能となる。

　半導体素子１０のスイッチング動作は、半導体素子１０が有する特性ばらつき、及び、温度等の動作環境に依存して変化する。このため、電圧低下期間２１０の開始タイミング及び終了タイミングを固定的に設定する場合には、上述の特性ばらつき及び動作環境による半導体素子１０のスイッチング動作の変化を見込んだマージンを含めた設定が必要となる。

　従って、実施の形態２では、半導体素子１０の動作状態に関する情報量を、外部インターフェイス回路１７０を介して駆動装置１０１にフィードバックすることにより、上述したスイッチング動作の変化に対応させて、電圧低下期間２１０の開始タイミング及び終了タイミングの少なくとも一方を可変調整することで、最適なスイッチング動作の実現を図る。

　次に、情報量ＳＴに対する電圧低下期間２１０の可変調整の具体例を順次説明する。
　第１の例として、情報量ＳＴとして半導体素子１０のドレイン電圧Ｖｄｓを用いることができる。

　図１０には、半導体素子１０の一般的なドレイン電圧－ドレイン電流特性図が示される。

　図１０に示される様に、半導体素子１０は、ゲート電圧Ｖｇ（図１０中のＶｇ１～Ｖｇ５）に応じて異なるドレイン電圧－ドレイン電流特性を有するが、いずれのゲート電圧Ｖｇにおいても、ドレイン電圧Ｖｄｓが大きい程、ドレイン電流Ｉｄも大きくなる特性を有する。

　図１１には、ドレイン電圧Ｖｄｓを情報量ＳＴとした低下期間の可変調整を説明するための動作波形図が示される。図１１中には、ミラー期間２００の開始前におけるドレイン電圧Ｖｄｓが高くなったときの、半導体素子１０のスイッチング動作への影響が点線で示される。

　図１１に示される様に、ドレイン電圧Ｖｄｓが高くなる程、ドレイン電流Ｉｄの変化が速くなるため、ミラー期間２００は、発生タイミングが早くなるとともに、短くなる。この結果、予め記憶された時間長Ｔａに対応する時刻ｔ１におけるゲート電圧Ｖｇについても、ドレイン電圧Ｖｄｓが高くなる程、高くなる。

　従って、電圧低下期間２１０については、ドレイン電圧Ｖｄｓが高い程、開始タイミングを早める（時間長Ｔａを小さくする）、及び／又は、期間長を長くする（Ｔｂ－Ｔａを大きくする）様に、時間長Ｔａ，Ｔｂを補正することによって、半導体素子１０の実際のスイッチング動作に適合させて、電圧低下期間２１０の開始タイミング及び時間長の少なくとも一方を適切化することが可能となる。これにより、過電流が発生する異常時における半導体素子１０の発生損失が、半導体素子１０の破壊エネルギを超過するまでの所要時間を延ばす効果を高めて、半導体素子１０が破壊に至る可能性を更に低減することができる。

　図１２には、実施の形態２に係る駆動装置１０１における低下期間の可変調整の制御処理を説明する第１のフローチャートが示される。尚、図１２に示されるフローチャートによる処理とは別に、駆動装置１０１は、外部インターフェイス回路１７０を介して、検出器１８による検出値、即ち、半導体素子の動作状態に関する情報量を一定周期で取得することができる。

　図１２を参照して、駆動装置１０１は、ステップ（以下、単に「Ｓ」と表記する）１１０により、駆動制御信号Ｓｓｗの“０”から“１”への遷移、即ち、半導体素子１０へのターンオン指令を検知する。Ｓ１１０による処理は、エッジ検知部１２０の機能と等価である。

　駆動装置１０１は、ターンオン指令を検知すると（Ｓ１１０のＹＥＳ判定時）、Ｓ１２０及びＳ１３０の処理を実行する。一方で、一旦ターンオン動作が完了して、処理が「スタート」に戻されても、ターンオン指令が検知されるまで（Ｓ１１０のＮＯ判定時）、Ｓ１２０以降の処理は実行されない。

　駆動装置１０１は、Ｓ１２０では、一定周期で取得された情報量ＳＴから、電圧低下期間２１０の可変調整に用いる情報量ＳＴの値を決定する。例えば、情報量ＳＴとして、図１１で説明したミラー期間２００の開始前におけるドレイン電圧Ｖｄｓを用いる場合には、時刻ｔｓ以前（ターンオン動作前）、又は、時刻ｔｓ～ｔｂ間（ターンオン開始後、かつ、ミラー期間２００開始前）に含まれる、予め定められたタイミングで取得された検出値を抽出することで、調整に用いる情報量ＳＴの値を決定することができる。

　駆動装置１０１は、Ｓ１２０で決定された情報量ＳＴ（ここでは、ドレイン電圧Ｖｄｓ）の値に基づき、時刻ｔ１（電圧低下期間２１０の開始タイミング）を規定する時間長Ｔａ、及び、時刻ｔ２（電圧低下期間２１０の終了タイミング）を規定する時間長Ｔｂの少なくとも一方を調整する。例えば、情報量ＳＴとして、上述のドレイン電圧Ｖｄｓを用いる場合には、ドレイン電圧Ｖｄｓが高い程、電圧低下期間２１０の開始タイミングが早く、及び／又は、時間長が大きくなる様に、反対に、ドレイン電圧Ｖｄｓが低い程、電圧低下期間２１０の開始タイミングが遅く、及び／又は、時間長が小さくなる様に、時間長Ｔａ及びＴｂの少なくとも一方を調整することができる。

　代表的には、Ｓ１３０による処理は、メモリ１３５に、情報量ＳＴ（ドレイン電圧Ｖｄｓ）に対する時間長Ｔａ，Ｔｂの最適値を決定するためのルックアップテーブル又は関数式を予め格納することによって実現することができる。尚、上述の最適値は、当該情報量ＳＴ（ドレイン電圧Ｖｄｓ）を変化させた下での半導体素子１０のスイッチング動作の実機試験、又は、シミュレーションによって、予め求めることが可能である。或いは、メモリ１３５が上述したアナログ回路で構成される場合には、当該アナログ回路において、情報量ＳＴ（ドレイン電圧Ｖｄｓ）に対して回路定数値又はインバータ段数を切換える可変機構を設けることも可能である。

　この様に、半導体素子１０のターンオン指令毎に、Ｓ１２０及びＳ１３０の処理を実行することで、半導体素子１０の動作状態に関する情報量（ここでは、ドレイン電圧Ｖｄｓ）のフィードバックによって、電圧低下期間２１０の開始タイミング及び時間長の少なくとも一方を適切に可変調整することができる。

　第２の例として、情報量ＳＴとして半導体素子１０のドレイン電流Ｉｄをフィードバックすることも可能である。

　図１３には、ドレイン電流Ｉｄを情報量ＳＴとした低下期間の可変調整を説明するための動作波形図が示される。図１３中には、ターンオン後のドレイン電流Ｉｄが小さくなったときの、半導体素子１０のスイッチング動作への影響が点線で示される。

　図１３に示される様に、ドレイン電流Ｉｄが小さいと、ミラー期間２００でのミラー電圧Ｖｐが低下する。これにより、ミラー期間２００の発生タイミングが早くなるとともに、電圧低下期間２１０で許容されるゲート電圧Ｖｇの低下量が大きくなる。

　従って、電圧低下期間２１０については、ドレイン電流Ｉｄが小さい程、開始タイミングを早める（時間長Ｔａを小さくする）、及び／又は、期間長を長くする（Ｔｂ－Ｔａを大きくする）様に、時間長Ｔａ，Ｔｂを補正することによって、半導体素子１０の実際のスイッチング動作に適合させて、電圧低下期間２１０の開始タイミング及び時間長の少なくとも一方を適切化することが可能となる。

　情報量ＳＴとして半導体素子１０のドレイン電流Ｉｄを用いる際にも、図１２のフローチャートに適用された制御処理を適用することができる。この際に、駆動装置１０１は、Ｓ１２０では、半導体素子１０の前回のターンオン動作（時刻ｔｂ以降）でのドレイン電流Ｉｄを抽出して、電圧低下期間２１０の可変調整に用いる情報量ＳＴを決定することができる。

　或いは、Ｓ１２０では、今回のターンオン動作前における、図示しない負荷の電流値を用いてドレイン電流Ｉｄを予測することで、電圧低下期間２１０の可変調整に用いる情報量ＳＴを決定することも可能である。この場合には、検出器１８を、図示しない負荷に対応して配置することが必要になる。

　この様にして、半導体素子１０のドレイン電流Ｉｄのフィードバックによっても、電圧低下期間２１０の位置及び時間長を適切に可変調整することができる。

　第３の例として、情報量ＳＴとして半導体素子１０の温度（素子温度）Ｔｊをフィードバックすることも可能である。

　図１４には、図４に示した、半導体素子１０に短絡電流が流れたときのゲート電圧Ｖｇ及びドレイン電流Ｉｄの関係の温度依存性を説明するためのグラフが示される。

　図１４に示される様に、半導体素子１０の素子温度Ｔｊが上昇すると、半導体素子１０の閾値電圧Ｖｔｈが低下する。これにより、ゲート電圧Ｖｇ－ドレイン電流Ｉｄ（短絡時）の特性線は、図中の左側にシフトする。即ち、同一のゲート電圧Ｖｇに対するドレイン電流Ｉｄが大きくなる。

　図１５には、素子温度Ｔｊを情報量ＳＴとした低下期間の可変調整を説明するための動作波形図が示される。図１５には、素子温度Ｔｊが上昇したときの、半導体素子１０のスイッチング動作への影響が点線で示される。

　図１５に示される様に、素子温度Ｔｊが上昇すると、半導体素子１０の閾値電圧Ｖｔｈが低下する。又、ミラー電圧Ｖｐも閾値電圧Ｖｔｈに連動して変化するため、素子温度の上昇に伴い、ミラー電圧Ｖｐも低下する。

　この結果、図１５中の時刻ｔａ（Ｖｇ＝Ｖｔｈとなるタイミング）、時刻ｔｂ（ミラー期間２００の開始タイミング）、及び、時刻ｔｃ（ミラー期間２００の終了タイミング）は、素子温度Ｔｊが上昇する程、早くなる。この結果、素子温度Ｔｊが上昇すると、ミラー期間２００の発生タイミングが早くなるとともに、電圧低下期間２１０で許容されるゲート電圧Ｖｇの低下量が大きくなることが理解される。

　従って、電圧低下期間２１０については、素子温度Ｔｊの上昇時には、開始タイミングを早める（時間長Ｔａを小さくする）、及び／又は、期間長を長くする（Ｔｂ－Ｔａを大きくする）様に、時間長Ｔａ，Ｔｂを補正することによって、半導体素子１０の実際のスイッチング動作に適合させて、電圧低下期間２１０の開始タイミング及び時間長の少なくとも一方を適切化することが可能となる。

　情報量ＳＴとして半導体素子１０の素子温度Ｔｊを用いる際にも、図１２のフローチャートに適用された制御処理を適用することができる。この際に、駆動装置１０１は、Ｓ１２０では、例えば、半導体素子１０のターンオン指令時（時刻ｔｓ）での素子温度Ｔｊを抽出して、電圧低下期間２１０の可変調整に用いる情報量ＳＴを決定することができる。

　この様にして、半導体素子１０の素子温度Ｔｊのフィードバックによっても、電圧低下期間２１０の開始タイミング及び時間長の少なくとも一方を適切に可変調整することができる。

　第４の例として、情報量ＳＴとして半導体素子１０のゲート電圧Ｖｇをフィードバックして、電圧低下期間２１０を調整することも可能である。

　図１６には、ゲート電圧Ｖｇを情報量ＳＴとした低下期間の可変調整を説明するための動作波形図が示される。

　ゲート電圧Ｖｇを情報量ＳＴとしてフィードバックすると、ミラー電圧Ｖｐを直接検知することが可能である。更に、ゲート電圧Ｖｇの一定期間を検知することで、ミラー期間２００の開始タイミング（時刻ｔｂ）及び終了タイミング（時刻ｔｃ）についても、検知することが可能である。これにより、ミラー期間２００の終了タイミングの検知に対応させて、電圧低下期間２１０の開始タイミングを適切に設定することが可能となる。

　更に、電圧低下期間２１０中のゲート電圧Ｖｇのフィードバックにより、ゲート電圧Ｖｇがミラー電圧Ｖｐまで低下することを確実に防止して、電圧低下期間２１０を終了することができる。

　図１７には、実施の形態２に係る駆動装置１０１における低下期間の可変調整の制御処理を説明する第２のフローチャートが示される。図１７では、上述の様に、ゲート電圧Ｖｇを情報量ＳＴとしてフィードバックしたときの制御処理が示される。

　図１７を参照して、駆動装置１０１は、図５のＳ１１０と同様のＳ２１０により、駆動制御信号Ｓｓｗの“０”から“１”への遷移、即ち、半導体素子１０へのターンオン指令を検知する。

　駆動装置１０１は、ターンオン指令を検知すると（Ｓ２１０のＹＥＳ判定時）、Ｓ２２０及びＳ２３０の処理を実行する。駆動装置１０１は、Ｓ２２０では、一定周期で検出器１８による検出値を取得することでゲート電圧Ｖｇを読み込み、Ｓ２３０では、読み込まれたゲート電圧Ｖｇの推移を監視することによって、電圧低下期間２１０の開始タイミングを策定する。例えば、予め設定された、ミラー期間２００の終了から電圧低下期間２１０の開始までの時間長（時刻ｔｃ～ｔ１）の最適値と、ゲート電圧Ｖｇの推移から検知されたミラー期間２００の開始タイミング（時刻ｔｃ）とから、電圧低下期間２１０の開始タイミング（時刻ｔ１）を決定することができる。電圧低下期間２１０の開始タイミングにおいて、駆動装置１０１では、駆動信号Ｓｄｒが“１”から“０”に変化される。

　電圧低下期間２１０が開始されるまで（Ｓ２４０のＮＯ判定時）、Ｓ２２０及びＳ２３０の処理が繰り返し実行される。駆動装置１０１は、電圧低下期間２１０が開始されると（Ｓ２４０のＹＥＳ判定時）、電圧低下期間２１０の終了タイミングを決定するためのＳ２４０～Ｓ２８０の処理を実行する。

　駆動装置１０１は、Ｓ２５０では、Ｓ２２０と同様にゲート電圧Ｖｇを読み込むとともに、Ｓ２６０により、Ｓ２５０で読み込んだゲート電圧Ｖｇを、ミラー電圧Ｖｐ及びマージン値εの和と比較する。ミラー電圧Ｖｐは、Ｓ２３０で監視されるゲート電圧Ｖｇの推移から、Ｓ２４０がＹＥＳ判定とされるまでに、予め求めることができる。

　ゲート電圧ＶｇがＶｐ＋ε以下になるまでは（Ｓ２６０のＮＯ判定時）、Ｓ２７０によって、駆動信号Ｓｄｒが“０”に維持されるとともに、Ｓ２５０，Ｓ２６０の処理が繰り返し実行される。

　一方で、ゲート電圧ＶｇがＶｐ＋ε以下まで低下すると（Ｓ２６０のＹＥＳ判定時）、駆動装置１０１は、Ｓ２８０によって、駆動信号Ｓｄｒを“０”から“１”に変化させる。これにより、電圧低下期間２１０が終了される。

　この様に、フィードバックされた半導体素子１０のゲート電圧Ｖｇの推移に基づいて電圧低下期間２１０の開始及び終了タイミングを設定することによっても、電圧低下期間２１０の開始タイミング及び時間長を最適に可変調整することができる。

　以上説明した様に、実施の形態２に係る駆動装置によれば、半導体素子１０の動作状態に関する情報量のフィードバックにより、半導体素子１０の特性ばらつき及び温度等の動作環境に依存して変化する実際のスイッチング動作に適合させて、電圧低下期間２１０の開始タイミング及び時間長の少なくとも一方を適切に設定することができる。これにより、実施の形態１で説明した、異常時における半導体素子１０の発生損失が、半導体素子１０の破壊エネルギを超過するまでの所要時間を延ばす効果を高めて、半導体素子１０が破壊に至る可能性を更に低減することができる。

　尚、フィードバックされる情報量ＳＴとしては、上述した、ゲート電圧Ｖｇ、ゲート電流、ドレイン電圧Ｖｄｓ、ドレイン電流Ｉｄ、及び、温度Ｔｊの少なくとも１つを用いることができ、複数の情報量ＳＴをフィードバックすることも可能である。例えば、複数の情報量ＳＴの組み合わせに対する時間長Ｔａ，Ｔｂの最適値を予め決定して、メモリ１３５に格納することで、図１２のフローチャートに示された制御処理に従って、電圧低下期間２１０の可変調整を行うことが可能となる。

　或いは、電圧低下期間２１０の開始タイミングについては、図１２の制御処理によって決定する一方で、電圧低下期間２１０の終了タイミングについては、図１７のＳ２５０～Ｓ２８０の処理によって決定する組み合わせによって、電圧低下期間２１０の可変調整を行うことも可能である。

　又、実施の形態２においても、実施の形態１の変形例と同様に、２個以上の複数の分割低下期間によって電圧低下期間２１０を構成することも可能である。この場合にも、各分割低下期間の開始及び終了タイミングを、半導体素子１０の動作状態に関する情報量のフィードバックにより調整することが可能である。

　実施の形態３．
　実施の形態３では、ターンオフ動作時のスイッチング制御について説明する。負荷短絡等による過電流が生じた異常時に半導体素子をターンオフする場合には、過大なサージ電圧の発生によって半導体素子が破壊に至ることが懸念される。

　図１８には、半導体素子の異常時のターンオン動作における一般的な動作波形図が示される。尚、図１８の例においても、最もサージ電圧が大きくなるケースとして、短絡経路に含まれている半導体素子１０（オン状態）がターンオフされるときの動作波形が示される。

　図１８を参照して、時刻ｔｅ以前において、半導体素子１０は主電極間（ドレイン－ソース間）が導通したオン状態にあるが、上述した様な短絡電流が流れる際には、ターンオフ動作前のドレイン電流Ｉｄは、図４に示された特性関係に従う、ゲート電圧Ｖｇ（即ち、オン電圧ＶＨ）に応じた有限値である。又、ドレイン電圧Ｖｄｓについても、正常時にはＶｄｓ＝０からのターンオフ動作になるのに対して、短絡電流が流れる際には、Ｖｄｓ＝（Ｖｄｄ－Ｖｓｓ）からターンオフ動作が開始される。

　時刻ｔｅにおいて、駆動制御信号Ｓｓｗが“１”から“０”に変化するのに応じて、駆動装置１００はゲート１５の放電を開始する。即ち、時刻ｔｅからターンオフ動作が開始される。たとえば、Ｓｓｗ＝“０”の期間では、ゲート１５は、オフ電圧ＶＬ（ここでは、負電圧）を供給する電源ノードと接続される。これにより、時刻ｔｅからゲート電圧は低下を始める。そして、時刻ｔｆにおいて、ゲート電圧Ｖｇは閾値電圧Ｖｔｈまで低下し、時刻ｔｆ以降では、Ｖｇ＜Ｖｔｈとなる。

　図１８に示された短絡状態では、図３で説明したターンオン動作時と同様に、ゲート電圧Ｖｇが一定値に維持されるミラー期間は発生しない。一方で、図示は省略しているが、正常なターンオフ動作時においては、図２に示したターンオン動作時と同様のミラー期間の発生を伴って、ゲート電圧Ｖｇは、オン電圧ＶＨからオフ電圧ＶＬまで低下する。ターンオフ動作時においても、ミラー期間におけるゲート電圧Ｖｇは、ターンオン動作時と共通のミラー電圧Ｖｐに維持される。

　時刻ｔｅ以降では、ドレイン電流Ｉｄは、ゲート電圧Ｖｇの低下に減少する。そして、Ｖｇ＜Ｖｔｈである時刻ｔｆ以降では、ドレイン電流Ｉｄは０になり（Ｉｄ＝０）、半導体素子１０はオフ状態となる。

　この際に、ドレイン電圧Ｖｄｓには、ドレイン電流Ｉｄの低下速度（ｄＩｄ／ｄｔ）に比例したサージ電圧が重畳される。当該サージ電圧の影響でドレイン電圧Ｖｄｓが耐電圧を超えると、半導体素子１０が破壊に至ることになる。従って、異常時の半導体素子１０の破損可能性を低減するためには、短絡状態からのターンオフ動作において、少なくとも、サージ電圧が重畳されたドレイン電圧Ｖｄｓを上記耐電圧以下に抑制することが求められる。

　サージ電圧を抑制するためには、ドレイン電流Ｉｄの低下速度を低くするために、スイッチング速度が遅い程、即ち、ゲート電圧の低下が遅い程有利である。一方で、ターンオン動作時と同様に、半導体素子１０のスイッチング速度を低下すると、正常なターンオフ動作での発生損失が大きくなる。この様に、ターンオフ動作時においても、半導体素子１０のスイッチング速度を高めることは、正常時の発生損失を低減する一方で、過電流発生を伴う異常時には、半導体素子１０が破損する可能性を上昇させてしまうことになる。実施の形態３では、この様なトレードオフを改善するためのターンオフ時のスイッチング制御を説明する。

　図１９には、実施の形態３に係る駆動装置１０２の構成例を説明するためのブロック図が示される。図２０には、実施の形態３に係る駆動装置１０２によってオンオフ制御される半導体素子の異常時（短絡状態）のターンオン動作における動作波形図が示される。

　図１９を参照して、駆動装置１０２は、駆動調整部１１２と、駆動回路１５０とを有する。

　図２０及び図１８の比較から理解されるように、実施の形態３に係る駆動装置１０２は、駆動制御信号Ｓｓｗが“１”から“０”に遷移するターンオフ時において、駆動制御信号Ｓｓｗが“０”に維持される一方で、駆動信号Ｓｄｒが“1”に設定される電圧上昇期間４１０が設けられる様に、半導体素子１０を駆動する。図２０に示される様に、電圧上昇期間４１０では、ゲート電圧Ｖｇが上昇に転じる様に、半導体素子１０は駆動される。

　図１９に示される様に、駆動調整部１１２は、駆動制御信号Ｓｓｗに基づき、上述の電圧上昇期間４１０（図２０）が設けられた駆動信号Ｓｄｒを生成する。駆動調整部１１２は、エッジ検知部１２２と、遅延回路１３２と、メモリ１３５と、挿入パルス生成部１４２と、信号合成部１４６とを有する。駆動調整部１１２の各要素の機能についても、専用の電子回路（ハードウェア）によって実現してもよく、プログラム処理（ソフトウェア）によって実現することも可能である。

　メモリ１３５は、図２０中の電圧上昇期間４１０の開始タイミング及び終了タイミングをそれぞれ規定する時間長Ｔｃ及びＴｄを記憶する様に構成される。即ち、Ｔｃ及びＴｄの間には、Ｔｄ＞Ｔｃの関係が成立する。メモリ１３５は、実施の形態１及びその変形例でのターンオン動作時の電圧低下期間２１０の開始タイミング及び終了タイミングを規定する各時間長と共通に、上述の時間長Ｔｃ，Ｔｄを記憶する様に構成することができる。

　エッジ検知部１２２は、時刻ｔｅにおいて、駆動制御信号Ｓｓｗが“１”から“０”に変化すると、ターンオフ指令を検知してワンショットパルスを発生する。即ち、時刻ｔｅは、ターンオフ開始タイミングに対応する。エッジ検知部１２２からのワンショットパルスは、遅延回路１３２に入力される。更に、エッジ検知部１２２は、駆動制御信号Ｓｓｗを信号合成部１４６に対して伝達する。

　遅延回路１３２は、エッジ検知部１２０からのワンショットパルスをＴｃ遅延させた第３パルスＰ３と、エッジ検知部１２０からのワンショットパルスをＴｄ遅延させた第４パルスＰ４とを生成して、挿入パルス生成部１４２に入力する。

　挿入パルス生成部１４２は、第３パルスＰ３及び第４パルスＰ４によって、電圧上昇期間４１０の開始タイミング及び終了タイミングのそれぞれを検知することができる。例えば、挿入パルス生成部１４２は、ターンオフ動作時には、第３パルスＰ３の受信時から第４パルスＰ４の受信時までの間“１”に設定される一方で、それ以外の期間では“０”に設定されるオンパルス信号Ｐｏｎを生成する。

　信号合成部１４６は、駆動制御信号Ｓｓｗと、挿入パルス生成部１４２からのオンパルス信号Ｐｏｎとの論理和（ＯＲ）演算によって、駆動信号Ｓｄｒを生成する。この結果、図２０に示される様に、駆動制御信号Ｓｓｗが“０”に設定される期間内において、駆動信号Ｓｄｒは、時刻ｔ３から時刻ｔ４までの間、駆動信号Ｓｄｒは“１”に設定され、それ以外の期間では“０”に設定される。これにより、駆動信号Ｓｄｒに電圧上昇期間４１０が設けられる。駆動回路１５０は、実施の形態１（図５）で説明したのと同様の構成を有し、駆動信号Ｓｄｒが“０”の期間ではゲート１５を放電する一方で、駆動信号Ｓｄｒが“１”の期間ではゲート１５を充電する。

　電圧上昇期間４１０の時間長、即ち、（Ｔｄ－Ｔｃ）は、ゲート電圧Ｖｇが上昇に転じる期間が発生する様に設定される。尚、時刻ｔ３は、ターンオフ動作が開始される時刻ｔｅから時間長Ｔｃが経過したタイミングに相当し、時刻ｔ４は、時刻ｔｅから時間長Ｔｄが経過したタイミングに相当する。

　図２０及び図１８の比較から理解される様に、時刻ｔ３～ｔ４に設けられた電圧上昇期間４１０において、ゲート電圧Ｖｇは一時的に上昇に転じている。上述の様に、短絡状態でのドレイン電流Ｉｄは、ゲート電圧Ｖｇに依存するため、電圧上昇期間４１０においてゲート電圧Ｖｇが上昇することで、ドレイン電流Ｉｄの低下速度が緩和される。これに伴って、サージ電圧が減少するため、ドレイン電圧Ｖｄｓは、図１８における上昇期間の途中で、一旦低下に転じる。

　この結果、ドレイン電圧Ｖｄｓの最大値を抑制することが可能となる。この結果、短絡状態からのターンオフ動作時において、サージ電圧が重畳されたドレイン電圧Ｖｄｓが耐電圧を超えることにより、半導体素子１０が破損する可能性を低減することができる。

　図１８及び図２０に示されたドレイン電圧Ｖｄｓの挙動から理解される通り、電圧上昇期間４１０は、サージ電圧が上昇する期間の途中、即ち、ドレイン電流Ｉｄが低下している期間（０に低下するまでの期間）に設ける必要があり、ターンオフ動作中の比較的早いタイミングに設けることが好ましい。従って、ターンオフ動作時の電圧上昇期間４１０は、ターンオン動作時の電圧低下期間２１０とは異なり、時刻ｔｅを起点として正常なターンオフ動作におけるミラー期間２００よりも早いタイミングで設けられることが想定される。

　図２０では、電圧上昇期間４１０を設けることにより、ゲート電圧Ｖｇが閾値電圧Ｖｔｈまで低下するタイミングが、図１８と同等の時刻ｔｆより遅れた時刻ｔｆ′となる。時刻ｔｆから時刻ｔｆ′までの遅れ時間、即ち、ターンオフ動作が完了するまでの所要時間の増加量は、電圧上昇期間４１０の時間長に依存する。

　これにより、正常時のターンオフ動作時を含めて、上記遅れ時間の影響でターンオフ動作時の発生損失が増加することが懸念される。しかしながら、電圧上昇期間４１０の時間長は、ゲート電圧Ｖｇの上昇によってドレイン電圧Ｖｄｓの上昇を一旦停止できる範囲内で、なるべく短く設定することができる。このため、上記遅れ時間を最小化することで、電圧上昇期間４１０を適用することによる発生損失の増加量を抑制することが可能である。少なくとも、ドレイン電流Ｉｄの減少速度を下げるために、ターンオフ動作の全体に亘って、スイッチング速度を低下、即ち、駆動回路１５０によるゲート１５の放電速度を低下する場合と比較すると、サージ電圧の抑制効果と引き換えになる発生損失の増加量は大幅に抑制されることが理解される。

　この様に、実施の形態３に係る駆動装置１０２によれば、半導体素子１０のターンオフ動作において、短パルス状の電圧上昇期間４１０を設けることにより、正常時の発生損失の増加を抑制しつつ、過電流発生を伴う異常時のサージ電圧の抑制によって半導体素子１０が破損する可能性を低減することができる。これにより、ターンオフ動作においても、正常時のスイッチング損失への影響を抑制した上で、過電流異常時の破損可能性が低減される様に半導体素子のスイッチングを制御することができる。

　尚、半導体素子１０のターンオフ動作についても、半導体素子１０の特性に従って挙動が異なる。このため、電圧上昇期間４１０の位置及び時間長（即ち、開始タイミング及び終了タイミング）の最適値についても、駆動装置１０２によるスイッチング制御の対象となる半導体素子１０を用いた実機試験又はシミュレーションによって予め求めることが好ましい。予め求められた最適値に対応させて、メモリ１３５に予め記憶される時間長Ｔｂ，Ｔｃを設定することにより、上述した実施の形態３に係る効果を実現するために、電圧上昇期間４１０を適切な位置及び時間長で設けることが可能となる。

　尚、実施の形態３においても、実施の形態１の変形例での電圧低下期間２１０の分割設定を、電圧上昇期間４１０に対して同様に適用することが可能である。即ち、電圧上昇期間４１０についても、任意の複数回に分割して設けることが可能である。

　実施の形態４．
　実施の形態４では、実施の形態２と同様の、半導体素子１０の動作状態に関する情報量（ゲート電圧Ｖｇ、ゲート電流、ドレイン電圧Ｖｄｓ、ドレイン電流Ｉｄ、及び、素子温度Ｔｊの少なくとも１つ）を用いて、電圧上昇期間４１０を可変に設定する技術を説明する。

　図２１には、実施の形態４に係る駆動装置１０３の構成例を説明するためのブロック図が示される。

　図２１に示される様に、実施の形態４に係る駆動装置１０３は、実施の形態３に係る駆動装置１０２（図１９）の構成と比較して、駆動調整部１１２に代えて、駆動調整部１１３を備える点で異なる。駆動調整部１１３は、外部インターフェイス回路１７０が追加される点で、駆動調整部１１２と異なる。

　外部インターフェイス回路１７０には、図９と同様に、半導体素子１０の動作状態に関する情報量ＳＴである、ゲート電圧Ｖｇ、ゲート電流、ドレイン電圧Ｖｄｓ、ドレイン電流Ｉｄ、及び、温度Ｔｊのうちの少なくとも１つの検出値（検出器１８）が入力される。駆動調整部１１２内のエッジ検知部１２２、挿入パルス生成部１４２、及び、信号合成部１４６の機能は、実施の形態３と同様であるので、詳細な説明は繰り返さない。

　実施の形態４に係る駆動装置１０３では、駆動調整部１１２は、実施の形態３での遅延回路１３２（図５）に代えて、遅延回路１３３を含む。遅延回路１３３は、外部インターフェイス回路１７０を介して、上記情報量ＳＴの値を取得する。更に、遅延回路１３３は、当該情報量ＳＴに応じて、電圧上昇期間４１０の開始タイミング及び時間長の少なくとも一方を可変に調整する機能を有する。例えば、遅延回路１３３は、電圧上昇期間４１０を規定する時間長Ｔｃ，Ｔｄの少なくとも一方を、情報量ＳＴに応じて補正する態様で、第３パルスＰ３及び第４パルスＰ４を生成する様に構成される。

　遅延回路１３３からの第３パルスＰ３及び第４パルスＰ４を用いて、挿入パルス生成部１４２がオンパルス信号Ｐｏｎを生成することにより、駆動装置１０３においては、ターンオフ動作時に設けられる電圧上昇期間４１０の開始タイミング及び時間長の少なくとも一方を、ターンオン動作時における電圧低下期間２１０（実施の形態２）と同様に、情報量ＳＴに応じて可変に調整することが可能となる。

　半導体素子１０では、ターンオフ開始前（時刻ｔｅ以前）でのドレイン電圧Ｖｄｓが高い程、図２０における時刻ｔｅ～ｔｆ′の時間長が増加して、ターンオフ動作に要する時間が長くなる。又、ドレイン電流Ｉｄに対しても同様に、ターンオフ開始前（時刻ｔｅ以前）でのドレイン電流Ｉｄが大きい程、半導体素子１０のターンオフ動作に要する時間（時刻ｔｅ～ｔｆ′の時間長）が長くなる。

　従って、ターンオフ開始前（時刻ｔｅ以前）でのドレイン電圧Ｖｄｓ，ドレイン電流Ｉｄを情報量ＳＴとする場合には、ドレイン電圧Ｖｄｓが高い程、又は、ドレイン電流Ｉｄが大きい程、電圧上昇期間４１０の開始タイミングを早く設定する、及び／又は、電圧上昇期間４１０の期間長を長くする様に、時間長Ｔｃ，Ｔｄの少なくとも一方を調整することができる。

　又、図４等で説明した様に、ゲート電圧Ｖｇと、短絡状態でのドレイン電流Ｉｄとの間には関連性があるので、ターンオフ開始前（時刻ｔｅ以前）でのゲート電圧Ｖｇを情報量ＳＴとして用いることも可能である。図４に示される様に、ゲート電圧Ｖｇが高い程、ドレイン電流Ｉｄも大きくなるので、ターンオフ開始時（時刻ｔｅ）におけるゲート電圧Ｖｇが高い程、電圧上昇期間４１０の開始タイミングを早く設定する、及び／又は、電圧上昇期間４１０の期間長を長くする様に、時間長Ｔｃ，Ｔｄの少なくとも一方を調整することができる。

　実施の形態２で説明した様に、素子温度Ｔｊの上昇に伴って、半導体素子１０の閾値電圧Ｖｔｈは低下する。このため、素子温度Ｔｊが低い程、半導体素子１０のターンオフ動作に要する時間（図２０中の時刻ｔｅ～ｔｆ′の時間長）が長くなる。従って、ターンオフ開始時（時刻ｔｅ）における素子温度Ｔｊが低い程、電圧上昇期間４１０の開始タイミングを早く設定する、及び／又は、電圧上昇期間４１０の期間長を長くする様に、時間長Ｔｃ，Ｔｄの少なくとも一方を調整することができる。

　図２２には、実施の形態４に係る駆動装置における半導体素子の動作状態の情報量に基づく上昇期間の可変調整の制御処理を説明するフローチャートが示される。尚、図２２に示されるフローチャートによる処理とは別に、駆動装置１０１は、外部インターフェイス回路１７０を介して、検出器１８による検出値、即ち、半導体素子の動作状態に関する情報量を一定周期で取得することができる。

　図２２を参照して、駆動装置１０３は、Ｓ１５０により、駆動制御信号Ｓｓｗの“１”から“０”への遷移、即ち、半導体素子１０へのターンオフ指令を検知する。Ｓ１５０による処理は、エッジ検知部１２２の機能と等価である。

　駆動装置１０３は、ターンオフ指令を検知すると（Ｓ１５０のＹＥＳ判定時）、Ｓ１６０及びＳ１７０の処理を実行する。一方で、一旦ターンオフ動作が完了して、処理が「スタート」に戻されても、ターンオフ指令が検知されるまで（Ｓ１５０のＮＯ判定時）、Ｓ１６０以降の処理は実行されない。

　駆動装置１０３は、Ｓ１６０では、一定周期で取得された情報量ＳＴから、電圧上昇期間４１０の可変調整に用いる情報量ＳＴの値を抽出する。例えば、上述の様に、ターンオフ指令の開始タイミング（時刻ｔｅ）、又は、ターンオフ開始前に含まれる、予め定められたタイミングで取得された検出値を抽出することで、調整に用いる情報量ＳＴの値を決定することができる。

　駆動装置１０３は、Ｓ１７０では、Ｓ１６０で決定された情報量ＳＴの値に基づき、時刻ｔ３（電圧上昇期間４１０の開始タイミング）を規定する時間長Ｔａ、及び、時刻ｔ４（電圧上昇期間４１０の終了タイミング）を規定する時間長Ｔｂの少なくとも一方を調整する。

　Ｓ１７０による処理は、実施の形態２（図１２）のＳ１３０と同様に、実行することができる。即ち、代表的には、情報量ＳＴに対する時間長Ｔｃ，Ｔｄの最適値を決定するためのルックアップテーブル又は関数式を、メモリ１３５に、予め格納することによって実現することができる。ターンオフ動作での時間長Ｔｃ，Ｔｄの最適値についても、各情報量ＳＴを変化させた下での半導体素子１０のスイッチング動作の実機試験、又は、シミュレーションによって、予め求めることが可能である。

　Ｓ１７０では、複数の情報量ＳＴのフィードバックにより、時間長Ｔｃ，Ｔｄの少なくとも一方を調整することも可能である。この場合には、複数の情報量ＳＴの組み合わせに対する時間長Ｔｃ，Ｔｄの最適値を予め決定しておくことが必要である。

　この様に、半導体素子１０のターンオフ指令毎に、Ｓ１６０及びＳ１７０の処理を実行することで、半導体素子１０の動作状態に関する情報量（ゲート電圧Ｖｇ、ゲート電流、ドレイン電圧Ｖｄｓ、ドレイン電流Ｉｄ、及び、素子温度Ｔｊの少なくとも１つ）のフィードバックによって、電圧上昇期間４１０の開始タイミング及び時間長の少なくとも一方を適切に可変調整することができる。

　これにより、実施の形態４に係る駆動装置によれば、半導体素子１０の動作状態に関する情報量のフィードバックにより、半導体素子１０の特性ばらつき及び温度等の動作環境に依存して変化する実際のスイッチング動作に適合させて、電圧上昇期間４１０の開始タイミング及び時間長の少なくとも一方を適切に設定することができる。これにより、サージ電圧の抑制効果を高めて、半導体素子１０が破壊に至る可能性を更に低減することができる。

　ここで、ターンオフ動作では、ターンオン動作とは異なり、ターンオフ動作開始前（オン状態）での半導体素子１０の情報量ＳＴに基づき、ターンオフ指令の検知時点で、正常なターンオフ動作の開始、及び、過電流が発生した異常時のターンオフ動作のいずれであるかを区別することが可能である。又、上述の様に、電圧上昇期間４１０については、ミラー期間２００の終了後に位置されるとは限らないので、正常時のスイッチング損失（発生損失）に幾らかの影響を与えることも懸念される。

　図２３には、実施の形態４に係る駆動装置１０３によるターンオフ動作時における電圧上昇期間の配置を選択する制御処理を説明するフローチャートが示される。

　図２３を参照して、駆動装置１０３は、図２２のＳ１６０と同様のＳ２５０により、駆動制御信号Ｓｓｗの“１”から“０”への遷移、即ち、半導体素子１０へのターンオフ指令を検知する。尚、上述の様に、駆動装置１０３は、図２３に示されるフローチャートによる処理とは別に、半導体素子１０のオン状態期間においても、外部インターフェイス回路１７０を介して、半導体素子１０の動作状態に関する情報量を一定周期で取得している。

　駆動装置１０３は、ターンオフ指令を検知すると（Ｓ２５０のＹＥＳ判定時）、Ｓ２６０及びＳ２７０の処理を実行する。駆動装置１０３は、Ｓ２６０では、半導体素子１０のオン状態中に読み込まれた検出器１８の検出値から、Ｓ２７０での過電流状態の検出判定に用いられる情報量ＳＴを抽出する。例えば、Ｓ２６０では、ターンオフ指令の検知時点（時刻ｔｅ）、又は、それ以前でのドレイン電流Ｉｄ、ドレイン電圧Ｖｄｓ等の電流又は電圧の、瞬時値、又は、一定期間での平均値、最大値等が抽出される。

　駆動装置１０３は、Ｓ２７０では、Ｓ１７０で抽出された情報量ＳＴと予め定められた判定値との比較により、ターンオフ前の半導体素子１０が過電流状態であるか否かを判定する。代表的には、ドレイン電流Ｉｄが判定値よりも大きいときに、過電流状態を検出することができる。

　駆動装置１０３は、過電流状態が検出されると（Ｓ２７０のＹＥＳ判定時）、Ｓ２８０により、ターンオフ動作に電圧上昇期間４１０を配置する。Ｓ２８０では、実施の形態３の様に、予め定められた時間長Ｔｃ，Ｔｄを用いて固定的に電圧上昇期間４１０を設けることができる。或いは、Ｓ２８０において、図２２のＳ１６０及びＳ１７０を更に実行することで、情報量ＳＴの（ゲート電圧Ｖｇ、ゲート電流、ドレイン電圧Ｖｄｓ、ドレイン電流Ｉｄ、及び、素子温度Ｔｊの少なくとも１つ）のフィードバックによって、時間長Ｔｃ，Ｔｄを可変に設定することが可能である。

　これに対して、駆動装置１０３は、過電流状態の非検出時には（Ｓ２７０のＮＯ判定時）、Ｓ２９０により、電圧上昇期間４１０を非配置としてターンオフ動作を実行する。この場合には、図２０において、駆動信号Ｓｄｒは、時刻ｔｅ以降において、次にターンオン指令が生成されるまで、“０”に維持される。

　実施の形態４に係る駆動装置１０３では、図２３に示された制御を適用することにより、過電流状態が生じていない正常なターンオフ動作における発生損失を増加させることなく、過電流状態が発生した異常時のターンオフ動作におけるサージ電圧を抑制することができる。特に、正常時の定常損失の増加に配慮することなく、異常時におけるサージ電圧の抑制に特化して電圧上昇期間４１０の開始点タイミング及び時間長を設定できるので、サージ電圧の抑制効果を高めることが期待できる。これにより、半導体素子１０が破壊に至る可能性を更に低減することができる。

　尚、実施の形態４においても、電圧上昇期間４１０については、任意の複数回に分割して設けることが可能である。これにより、異常時のサージ電圧の抑制効果を更に高めることが期待できる。

　実施の形態１～４で説明した駆動装置１００～１０３では、図５及び図１９等で説明した様に、電圧低下期間２１０にゲート１５に印加される電圧を、半導体素子１０のオフ電圧ＶＬと共通化し、かつ、電圧上昇期間４１０にゲート１５に印加される電圧を、半導体素子１０のオン電圧ＶＨと共通化している。これにより、駆動装置１００～１０３によってゲート１５に印加される電圧レベルの段階数を増やすことなく、電圧低下期間２１０、及び／又は、電圧上昇期間４１０を設けることが可能となる。この結果、回路構成が複雑化することを回避できる。

　逆に言えば、電圧低下期間２１０及び電圧上昇期間４１０の各々では、オン電圧ＶＨ及びオフ電圧ＶＬとは異なる電圧をゲート１５に印加しても、電圧低下期間２１０でのゲート電圧Ｖｇの低下、及び／又は、電圧上昇期間４１０でのゲート電圧Ｖｇ上昇が発生する限り、本実施の形態で説明したのと同様の効果を得ることは可能である。しかしながら、このような電圧レベルの段階数を増加する構成とすると、駆動回路１５０を含む駆動装置１００～１０３の構成が複雑化することが懸念される。

　又、上述した様に、実施の形態１～４で説明した駆動装置１０１～１０３では、駆動調整部１１０～１１３の各機能について、ハードウェア及びソフトウェアのいずれによって構成することも可能である。特に、駆動調整部１１０～１１３の機能の全てをソフトウェアによって実現する場合には、図１に示された制御回路２０の機能の一部分を用いて、当該駆動調整部を構成することも可能である。

　この場合には、制御回路２０から、電圧低下期間２１０に相当するオフパルス、及び／又は、電圧上昇期間４１０に相当するオンパルスを含む態様の駆動信号Ｓｄｒが、駆動装置１００を形成する駆動回路１５０に直接入力される構成とすることができる。この場合においても、本実施の形態で説明した、駆動信号Ｓｄｒ及び駆動制御信号Ｓｓｗは、信号レベルが変化する回数と、半導体素子１０の実際のオンオフ回数との比較によって識別することが可能である。

　尚、駆動調整部１１０～１１３の全てをソフトウェアによって実現すると、電圧低下期間２１０及び／又は電圧上昇期間４１０における、開始タイミング及び時間長の調整を容易化できる。この場合には、ハードウェアについては、半導体素子１０を高速にオンオフする機能に特化して駆動回路１５０を設計できるので、ゲート抵抗の調整等の細かな調整が不要となり、設計負荷を軽減することができる。即ち、ハードウェア設計を簡易化した上で、ソフトウェアでの調整によって、正常時のスイッチング損失の低減と、過電流異常時の破損可能性の低減との両立を図るように半導体素子のスイッチングを制御することができる。

　又、ターンオン動作における電圧低下期間２１０の設定と、ターンオフ動作における電圧上昇期間４１０の設定との両方を行う様に、実施の形態１，２に係る駆動装置１００又は１０１と、実施の形態３，４に係る駆動装置１０３又は１０４との組み合わせによって、半導体素子１０のスイッチングを制御することも可能である。例えば、駆動装置１００又は１０１の駆動調整部１１０又は１１１からの駆動信号Ｓｄｒと、駆動装置１０２又は１０３の駆動調整部１１２又は１１３からの駆動信号Ｓｄｒとを、駆動制御信号Ｓｓｗに応じて動作するセレクタ等を用いて、選択的に駆動回路１５０に伝送することで、この様なスイッチング制御を実現することができる。

　実施の形態５．
　実施の形態５では、実施の形態１～４で説明した半導体素子の駆動装置を適用した電力変換装置の構成例について説明する。

　図２４は、実施の形態５に従う電力変換装置を適用した電力変換システムの構成を示すブロック図である。

　図２４を参照して、電力変換システムは、電源１９０、電力変換装置２５０、及び、負荷３００を備える。電源１９０は、直流電源であり、電力変換装置２５０に直流電力を供給する。電源１９０は、種々のもので構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池で構成することが可能である。あるいは、電源１９０は、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。更に、電源１９０は、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することも可能である。

　負荷３００は、代表的には、電力変換装置２５０から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は、特定の用途に限られるものではなく、各種電気機器に搭載された電動機である。例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、或いは、空調機器向けの電動機が、負荷３００として用いられる。

　電力変換装置２５０は、例えば、電源１９０及び負荷３００の間に接続された三相のインバータであり、電源１９０から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。

　電力変換装置２５０は、直流電力を交流電力に変換して出力する主変換回路２５１と、主変換回路２５１を制御する制御信号２５６を主変換回路２５１に出力する制御回路２５５とを備える。

　主変換回路２５１は、少なくとも１個の半導体素子１０と、各半導体素子１０に対応して配置された駆動装置１００Ｘとを含む。駆動装置１００Ｘは、本実施の形態で説明した駆動装置１０１～１０３、及び、これらの組み合わせを包括的に記載するものである。

　制御回路２５５からの制御信号２５６には、半導体素子１０のオンオフを制御するための駆動制御信号Ｓｓｗが含まれる。各半導体素子１０がそれぞれの駆動制御信号Ｓｓｗに従ってオンオフされることにより、主変換回路２５１は、電源１９０から供給される直流電力を交流電力に変換し、負荷３００に供給する。

　主変換回路２５１の具体的な回路構成は種々のものがあるが、たとえば、主変換回路２５１は、２レベルの三相フルブリッジ回路であり、６つの半導体素子１０と、半導体素子１０に逆並列接続された６つの還流ダイオードから構成することができる。６つの半導体素子１０は、２つの半導体素子１０毎に直列接続されて上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、即ち主変換回路２５１の３つの出力端子は、負荷３００に接続される。

　制御回路２５５は、負荷３００に所望の電力が供給されるように、主変換回路２５１の半導体素子１０のオンオフを制御する。具体的には、制御回路２５５は、負荷３００に供給すべき電力に基づいて主変換回路２５１の各半導体素子１０がオン状態となるべき時間（オン時間）を算出する。たとえば、出力すべき電圧に応じて各半導体素子１０のオン時間を変調するＰＷＭ制御に従って、主変換回路２５１を制御することができる。

　そして、制御回路２５５は、各時点において、オン状態となるべき半導体素子１０の駆動制御信号Ｓｓｗを“１”に設定する一方で、オフ状態となるべき半導体素子１０の駆動制御信号Ｓｓｗを“０”に設定する。

　駆動装置１００Ｘは、制御回路２５５からの駆動制御信号Ｓｓｗに従って、対応する半導体素子１０のゲート電圧を制御する。これにより、各半導体素子１０での正常時のスイッチング損失への影響を抑制した上で、過電流異常時の破損可能性が低減される様に各半導体素子１０のスイッチングを制御することができる。これにより、電力変換装置２５０についても、低スイッチング損失による電力変換の高効率化、及び、負荷３００等での短絡発生時における破損可能性の低減を実現することができる。

　尚、駆動装置１００Ｘは、半導体素子１０が内蔵される半導体モジュール（図示せず）に合せて内蔵されてもよく、当該半導体モジュールに対して外部から接続されてもよい。

　又、本実施の形態では、電力変換装置２５０の例として２レベルの三相インバータを説明したが、本実施の形態で説明した駆動装置１００については、これ以外の種々の電力変換装置に適用することができる。例えば、電力変換装置２５０は、３レベルやマルチレベルの電力変換装置としてもよく、負荷３００が単相交流負荷である場合には、電力変換装置２５０を単相のインバータで構成することができる。又、負荷３００が直流負荷である場合には、電力変換装置２５０は、ＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータによって構成することが可能である。

　このように、半導体素子のオンオフ制御によって電力変換を行う任意の電力変換装置について、実施の形態１～４に係る駆動装置、又は、これらの組み合わせに従う駆動装置１００Ｘによって、半導体素子１０をオンオフすることができる。

　尚、実施の形態５においても、駆動装置１００Ｘのうちの駆動調整部１１０～１１３の機能の全てをソフトウェアによって実現することが可能である。この場合には、制御回路２５５からの制御信号２５６に、電圧低下期間２１０に相当するオフパルス、及び／又は、電圧上昇期間４１０に相当するオンパルスを含む駆動信号Ｓｄｒが含まれる構成とすることができる。この場合においても、駆動信号Ｓｄｒと駆動制御信号Ｓｓｗとは、信号レベルが変化する回数と、半導体素子１０の実際のオンオフ回数との比較によって識別することができる。

　又、本実施の形態に従う電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることも可能であり、更には、太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。

　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示による技術的範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

　１０　半導体素子、１１　ドレイン、１２　ソース、１５　ゲート、１８　検出器、２０，２５５　制御回路、１００，１００Ｘ，１０１，１０２，１０３　駆動装置、１１０，１１１，１１２，１１３　駆動調整部、１２０，１２２　エッジ検知部、１３０，１３１，１３２，１３３　遅延回路、１３５　メモリ、１４０，１４２　挿入パルス生成部、１４５，１４６　信号合成部、１５０　駆動回路、１５１，１５２　トランジスタ、１６１，１６２　電源ノード、１７０　外部インターフェイス回路、１９０　電源、２００　ミラー期間、２１０　電圧低下期間、２１１，２１２　分割低下期間、２５０　電力変換装置、２５１　主変換回路、２５６　制御信号、３００　負荷、４１０　電圧上昇期間、Ｉｄ　ドレイン電流、Ｐ１～Ｐ４　パルス、Ｐｏｆ　オフパルス信号、Ｐｏｎ　オンパルス信号、Ｓｄｒ　駆動信号、Ｓｓｗ　駆動制御信号、Ｔｊ　素子温度、ＶＨ　オン電圧、ＶＬ　オフ電圧、Ｖｄｓ　ドレイン電圧（ドレイン・ソース間電圧）、Ｖｇ　ゲート電圧（ゲート・ソース間電圧）、Ｖｐ　ミラー電圧、Ｖｔｈ　閾値電圧。

Claims

　駆動制御信号に従ってオンオフされる半導体素子の駆動方法であって、
　前記駆動制御信号が第１のレベルから第２のレベルへ遷移するターンオン指令に応じて、オフ状態の前記半導体素子のゲートを充電するターンオン動作を開始するステップと、
　前記駆動制御信号が前記第２のレベルから前記第１のレベルへ遷移するターンオフ指令に応じて、オン状態の前記半導体素子の前記ゲートを放電するターンオフ動作を開始するステップと、
　前記ターンオン動作の開始後の前記駆動制御信号が前記第２のレベルに維持される期間内に設けられる電圧低下期間と、前記ターンオフ動作の開始後の前記駆動制御信号が前記第１のレベルに維持される期間内に設けられる電圧上昇期間との少なくとも一方を配置するステップとを備え、
　前記電圧低下期間は、ミラー期間の終了後において、前記ゲートの放電によって前記ゲートの電圧が一時的に低下する様に設けられ、
　前記電圧上昇期間は、前記半導体素子の電流が低下している期間中において、前記ゲートの充電によって前記ゲートの電圧が一時的に上昇する様に設けられる、半導体素子の駆動方法。
　前記配置するステップは、
　前記半導体素子の動作状態の情報量に応じて、前記ターンオン動作に配置される前記電圧低下期間の開始タイミング及び時間長の少なくとも一方を可変に調整するステップを含む、請求項１記載の半導体素子の駆動方法。
　前記配置するステップは、
　前記半導体素子の動作状態の情報量に応じて、前記ターンオフ動作に配置される前記電圧上昇期間の開始タイミング及び時間長の少なくとも一方を可変に調整するステップを含む、請求項１記載の半導体素子の駆動方法。
　前記動作状態の情報量は、前記半導体素子の主電極間の電圧、主電極間の電流、ゲート電圧、及び、素子温度の少なくとも１つを含む、請求項２又は３に記載の半導体素子の駆動方法。
　前記電圧低下期間及び前記電圧上昇期間は、複数個に分割して配置される、請求項１～４のいずれか１項に記載の半導体素子の駆動方法。
　前記ターンオフ指令に応じて、当該ターンオフ指令よりも前での前記半導体素子のオン状態での電流又は電圧に基づいて前記半導体素子の過電流状態を検出するステップと、
　当該ターンオフ指令に対応する前記ターンオフ動作において、前記過電流状態の検出時に前記電圧上昇期間を配置する一方で、前記過電流状態の非検出時には前記電圧上昇期間を非配置とするステップとを更に備える、請求項１～５のいずれか１項に記載の半導体素子の駆動方法。
　前記電圧低下期間と、前記ターンオフ動作での前記ゲートの放電期間との各々において、前記ゲートには共通の第１の電圧が印加され、
　前記電圧上昇期間と、前記ターンオン動作での前記ゲートの充電期間との各々において、前記ゲートには共通の第２の電圧が印加される、請求項１～６のいずれか１項に記載の半導体素子の駆動方法。
　駆動制御信号に従ってオンオフされる半導体素子の駆動装置であって、
　前記駆動制御信号が第１のレベルから第２のレベルへ遷移するターンオン指令、及び、駆動制御信号が前記第２のレベルから前記第１のレベルへ遷移するターンオフ指令に応じて、オフ状態の前記半導体素子のゲートを充電するターンオン動作、及び、オン状態の前記半導体素子の前記ゲートを放電するターンオフ動作を制御するための駆動信号を生成する駆動調整部と、
　前記駆動信号に従って前記ゲートを充電又は放電する駆動回路とを備え、
　前記駆動調整部は、
　前記ターンオン動作の開始後の前記駆動制御信号が前記第２のレベルに維持される期間内に設けられる電圧低下期間と、前記ターンオフ動作の開始後の前記駆動制御信号が前記第１のレベルに維持される期間内に設けられる電圧上昇期間との少なくとも一方を配置する様に、前記駆動信号を生成し、
　前記電圧低下期間は、ミラー期間の終了後において、前記ゲートの放電によって前記ゲートの電圧が一時的に低下する様に設けられ、
　前記電圧上昇期間は、前記半導体素子の電流が低下している期間中において、前記ゲートの充電によって前記ゲートの電圧が一時的に上昇する様に設けられる、半導体素子の駆動装置。
　前記半導体素子に設けられた検出器からの、前記半導体素子の動作状態の情報量の検出値が入力されるインターフェイス回路を更に備え、
　前記駆動調整部は、前記インターフェイス回路に入力された前記情報量の値を用いて、前記ターンオン動作に配置される前記電圧低下期間の開始タイミング及び時間長の少なくとも一方を可変に調整する、請求項８記載の半導体素子の駆動装置。
　前記半導体素子に設けられた検出器による、前記半導体素子の動作状態の情報量の検出値が入力されるインターフェイス回路を更に備え、
　前記駆動調整部は、前記インターフェイス回路に入力された前記情報量の値を用いて、前記ターンオフ動作に配置される前記電圧上昇期間の開始タイミング及び時間長の少なくとも一方を可変にする、請求項８記載の半導体素子の駆動装置。
　前記動作状態の情報量は、前記半導体素子の主電極間の電圧、主電極間の電流、ゲート電圧、及び、素子温度の少なくとも１つを含む、請求項９又は１０に記載の半導体素子の駆動装置。
　前記駆動調整部は、前記電圧低下期間及び前記電圧上昇期間を、複数個に分割して配置する、請求項８～１１のいずれか１項に記載の半導体素子の駆動装置。
　前記駆動調整部は、前記ターンオフ指令に応じて、当該ターンオフ指令よりも前での前記半導体素子のオン状態での電流又は電圧に基づいて前記半導体素子の過電流状態を検出するとともに、当該ターンオフ指令に対応する前記ターンオフ動作において、前記過電流状態の検出時に前記電圧上昇期間を配置する一方で、前記過電流状態の非検出時には前記電圧上昇期間を非配置とする、請求項８～１２のいずれか１項に記載の半導体素子の駆動装置。
　前記駆動回路は、前記駆動信号が前記第１のレベルであるときに前記ゲートを第１の電圧端と電気的に接続する一方で、前記駆動信号が前記第２のレベルであるときに第２の電圧端と前記ゲートとを電気的に接続し、
　前記駆動調整部は、前記駆動制御信号が前記第１のレベルである期間において、前記電圧上昇期間では前記駆動信号を前記第２のレベルに設定する一方で、前記電圧上昇期間を除く期間では前記駆動信号を第１のレベルに設定し、
　前記駆動調整部は、前記駆動制御信号が前記第２のレベルである期間において、前記電圧低下期間では前記駆動信号を前記第１のレベルに設定する一方で、前記電圧低下期間を除く期間では前記駆動信号を第２のレベルに設定する、請求項８～１３のいずれか１項に記載の半導体素子の駆動装置。
　少なくとも１個の前記半導体素子を含んで構成されて、入力される電力を変換して出力する主変換回路と、
　前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備え、
　前記制御信号は、各前記半導体素子の前記駆動制御信号を含み、
　前記主変換回路は、前記半導体素子の各々に対応して配置された、請求項８～１４のいずれか１項に記載の駆動装置を更に含み、
　前記駆動装置は、前記駆動制御信号に従って各前記半導体素子のオンオフを制御する、電力変換装置。