JP2018113809A

JP2018113809A - 電力変換装置

Info

Publication number: JP2018113809A
Application number: JP2017003817A
Authority: JP
Inventors: 賢一藤江; Kenichi Fujie
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2017-01-13
Filing date: 2017-01-13
Publication date: 2018-07-19
Anticipated expiration: 2037-01-13
Also published as: JP6300964B1

Abstract

【課題】電力変換装置のブリッジ回路を構成するパワー半導体スイッチング素子における短絡故障を、精度よく検出して判定する機能を提供する。【解決手段】パワー半導体スイッチング素子７を直列接続したブリッジ回路２と、ゲート駆動回路３と、時間計測手段４と、電圧比較手段５と、ブリッジ回路短絡判定手段６を備える。パワー半導体スイッチング素子７のソース端子電位を基準として、ゲート端子電圧を測定し、前記ブリッジ回路２の短絡故障を精度良く検出して短絡判定を行う。【選択図】図１

Description

本発明は、直流を交流に変換する、あるいは交流を直流に変換する電力変換装置に係り、特に、電力変換装置のブリッジ回路の短絡故障を検出する機能を備えた電力変換装置に関する。

電力変換装置は、直流電源から供給された直流電力を回転電機などの交流電気負荷に供給するための交流電力に変換する機能、あるいは回転電機により発電された交流電力を直流電源に供給するための直流電力に変換する機能を備えている。この変換機能を果すため、電力変換装置は、複数の半導体素子を有するインバータ回路を備えており、半導体素子が導通動作や遮断動作を繰り返すことにより、直流電力から交流電力へ、あるいは交流電力から直流電力への電力変換を行う。
この電力変換装置において、半導体素子を駆動するゲート回路は、回路の異常時に半導体素子に過大な電流が流れ、半導体素子が発熱やスイッチングサージ電圧で破壊することを防止するために、短絡保護回路を備えている。
従来、電力変換装置のブリッジ回路に使用されているパワー半導体スイッチング素子の短絡保護回路として、パワー半導体スイッチング素子のゲート端子とソース端子間のゲート端子電圧を検出し、基準値とゲート端子電圧を比較し、基準値に対して測定値が上回る状態と下回る状態を複数回検知する場合には正常であると判定し、そのような状態を検出しない場合には短絡していると判定するという構成が提案されている（特許文献１）。

特許第５９３３１０７号公報

ワイドギャップ半導体スイッチング素子のように相互コンダクタンスが大きなスイッチング素子の短絡を確実に検知するため、特許文献１の電力変換装置では、短絡時と非短絡時のゲート端子電圧の波形の振動が異なるというところに着目し、このゲート端子電圧の振動を検知することによって、短絡と非短絡を判断するということが提案されている。

この特許文献１に提案されている内容を詳細に検討したところ、原理としては確かに、短絡と非短絡とのゲート端子電圧の波形が異なることから、判定が可能となる。しかし、実際の電気回路に適用すると、短絡している場合であっても、非短絡であると判定されるという障害が発生した。この障害を探求したところ、他の相のブリッジ回路のスイッチング動作によって発生する外来ノイズと、自らの相のブリッジ回路のスイッチング動作によって発生する電圧振動によって、短絡している場合でもゲート端子電圧波形が振動することによって非短絡と判定することが起こるという問題に到達した。

本発明は、前述の問題を解決するためになされたもので、パワー半導体スイッチング素子のゲート端子電圧を測定して、ブリッジ回路の短絡故障を精度良く検出して短絡判定を行う電力変換装置を提供することを目的としている。

本発明は、パワー半導体スイッチング素子がブリッジ接続されたブリッジ回路、前記パワー半導体スイッチング素子を駆動するゲート駆動回路、前記パワー半導体スイッチング
素子の特性に応じて、第１の所定時間が設定され、前記パワー半導体スイッチング素子のゲートをオンにする信号に基づいて前記第１の所定時間を計測し、前記第１の所定時間の経過後は、論理を反転させて信号を出力する時間計測手段、前記パワー半導体スイッチング素子の特性に応じて、第１の基準電圧が設定され、前記パワー半導体スイッチング素子のゲート端子電圧と前記第１の基準電圧を比較する電圧比較手段、および前記時間計測手段の出力信号と前記電圧比較手段に基づいて前記ブリッジ回路の短絡を判定するブリッジ回路短絡判定手段を備え、前記ブリッジ回路短絡判定手段は、前記時間計測手段が論理を反転させて信号を出力する時点において、前記ゲート端子電圧が前記第１の基準電圧以上であることを示す場合には、前記ブリッジ回路が短絡していると判定するようにしたものである。

本発明は、パワー半導体スイッチング素子のソース端子電位を基準として、ゲート端子電圧を測定し、ゲート端子電圧が基準電圧よりも高いか否かを判定しているので、故障を検出する回路構成を単純にでき、ブリッジ回路の短絡故障に係る回路を小型かつ、低コストに構成することができる。

本発明の実施の形態１に係る電力変換装置の構成を示すブロック図である。本発明の実施の形態１に係る電力変換装置におけるゲート駆動回路、時間計測手段、電圧比較手段、およびブリッジ回路短絡判定手段の具体例を示す構成図である。本発明の実施の形態１に係る電力変換装置におけるブリッジ回路短絡判定の動作を説明するフロー図である。パワー半導体スイッチング素子のゲートをオンした場合の過渡期におけるゲート端子電圧および第１の所定時間ｔｇ１、第１の基準電圧Ｖｒｅｆ１の設定の一例を示す図である。本発明の実施の形態２に係る電力変換装置の構成を示すブロック図である。本発明の実施の形態２に係る電力変換装置におけるゲート短絡故障判定の動作を説明するフロー図である。パワー半導体スイッチング素子のゲートをオンした場合の過渡期におけるゲート端子電圧および第１の所定時間ｔｇ１、第２の所定時間ｔｇ２、第１の基準電圧Ｖｒｅｆ１の設定の一例を示す図である。本発明の実施の形態３に係る電力変換装置の構成を示すブロック図である。本発明の実施の形態３に係る電力変換装置におけるゲート短絡故障判定の動作を説明するフロー図である。パワー半導体スイッチング素子７のゲートオン過渡期におけるゲート端子電圧および第１の所定時間ｔｇ１、第１の基準電圧Ｖｒｅｆ１、第２の基準電圧Ｖｒｅｆ２の設定の一例を示す図である。

以下、本発明の実施の形態を図面に沿って説明する。なお、図中同一符号は各々同一または相当部分を示す。

実施の形態１．
図１は、本発明の実施の形態１による電力変換装置１の構成を示すブロック図である。なお、図中の矢印は信号の流れを表している。本実施の形態１の電力変換装置１は、ブリッジ回路２と、ゲート駆動回路３と、時間計測手段４と、電圧比較手段５と、ブリッジ回路短絡判定手段６を備えている。

また、図２は、本発明の実施の形態１に係る電力変換装置１におけるゲート駆動回路３
、時間計測手段４、電圧比較手段５、ブリッジ回路短絡判定手段６の具体例を示す構成図である。以下、図１と図２を用いて、本発明の実施の形態１の電力変換装置１の構成および機能について説明する。

ブリッジ回路２は、２つのパワー半導体スイッチング素子７を直列に接続し、両側の一対の直流端が充放電可能な直流電源８の両端に接続されている。直流電源８としては、たとえばリチウムイオンバッテリや、キャパシタなどが該当する。パワー半導体スイッチング素子７としては、たとえば、Ｎチャネル型のＭＯＳＦＥＴが使用される。

また、パワー半導体スイッチング素子７のゲート端子およびソース端子は、ゲート駆動回路３および、電圧比較手段５に接続され、ゲート駆動回路３は、制御部（図示しない）からのゲートオン信号またはゲートオフ信号に応じて、パワー半導体スイッチング素子７を駆動する。電圧比較手段５は、たとえばトランジスタで構成されたコンパレータが使用される。また、基準電圧源としては、たとえば、シリーズレギュレータや、シャントアンプ、ＤＣＤＣコンバータが使用される。

時間計測手段４は、制御部（図示しない）からのゲートオン信号を入力として、時間計測を開始する。時間計測手段４としては、たとえば、フリップフロップおよび発振器を使ったタイマ回路や、図２のようにゲートオン信号をきっかけとしてＭＯＳＦＥＴ４０１をオフさせ、コンデンサ４０２の両端電圧が基準電圧Ｖｔｈ４以上となるまでの時間を定電流値で調整するような回路を使用することができる。

ブリッジ回路短絡判定手段６は、時間計測手段４の出力信号および、電圧比較手段５の出力信号が接続されており、ブリッジ回路短絡判定手段６の具体的な構成としては、たとえば、図２のようなラッチ回路を使用することができる。

図３は、本実施の形態１に係る電力変換装置１におけるブリッジ回路短絡判定手段６の動作を示すフロー図である。以下、図３に示すフロー図を用いて、ブリッジ回路短絡判定手段６のブリッジ回路短絡判定動作について、具体的に説明する。

図３のステップＳｌ００において、時間計測手段４は、制御部（図示せず）が出力したゲート信号を読み込み、ゲートオンであればステップＳ１０１へと進み、そうでなければ、ゲートオン信号が来るまで待つ。そしてステップＳ１０１では、時間計測手段４が時間計測を開始し、ステップＳｌ０２へ進む。

ステップＳ１０２では、ブリッジ回路短絡判定手段６において、第１の所定時間が経過したことを示す時間計測手段４の出力信号が論理反転入力されたことをもってステップＳｌ０３へと進み、そうでなければステップＳ１０２において時間計測手段４の出力信号が反転するのを待つ。

ステップＳｌ０３では、ブリッジ回路短絡判定手段６において、電圧比較手段５の出力信号論理を読み取り、ステップＳ１０４へ進む。ステップＳ１０４では、パワー半導体スイッチング素子７のソース端子を電位基準として測定したゲート端子電圧が、第１の基準電圧以上であれば、ステップＳ１０５へ進み、ステップＳ１０５において、ブリッジ回路短絡判定手段６は、ブリッジ回路２が短絡故障している旨の論理信号を出力し、処理を終了する。一方、前述のゲート端子電圧が所定の基準電圧未満である場合は、ステップＳｌ０６へ進み、ステップＳ１０６において、ブリッジ回路短絡判定手段６はブリッジ回路２が短絡故障していない旨の論理信号を出力し、処理を終了する。

前述のステップＳｌ０２における第１の所定時間ｔｇ１および、ステップＳｌ０４にお
ける第１の基準電圧Ｖｒｅｆ１を設定する方法として、たとえば、図４のように、ゲートオン過渡期のゲート端子電圧およびゲートに充電される電荷量の特性を利用する。すなわち、図４に示すように、ゲートオン過渡期のゲート端子電圧において、ブリッジ回路２が短絡故障している場合と、短絡故障していない場合を比較すると、ミラー電圧の有無が違いとして見られる。したがって、第１の所定時間ｔｇ１は、パワー半導体スイッチング素子７のミラー効果期間内の任意の時点に設定する。具体的には、たとえば、ゲート端子に流れる電流をｉｇ、パワー半導体スイッチング素子７のゲート端子とソース端子間の電荷をＱｇｓ、ゲート端子とドレイン端子間の電荷をＱｇｄとして、次の式１から、
ｔｇ１＝（Ｑｇｓ＋Ｑｇｄ）／ｉｇ・・・式１
と設定する。

更には、ブリッジ回路２を構成するパワー半導体スイッチング素子７の相補動作に伴ってゲート駆動回路３が設定するデッドタイムｔｄを前記式１に加え、次の式２によって、
ｔｇ１＝（Ｑｇｓ＋Ｑｇｄ）／ｉｇ＋ｔｄ・・・式２
と設定する。デッドタイムｔｄを加えることで、パワー半導体スイッチング素子７の寄生ダイオードの逆回復期間における貫通電流でゲート端子電圧が一時的に跳ね上がり、ブリッジ回路２の短絡誤検出を回避することができる。あるいは、時間計測手段４やブリッジ回路短絡判定手段６の動作遅延時間をｔｄｌｙとして、動作遅延時間ｔｄｌｙを加え、
ｔｇ１＝Ｑｇｓ／ｉｇ＋ｔｄｌｙ・・・式３
とする方法が考えられる。

一方、第１の基準電圧Ｖｒｅｆ１は、パワー半導体スイッチング素子７のミラー電圧の固体ばらつきおよび温度特性も含めて、取り得る値よりも大きい値に設定する。また、ブリッジ回路２の短絡時において、パワー半導体スイッチング素子７のゲート端子とドレイン端子間の寄生容量（Ｃｇｄ）に変化がないことを利用して、次の式４のように第１の基準電圧Ｖｒｅｆ１の上限を設定することができる。
Ｖｒｅｆ１＜ｉｇ×ｔｇ／（Ｃｇｓ＋Ｃｇｄ）・・・式４
ここで、Ｃｇｓは、パワー半導体スイッチング素子７のゲート端子とソース端子間の寄生容量、Ｃｇｄは、パワー半導体スイッチング素子７のゲート端子とドレイン端子間の寄生容量である。

加えて、ゲート端子に流れる電流ｉｇが定電流となるようにゲート駆動回路３を構成することによって、第１の所定時間ｔｇ１を経過した後における実際のゲート端子の電荷量は、時間に比例する関数Ｑｇ（ｔｇ１）として表すことができる。すなわち、第１の所定時間ｔｇ１を経過した後における実際のゲート端子電圧の変動要因が、パワー半導体スイッチング素子７の個体差および温度特性のみとなり、より高精度にブリッジ回路２の短絡故障判定が可能となる。なお、定電流回路の具体的な構成については、種々提案されており、それらの技術が適用できるため、ここでは説明を省略する。

以上のように、実施の形態１では、パワー半導体スイッチング素子７のソース端子電位を基準としてゲート端子電圧を測定し、ブリッジ回路２の短絡故障を検出するので、高耐圧部品および、絶縁距離を不要とすることができ、ブリッジ回路２の短絡故障に係る回路を小型かつ、低コストに構成することができる。

また、スイッチング過渡期のゲート端子電圧立ち上がりにおいて短絡検出を実施するので、短絡検出にかかる時間を短くすることができ、短絡検出の時間遅れに伴う短絡電流の増加を抑えることができる。

加えて、短絡検出時間が短いので、シリコンに比べてスイッチング速度の速い炭化ケイ素、窒化ガリウム系材料等を用いたワイドバンドギャップ半導体スイッチング素子を使用
してブリッジ回路２を構成した場合であっても、前述の短絡故障検出方法が適用でき、電力変換装置の低損失および小型化を図ることができる。

実施の形態２．
先の実施の形態１では、パワー半導体スイッチング素子７のソース端子電位を基準として、ゲート端子電圧を測定し、ブリッジ回路の短絡故障を検出する方法について説明した。これに対して、この実施の形態２では、ゲート端子電圧の測定回数を増やし、より詳細にブリッジ回路２の故障を検出している。

図５は、本発明の実施の形態２による電力変換装置１の構成を示すブロック図である。先の実施の形態１の図１と比較して、時間計測手段４が、第１の時間計測手段４と名を替えると共に、新たに第２の時間計測手段４２および、ゲート短絡故障判定手段６２が設けられている点が異なっている。その他の構成については、図１と同じであるので説明を省略する。

図５において、第２の時間計測手段４２は、第１の時間計測手段４と同じく、制御部（図示せず）からのゲートオン信号を入力として、第２の所定時間を計測する。

そして、第２の時間計測手段４２の出力信号は、ゲート短絡故障判定手段６２に入力される。ゲート短絡故障判定手段６２は、第２の時間計測手段４２の出力信号と共に、電圧比較手段５の出力信号が入力される。

第２の時間計測手段４２の具体的な構成は、第１の時間計測手段４と同じような回路構成とすることができる。また、ゲート短絡故障判定手段６２は、ブリッジ回路短絡判定手段６と同じような構成を採用することができるので、ここでは説明を省略する。

図６は、本実施の形態２に係る電力変換装置１におけるゲート短絡故障判定手段６２の動作を示すフロー図である。以下、図６に示すフロー図を用いて、ゲート短絡故障判定手段６２のゲート短絡故障判定の動作について、具体的に説明する。

ステップＳ２００において、第２の時間計測手段４２は、制御部（図示せず）が出力したゲート信号を読み込み、ゲートオンであればステップＳ２０１へと進み、そうでなければ、ゲートオン信号が来るまで待つ。そしてステップＳ２０１では、第２の時間計測手段４２が時間計測を開始し、ステップＳ２０２へ進む。

ステップＳ２０２では、ゲート短絡故障判定手段６２において、第２の所定時間が経過したことを示す第２の時間計測手段４２の出力信号が、論理反転入力されたことをもってステップＳ２０３へと進み、そうでなければステップＳ２０２において第２の時間計測手段４２の出力信号が反転するのを持つ。

ステップＳ２０３では、ゲート短絡故障判定手段６２において、電圧比較手段５の出力信号論理を読み取り、ステップＳ２０４へ進む。ステップＳ２０４では、パワー半導体スイッチング素子７のソース端子を電位基準として測定したゲート端子電圧が、第１の基準電圧以上であれば、ステップＳ２０５へ進み、ステップＳ２０５において、ゲート短絡故障判定手段６２はブリッジ回路２のパワー半導体スイッチング素子７において、ゲートが短絡故障していない旨の論理信号を出力し、処理を終了する。一方、前述のゲート端子電圧が所定の基準電圧未満である場合は、ステップＳ２０６へ進み、ステップＳ２０６において、ゲート短絡故障判定手段６２はブリッジ回路２のパワー半導体スイッチング素子７において、ゲートが短絡故障している旨の論理信号を出力し、処理を終了する。

前述のステップＳ２０２の第２の所定時間ｔｇ２は、パワー半導体スイッチング素子７のミラー効果期間の終了時点よりも後に設定する。具体的には、たとえば、図７のように、パワー半導体スイッチング素子７のゲート端子に充電される総電荷量Ｑｇｔを用いて、
ｔｇ２＝Ｑｇｔ／ｉｇ・・・式５
と設定する。あるいは、パワー半導体スイッチング素子７のゲート端子電圧が、ゲート駆動回路３のゲート駆動電圧に到達するまでの時間とするようにしても良い。

以上のように、実施の形態２では、パワー半導体スイッチング素子７のソース端子電位を基準として、ゲート端子電圧を測定し、ゲート端子電圧が所定の電圧以上であれば、ブリッジ回路２の短絡故障を検出するので、高耐圧部品および、絶縁距離を不要とすることができ、ブリッジ回路２の短絡故障に係る回路を小型かつ、低コストに構成することができる。

加えて、短絡検出時間が短いので、シリコンに比べてスイッチング速度の速い炭化ケイ素、窒化ガリウム系材料等を用いたワイドバンドギャップ半導体スイッチング素子によって構成されるブリッジ回路２においても前述の短絡故障検出方法が適用でき、電力変換装置１の低損失および小型化を図ることができる。

更に、ゲート短絡故障判定手段６２を新たに設け、スイッチング過渡期のゲート端子電圧立ち上がりにおいて、ゲート端子電圧を測定し、ゲート端子電圧が所定の電圧未満であれば、パワー半導体スイッチング素子７のゲート短絡故障を判定するので、複数の故障を速やかに検出し、短絡電流による他の回路の２次故障を防止することができる。

実施の形態３．
先の実施の形態２では、パワー半導体スイッチング素子７のソース端子電圧を基準として、ゲート端子電圧を複数回測定し、ブリッジ回路２の短絡故障とパワー半導体スイッチング素子７のゲート短絡故障を検出する方法について説明した。これに対して、本実施の形態３では、ゲート端子電圧を比較する基準電圧を複数設け、より早くブリッジ回路２の故障を検出する方法について説明する。

図８は、本発明の実施の形態３による電力変換装置１の構成を示すブロック図である。先の実施の形態２の図５と比較して、電圧比較手段５が第１の電圧比較手段５と名を替えると共に、新たに第２の電圧比較手段５３が設けられ、第２の時間計測手段４２がなくなっている点が異なっている。その他の構成については、図５と同じであるので説明を省略する。

図８において、第２の電圧比較手段５３は、第１の電圧比較手段５と同じく、パワー半導体スイッチング素子７のゲート端子およびソース端子が接続され、ゲート端子とソース端子間の電圧を測定すると共に第２の基準電圧と比較する。

そして、第２の電圧比較手段５３の出力信号は、ゲート短絡故障判定手段６２に入力される。ゲート短絡故障判定手段６２は、第１の時間計測手段４の出力信号と共に、第２の電圧比較手段５３の出力信号が入力される。第２の電圧比較手段５３の具体的な構成は、第１の電圧比較手段５と同じような回路構成を採用することができるため、ここでは説明を省略する。

図９は、本実態の形態３に係る電力変換装置１におけるゲート短絡故障判定手段６２の動作を示すフロー図である。以下、図９に示すフロー図を用いて、ゲート短絡故障判定手段６２のゲート短絡故障判定動作について、具体的に説明する。

ステップＳ３００において、第１の時間計測手段４は制御部（図示せず）が出力したゲート信号を読み込み、ゲートオンであればステップＳ３０１へと進み、そうでなければゲートオン信号が来るまで待つ。そしてステップＳ３０１では、第１の時間計測手段４が時間計測を開始し、ステップＳ３０２へ進む。

ステップＳ３０２では、ゲート短絡故障判定手段６２において、第１の時間計測手段４の第１の所定時間が経過したことを示す出力信号の論理反転が入力されたことをもってステップＳ３０３へと進み、そうでなければステップＳ３０２において第１の時間計測手段４の出力信号が反転するのを待つ。

ステップＳ３０３では、ゲート短絡故障判定手段６２において、第２の電圧比較手段５３の出力信号論理を読み取り、ステップＳ３０４へ進む。ステップＳ３０４では、パワー半導体スイッチング素子７のソース端子を電位基準として測定したゲート端子電圧が、第２の基準電圧以上であれば、ステップＳ３０５へ進み、ステップＳ３０５において、ゲート短絡故障判定手段６２はブリッジ回路２のパワー半導体スイッチング素子７において、ゲートが短絡故障していない旨の論理信号を出力し、処理を終了する。一方、前述のゲート端子電圧が第２の基準電圧未満である場合は、ステップＳ３０６へ進み、ステップＳ３０６において、ゲート短絡故障判定手段６２はブリッジ回路２のパワー半導体スイッチング素子７において、ゲートが短絡故障している旨の論理信号を出力し、処理を終了する。

前述のステップＳ３０４における第２の基準電圧Ｖｒｅｆ２は、パワー半導体スイッチング素子のミラー電圧よりも低い電圧値に設定する。具体的には、たとえば、ゲート端子とソース端子間の寄生容量Ｃｇｓを用いて、
Ｖｒｅｆ２＜Ｑｇｓ／Ｃｇｓ・・・式６
と設定する。また、パワー半導体スイッチング素子７のゲート端子とソース端子間の寄生抵抗Ｒｇｓを用いて、次の式７のように第２の基準電圧Ｖｒｅｆ２の下限を設定する。
Ｖｒｅｆ２＞Ｒｇｓ×ｉｇ・・・式７

以上のように、実施の形態３では、パワー半導体スイッチング素子７のソース端子電位を基準として、ゲート端子電圧を測定し、ゲート端子電圧が所定の電圧以上であれば、ブリッジ回路２の短絡故障を検出するので、高耐圧部品および、絶縁距離を不要とすることができ、ブリッジ回路２の短絡故障に係る回路を小型かつ、低コストに構成することができる。

また、スイッチング過渡期のゲート端子電圧立ち上がりにおいて短絡検出を実施するので、短絡検出にかかる時間を短くすることができ、短絡検出の時間遅れに伴う短絡電流の増加を抑え、高速スイッチングを行う半導体スイッチング素子にもブリッジ回路２の短絡故障検出方法が適用できる。

さらに、ゲート短絡故障判定手段６２を新たに設け、スイッチング過渡期のゲート端子電圧立ち上がりのある時点において、ブリッジ回路２の短絡故障判定と同時に、ゲート端子電圧を測定し、ゲート端子電圧が所定の電圧未満であれば、パワー半導体スイッチング素子７のゲート短絡故障を判定するので、複数の故障をより速やかに検出し、短絡電流による他の回路の２次故障を防止することができる。

加えて、短絡検出時間が短いので、シリコンに比べてスイッチング速度の速い炭化ケイ
素、窒化ガリウム系材料等を用いたワイドバンドギャップ半導体スイッチング素子によって構成されるブリッジ回路２においても前述の短絡故障検出方法が適用でき、電力変換装置の低損失および小型化を図ることができる。

なお、前述の実施の形態１から３において、パワー半導体スイッチング素子７のゲート端子に流れる電流ｉｇが定電流の場合について説明したが、スイッチング過渡期のパワー半導体スイッチング素子７の損失を、より低減する目的で、定電流値を大小２段階に切り替えられる定電流切り替え手段をゲート駆動回路３に備え、ブリッジ回路２の故障が無いことを判定後に、ゲート端子に流れる電流を小から大に切り替えてもよい。また、定電流切り替え手段は、ブリッジ回路短絡判定手段においてブリッジ回路２に短絡故障がなく、かつゲート短絡故障判定手段において、パワー半導体スイッチング素子のゲート短絡故障がないと判定された場合に、定電流値を小から大に切り換えるように構成することができる。

前述のように、スイッチング過渡期のゲート端子電圧の立ち上がりにおいて短絡検出を実施するので、短絡検出にかかる時間を短くすることができ、定電流切り替えによる大電流をパワー半導体スイッチング素子７のゲート端子に流す前にブリッジ回路２の故障有無が判定でき、無駄な電流を流さなくて済むと同時に、大電流による２次故障を防止することができる。

一方、前述の実施の形態１から３では、ブリッジ回路短絡判定手段６が、スイッチング過渡期のミラー電圧の有無を利用してブリッジ回路２の故障を判定する方法について説明してきたが、パワー半導体スイッチング素子７の寄生ダイオードに還流電流が流れている場合の同期整流動作など、パワー半導体スイッチング素子７のドレイン端子とソース端子間の電位差が小さい状態のソフトスイッチング動作においては、スイッチング過渡期のミラー電圧が見られず、ブリッジ回路２の故障を誤検出する恐れがある。

従って、かかるソフトスイッチング動作においては、制御部（図示せず）が、あらかじめブリッジ回路短絡判定手段６を無効にし、ブリッジ回路の短絡故障を判定しないようにすることで、ブリッジ回路の短絡故障誤検出を回避することができる。また、ゲート端子の短絡故障はミラー電圧の有無に関わらず実施できるので、パワー半導体スイッチング素子７の故障を、スイッチング過渡期において速やかに検出することができる。

なお、この発明は、その発明の範囲内において、実施の形態の任意の構成要素を適宜組み合わせ、あるいは、適宜、変更または省略することが可能である。

１電力変換装置、２ブリッジ回路、３ゲート駆動回路、４時間計測手段、
４０１ＭＯＳＦＥＴ、４０２コンデンサ、４２第２の時間計測手段、
５電圧比較手段、５３第２の電圧比較手段、
６ブリッジ回路短絡判定手段、６２ゲート短絡故障判定手段、
７パワー半導体スイッチング素子、８直流電源

本発明は、パワー半導体スイッチング素子がブリッジ接続されたブリッジ回路、前記パワー半導体スイッチング素子を駆動するゲート駆動回路、前記パワー半導体スイッチング素子のゲートをオンにする信号に基づいて時間を計測し、前記パワー半導体スイッチング素子の特性に応じて設定された所定時間の経過後、論理を反転させて信号を出力する時間計測手段、前記パワー半導体スイッチング素子のゲート端子電圧と前記パワー半導体スイッチング素子の特性に応じて設定された基準電圧を比較する電圧比較手段、前記時間計測手段の出力信号と前記電圧比較手段の出力信号に基づいて、前記所定時間の経過後の前記ゲート端子電圧が前記基準電圧以上である場合に前記ブリッジ回路が短絡していると判定するブリッジ回路短絡判定手段、および前記時間計測手段の出力信号と前記電圧比較手段の出力信号に基づいて、前記所定時間の経過後の前記ゲート端子電圧が前記基準電圧未満である場合にゲートが短絡していると判定するゲート短絡故障判定手段を備えたものである。

本発明は、パワー半導体スイッチング素子がブリッジ接続されたブリッジ回路、前記パワー半導体スイッチング素子を駆動するゲート駆動回路、前記パワー半導体スイッチング素子のゲートをオンにする信号に基づいて時間を計測し、前記パワー半導体スイッチング素子の特性に応じて設定された第１の所定時間の経過後に論理を反転させて信号を出力する第１の時間計測手段、前記パワー半導体スイッチング素子の特性に応じて設定された第２の所定時間の経過後に信号を出力する第２の時間計測手段、前記パワー半導体スイッチング素子のゲート端子電圧と前記パワー半導体スイッチング素子の特性に応じて設定された第１の基準電圧とを比較する第１の電圧比較手段、前記第１の所定時間の経過後に前記ゲート端子電圧と前記第１の基準電圧とを比較した結果に基づいて前記ブリッジ回路の短絡を判定するブリッジ回路短絡判定手段、および前記時間計測手段の出力信号と前記電圧比較手段の出力信号に基づいて、前記第２の所定時間の経過後に前記ゲート端子電圧が前記第１の基準電圧未満である場合にゲートが短絡していると判定するゲート短絡故障判定手段を備えたものである。
また、パワー半導体スイッチング素子がブリッジ接続されたブリッジ回路、前記パワー半導体スイッチング素子を駆動するゲート駆動回路、前記パワー半導体スイッチング素子のゲートをオンにする信号に基づいて時間を計測し、前記パワー半導体スイッチング素子の特性に応じて設定された第１の所定時間の経過後に論理を反転させて信号を出力する第１の時間計測手段、前記パワー半導体スイッチング素子のゲート端子電圧と前記パワー半導体スイッチング素子の特性に応じて設定された第１の基準電圧とを比較する第１の電圧比較手段、前記ゲート端子電圧と前記パワー半導体スイッチング素子の特性に応じて設定された第２の基準電圧とを比較する第２の電圧比較手段、前記第１の所定時間の経過後に前記ゲート端子電圧と前記第１の基準電圧とを比較した結果に基づいて前記ブリッジ回路の短絡を判定するブリッジ回路短絡判定手段、および前記時間計測手段の出力信号と前記電圧比較手段の出力信号に基づいて、前記第１の所定時間の経過後に前記ゲート端子電圧と前記第２の基準電圧とを比較した結果に基づいてゲートの短絡を判定するゲート短絡故障判定手段を備えたものである。

Claims

パワー半導体スイッチング素子がブリッジ接続されたブリッジ回路、前記パワー半導体スイッチング素子を駆動するゲート駆動回路、前記パワー半導体スイッチング素子の特性に応じて、第１の所定時間が設定され、前記パワー半導体スイッチング素子のゲートをオンにする信号に基づいて前記第１の所定時間を計測し、前記第１の所定時間の経過後は、論理を反転させて信号を出力する時間計測手段、前記パワー半導体スイッチング素子の特性に応じて、第１の基準電圧が設定され、前記パワー半導体スイッチング素子のゲート端子電圧と前記第１の基準電圧を比較する電圧比較手段、および前記時間計測手段の出力信号と前記電圧比較手段の出力信号に基づいて前記ブリッジ回路の短絡を判定するブリッジ回路短絡判定手段を備え、前記ブリッジ回路短絡判定手段は、前記時間計測手段が論理を反転させて信号を出力する時点において、前記ゲート端子電圧が前記第１の基準電圧以上であることを示す場合には、前記ブリッジ回路が短絡していると判定するようにしたことを特徴とする電力変換装置。
前記時間計測手段が、前記パワー半導体スイッチング素子の特性に応じて、第１の所定時間が設定され、前記パワー半導体スイッチング素子のゲートをオンにする信号に基づいて前記第１の所定時間を計測し、前記第１の所定時間の経過後は、論理を反転させて信号を出力する第１の時間計測手段と、前記パワー半導体スイッチング素子の特性に応じて、第２の所定時間が設定され、前記パワー半導体スイッチング素子のゲートをオンにする信号に基づいて前記第２の所定時間を計測し、前記第２の所定時間の経過後は、論理を反転させて信号を出力する第２の時間計測手段を備え、前記第２の時間計測手段の出力信号と前記電圧比較手段の出力信号に基づいて前記パワー半導体スイッチング素子のゲートの短絡を判定するゲート短絡故障判定手段を備え、前記ゲート短絡故障判定手段は、前記第２の時間計測手段が論理を反転させて信号を出力する時点において、前記ゲート端子電圧が前記第１の基準電圧未満であることを示す場合には、前記パワー半導体スイッチング素子のゲートが短絡していると判定するようにしたことを特徴とする請求項１に記載の電力変換装置。
前記電圧比較手段が、第１の電圧比較手段と第２の電圧比較手段を備え、前記パワー半導体スイッチング素子の特性に応じて、第１の基準電圧が前記第１の電圧比較手段に設定され、前記第２の基準電圧が前記第２の電圧比較手段に設定され、前記ブリッジ回路短絡判定手段は、前記時間計測手段の出力信号と、前記第１の電圧比較手段の出力信号にもとづき前記ブリッジ回路の短絡故障を判定し、前記時間計測手段の出力信号と、前記第２の電圧比較手段の出力信号にもとづき前記パワー半導体スイッチング素子のゲート短絡故障を判定するゲート短絡故障判定手段を備え、前記ブリッジ回路短絡判定手段は、前記時間計測手段が第１の所定時間を計測し、出力信号が論理反転する時点において、ゲート端子電圧が第２の基準電圧未満であることを示す論理であれば、前記パワー半導体スイッチング素子のゲートが短絡していると判定することを特徴とする請求項１または２のいずれかに記載の電力変換装置。
前記第１の所定時間は、前記パワー半導体スイッチング素子のスイッチング過渡期に生じるミラー効果期間内に設定することを特徴とする請求項１から請求項３のいずれか１項に記載の電力変換装置
前記第１の所定時間は、前記ブリッジ回路の相補動作に伴って設けられるデッドタイムをもとに設定することを特徴とする、請求項１から請求項３のいずれか１項に記載の電力変換装置。
前記第１の基準電圧は、前記パワー半導体スイッチング素子のミラー電圧よりも高い電圧値に設定することを特徴とする請求項１から請求項３のいずれか１項に記載の電力変換装置。
前記ゲート駆動回路は定電流でパワー半導体スイッチング素子を駆動することを特徴とする請求項１から請求項３のいずれか１項に記載の電力変換装置。
前記第２の所定時間は、前記パワー半導体スイッチング素子のスイッチング過渡期に生じるミラー効果期間の終了時点よりも後に設定することを特徴とする、請求項２または請求項３に記載の電力変換装置。
前記ゲート駆動回路は定電流でパワー半導体スイッチング素子を駆動すると共に、定電流値を大小の２段階に切り替えられる定電流切り替え手段を有し、前記定電流切り替え手段は、前記ブリッジ回路短絡判定手段においてブリッジ回路の短絡故障がないと判定された場合に、定電流値を小から大に切り替えることを特徴とする請求項１に記載の電力変換装置。
前記ゲート駆動回路は定電流でパワー半導体スイッチング素子を駆動すると共に、定電流値を大小の２段階に切り替えられる定電流切り替え手段を有し、前記定電流切り替え手段は、前記ブリッジ回路短絡判定手段においてブリッジ回路の短絡故障がなく、かつ前記ゲート短絡故障判定手段において、パワー半導体スイッチング素子のゲートに短絡故障がないと判定された場合に、定電流値を小から大に切り替えることを特徴とする請求項２または請求項３に記載の電力変換装置。
前記パワー半導体スイッチング素子がソフトスイッチング動作となる場合は、前記ブリッジ回路短絡判定手段を無効にすることを特徴とする請求項１から請求項３のいずれか１項に記載の電力変換装置。
前記第２の基準電圧は、前記パワー半導体スイッチング素子のミラー電圧よりも低い電圧値に設定することを特徴とする請求項３に記載の電力変換装置。
前記パワー半導体スイッチング素子は炭化ケイ素、窒化ガリウム系材料等を用いたワイドバンドギャップ半導体であることを特徴とする請求項１から請求項１２のいずれか１項に記載の電力変換装置。