JP5933107B2 - 電力変換装置 - Google Patents

Description

本発明は直流電力を交流電力に、または交流電力を直流電力に変換するためのスイッチング動作を行う半導体素子を用いた電力変換装置に関する。

電力変換装置は、直流電源から供給された直流電力を回転電機などの交流電気負荷に供給するための交流電力に変換する機能、あるいは回転電機により発電された交流電力を直流電源に供給するための直流電力に変換する機能を備えている。この変換機能を果すため、電力変換装置は、複数の半導体素子を有するインバータ回路を備えており、半導体素子が導通動作や遮断動作を繰り返すことにより、直流電力から交流電力へ、あるいは交流電力から直流電力への電力変換を行う。

上記のような電力変換装置において、半導体素子を駆動するゲート回路は、回路の異常時に半導体素子に過大な電流が流れ、半導体素子が発熱やスイッチングサージ電圧で破壊することを防止するために、短絡保護回路を備えている。

従来、短絡保護技術としては、特許文献１に記載の技術が知られている。本技術では、基準値を定格電流を流すための最小のゲート電圧値以上、ゲート回路の電源電圧値未満に設定し、この基準値と、ゲート電圧の検出値とを比較し、短絡を検知する。

特開２００５−６４６４号公報

近年、省エネルギー化を目的とした半導体素子のオン抵抗低減のため、炭化珪素（ＳｉＣ）などのワイドギャップ半導体を用いたスイッチング素子が注目されている。ワイドギャップ半導体スイッチング素子は、従来の半導体シリコン（Ｓｉ）スイッチング素子に比べ、飽和電流が大きく、また相互コンダクタンスも大きい。

図１４は従来のＳｉスイッチング素子のゲート電圧波形、図１５は相互コンダクタンスの大きいワイドギャップ半導体スイッチング素子のゲート電圧波形を示す。

上記従来技術では、図１４における短絡時と非短絡時のゲート電圧の差分の大きい期間において、ゲート電圧検出値と基準値とを比較し、短絡を検知する。非短絡時にはミラー効果により、ゲート電圧が一定のまま推移する期間が発生するため、基準値を定格電流が流れる最小のゲート電圧以上、ゲート回路の電源電圧未満に設定することで、短絡を検知することができる。

他方、図１５に示すように、ワイドギャップ半導体スイッチング素子は相互コンダクタンスが大きいため、ミラー効果によりゲート電圧が一定のまま推移する期間が短く、短絡時と非短絡時のゲート電圧の差分が小さい。そのため、従来技術によっては、短絡の検知が難しい。

本発明は、上記のような問題点を考慮してなされたものであり、ワイドギャップ半導体スイッチング素子のように相互コンダクタンスが大きなスイッチング素子の短絡を確実に検知することができる電力変換装置を提供することを目的とする。

本発明者は、上記の課題を解決するために、短絡時と非短絡時のゲート波形の振動に着目した。非短絡時のターンオン時には帰還容量が放電され、帰還容量及び、ゲート配線の寄生インダクタンスにより、振動電流が流れ、その結果、ゲート電圧が振動する。本発明による電力変換装置では、このようなゲート電圧の振動を検知することにより、短絡および非短絡を判断する手段を備える。本手段は、短絡を検知するために、ゲート電圧が振動する期間において、ゲート電圧と基準値を比較し、ゲート電圧が基準値を上回る状態と下回る状態を交互に繰り返すことを検知し、短絡および非短絡を判定する。

本発明によれば、相互コンダクタンスが大きなスイッチング素子について、短絡を精度良く検知することができる。

本発明の第１実施例である電力変換装置の主要部の回路構成。 第１実施例におけるゲート電圧波形。 本発明の第２実施例である電力変換装置の主要部の回路構成。 第２実施例における微分回路の出力波形。 本発明の第３実施例である電力変換装置の主要部の回路構成。 第３実施例における微分回路の出力波形。 本発明の第４実施例である電力変換装置の主要部の回路構成。 第４実施例におけるドレイン−ソース端子間電圧波形。 本発明の第５実施例である電力変換装置の主要部の回路構成。 第５実施例におけるドレイン電流波形。 本発明の第６実施例である電力変換装置の主要部の回路構成。 第６実施例におけるゲート電流波形。 本発明の第７実施例である電力変換装置の主要部の回路構成。 従来のＳｉスイッチング素子のゲート電圧波形。 ワイドギャップ半導体スイッチング素子のゲート電圧波形。

（実施例１）
図１は本発明の第１実施例である電力変換装置の主要部の回路構成を示し、図２は本実施例におけるゲート電圧波形を示す。

本実施例の電力変換装置は、ＳｉＣを構成材料とする半導体スイッチング素子１、ゲート回路５、ゲート電圧検出回路６、比較器７、短絡検知回路８から構成される。半導体スイッチング素子１は、ドレイン端子２、ソース端子３およびゲート端子４を有し、ゲート端子４とソース端子３の間には、半導体スイッチング素子１をオン・オフ駆動するためのゲート回路５が接続される。

ゲート電圧検出回路６は、ゲート端子４とソース端子３の間の電圧であるゲート電圧を検出する。ゲート電圧検出回路６が出力するゲート電圧検出値と予め設定された基準値１とが、比較器７によって比較される。

非短絡時のゲート電圧は帰還容量とゲート配線の共振により振動するため、ゲート電圧検出値が基準値１を上回る状態と下回る状態を交互に繰り返されるが、比較器７は、ゲート電圧検出値が基準値１を上回ったこと、あるいは下回ったこと、あるいはその両方を判定して、判定結果を出力する。

このような判定結果に基づいて、短絡検知回路８は、振動発生期間における予め設定された時間内において、ゲート電圧が基準値１を上回る状態、または下回る状態、あるいは両状態を、複数回検知した場合は非短絡、検知しなかった場合は短絡と判定する。そして、短絡検知回路８による判定結果はゲート回路５に入力され、短絡時にはゲート回路５により半導体スイッチング素子１の電流を遮断し、非短絡時には通常のスイッチング動作を行う。

なお、半導体スイッチング素子としてはＳｉＣ半導体スイッチング素子に限らず、窒化ガリウム（ＧａＮ）半導体スイッチング素子などの他のワイドギャップ半導体スイッチング素子を用いてもよい（以下の各実施例も同様）。
（実施例２）
図３は本発明の第２実施例である電力変換装置の主要部の回路構成を示す。本実施例においては、ゲート電圧の微分値を検出する微分回路を設け、ゲート電圧の変化量を検出して、ゲート電圧の変化量の検出値によって短絡を検知する。

図４に本実施例における微分回路の出力波形を示す。短絡時のゲート電圧はゲート回路５の電源電圧に達すると一定の電圧となり、微分値は０のため、基準値２以下のまま推移する。一方、非短絡時の微分回路９の出力電圧は振動するため、基準値２に対して、上回る状態と下回る状態を交互に繰り返す。そして、比較器７と短絡検知回路８により、実施例１と同様に、ゲート電圧の微分値が基準値２を上回る状態、または下回る状態、あるいは両状態を、複数回検知した場合は非短絡、検知しなかった場合は短絡と判定する。

短絡検知回路８による判定結果はゲート回路５に入力され、短絡時にはゲート回路５により半導体スイッチング素子１の電流を遮断し、非短絡時には通常のスイッチング動作を行う。振動発生期間において、上回る状態及び、下回る状態を複数回検知した場合には非短絡、検知しなかった場合は短絡と判定する。そして、短絡検知回路８による検知結果をゲート回路５に入力し、短絡時にはゲート回路５により、半導体スイッチング素子１の電流を遮断し、非短絡時には通常のスイッチング動作を行う。
（実施例３）
図５は本発明の第３実施例である電力変換装置の主要部の回路構成を示し、図６は本実施例における微分回路の出力波形を示す。

本実施例が、実施例２と異なる点は、基準値として、ゲート電圧振動の正側の基準値１とゲート電圧振動の負側の基準値２を設定することである。基準値を複数設けることにより、検出精度が向上し、誤検知を低減する。

なお、実施例１において同様に基準値を複数設けても、検出精度を向上することができる。
（実施例４）
図７は本発明の第４実施例である電力変換装置の主要部の回路構成を示し、図８は本実施例におけるドレイン−ソース端子間電圧波形を示す。

短絡時のドレイン−ソース間端子電圧は非短絡時に比べ、緩やかに変化する。その後、インバータ等の上下アームに半導体素子を有する回路では、インバータの直流電圧が上下アームの半導体素子で分圧され、一般的なインバータでは上下アームに同じ特性の半導体素子を用いるため、インバータ電圧の約１／２の電圧のまま推移する。そこで、本実施例では、ドレイン−ソース間電圧検出回路１３によって、ドレイン−ソース端子間電圧のある一定時間後の電圧を検出し、検出値を比較器１２によって基準値４と比較する。比較器１２が出力する比較結果に基づいて、短絡検知回路２２は、ドレイン−ソース間電圧検出値が基準値４よりも小さい場合は非短絡、大きい場合は短絡と判定する。

そして、実施例１における短絡検知回路８と本実施例における短絡検知回路２２の判定結果の論理和（ＯＲ）回路１０によって、どちらかの検知回路が短絡と判定した場合に、ゲート回路５により、半導体スイッチング素子１の電流を遮断する。これにより、短絡検知精度が向上する。

なお、実施例２における短絡検知回路８と本実施例における短絡検知回路２２によっても、同様に短絡検知精度が向上する。
（実施例５）
図９は本発明の第５実施例である電力変換装置の主要部の回路構成を示し、図１０は本実施例におけるドレイン電流波形を示す。

短絡時のドレイン電流は非短絡時に比べ、大きな電流が流れ、半導体スイッチング素子の飽和電流まで上昇する。そこで、本実施例では、ドレイン電流検出回路１５により、ドレイン電流のある一定時間後の電流値を検出し、検出値を比較器１４によって基準値５と比較する。比較器１４が出力する比較結果に基づいて、短絡検知回路２３は、ドレイン電流検出値が基準値５よりも小さい場合は非短絡、大きい場合は短絡と判定する。

そして、実施例１における短絡検知回路８と本実施例における短絡検知回路２３の論理和（ＯＲ）回路１０によって、どちらかの検知回路が短絡と判定した場合に、ゲート回路５により、半導体スイッチング素子１の電流を遮断する。これにより、短絡検知精度が向上する。

なお、実施例２における短絡検知回路８と本実施例における短絡検知回路２３によっても、同様に短絡検知精度が向上する。
（実施例６）
図１１は本発明の第６実施例である電力変換装置の主要部の回路構成を示し、図１２は本実施例におけるゲート電流波形を示す。

短絡時の半導体スイッチング素子１のゲートに供給される電荷量は非短絡時に比べ、小さい。これは非短絡時には帰還容量の放電を伴うため、ゲート回路５から供給される電荷量が多くなるためである。そこで、本実施例では、ゲート電流検出回路１８により半導体スイッチング素子１のゲート電流を検出し、検出値を一定期間、積分器２０により積分して積分値を出力する。出力された積分値を、比較器１７によって基準値６と比較する。比較器１７が出力する比較結果に基づいて、短絡検知回路２４は、ゲート電流の積分値が基準値６よりも小さい場合は短絡、大きい場合は非短絡と判定する。

そして、実施例１における短絡検知回路８と本実施例における短絡検知回路２４の論理和（ＯＲ）回路１０によって、どちらかの検知回路が短絡と判定した場合に、ゲート回路５により、半導体スイッチング素子１の電流を遮断する。これにより、短絡検知精度が向上する。

なお、実施例２における短絡検知回路８と本実施例における短絡検知回路２４によっても、同様に短絡検知精度が向上する。
（実施例７）
図１３は本発明の第７実施例である電力変換装置の主要部の回路構成を示す。

短絡検知回路の誤動作を低減するためには、検知回路に動作期間を設けることが有効である。そこで、本実施例においては、実施例１に、さらに、短絡が発生するターンオン直後のある一定期間に短絡検知回路８を動作させるために、サンプリング回路２１を設け、短絡検知回路８の動作時間を制限する。すなわち、短絡検知回路８が検知動作を行う時間を、ゲート端子とソース端子間の電圧が増加した時点から、予め設定された時間以内とする。

なお、図３における短絡検知回路８、図７における短絡検知回路２２、図９における短絡検知回路２３、図１１における短絡検知回路２４に対して、サンプリング回路２１を適用しても同様の効果が有る。

１ 半導体素子
２ ドレイン端子
３ ソース端子
４ ゲート端子
５ ゲート回路
６ ゲート電圧検出回路
７ 比較器
８ 短絡検知回路
９ 微分回路
１０ 論理和（ＯＲ）回路
１１ 比較器
１２ 比較器
１３ ドレイン−ソース間電圧検出回路
１４ 比較器
１５ ドレイン電流検出回路
１６ 電流センサ
１７ 比較器
１８ ゲート電流検出回路
１９ 電流センサ
２０ 積分器
２１ サンプリング回路
２２ 短絡検知回路
２３ 短絡検知回路
２４ 短絡検知回路

Claims (9)

1. ドレイン端子とソース端子とゲート端子を有する半導体スイッチング素子と、
   前記ゲート端子と前記ソース端子間のゲート電圧を検出するゲート電圧手段と、
   前記ゲート電圧手段によって検出された前記ゲート電圧の検出値と第１基準値とを比較する第１比較手段と、
   前記第１比較手段の比較結果に基づいて、前記ゲート電圧が前記第１基準値を上回る状態と下回る状態を複数回検知する場合に非短絡、検知しない場合に短絡と判定する第１短絡検知手段と
   を有することを特徴とする電力変換装置。
2. ドレイン端子とソース端子とゲート端子を有する半導体スイッチング素子と、
   前記半導体スイッチング素子のゲート端子とソース端子間のゲート電圧を検出するゲート電圧検出手段と、
   前記ゲート電圧の微分値を出力する微分手段と、
   前記微分手段が出力する前記ゲート電圧の微分値と第１基準値とを比較する第１比較手段と、
   前記第１比較手段の比較結果に基づいて、前記微分手段が出力する前記ゲート電圧の微分値が前記第１基準値を上回る状態と下回る状態を複数回検知する場合に非短絡、検知しない場合に短絡と判定する第１短絡検知手段と
   を有することを特徴とする電力変換装置。
3. 請求項１または請求項２に記載の電力変換装置において、
   前記第１基準値を複数設定する
   ことを特徴とする電力変換装置。
4. 請求項１または請求項２に記載の電力変換装置において、さらに、
   ドレイン端子とソース端子の電圧を検出するドレイン・ソース間電圧検出手段と、
   前記ドレイン・ソース間電圧検出手段によって検出された前記ドレイン端子とソース端子間の電圧と第２基準値を比較する第２比較手段と、
   前記第２比較手段の比較結果に基づいて短絡を検知する第２短絡検知手段と、
   前記第１短絡検知手段及び前記第２短絡検知手段のどちらか一方が短絡を検知した場合、前記半導体スイッチング素子の電流を遮断するゲート駆動手段と
   を有することを特徴とする電力変換装置。
5. 請求項１または請求項２に記載の電力変換装置において、さらに、
   前記半導体スイッチング素子に流れるドレイン電流を検出するドレイン電流検出手段と、
   前記ドレイン電流検出手段によって検出されたドレイン電流の検出値と第２基準値とを比較する第２比較手段と、
   前記第２比較手段の比較結果に基づいて短絡を検知する第２短絡検知手段と、
   前記第１短絡検知手段及び前記第２短絡検知手段のどちらか一方が短絡を検知した場合、前記半導体スイッチング素子の電流を遮断するゲート駆動手段と
   を有することを特徴とする電力変換装置。
6. 請求項１または請求項２に記載の電力変換装置において、
   前記半導体スイッチング素子のゲートに流れる電流を検出するゲート電流検出手段と、
   前記ゲート電流検出手段によって検出されたゲート電流の検出値を積分して積分値を出力する積分手段と、
   前記積分手段が出力する前記積分値と第２基準値を比較する第２比較手段と、
   前記第２比較手段の比較結果に基づいて短絡を検知する第２短絡検知手段と、
   前記第１短絡検知手段及び前記第２短絡検知手段のどちらか一方が短絡を検知した場合、前記半導体スイッチング素子の電流を遮断するゲート駆動手段と
   を有することを特徴とする電力変換装置。
7. 請求項１ないし６のいずれか１項に記載の電力変換装置において、
   前記第１短絡検知手段の動作時間が、ゲート端子とソース端子間の電圧が増加してから、あらかじめ設定された時間以内である
   ことを特徴とする電力変換装置。
8. 請求項４ないし６のいずれか１項に記載の電力変換装置において、
   前記第２短絡検知手段の動作時間が、ゲート端子とソース端子間の電圧が増加してから、あらかじめ設定された時間以内である
   ことを特徴とする電力変換装置。
9. 請求項１ないし８のいずれか１項に記載の電力変換装置において、
   前記半導体スイッチング素子がワイドギャップ半導体スイッチング素子である
   ことを特徴とする電力変換装置。

Images