KR100679261B1 - 위상 인터폴레이션 회로 및 그에 따른 위상 인터폴레이션신호의 발생방법 - Google Patents
위상 인터폴레이션 회로 및 그에 따른 위상 인터폴레이션신호의 발생방법 Download PDFInfo
- Publication number
- KR100679261B1 KR100679261B1 KR1020050038785A KR20050038785A KR100679261B1 KR 100679261 B1 KR100679261 B1 KR 100679261B1 KR 1020050038785 A KR1020050038785 A KR 1020050038785A KR 20050038785 A KR20050038785 A KR 20050038785A KR 100679261 B1 KR100679261 B1 KR 100679261B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- current
- interpolator
- input
- circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
- H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal
Abstract
Description
Claims (17)
- 서로 다른 위상을 가지는 적어도 두개의 입력신호들을 수신하여, 상기 입력신호들 사이에 존재하는 특정 위상을 가지는 위상 인터폴레이션 신호를 출력하는 위상 인터폴레이션 회로에 있어서:출력노드를 전원전압레벨로 프리차아지시킨 상태에서, 상기 두개의 입력신호 중 제1입력신호가 입력되면 제1인터폴레이터 제어신호에 의해 상기 출력노드를 디스차아지 시키고, 이후 상기 두개의 입력신호중 나머지 입력신호인 제2입력신호가 입력되면 제2인터폴레이터 제어신호에 의해 추가적으로 상기 출력노드를 디스차아지시키는 인터폴레이터부와;상기 인터폴레이터부의 출력노드의 전압레벨과 기준전압레벨을 비교하여 이에 대응되는 비교신호를 출력하는 비교부와;상기 비교부의 출력신호에 응답하여 이에 대응되는 숏펄스를 발생시키는 숏펄스 발생부를 구비함을 특징으로 하는 위상 인터폴레이션 회로.
- 제1항에 있어서,상기 제1인터폴레이터 제어신호와 상기 제2인터폴레이터 제어신호는 상호 반비례하게 가변되는 신호들임을 특징으로 하는 위상 인터폴레이션 회로.
- 제2항에 있어서, 상기 인터폴레이터부는,상기 제1입력신호 또는 상기 제2입력신호가 인가되지 않는 경우에 상기 출력노드를 전원전압레벨로 프리차아지 시키기 위한 프리차아지부와,상기 제1입력신호가 인가되는 경우에 상기 출력노드를 디스차아지 시키기 위하여 상기 제1인터폴레이터 제어신호에 의해 구동되는 제1전류소스부와,상기 제2입력신호가 인가되는 경우에 출력노드를 디스차아지 시키기 위하여 상기 제2인터폴레이터 제어신호에 의해 구동되는 제2전류소스부를 구비함을 특징으로 하는 위상 인터폴레이션 회로.
- 제3항에 있어서,상기 제1전류소스부는 상기 출력노드와 접지단자 사이에 직렬연결된 두개의 트랜지스터를 구비하며, 상기 두개의 트랜지스터 중 출력노드에 일단이 연결된 트랜지스터는 상기 제1인터폴레이터 제어신호에 의해 구동되는 전류소스로서 동작하고, 상기 두개의 트랜지스터 중 상기 접지단자에 일단이 연결된 트랜지스터는 상기 제1입력신호가 인가되는 경우에 동작되어 상기 전류소스의 스위칭을 담당함을 특징으로 하는 위상 인터폴레이션 회로.
- 제4항에 있어서,상기 제2전류소스부는 상기 제1전류소스부와 병렬로 연결되고 상기 출력노드와 접지단자 사이에 직렬연결된 두개의 트랜지스터를 구비하며, 상기 두개의 트랜지스터 중 출력노드에 일단이 연결된 트랜지스터는 상기 제2인터폴레이터 제어신호에 의해 구동되는 전류소스로서 동작하고, 상기 두개의 트랜지스터 중 상기 접지단자에 일단이 연결된 트랜지스터는 상기 제2입력신호가 인가되는 경우에 동작되어 상기 전류소스의 스위칭을 담당함을 특징으로 하는 위상 인터폴레이션 회로.
- 제5항에 있어서, 상기 위상 인터폴레이션 회로는,소정의 제어코드신호들에 응답하여 상기 제1인터폴레이터 제어신호 및 상기 제2인터폴레이터 제어신호를 출력하는 D/A컨버터회로를 더 구비함을 특징으로 하는 위상 인터폴레이션 회로.
- 제6항에 있어서, 상기 D/A컨버터 회로는,동일한 전류가 흐르는 복수개의 전류제어소자들을 통하여 총 전류량을 복수개로 균등하게 배분하고, 상기 제어코드신호들 중 제1제어코드 신호에 응답하는 복수개의 스위칭소자들을 통하여 상기 복수개의 전류제어소자들 중 일정개수를 선택 하여 제1노드로 흐르는 전류량을 제어하고, 상기 제1제어코드 신호의 상보신호인 제2제어코드 신호에 응답하는 복수개의 스위칭소자들을 통하여 상기 제1제어코드신호에 의하여 선택되지 아니한 전류제어소자들을 선택하여 제2노드로 흐르는 전류량을 제어하는 로드부와,상기 제1노드를 통하여 흐르는 전류량에 대응되는 상기 제1인터폴레이터 제어신호를 발생시키는 제1인터폴레이터 제어신호 발생부와, 상기 제2노드를 통하여 흐르는 전류량에 대응되는 상기 제2인터폴레이터 제어신호를 발생시키는 제2인터폴레이터 제어신호 발생부를 구비하는 신호발생부를 구비함을 특징으로 하는 위상인터폴레이션 회로.
- 제7항에 있어서,상기 D/A 컨버터의 신호발생부중 상기 제1인터폴레이터 제어신호 발생부와 상기 인터폴레이터부의 상기 제1전류소스부는 전류미러회로를 구성하고, 상기 제2인터폴레이터 제어신호발생부와 상기 인터폴레이터부의 상기 제2전류소스부는 전류미러회로를 구성함을 특징으로 하는 위상 인터폴레이션 회로.
- 제8항에 있어서, 상기 위상인터폴레이션 회로는,3코드 디더링 발생시 이를 검출하고 이에 대응되는 디더링 검출신호를 발생 시키는 3코드 디더링 검출회로를 더 구비함을 특징으로 하는 위상 인터폴레이션 회로.
- 제9항에 있어서, 상기 위상 인터폴레이션 회로는,상기 3코드 디더링 검출회로에서 발생되는 디더링 검출신호들에 응답하여, 상기 D/A 컨버터 회로를 구성하는 복수개의 전류제어소자들 중 어느 하나의 전류제어소자를 통하여 흐르는 전류보다는 적은 양의 전류량으로 상기 제1노드 및 상기 제2노드의 전류량을 제어하여 상기 제1인터폴레이터 제어신호 또는 상기 제2인터폴레이터 제어신호를 제어하는 디더링 제어회로를 더 구비함을 특징으로 하는 위상 인터폴레이션 회로.
- 제10항에 있어서,상기 디더링 제어회로는 상기 D/A 컨버터 회로의 로드부에 연결되어 구비됨을 특징으로 하는 위상 인터폴레이션 회로.
- 제11항에 있어서,상기 D/A컨버터를 구성하는 복수개의 전류제어소자들 각각에 흐르는 전류량 은 상기 디더링 제어회로를 구성하는 전류제어소자에 흐르는 전류량의 2배임을 특징으로 하는 위상 인터폴레이션 회로.
- 서로 다른 위상을 가지는 적어도 두개의 입력신호들을 수신하여, 상기 입력신호들 사이에 존재하는 특정 위상을 가지는 위상 인터폴레이션 신호의 발생방법에 있어서:상기 입력신호들이 입력되지 않는 경우에 전원전압레벨로 프리차아지되어 있는 특정 노드를 준비하고, 상기 두개의 입력신호들 중 제1입력신호가 입력되는 경우에는 제1인터폴레이터 제어신호에 의해 전류량이 제어되는 제1전류소스를 통하여 상기 특정노드를 디스차아지시키고, 상기 두개의 입력신호들 중 제2입력신호가 입력되는 경우에는 제2인터폴레이터 제어신호에 의해 전류량이 제어되는 제2전류소스 및 상기 제1전류소스를 통하여 디스차아지시키는 단계와;상기 노드의 전압레벨과 기준전압레벨을 비교하고 이에 대응되는 숏펄스를 발생시킴에 의하여 상기 위상 인터폴레이션 신호를 발생시키는 단계를 구비함을 특징으로 하는 위상 인터폴레이션 신호의 발생방법.
- 제13항에 있어서,상기 숏펄스는 상기 출력노드의 전압레벨이 기준전압레벨과 같거나 낮은 경 우에 발생됨을 특징으로 하는 위상 인터폴레이션 신호의 발생방법.
- 제14항에 있어서,상기 제1전류소스의 전류량과 상기 제2전류소스의 전류량의 총합은 항상 일정한 값을 가짐을 특징으로 하는 위상 인터폴레이션 신호의 발생방법.
- 제15항에 있어서,3코드 디더링 발생시 이를 검출하고 이에 대응되는 디더링 검출신호를 발생시키는 단계를 더 구비함을 특징으로 하는 위상 인터폴레이션 신호의 발생방법.
- 제16항에 있어서,상기 디더링 검출신호 발생시에 이에 응답하여 상기 제1인터폴레이터 제어신호 및 상기 제2인터폴레이터 제어신호를 제어하여 상기 제1전류소스 및 상기 제2전류소스의 전류량을 변화시킴에 의하여 상기 특정노드의 디스차아지 시간을 제어하고 상기 특정노드를 통해 출력되는 신호의 위상을 변화시키는 단계를 더 구비함을 특징으로 하는 위상 인터폴레이션 신호의 발생방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050038785A KR100679261B1 (ko) | 2005-05-10 | 2005-05-10 | 위상 인터폴레이션 회로 및 그에 따른 위상 인터폴레이션신호의 발생방법 |
JP2006117168A JP2006319966A (ja) | 2005-05-10 | 2006-04-20 | 位相補間回路及び位相補間信号の発生方法 |
US11/415,919 US7551013B2 (en) | 2005-05-10 | 2006-05-01 | Phase interpolation circuit and method of generating phase interpolation signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050038785A KR100679261B1 (ko) | 2005-05-10 | 2005-05-10 | 위상 인터폴레이션 회로 및 그에 따른 위상 인터폴레이션신호의 발생방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060117396A KR20060117396A (ko) | 2006-11-17 |
KR100679261B1 true KR100679261B1 (ko) | 2007-02-05 |
Family
ID=37418727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050038785A KR100679261B1 (ko) | 2005-05-10 | 2005-05-10 | 위상 인터폴레이션 회로 및 그에 따른 위상 인터폴레이션신호의 발생방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7551013B2 (ko) |
JP (1) | JP2006319966A (ko) |
KR (1) | KR100679261B1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100902291B1 (ko) * | 2007-07-23 | 2009-06-10 | 삼성전자주식회사 | 인터폴레이션을 이용한 고해상도의 시간검출장치 및 이를이용한 시간검출방법 |
KR101396366B1 (ko) * | 2007-10-22 | 2014-05-20 | 삼성전자주식회사 | 선형 디지털 위상 보간기 및 이를 구비하는 세미 디지털지연동기루프 |
US7808849B2 (en) * | 2008-07-08 | 2010-10-05 | Nvidia Corporation | Read leveling of memory units designed to receive access requests in a sequential chained topology |
US7796465B2 (en) * | 2008-07-09 | 2010-09-14 | Nvidia Corporation | Write leveling of memory units designed to receive access requests in a sequential chained topology |
US8461884B2 (en) * | 2008-08-12 | 2013-06-11 | Nvidia Corporation | Programmable delay circuit providing for a wide span of delays |
KR20100037427A (ko) * | 2008-10-01 | 2010-04-09 | 삼성전자주식회사 | Ac 커플링 위상 보간기 및 이 장치를 이용하는 지연 고정루프 |
US7999620B2 (en) | 2008-12-12 | 2011-08-16 | Analog Devices, Inc. | Amplifier with dither |
US7994837B1 (en) * | 2009-08-07 | 2011-08-09 | Altera Corporation | Techniques for phase interpolation |
JP5473471B2 (ja) * | 2009-08-11 | 2014-04-16 | キヤノン株式会社 | 通信システム、通信装置およびその制御方法 |
US10483956B2 (en) | 2017-07-20 | 2019-11-19 | Rohm Co., Ltd. | Phase interpolator, timing generator, and semiconductor integrated circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09275396A (ja) * | 1996-04-04 | 1997-10-21 | Nec Eng Ltd | クロック再生回路 |
JPH11261408A (ja) | 1998-01-08 | 1999-09-24 | Fujitsu Ltd | 位相インターポレータ、タイミング信号発生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路システム |
US6466098B2 (en) | 2000-02-23 | 2002-10-15 | Texas Instruments Incorporated | Analogue-controlled phase interpolator |
KR20050000867A (ko) * | 2003-06-25 | 2005-01-06 | 삼성전자주식회사 | 입력 신호들의 스윙 폭에 의해 출력 지연 시간이 조절되는위상 보간기 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3737790A (en) * | 1971-12-21 | 1973-06-05 | Us Navy | Noise-riding slicer |
JPH05160692A (ja) * | 1991-12-03 | 1993-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 電圧比較器 |
JPH0715312A (ja) * | 1993-06-15 | 1995-01-17 | Fujitsu Ltd | 半導体記憶装置 |
US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
JP3495311B2 (ja) * | 2000-03-24 | 2004-02-09 | Necエレクトロニクス株式会社 | クロック制御回路 |
US6359486B1 (en) * | 2000-05-22 | 2002-03-19 | Lsi Logic Corporation | Modified phase interpolator and method to use same in high-speed, low power applications |
US6380783B1 (en) * | 2000-10-13 | 2002-04-30 | Silicon Communications Lab, Inc. | Cyclic phase signal generation from a single clock source using current phase interpolation |
JP3636657B2 (ja) * | 2000-12-21 | 2005-04-06 | Necエレクトロニクス株式会社 | クロックアンドデータリカバリ回路とそのクロック制御方法 |
US7409021B2 (en) * | 2002-01-02 | 2008-08-05 | Intel Corporation | Voltage controller for a highly linear phase interpolator |
US7075346B1 (en) * | 2004-11-12 | 2006-07-11 | National Semiconductor Corporation | Synchronized frequency multiplier for multiple phase PWM control switching regulator without using a phase locked loop |
US7196564B2 (en) * | 2005-07-22 | 2007-03-27 | Texas Instruments Incorporated | High frequency balanced phase interpolator |
-
2005
- 2005-05-10 KR KR1020050038785A patent/KR100679261B1/ko active IP Right Grant
-
2006
- 2006-04-20 JP JP2006117168A patent/JP2006319966A/ja active Pending
- 2006-05-01 US US11/415,919 patent/US7551013B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09275396A (ja) * | 1996-04-04 | 1997-10-21 | Nec Eng Ltd | クロック再生回路 |
JPH11261408A (ja) | 1998-01-08 | 1999-09-24 | Fujitsu Ltd | 位相インターポレータ、タイミング信号発生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路システム |
US6466098B2 (en) | 2000-02-23 | 2002-10-15 | Texas Instruments Incorporated | Analogue-controlled phase interpolator |
KR20050000867A (ko) * | 2003-06-25 | 2005-01-06 | 삼성전자주식회사 | 입력 신호들의 스윙 폭에 의해 출력 지연 시간이 조절되는위상 보간기 |
Also Published As
Publication number | Publication date |
---|---|
US20060256205A1 (en) | 2006-11-16 |
US7551013B2 (en) | 2009-06-23 |
KR20060117396A (ko) | 2006-11-17 |
JP2006319966A (ja) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100679261B1 (ko) | 위상 인터폴레이션 회로 및 그에 따른 위상 인터폴레이션신호의 발생방법 | |
KR100465265B1 (ko) | 클럭 제어 방법 및 회로 | |
US6995591B2 (en) | Register controlled delay locked loop with low power consumption | |
US7202721B2 (en) | Delay locked loop and semiconductor memory device having the same | |
JP3450293B2 (ja) | クロック制御回路及びクロック制御方法 | |
KR100861919B1 (ko) | 다 위상 신호 발생기 및 그 방법 | |
US6750692B2 (en) | Circuit and method for generating internal clock signal | |
US20050024107A1 (en) | Delay circuit and delay sysnchronization loop device | |
US7710171B2 (en) | Delayed locked loop circuit | |
KR100631166B1 (ko) | 지연고정 시간을 줄인 레지스터 제어 지연고정루프 | |
US20100201414A1 (en) | Semiconductor device and operating method thereof | |
US20080024180A1 (en) | Delay locked loop circuits and methods of generating clock signals | |
KR100868015B1 (ko) | 지연 장치, 이를 이용한 지연 고정 루프 회로 및 반도체메모리 장치 | |
KR100525096B1 (ko) | Dll 회로 | |
US6617909B2 (en) | Phase blender and multi-phase generator using the same | |
US9900014B2 (en) | Frequency dividing circuit and semiconductor integrated circuit | |
US7872508B2 (en) | Delay locked loop circuit | |
KR101998293B1 (ko) | 주파수 체배기 | |
KR20070071141A (ko) | 지연 고정 루프 기반의 주파수 체배 기능을 갖는 클럭발생기 | |
US9577625B2 (en) | Semiconductor device | |
KR20110134197A (ko) | 전압제어지연라인, 상기 전압제어지연라인을 구비하는 지연고정루프회로 및 다중위상클럭생성기 | |
CN112910445A (zh) | 用于调节多相位信号的相位的半导体器件 | |
CN110198162B (zh) | 包括时钟发生电路的半导体器件 | |
WO2019239984A1 (ja) | 半導体装置 | |
KR20070071142A (ko) | 지연 고정 루프 기반의 주파수 체배기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 14 |