JP6602266B2 - 半導体装置、電力変換装置、及び、車両 - Google Patents

半導体装置、電力変換装置、及び、車両 Download PDF

Info

Publication number
JP6602266B2
JP6602266B2 JP2016112793A JP2016112793A JP6602266B2 JP 6602266 B2 JP6602266 B2 JP 6602266B2 JP 2016112793 A JP2016112793 A JP 2016112793A JP 2016112793 A JP2016112793 A JP 2016112793A JP 6602266 B2 JP6602266 B2 JP 6602266B2
Authority
JP
Japan
Prior art keywords
electrode
transistor
control
electrically connected
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016112793A
Other languages
English (en)
Other versions
JP2017221004A (ja
Inventor
健太郎 池田
和人 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016112793A priority Critical patent/JP6602266B2/ja
Priority to US15/431,001 priority patent/US11139753B2/en
Priority to CN201710085598.2A priority patent/CN107465335B/zh
Publication of JP2017221004A publication Critical patent/JP2017221004A/ja
Application granted granted Critical
Publication of JP6602266B2 publication Critical patent/JP6602266B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L50/00—Electric propulsion with power supplied within the vehicle
    • B60L50/50—Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells
    • B60L50/51—Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells characterised by AC-motors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L2210/00—Converter types
    • B60L2210/10—DC to DC converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/64—Electric machine technologies in electromobility
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/72—Electric energy management in electromobility

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Transportation (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Electric Propulsion And Braking For Vehicles (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Description

本発明の実施形態は、半導体装置、電力変換装置、及び、車両に関する。
ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）等の半導体装置を用いた電力変換装置の開発は盛んに行われている。
上述の電力変換装置においては、半導体装置のターンオフ時又はターンオン時にサージなどの電圧変動が生ずる場合がある。大きな電圧変動が生じると、半導体装置の破壊が生じ問題となる。従って電圧変動の抑制が求められる。しかし、電圧変動の抑制と半導体装置の高速動作は相反するおそれがある。すなわち、高速動作はスイッチング損失を低減するので、サージ等の電圧変動抑制とスイッチング損失抑制は一般的に相反する。
国際公開第２００８／０９９９５９号
本発明が解決しようとする課題は、高速動作と電圧変動抑制が両立可能な半導体装置、電力変換装置、及び、車両を提供することである。
実施形態の半導体装置は、第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、第２の電極に電気的に接続された第３の電極と、第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、第４の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、第１の電極と第２の制御電極の間に電気的に接続されたコンデンサと、を備える。
第１の実施形態の電力変換システムの模式図である。 第１の実施形態の半導体装置の模式図である。 第１の実施形態の半導体装置の作用効果の説明図である。 第２の実施形態の半導体装置の模式図である。 第３の実施形態の半導体装置の模式図である。 第３の実施形態の半導体装置の作用効果の説明図である。 第４の実施形態の半導体装置の模式図である。 第４の実施形態の他の態様の半導体装置の模式図である。 第４の実施形態の半導体装置の制御方法の模式図である。 第５の実施形態のパッケージの模式図である。 第６の実施形態の駆動装置の模式図である。 第７の実施形態の車両の模式図である。 第８の実施形態の車両の模式図である。 第９の実施形態の昇降機の模式図である。
以下、図面を用いて本発明の実施形態を説明する。
（第１の実施形態）
本実施形態の半導体装置は、第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、第２の電極に電気的に接続された第３の電極と、第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、第４の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、を備える。
図１は、本実施形態の電力変換システム９００の模式図である。
電力変換システム９００は、電力変換装置８００と、モーター８１０と、を備える。
電力変換装置８００は、アーム２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ及び２００ｆと、直流電源３００と、コンバータ４００と、平滑コンデンサ５００と、を備える。
直流電源３００は、直流電圧を出力する。コンバータ４００はＤＣ−ＤＣコンバータであり、直流電源３００が出力した直流電圧を、他の直流電圧に変換する。平滑コンデンサ５００は、コンバータ４００によって出力された電圧を平滑化する。
アーム２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ及び２００ｆのそれぞれは、後述する半導体装置１００を有する。アーム２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅ及び２００ｆにより、平滑コンデンサ５００によって平滑化された直流電圧は交流に変換される。
例えば、アーム２００ａは、第１のアーム電極２０２と第２のアーム電極２０４を有する。また、アーム２００ｂは第３のアーム電極２０６と第４のアーム電極２０８を有する。アーム２００ａとアーム２００ｂは、第１のアーム電極２０２と第４のアーム電極２０８が電気的に接続されることにより、互いに電気的に接続されている。同様に、アーム２００ｃとアーム２００ｄ及びアーム２００ｅとアーム２００ｆはそれぞれ互いに電気的に接続されている。
モーター８１０は、コイル８１０ｕ、８１０ｖ及び８１０ｗを有する。コイル８１０ｕ、８１０ｗ及び８１０ｖの一端は互いに中性点８２０において電気的に接続されている。
コイル８１０ｕの他端はアーム２００ａとアーム２００ｂの間に電気的に接続されている。コイル８１０ｖの他端はアーム２００ｃとアーム２００ｄの間に電気的に接続されている。また、コイル８１０ｗの他端はアーム２００ｅとアーム２００ｆの間に電気的に接続されている。
なお、本実施形態の電力変換装置８００におけるグランドは、例えば、複数設けられた平滑コンデンサ５００の間に電気的に接続されている。また、電力変換装置８００におけるグランドは、例えば、アーム２００ｂとアーム２００ｄとアーム２００ｆが互いに電気的に接続された電線に、電気的に接続されている。
図２は、本実施形態の半導体装置１００の模式図である。
半導体装置１００は、第１のトランジスタ１０（ＳＷ１）と、第２のトランジスタ１２（Ｑ１）と、第３のトランジスタ１４（ＳＷ２）と、第５のトランジスタ１８（Ｑ２）と、第１の抵抗３０（Ｒ１）と、可変電源４０（Ｖ１）と、電圧源５０（Ｖ２）と、第１の制御部６０と、検出部６４と、第３の制御部６６と、第１のバッファ８０と、第２のバッファ８２と、第１の交流信号源９０（交流信号源９０）と、を備える。
第１のトランジスタ１０は、例えばｎ型ＭＯＳＦＥＴである。第１のトランジスタ１０は、第１の電極１０ａと、第２の電極１０ｂと、第１の制御電極１０ｃと、を有する。第１の電極１０ａはｎ型ＭＯＳＦＥＴのソース電極、第２の電極１０ｂはｎ型ＭＯＳＦＥＴのドレイン電極、第１の制御電極１０ｃはｎ型ＭＯＳＦＥＴのゲート電極である。
第２のトランジスタ１２は、例えばｎ型ＭＯＳＦＥＴである。第２のトランジスタ１２は、第３の電極１２ａと、第４の電極１２ｂと、第２の制御電極１２ｃと、を有する。第３の電極１２ａはｎ型ＭＯＳＦＥＴのソース電極、第４の電極１２ｂはｎ型ＭＯＳＦＥＴのドレイン電極、第２の制御電極１２ｃはｎ型ＭＯＳＦＥＴのゲート電極である。
第３の電極１２ａは、第２の電極１０ｂに電気的に接続されている。
第３のトランジスタ１４は、例えばｐ型ＭＯＳＦＥＴである。第３のトランジスタ１４は、第５の電極１４ａと、第６の電極１４ｂと、第３の制御電極１４ｃと、を有する。第５の電極１４ａはｐ型ＭＯＳＦＥＴのドレイン電極、第６の電極１４ｂはｐ型ＭＯＳＦＥＴのソース電極、第３の制御電極１４ｃはｐ型ＭＯＳＦＥＴのゲート電極である。
第５の電極１４ａは、第４の電極１２ｂに電気的に接続されている。
第５のトランジスタ１８は、例えばｎ型ＭＯＳＦＥＴである。第５のトランジスタ１８は、第９の電極１８ａと、第１０の電極１８ｂと、第５の制御電極１８ｃと、を有する。第９の電極１８ａはｎ型ＭＯＳＦＥＴのソース電極、第１０の電極１８ｂはｎ型ＭＯＳＦＥＴのドレイン電極、第５の制御電極１８ｃはｎ型ＭＯＳＦＥＴのゲート電極である。
図１のアーム２００ａにおいては、第９の電極１８ａは第１のアーム電極２０２と、第１０の電極１８ｂは第２のアーム電極２０４と、それぞれ電気的に接続されている。また、アーム２００ｂにおいては、第９の電極１８ａは第３のアーム電極２０６と、第１０の電極１８ｂは第４のアーム電極２０８と、電気的に接続されている。
このため、アーム２００ｂの半導体装置１００（一方の半導体装置１００）の第１０の電極１８ｂは、アーム２００ａの半導体装置１００（他方の半導体装置１００）の第９の電極１８ａと、電気的に接続されている。
第１の寄生容量２４と第２の寄生容量２６は、第５のトランジスタ１８が有する寄生容量である。
第１のトランジスタ１０としては、ＭＯＳＦＥＴの他にも、例えばＩＧＢＴ、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）又はＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ：バイポーラジャンクショントランジスタ）を用いることが出来る。
第２のトランジスタ１２としては、ＭＯＳＦＥＴの他にも、例えばＩＧＢＴやＪＦＥＴを用いることが出来る。
第３のトランジスタ１４としては、ＭＯＳＦＥＴの他にも、例えばＩＧＢＴ、ＪＦＥＴを用いることが出来る。
第５のトランジスタ１８としては、ＭＯＳＦＥＴの他にも、例えばＩＧＢＴ、ＪＦＥＴを用いることが出来る。
第１の抵抗３０は、ゲートシリーズ抵抗である。第１の抵抗３０は、第１の抵抗電極３０ａと、第２の抵抗電極３０ｂと、を有する。
第１の抵抗電極３０ａは第４の電極１２ｂ及び第５の電極１４ａと電気的に接続されている。第２の抵抗電極３０ｂは第５の制御電極１８ｃと電気的に接続されている。これにより、第５の制御電極１８ｃは、第１の抵抗３０を介して、第４の電極１２ｂ及び第５の電極１４ａと電気的に接続されている。
なお、第１の抵抗３０を設けることは、必ずしも必須ではない。言い換えれば、第１の抵抗３０の抵抗値は０Ωでも良い。
可変電源４０は、例えば可変電圧源又は可変電流源である。可変電源４０は、例えば、電圧源と、電圧源に電気的に接続された可変抵抗器を有する。あるいは、可変電源４０は、例えば、電流源と、電流源に電気的に接続された可変抵抗器を有する。可変電源４０は、第２の制御電極１２ｃに電気的に接続されている。
可変電源４０は、第２の制御電極１２ｃに、可変するゲート電圧を入力する。
ゲート電圧を第２のトランジスタ１２の閾値付近に制御すれば、第２のトランジスタ１２は可変抵抗として動作する。このため、第２のトランジスタ１２はアナログ動作を行うことが出来る。
また、第２のトランジスタ１２のゲート電圧（第２の制御電極１２ｃの電圧）は、第１のトランジスタ１０のゲート電圧（第１の制御電極１０ｃの電圧）のハイレベル電圧以下になるように、可変電源４０は制御される。
これにより、第２のトランジスタ１２のゲート電圧を、第２のトランジスタ１２の閾値付近に制御することが可能となる。そのため、第２のトランジスタ１２はアナログ動作を行うことが出来る。
なお、第２のトランジスタ１２のゲート電圧の制御に用いる機器は、上述の可変電源４０に限定されない。第２の制御電極１２ｃに、可変するゲート電圧を入力することが可能である機器であれば、可変電源４０として適用することが可能である。
検出部６４は、例えば電圧計又は電流計である。検出部６４は、第９の電極１８ａと第１０の電極１８ｂの間に流れる電流又は第９の電極１８ａと第１０の電極１８ｂの間の電圧を測定する。言い換えれば、検出部６４は、第５のトランジスタ１８のソース−ドレイン間電流又はソース−ドレイン間電圧を測定する。
第３の制御部６６は、検出部６４により測定された上述の電流又は電圧に基づいて、可変電源４０が出力する電圧を制御する。例えば可変電源４０が上述の可変抵抗器を含む場合、第３の制御部６６は、可変抵抗器の抵抗値を可変させるためのマイコン、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、回路基板又はそれらの組合せである。
これにより、第２の制御電極１２ｃの電圧は、第９の電極１８ａと第１０の電極１８ｂの間に流れる電流又は第９の電極１８ａと第１０の電極１８ｂの間の電圧に基づいて決定される。
なお、第３の制御部６６は、他の電圧、電流等の情報に基づいて、可変電源４０が出力する電圧を制御することが出来る。
電圧源５０は、第６の電極１４ｂに電気的に接続される。電圧源５０は、第６の電極１４ｂに電圧Ｖ２を印加する。
第１の交流信号源９０は、第１の制御電極１０ｃに第２のバッファ８２を介して電気的に接続されている。第１の交流信号源９０は、第１のトランジスタ１０をスイッチング動作させるための信号、例えば方形波信号を、第１の制御電極１０ｃに入力する。
また、第１の交流信号源９０は、第３の制御電極１４ｃに第１のバッファ８０を介して電気的に接続されている。第１の交流信号源９０は、第３のトランジスタ１４をスイッチング動作させるための信号、例えば方形波信号を、第３の制御電極１４ｃに入力する。
第１の交流信号源９０からの信号により、第１のトランジスタ１０と第３のトランジスタ１４はスイッチング動作を行う。
第１のバッファ８０及び第２のバッファ８２は、第１の交流信号源９０により入力された信号の論理をそのまま出力する。第１のトランジスタ１０と第３のトランジスタ１４は排他動作する。第１のトランジスタ１０と第３のトランジスタ１４を適切に排他動作させるため、第１のバッファ８０は、レベルシフトの機能を有していても良い。なお第１のトランジスタ１０と第３のトランジスタ１４を排他動作させる構成は、上述の構成に限定されない。
第１の制御部６０は、第１の交流信号源９０に電気的に接続されている。第１の制御部６０は、第１の交流信号源９０により発生される、第１のトランジスタ１０及び第３のトランジスタ１４のオンオフを制御する信号の制御を行う。
第１の制御部６０は、例えば、マイコン、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、回路基板又はそれらの組合せである。これにより、第１の交流信号源９０は、マイコン又はＦＰＧＡにより発生された信号を受け取る事が出来る。
次に、本実施形態の作用効果について説明する。
本実施形態の半導体装置１００では、パワー半導体のスイッチング動作時に生ずる電圧変動を抑制する技術である、いわゆるアクティブゲートコントロール技術を用いている。アクティブゲートコントロール技術は、パワートランジスタのゲート電圧を動的に制御する。アクティブゲートコントロール技術を適用することにより、パワートランジスタのスイッチング動作時のピーク電圧を抑制し、半導体装置や電力変換装置の破壊を防ぐことが可能となる。
例えば、図２の半導体装置１００で、第５のトランジスタ１８のゲート電圧を動的に制御する場合を考える。ゲート電圧を動的に制御するためには、第５の制御電極１８ｃに、ゲート電圧を動的に制御することを可能にする機器を電気的に接続する。
例えば、オペアンプを第５の制御電極１８ｃに電気的に接続することによりゲート電圧を制御しようとする場合を考える。この場合、オペアンプのスルーレートで第５のトランジスタ１８の制御速度が制限されてしまう。従って、ゲート電圧の高速な動的制御は困難になる。
また、例えば、スイッチング動作する第１のトランジスタ１０とスイッチング動作する第３のトランジスタ１４を第５の制御電極１８ｃに電気的に接続する場合を考える。この場合、ゲート電圧をより高速に変化させることは可能である。しかし、第１のトランジスタ１０と第３のトランジスタ１４のいずれもいわばオン／オフするスイッチとして動作するため、精密なゲート電圧制御を行うことは困難である。
本実施形態では、第１のトランジスタ１０と第３のトランジスタ１４の間に、第２のトランジスタ１２を設ける。そして、第１のトランジスタ１０はスイッチング動作し、第２のトランジスタ１２はアナログ動作する。このような構成とすることにより、第２のトランジスタ１２により、第５のトランジスタ１８のゲート電極に存在している電荷の放電を制御出来る。従って、スイッチング動作時のピーク電圧が抑制され、高速動作をさせてもゲート電圧の動的制御が可能となる。よって、高速動作と電圧変動抑制が両立可能である。
図３は、本実施形態の半導体装置１００の作用効果の説明図である。図３は、第５のトランジスタ１８のドレイン−ソース間電圧の立ち下がりを示す。
ドレイン−ソース間電圧の立ち下がりは、最も高速な場合のデータで、図３中Ａ点における１．０４μｓｅｃからＢ点における１．０５５μｓｅｃまでの１５ｎｓｅｃ程度の間に、２１Ｖから０Ｖまで変化している。本実施形態の半導体装置１００により、極めて高速なスイッチング動作が実現されている。
以上のように、本実施形態の半導体装置によれば、高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
（第２の実施形態）
本実施形態の半導体装置は、第４の電極１２ｂは第１の電極１０ａに電気的に接続されており、第２の電極１０ｂは第５の電極１４ａに電気的に接続されている点で、第１の実施形態と異なっている。ここで、第１の実施形態と重複する点については、記載を省略する。
図４は、本実施形態の半導体装置１１０の模式図である。
本実施形態の半導体装置１１０においては、スイッチング動作する第１のトランジスタ１０が第１の抵抗３０を介して第５のトランジスタ１８と電気的に接続されている。そして、アナログ動作する第２のトランジスタ１２は、第１のトランジスタ１０を介して第５のトランジスタ１８と電気的に接続されている。
本実施形態の半導体装置１１０においては、第１の実施形態と異なり、可変電源４０と第２のトランジスタ１２の間に第１のトランジスタ１０が接続されていない。そのため、安定した電圧を第２の制御電極１２ｃに印加することが可能となる。よって、第２のトランジスタ１２を安定して動作させることが出来る。
以上のように、本実施形態の半導体装置１１０によれば、第１の実施形態の半導体装置１００と同様に、スイッチング動作時のピーク電圧が抑制され、高速動作をさせてもゲート電圧の動的制御が可能となる。よって、高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
また、本実施形態の半導体装置１１０によれば、アナログ動作するトランジスタをさらに安定駆動させることにより、さらに高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
（第３の実施形態）
本実施形態の半導体装置は、第２の制御電極１２ｃと第１の電極１０ａの間に電気的に接続されたコンデンサをさらに備える点で、第１の実施形態と異なっている。ここで、第１乃至第２の実施形態と重複する点については、記載を省略する。
図５は、本実施形態の半導体装置１２０の模式図である。
第２の実施形態の半導体装置１１０の場合は、第１の電極１０ａの電圧が、第３の電極１２ａと第４の電極１２ｂの間の電圧により変化する。そのため、第１のトランジスタ１０の動作が不安定になるという問題がある。
第１の実施形態の半導体装置１００の場合は、第２の実施形態の半導体装置１１０と逆に、第１のトランジスタ１０を安定し動作させることが出来る。しかし、第３の電極１２ａの電圧が、第１の電極１０ａと第２の電極１０ｂの間の電圧により変化する。そのため、第２のトランジスタ１２の動作が不安定になるという問題がある。
また、本実施形態の半導体装置１２０においては、コンデンサ３４を設けることにより、第２のトランジスタ１２のゲート電位を安定化させることが出来る。これにより、第５のトランジスタ１８がスイッチング動作する時のパルス幅を維持することが可能になる。
図６は、本実施形態の半導体装置の作用効果を説明する図である。図６（ａ）はコンデンサ３４を設けない場合の第５のトランジスタ１８のドレイン−ソース間電圧の変化、図６（ｂ）はコンデンサ３４を設けた場合の第５のトランジスタ１８のドレイン−ソース間電圧の変化である。
ここで、図６（ａ）の”ａ１”及び図６（ｂ）の”ｂ１”は、同一の可変電源４０の電圧Ｖ１の変化条件におけるドレイン−ソース間電圧の変化である。一方、図６（ａ）の”ａ２”及び図６（ｂ）の”ｂ２”は、図６（ａ）の”ａ１”及び図６（ｂ）の”ｂ１”と比較して、可変電源４０の電圧Ｖ１をより高速に増加させることにより、第２のトランジスタ１２のゲート抵抗を、より急速に減少させているものである。これにより、第５のトランジスタ１８のゲート電極に存在している電荷を、より急速に放電させている。
図６（ａ）の“ａ１”で示したデータにおいては、１．４μｓｅｃ程度までドレイン−ソース間電圧が高い電圧を保っている。一方、図６（ｂ）の“ｂ１”で示したデータでは、１．２μｓｅｃ付近で急激に降下しはじめている。
また、図６（ａ）の“ａ２”で示したデータにおいては、ドレイン−ソース電圧が０Ｖになるのは１．５μｓｅｃ付近である。一方、図６（ｂ）の“ｂ２”で示したデータでは、１．３μｓｅｃ付近でドレイン−ソース電圧が０Ｖになっている。
図６の結果は、コンデンサ３４を設けることにより、第５のトランジスタ１８のドレイン−ソース間電圧がより速く安定化するため、第５のトランジスタ１８がスイッチング動作する場合のパルス幅を維持することが出来るということを示している。
さらに、図６（ａ）の“ａ１”と図６（ａ）の”ａ２”のいずれの可変電源４０の制御条件であっても、図７（ａ）の“ｂ１”と図７（ｂ）の”ｂ２”のようにパルス幅を維持出来ている点は、コンデンサ３４の効果が可変電源４０の制御条件に依存しないということを示している。
本実施形態の半導体装置１２０によれば、第１の実施形態の半導体装置１００と同様に、スイッチング動作時のピーク電圧が抑制され、高速動作をさせてもゲート電圧の動的制御が可能となる。よって、高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
また、本実施形態の半導体装置１２０によれば、アナログ動作するトランジスタとスイッチング動作するトランジスタを安定駆動させることにより、さらに高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
（第４の実施形態）
本実施形態の半導体装置は、第１の電極１０ａに電気的に接続された第７の電極１６ａと、第５の電極１４ａに電気的に接続された第８の電極１６ｂと、第４の制御電極１６ｃと、を有する第４のトランジスタ１６をさらに備える点で第１乃至第３の実施形態と異なっている。ここで、第１乃至第３の実施形態と重複する点については、記載を省略する。
図７は、本実施形態の半導体装置１３０の模式図である。
第４のトランジスタ１６は、例えばｎ型ＭＯＳＦＥＴである。又は、第４のトランジスタ１６は、例えばＩＧＢＴ、ＪＦＥＴ又はＢＪＴである。
第２の交流信号源９２は、第４の制御電極１６ｃに電気的に接続されている。第２の交流信号源９２は、第４のトランジスタ１６を動作させるための信号を第４の制御電極１６ｃに入力する。
第２の制御部６２（制御部６２）は、第２の交流信号源９２に電気的に接続されている。第２の制御部６２は、第２の交流信号源９２が発生する信号の制御を行う。
第２の制御部６２は、例えばマイコン、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、回路基板又はそれらの組合せである。これにより、第２の交流信号源９２は、マイコン又はＦＰＧＡにより発生された信号を受け取る事が出来る。
図８は、本実施形態の別態様の半導体装置１４０の模式図である。
第４のトランジスタ１６は、第１の抵抗３０と第５の制御電極１８ｃの間に、一端が電気的に接続された第２の抵抗３２を介して、電気的に接続されていても良い。
なお、第２の抵抗３２が設けられていなくても良い。
次に、本実施形態の作用効果について説明する。
第５のトランジスタ１８のゲート電圧は、余裕を持って第５のトランジスタ１８を駆動させるために、閾値より十分に高い電圧に設定している。
この場合、第５のトランジスタ１８を所定のタイミングでオフさせる際に、その所定のタイミングで第５のトランジスタ１８がオフにならず、所定の時間差を有して第５のトランジスタ１８がオフになることがある。
特に、第５のトランジスタ１８を、時間をかけて放電させる際には、この所定の時間差がさらに大きくなる。このために、電力変換トランジスタをインバータ等に組み込む際のデッドタイムの設定の仕方が複雑になる。
そこで、本実施形態の半導体装置１４０においては、第４のトランジスタ１６を設ける。第５のトランジスタ１８をオフする際には、第４のトランジスタ１６をオンにする。これにより、第４の制御電極１６ｃの電荷を、第１のトランジスタ１０及び第２のトランジスタ１２を用いた場合よりも速く放電させることが出来る。
さらに、目的に応じてさらに第４のトランジスタ１６をオフにすることにより、上述の所定の時間差を制御することも可能である。
図９は、本実施形態の半導体装置１３０の制御方法を示す模式図である。Ｉｄ、Ｖｄ、Ｖｇはそれぞれ第４のトランジスタ１６のドレイン電流、ドレイン電圧及びゲート電圧である。
本実施形態の半導体装置１３０の制御の一例は、第２の制御部６２が、第５の制御電極１８ｃの電圧が低下し始めた後の第１所定時間ｔ１の間に、第４のトランジスタ１６をオンにすることである。
ここでｔ１は、例えば、第１の抵抗３０の抵抗と、第４のトランジスタ１６のオン抵抗と、第２のトランジスタ１２のオン抵抗と、第３のトランジスタ１４のオン抵抗と、第１の寄生容量２４と、第２の寄生容量２６と、から計算した時定数に基づいて決めることが出来る。なお、第５の制御電極１８ｃの電圧は、例えば第５の制御電極１８ｃと第９の電極１８ａの電位の差である。
また、第５の制御電極１８ｃの電圧が低下し始めた後、第５のトランジスタ１８のドレイン電圧（第１０の電極１８ｂの電圧）は増加し始める。本実施形態の半導体装置１３０の制御の他の一例は、第５のトランジスタ１８のドレイン電圧が増加し始めた後の第２所定時間ｔ２の間に、第２の制御部６２が第４のトランジスタ１６をオンにすることである。
特に、電力変換システム９００に電気的に接続された負荷が、インダクタやモーターのような誘導性負荷の場合は、Ｖｇが低下し第１所定時間ｔ１が経過すると、Ｖｇが時間により変化しない時間帯が生じる。
この時間帯の間にＶｄが増加し始める。そこで、Ｖｄに所定の閾値を設けて、所定の閾値をＶｄが上回るまで第４のトランジスタ１６をオンにする制御を行う。なお、第１０の電極１８ｂの電圧は、例えば第１０の電極１８ｂと第９の電極１８ａの電位の差である。
本実施形態の半導体装置１３０の制御の他の一例は、第２の制御部６２が、第５の制御電極１８ｃの電圧がゼロの時に第４のトランジスタ１６をオンにすることである。
アーム２００ａとアーム２００ｂが半導体装置１３０を有する場合を考える。そして、アーム２００ｂにおける第５のトランジスタ１８がオフになっている状態でアーム２００ａにおける第５のトランジスタ１８がオンになった場合を考える。
この時には、アーム２００ｂの第２の寄生容量２６を通してアーム２００ｂの第５の制御電極１８ｃに電荷が入り、アーム２００ｂの第５のトランジスタ１８がオンになってしまう現象が発生することがある。この現象は誤点弧と呼ばれる。
第４のトランジスタ１６をオンにすることにより、第２の寄生容量２６を通してアーム２００ｂの第５の制御電極１８ｃに入った電荷は、第４のトランジスタ１６を通して除去することが出来る。そのため、上述の誤点弧を防止することが可能となる。
本実施形態の半導体装置１３０によれば、第１の実施形態の半導体装置１００と同様に、スイッチング動作時のピーク電圧が抑制され、高速動作をさせてもゲート電圧の動的制御が可能となる。よって、高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
また、本実施形態の半導体装置１３０においては、第４のトランジスタ１６を設けることにより、第５のトランジスタ１８のゲート電圧を精密に制御することが可能となる。そのため、さらに高速動作と電圧変動抑制が両立可能な半導体装置の提供が可能になる。
（第５の実施形態）
本実施形態のパッケージは、第１乃至第４の実施形態の半導体装置が、単一のパッケージに実装され、単一パッケージによるＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）化がされている点で、第１乃至第４の実施形態と異なっている。ここで、第１乃至第４の実施形態と重複する点については、記載を省略する。
図１０は、本実施形態のパッケージ６００の模式図である。
第１乃至第４の実施形態の半導体装置は、当該半導体装置の電気回路に適したＩＣプロセスを用いて、ダイ７００内に実装されている。ダイ７００は、１枚のパッケージ基板６１０上に設けられることにより、単一パッケージに実装されＩＣ化されている。
ダイ７００上及びパッケージ基板６１０にはそれぞれボンディングパッド６１４及びボンディングパッド６１２が設けられている。ボンディングパッド６１４とボンディングパッド６１２は、結合線６１６により電気的に接続されている。
なお、第５のトランジスタ１８はダイ７００内に内蔵されていても良いし、内蔵されていなくても良い。
本実施形態のパッケージによれば、高速動作と電圧変動抑制が両立可能な半導体装置が単一のパッケージに実装されたパッケージが、提供される。
（第６の実施形態）
本実施形態のインバータ回路及び駆動装置は、第１乃至第４の実施形態の半導体装置を備えるインバータ回路及び駆動装置である。
図１１は、本実施形態の駆動装置の模式図である。駆動装置９６０は、モーター９２０と、インバータ回路９５０を備える。インバータ回路９５０は、電力変換システム９００に対応している。
インバータ回路９５０は、第１乃至第４の実施形態の半導体装置をスイッチング素子とする３個の半導体モジュール１００ａ、１００ｂ、１００ｃで構成される。３個の半導体モジュール１００ａ、１００ｂ、１００ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター９２０が駆動する。
本実施形態によれば、高速動作と電圧変動抑制が両立可能な半導体装置を備えた駆動装置９６０が提供される。
（第７の実施形態）
本実施形態の車両は、第１乃至第４の実施形態の半導体装置を備える鉄道車両である。
図１１は、本実施形態の鉄道車両９１０の模式図である。鉄道車両９１０は、モーター９２０と、電力変換システム９００を備える。
電力変換システム９００から出力される交流電圧により、モーター９２０が駆動する。モーター９２０により車輪９３０が回転する。
本実施形態によれば、高速動作と電圧変動抑制が両立可能な半導体装置を備えた鉄道車両９１０が提供される。
（第８の実施形態）
本実施形態の車両は、第１乃至第４の実施形態の半導体装置を備える自動車である。
図１２は、本実施形態の自動車９４０の模式図である。自動車９４０は、モーター９２０と、電力変換システム９００を備える。
電力変換システム９００から出力される交流電圧により、モーター９２０が駆動する。モーター９２０により車輪９３０が回転する。
本実施形態によれば、高速動作と電圧変動抑制が両立可能な半導体装置を備えた自動車９４０が提供される。
（第９の実施形態）
本実施形態の昇降機は、第１乃至第４の実施形態の半導体装置を備える昇降機である。
図１３は、本実施形態の昇降機（エレベータ）の模式図である。本実施形態の昇降機９９０は、かご９５５、カウンターウエイト９６５、ワイヤロープ９７０、巻上機９８０、モーター９２０と、電力変換システム９００を備える。
電力変換システム９００から出力される交流電圧により、モーター９２０が駆動する。モーター９２０により巻上機９８０が回転し、かご９５５が昇降する。
本実施形態によれば、高速動作と電圧変動抑制が両立可能な半導体装置を備えた昇降機９９０が提供される。
以上述べた少なくとも一つの実施形態の半導体装置によれば、第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、第２の電極に電気的に接続された第３の電極と、第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、第４の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、を備えることにより、高速動作が可能な半導体装置の提供が可能となる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態及び実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態や実施例及びその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 第１のトランジスタ
１０ａ 第１の電極
１０ｂ 第２の電極
１０ｃ 第１の制御電極
１２ 第２のトランジスタ
１２ａ 第３の電極
１２ｂ 第４の電極
１２ｃ 第２の制御電極
１４ 第３のトランジスタ
１４ａ 第５の電極
１４ｂ 第６の電極
１４ｃ 第３の制御電極
１６ 第４のトランジスタ
１６ａ 第７の電極
１６ｂ 第８の電極
１６ｃ 第４の制御電極
１８ 第５のトランジスタ
１８ａ 第９の電極
１８ｂ 第１０の電極
１８ｃ 第５の制御電極
３０ 第１の抵抗
３０ａ 第１の抵抗電極
３０ｂ 第２の抵抗電極
３４ コンデンサ
４０ 可変電源
６０ 第１の制御部
６２ 第２の制御部（制御部）
６６ 第３の制御部
９０ 第１の交流信号源
９２ 第２の交流信号源
１００ 半導体装置
１１０ 半導体装置
１２０ 半導体装置
１３０ 半導体装置
６００ パッケージ
８００ 電力変換装置
９００ 電力変換システム
９１０ 鉄道車両
９４０ 自動車

Claims (22)

  1. 第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、
    前記第２の電極に電気的に接続された第３の電極と、第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、
    前記第４の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第１の電極と前記第２の制御電極の間に電気的に接続されたコンデンサと、
    を備える半導体装置。
  2. 第１の電極と、第２の電極と、第１の制御電極と、を有する第１のトランジスタと、
    前記第２の電極に電気的に接続された第３の電極と、第４の電極と、第２の制御電極と、を有する第２のトランジスタと、
    前記第４の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第１の制御電極に電気的に接続された交流信号源と、
    前記第２の制御電極に電気的に接続された可変電源と、
    前記第１の電極と前記第２の制御電極の間に電気的に接続されたコンデンサと、
    を備える半導体装置。
  3. 第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、
    前記第２の電極に電気的に接続された第３の電極と、第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、
    前記第４の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第１の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
    前記第４のトランジスタの制御を行う第１制御部と、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタと、
    を備え、
    前記第１制御部は、前記第５の制御電極の電圧が低下し始めた後の第１所定時間の間に前記第４のトランジスタをオンにする制御を行う、
    半導体装置。
  4. 第１の電極と、第２の電極と、第１の制御電極と、を有する第１のトランジスタと、
    前記第２の電極に電気的に接続された第３の電極と、第４の電極と、第２の制御電極と、を有する第２のトランジスタと、
    前記第４の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第１の制御電極に電気的に接続された交流信号源と、
    前記第２の制御電極に電気的に接続された可変電源と、
    前記第１の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
    前記第４のトランジスタの制御を行う第１制御部と、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタと、
    を備え、
    前記第１制御部は、前記第５の制御電極の電圧が低下し始めた後の第１所定時間の間に前記第４のトランジスタをオンにする制御を行う、
    半導体装置。
  5. 第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、
    前記第２の電極に電気的に接続された第３の電極と、第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、
    前記第４の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第１の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
    前記第４のトランジスタの制御を行う第１制御部と、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタと、
    を備え、
    前記第１制御部は、前記第１０の電極の電圧が増加し始めた後の第２所定時間の間に前記第４のトランジスタをオンにする制御を行う、
    半導体装置。
  6. 第１の電極と、第２の電極と、第１の制御電極と、を有する第１のトランジスタと、
    前記第２の電極に電気的に接続された第３の電極と、第４の電極と、第２の制御電極と、を有する第２のトランジスタと、
    前記第４の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第１の制御電極に電気的に接続された交流信号源と、
    前記第２の制御電極に電気的に接続された可変電源と、
    前記第１の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
    前記第４のトランジスタの制御を行う第１制御部と、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタと、
    を備え、
    前記第１制御部は、前記第１０の電極の電圧が増加し始めた後の第２所定時間の間に前記第４のトランジスタをオンにする制御を行う、
    半導体装置。
  7. 第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、
    前記第２の電極に電気的に接続された第３の電極と、第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、
    前記第４の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第１の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
    前記第４のトランジスタの制御を行う第１制御部と、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタと、
    を備え、
    前記第１制御部は、前記第５の制御電極の電圧がゼロの時に前記第４のトランジスタをオンにする制御を行う、
    半導体装置。
  8. 第１の電極と、第２の電極と、第１の制御電極と、を有する第１のトランジスタと、
    前記第２の電極に電気的に接続された第３の電極と、第４の電極と、第２の制御電極と、を有する第２のトランジスタと、
    前記第４の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第１の制御電極に電気的に接続された交流信号源と、
    前記第２の制御電極に電気的に接続された可変電源と、
    前記第１の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
    前記第４のトランジスタの制御を行う第１制御部と、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタと、
    を備え、
    前記第１制御部は、前記第５の制御電極の電圧がゼロの時に前記第４のトランジスタをオンにする制御を行う、
    半導体装置。
  9. 第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、
    第３の電極と、前記第１の電極に電気的に接続された第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、
    前記第２の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第３の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
    前記第４のトランジスタの制御を行う第１制御部と、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタと、
    を備え、
    前記第１制御部は、前記第５の制御電極の電圧が低下し始めた後の第１所定時間の間に前記第４のトランジスタをオンにする制御を行う、
    半導体装置。
  10. 第１の電極と、第２の電極と、第１の制御電極と、を有する第１のトランジスタと、
    第３の電極と、前記第１の電極に電気的に接続された第４の電極と、第２の制御電極と、を有する第２のトランジスタと、
    前記第２の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第１の制御電極に電気的に接続された交流信号源と、
    前記第２の制御電極に電気的に接続された可変電源と、
    前記第３の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
    前記第４のトランジスタの制御を行う第１制御部と、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタと、
    を備え、
    前記第１制御部は、前記第５の制御電極の電圧が低下し始めた後の第１所定時間の間に前記第４のトランジスタをオンにする制御を行う、
    半導体装置。
  11. 第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、
    第３の電極と、前記第１の電極に電気的に接続された第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、
    前記第２の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第３の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
    前記第４のトランジスタの制御を行う第１制御部と、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタと、
    を備え、
    前記第１制御部は、前記第１０の電極の電圧が増加し始めた後の第２所定時間の間に前記第４のトランジスタをオンにする制御を行う、
    半導体装置。
  12. 第１の電極と、第２の電極と、第１の制御電極と、を有する第１のトランジスタと、
    第３の電極と、前記第１の電極に電気的に接続された第４の電極と、第２の制御電極と、を有する第２のトランジスタと、
    前記第２の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第１の制御電極に電気的に接続された交流信号源と、
    前記第２の制御電極に電気的に接続された可変電源と、
    前記第３の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
    前記第４のトランジスタの制御を行う第１制御部と、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタと、
    を備え、
    前記第１制御部は、前記第１０の電極の電圧が増加し始めた後の第２所定時間の間に前記第４のトランジスタをオンにする制御を行う、
    半導体装置。
  13. 第１の電極と、第２の電極と、第１の制御電極と、を有しスイッチング動作する第１のトランジスタと、
    第３の電極と、前記第１の電極に電気的に接続された第４の電極と、第２の制御電極と、を有しアナログ動作する第２のトランジスタと、
    前記第２の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第３の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
    前記第４のトランジスタの制御を行う第１制御部と、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタと、
    を備え、
    前記第１制御部は、前記第５の制御電極の電圧がゼロの時に前記第４のトランジスタをオンにする制御を行う、
    半導体装置。
  14. 第１の電極と、第２の電極と、第１の制御電極と、を有する第１のトランジスタと、
    第３の電極と、前記第１の電極に電気的に接続された第４の電極と、第２の制御電極と、を有する第２のトランジスタと、
    前記第２の電極に電気的に接続された第５の電極と、第６の電極と、第３の制御電極と、を有する第３のトランジスタと、
    前記第１の制御電極に電気的に接続された交流信号源と、
    前記第２の制御電極に電気的に接続された可変電源と、
    前記第３の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタと、
    前記第４のトランジスタの制御を行う第１制御部と、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続された第５の制御電極と、を有する第５のトランジスタと、
    を備え、
    前記第１制御部は、前記第５の制御電極の電圧がゼロの時に前記第４のトランジスタをオンにする制御を行う、
    半導体装置。
  15. 前記第１の電極に電気的に接続された第７の電極と、前記第５の電極に電気的に接続された第８の電極と、第４の制御電極と、を有する第４のトランジスタをさらに備え、
    第９の電極と、第１０の電極と、前記第５の電極に電気的に接続される第５の制御電極と、を有する第５のトランジスタに接続される請求項１又は請求項２記載の半導体装置。
  16. 前記第２の制御電極の電圧を、前記第９の電極と前記第１０の電極の間に流れる電流又は前記第９の電極と前記第１０の電極の間の電圧に基づいて決定する第２の制御部をさらに備える請求項３乃至請求項１４いずれか一項記載の半導体装置。
  17. 複数の請求項３乃至請求項１６いずれか一項記載の前記半導体装置を備え、一方の前記半導体装置の前記第１０の電極は、他方の前記半導体装置の前記第９の電極と接続された半導体装置。
  18. 前記交流信号源はマイコン又はＦＰＧＡにより発生された信号を受け取る請求項２、請求項４、請求項６、請求項８、請求項１０、請求項１２又は請求項１４記載の半導体装置。
  19. 前記第２の制御電極の電圧は前記第１の制御電極のハイレベル電圧以下である請求項１乃至請求項１８いずれか一項記載の半導体装置。
  20. 単一のパッケージに実装された請求項１乃至請求項１９いずれか一項記載の半導体装置。
  21. 請求項１乃至請求項２０いずれか一項記載の半導体装置を備える電力変換装置。
  22. 請求項１乃至請求項２０いずれか一項記載の半導体装置を備える車両。
JP2016112793A 2016-06-06 2016-06-06 半導体装置、電力変換装置、及び、車両 Expired - Fee Related JP6602266B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016112793A JP6602266B2 (ja) 2016-06-06 2016-06-06 半導体装置、電力変換装置、及び、車両
US15/431,001 US11139753B2 (en) 2016-06-06 2017-02-13 Semiconductor device, power conversion apparatus, and vehicle
CN201710085598.2A CN107465335B (zh) 2016-06-06 2017-02-17 半导体装置、功率转换装置以及车辆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016112793A JP6602266B2 (ja) 2016-06-06 2016-06-06 半導体装置、電力変換装置、及び、車両

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019147766A Division JP2019216599A (ja) 2019-08-09 2019-08-09 半導体装置、電力変換装置、及び、車両

Publications (2)

Publication Number Publication Date
JP2017221004A JP2017221004A (ja) 2017-12-14
JP6602266B2 true JP6602266B2 (ja) 2019-11-06

Family

ID=60483545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016112793A Expired - Fee Related JP6602266B2 (ja) 2016-06-06 2016-06-06 半導体装置、電力変換装置、及び、車両

Country Status (3)

Country Link
US (1) US11139753B2 (ja)
JP (1) JP6602266B2 (ja)
CN (1) CN107465335B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6439725B2 (ja) * 2016-03-17 2018-12-19 株式会社デンソー 磁気回路部品の温度調整装置
JP6822907B2 (ja) 2017-06-26 2021-01-27 株式会社東芝 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機
JP6786465B2 (ja) 2017-11-07 2020-11-18 株式会社東芝 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機
JP6840695B2 (ja) * 2018-03-21 2021-03-10 株式会社東芝 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機
JP6815346B2 (ja) 2018-03-21 2021-01-20 株式会社東芝 半導体装置、電力変換装置、電子回路、駆動装置、車両、昇降機、及び、半導体装置の制御方法
JP7196048B2 (ja) * 2019-10-23 2022-12-26 株式会社東芝 サージ制御回路及び電力変換器
US20240022161A1 (en) * 2022-07-15 2024-01-18 GM Global Technology Operations LLC Variable current gate driver and system

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4916964B1 (ja) 1969-10-01 1974-04-26
JPS5130310B1 (ja) 1971-05-26 1976-08-31
JP3432425B2 (ja) 1998-08-05 2003-08-04 株式会社東芝 ゲート回路
JP4284575B2 (ja) 2000-04-28 2009-06-24 富士電機デバイステクノロジー株式会社 電力用半導体素子のゲート駆動回路
JP2005253183A (ja) 2004-03-03 2005-09-15 Mitsubishi Electric Corp 車両用電力変換装置
JP3825785B2 (ja) * 2004-03-25 2006-09-27 株式会社東芝 半導体装置
JP2006353093A (ja) * 2005-02-17 2006-12-28 Hitachi Ltd 半導体素子の制御方法
JP4315125B2 (ja) 2005-05-11 2009-08-19 トヨタ自動車株式会社 電圧駆動型半導体素子の駆動装置
JP4650688B2 (ja) 2006-02-03 2011-03-16 株式会社デンソー 絶縁ゲート型トランジスタ駆動回路装置
JP2008067953A (ja) 2006-09-15 2008-03-27 Pansy:Kk 履物
JP4762929B2 (ja) 2007-02-14 2011-08-31 トヨタ自動車株式会社 半導体電力変換装置
JP4916964B2 (ja) 2007-07-12 2012-04-18 ルネサスエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ、ドライバｉｃ、およびシステムインパッケージ
JPWO2009054143A1 (ja) 2007-10-24 2011-03-03 株式会社東芝 電力変換装置
JP5130310B2 (ja) 2010-03-17 2013-01-30 日立アプライアンス株式会社 電圧駆動型半導体素子のゲート駆動回路及び電力変換装置
JP5338850B2 (ja) * 2011-05-18 2013-11-13 株式会社デンソー スイッチング素子の駆動回路
JP5938852B2 (ja) * 2011-05-25 2016-06-22 富士電機株式会社 電圧制御型スイッチング素子のゲート駆動回路
JP5993749B2 (ja) 2013-01-30 2016-09-14 株式会社 日立パワーデバイス 半導体装置のゲート駆動回路およびそれを用いた電力変換装置
JP2017511115A (ja) * 2014-03-20 2017-04-13 ティーエム４・インコーポレーテッド 電子スイッチのコレクタ−エミッタ間電圧の変動を制御するゲートドライバおよび同ゲートドライバを含む回路
US10391849B2 (en) * 2014-04-25 2019-08-27 Aisin Aw Co., Ltd. Vehicle drive device

Also Published As

Publication number Publication date
CN107465335B (zh) 2020-08-04
US20170353128A1 (en) 2017-12-07
US11139753B2 (en) 2021-10-05
JP2017221004A (ja) 2017-12-14
CN107465335A (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
JP6602266B2 (ja) 半導体装置、電力変換装置、及び、車両
JP6822907B2 (ja) 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機
US20140092653A1 (en) Electronic circuit operating based on isolated switching power source
JP6786465B2 (ja) 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機
WO2011121765A1 (ja) 電力変換装置およびサージ電圧抑制方法
US9673807B2 (en) Gate voltage control apparatus configured to control a gate voltage of a switching device
JP6328056B2 (ja) 半導体集積回路装置および電源システム
JP5200738B2 (ja) インバータ回路
JP2009011013A (ja) 電力変換装置
JP2019062714A (ja) 同期整流回路及びスイッチング電源装置
JP5548809B2 (ja) 電源回路及び電力変換装置
JP6384316B2 (ja) 電力変換装置及び電力変換装置の制御方法
JP5382535B2 (ja) ゲート駆動回路の電源装置
US10886836B2 (en) Semiconductor device, power conversion device, driving device, vehicle, and elevator
JP2011018958A (ja) スイッチング素子制御装置およびモータ駆動装置
US10958156B2 (en) Electronic circuit, power conversion device, driving device, vehicle, and elevator
JP2019216599A (ja) 半導体装置、電力変換装置、及び、車両
WO2016143023A1 (ja) ゲートドライブ回路、インバータ回路、及びモータ制御装置
JP3696211B2 (ja) パワースイッチング装置
CN111510048B (zh) 电力变换装置
JP6969480B2 (ja) 電力変換装置
US11342832B2 (en) Driving circuit for semiconductor element, method for driving semiconductor element, and motor control apparatus
JP7087138B2 (ja) 電子回路、半導体装置、電力変換装置、駆動装置、車両、及び、昇降機
Wittig et al. Current injection gate drive circuit for controlling the turn-off characteristic of low voltage power MOSFETs with high current ratings
JP7063082B2 (ja) スイッチング素子制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191008

R151 Written notification of patent or utility model registration

Ref document number: 6602266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees