JP2017131069A - チャージポンプ - Google Patents

Abstract

【課題】 高耐圧キャパシタを用いることなく、キャパシタの破壊を防止することが可能なチャージポンプを提供する。【解決手段】 チャージポンプ１において、ノードＳ５には、キャパシタＣ１４およびＣ１５からなる直列キャパシタ部の一端が接続されている。このキャパシタＣ１４およびＣ１５間のノードＮ５は、電位規制対象ノードである。また、キャパシタＣ１４およびＣ１５からなる直列キャパシタ部が接続されたノードＳ５よりも電圧入力端子側のノードＳ３は、電位規制基準ノードである。電位規制対象ノードＮ５と電位規制基準ノードＳ３との間には、逆並列接続されたダイオードＤ７およびＤ８が介挿されている。これにより電位規制対象ノードＮ５の電位が電位規制基準ノードＳ３の電位を基準とした所定範囲内に規制される。【選択図】図１

Description

この発明は、チャージポンプに関する。

図１４は、従来のチャージポンプの一例であるチャージポンプ５の構成を示す回路図である。図１４に示すように、チャージポンプ５は、電圧入力端子と電圧出力端子の間に順に直列接続された整流素子であるダイオードＤ１〜Ｄ６を有する。ここで、ダイオードＤ１は、アノードが電圧入力端子と接続され、ダイオードＤ２は、アノードがダイオードＤ１のカソードに接続され、ダイオードＤ３は、アノードがダイオードＤ２のカソードに接続され、…という具合に、各ダイオードＤ１〜Ｄ６は直列に接続されている。そして、ダイオードＤ６のカソードは電圧出力端子と接続されている。従って、ダイオードＤ１〜Ｄ６の各々は、電圧入力端子から電圧出力端子に向かう電流を通過させる。キャパシタＣ１の一方の電極は、ダイオードＤ１のカソードとダイオードＤ２のアノードとの接続点であるノードＳ１に接続され、他方の電極にはクロック信号ＣＬＫが与えられる。さらに、キャパシタＣ２の一方の電極は、ダイオードＤ２のカソードとダイオードＤ３のアノードとの接続点であるノードＳ２に接続され、他方の電極にはクロック信号ＣＬＫＢが与えられる。さらに、キャパシタＣ３の一方の電極は、ダイオードＤ３のカソードとダイオードＤ４のアノードとの接続点であるノードＳ３に接続され、他方の電極にはクロック信号ＣＬＫが与えられる。さらに、キャパシタＣ４の一方の電極は、ダイオードＤ４のカソードとダイオードＤ５のアノードとの接続点であるノードＳ４に接続され、他方の電極にはクロック信号ＣＬＫＢが与えられる。さらに、キャパシタＣ５の一方の電極は、ダイオードＤ５のカソードとダイオードＤ６のアノードとの接続点であるノードＳ５に接続され、他方の電極にはクロック信号ＣＬＫが与えられる。この例において、クロック信号ＣＬＫおよびＣＬＫＢのＨレベルは高電位電源電圧ＶＤＤのレベルであり、Ｌレベルは０Ｖである。

チャージポンプ５では、電圧入力端子に高電位電源電圧ＶＤＤが与えられた状態においてクロック信号ＣＬＫがＨレベル、クロック信号ＣＬＫＢがＬレベルになると、ダイオードＤ１、Ｄ３およびＤ５を介したキャパシタＣ１、Ｃ３およびＣ５の充電が行われる。また、クロック信号ＣＬＫがＬレベル、クロック信号ＣＬＫＢがＨレベルになると、ダイオードＤ２およびＤ４を介したキャパシタＣ２およびＣ４の充電が行われる。そして、クロック信号ＣＬＫおよびＣＬＫＢのレベル反転が繰り返されると、それに応じて上記の２種類の充電が交互に繰り返される。その結果、ノードＳ１〜Ｓ５の電位が定常状態に落ち着く。具体的には、クロック信号ＣＬＫがＨレベルの場合は、ノードＳ１の電位がＶＤＤ−Ｖｆ、ノードＳ３の電位が（ＶＤＤ−Ｖｆ）×３、ノードＳ５の電位が（ＶＤＤ−Ｖｆ）×５となる。ここで、ＶｆはダイオードＤ１〜Ｄ５の順方向電圧である。また、クロック信号ＣＬＫＢがＨレベルの場合は、ノードＳ２の電位が（ＶＤＤ−Ｖｆ）×２、ノードＳ４の電位が（ＶＤＤ−Ｖｆ）×４となる。以上説明したチャージポンプ５は、例えば特許文献１に開示されている。

特許第４８５１９０３号公報

ところで、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；金属−酸化膜−半導体構造の電界効果トランジスタ）による半導体集積回路により実現されるチャージポンプでは、ＭＯＳＦＥＴによりキャパシタが構成される場合がある。この種のキャパシタのうち高耐圧キャパシタでない通常のキャパシタの耐圧は、例えば６Ｖである。上述した図１４のチャージポンプ５において、ＶＤＤ＝３．３Ｖ、Ｖｆ＝０．７Ｖであると、クロック信号ＣＬＫがＨレベルの場合にキャパシタＣ５に掛かる電圧は、（ＶＤＤ−Ｖｆ）×５−ＶＤＤ＝９．７Ｖとなるので、キャパシタＣ５に通常のキャパシタを用いると、キャパシタＣ５が破壊される可能性がある。そこで、キャパシタＣ５を高耐圧キャパシタとすることも考えられるが、キャパシタＣ５を高耐圧キャパシタとすると、チャージポンプ５が高価格になる問題がある。

そこで、キャパシタＣ５に高耐圧キャパシタを用いることなく、キャパシタＣ５に掛かる電圧を緩和するために、キャパシタＣ１〜Ｃ５の各々の代わりに、直列接続された２個のキャパシタからなる直列キャパシタ部を用いたチャージポンプ６が考えられている。図１５は、このような直列キャパシタ部を有するチャージポンプ６の構成を示す回路図である。図１５に示すように、チャージポンプ６では、キャパシタＣ１〜Ｃ５の各々の代わりに、キャパシタＣ６およびＣ７からなる直列キャパシタ部と、キャパシタＣ８およびＣ９からなる直列キャパシタ部と、キャパシタＣ１０およびＣ１１からなる直列キャパシタ部と、キャパシタＣ１２およびＣ１３からなる直列キャパシタ部と、キャパシタＣ１４およびＣ１５からなる直列キャパシタ部とが用いられている。キャパシタＣ６およびＣ７間のノードがノードＮ１であり、キャパシタＣ８およびＣ９間のノードがノードＮ２であり、キャパシタＣ１０およびＣ１１間のノードがノードＮ３であり、キャパシタＣ１２およびＣ１３間のノードがノードＮ４であり、キャパシタＣ１４およびＣ１５間のノードがノードＮ５である。ここで、キャパシタＣ１４およびＣ１５の容量値が同じであるとすると、ＶＤＤ＝３．３Ｖ、Ｖｆ＝０．７Ｖであり、クロック信号ＣＬＫがＨレベルである場合に、キャパシタＣ１４およびＣ１５に掛かる電圧の値の合計値は９．７Ｖであり、キャパシタＣ１４およびＣ１５の各々に掛かる電圧の値は９．７Ｖ／２＝４．８５Ｖになるので、キャパシタＣ１４およびＣ１５の破壊を防止することができる。

しかしながら、キャパシタにリーク電流や残留電荷が発生する状況では、直列接続された２個のキャパシタに均等に電圧が加わらない場合がある。例えばキャパシタＣ１５に残留電荷が発生しており、キャパシタＣ１５の両端間に正の電圧が発生していると、キャパシタＣ１４およびＣ１５の充電時に、キャパシタＣ１５に掛かる電圧がキャパシタＣ１４に掛かる電圧よりも大きくなり、キャパシタＣ１５の耐圧を超えることがある。

図１６は、キャパシタＣ１５に残留電荷が発生しており、キャパシタＣ１５の両端間に電圧８Ｖが発生している場合のチャージポンプ６の動作をシミュレーションした結果を示すタイムチャートである。図１６では、ノードＳ５およびＮ５の電位と、クロック信号ＣＬＫとのシミュレーション結果が示されている。クロック信号ＣＬＫがＨレベルの場合にキャパシタＣ１５に掛かる電圧は、ノードＮ５の電位からクロック信号ＣＬＫのＨレベルの電圧であるＶＤＤ＝３．３Ｖを引いた値となる。例えば、キャパシタＣ１５の耐圧が６Ｖであると、図１６に示すように、キャパシタＣ１５に掛かる電圧は耐圧を超えており、キャパシタＣ１５は破壊される。

この発明は、以上説明した事情に鑑みてなされたものであり、高耐圧キャパシタを用いることなく、キャパシタの破壊を防止することが可能なチャージポンプを提供することを目的とする。

この発明は、電圧入力端子と電圧出力端子との間に直列に介挿された複数の整流素子と、前記複数の整流素子の隣り合った整流素子間のノードに一端が接続され、第１および第２のクロック信号のいずれかが他端に与えられる複数のキャパシタ部であって、前記複数のキャパシタ部の少なくとも一部のキャパシタ部が複数のキャパシタを直列接続してなる直列キャパシタ部である複数のキャパシタ部と、前記直列キャパシタ部の少なくとも１つにおける複数のキャパシタ間のノードを電位規制対象ノードとし、前記複数の整流素子の隣り合った整流素子間のノードのうち当該電位規制対象ノードを含む直列キャパシタ部の接続されたノードよりも前記電圧入力端子側のノードである電位規制基準ノードとし、前記電位規制対象ノードおよび前記電位規制基準ノード間に介挿された電位規制用整流素子とを具備することを特徴とするチャージポンプを提供する。

この発明によれば、電位規制対象ノードと電位規制基準ノードとの間に電位規制用整流素子が介挿されているため、電位規制対象ノードの電位は、電位規制基準ノードの電位を基準とした所定の範囲内に規制される。従って、電位規制対象ノードの直列キャパシタ部の各キャパシタに掛かる電圧を所定の範囲内に収めることができる。従って、当該直列キャパシタ部の各キャパシタが破壊されることを防止することができる。

好ましい態様において、前記電位規制用整流素子は、前記複数の整流素子の隣り合った整流素子間のノードのうち前記電圧出力端子に最も近いノードに一端が接続された前記直列キャパシタ部における複数のキャパシタ間のノードを前記電位規制対象ノードとする。

複数の整流素子の隣り合った整流素子間のノードのうち最も電圧出力端子に近いノードに一端が接続された直列キャパシタ部には、他の整流素子間のノードに一端が接続された直列キャパシタ部よりも大きな電圧が印加される。この態様によれば、そのような大きな電圧の印加される直列キャパシタ部の各キャパシタを破壊から保護することができる。

好ましい態様において、前記電位規制用整流素子は、共通の前記電位規制対象ノードと共通の前記電位規制基準ノードとを各々有し、互いに逆極性である第１および第２の電位規制用整流素子を含む。

この態様によれば、電位規制対象ノードの電位を、電位規制基準ノードの電位の近傍の範囲内に規制することができる。

好ましい態様において、前記電位規制用整流素子は、共通の前記電位規制対象ノードと互いに異なる前記電位規制基準ノードとを各々有し、互いに逆極性である第１および第２の電位規制用整流素子を含む。具体的には、前記複数の整流素子は、前記電圧入力端子から前記電圧出力端子に向かう電流を通過させるものであり、前記第１の電流規制用整流素子は、前記電位規制対象ノードにアノードが接続され、前記電位規制基準ノードにカソードが接続され、前記第２の電流規制用整流素子は、前記電位規制対象ノードにカソードが接続され、前記電位規制基準ノードにアノードが接続され、前記第２の電流規制用整流素子の電位規制基準ノードは前記第１の電位規制基準ノードよりも前記電圧入力端子側にある。あるいは前記複数の整流素子は、前記電圧出力端子から前記電圧入力端子に向かう電流を通過させるものであり、前記第１の電流規制用整流素子は、前記電位規制対象ノードにカソードが接続され、前記電位規制基準ノードにアノードが接続され、前記第２の電流規制用整流素子は、前記電位規制対象ノードにアノードが接続され、前記電位規制基準ノードにカソードが接続され、前記第２の電流規制用整流素子の電位規制基準ノードは前記第１の電位規制基準ノードよりも前記電圧入力端子側にある。

この態様によれば、電位規制対象ノードの電位は、第１の電位規制基準ノードの電位の近傍の電位から第２の電位規制基準ノードの電位の近傍の電位までの範囲内に規制される。

好ましい態様において、前記電流規制対象ノードを含む直列キャパシタ部と、前記電流規制基準ノードに接続されたキャパシタ部には、同相のクロック信号が供給され、前記電流規制対象ノードおよび前記電流規制基準ノード間の電流規制用整流素子の両端間には、寄生容量が介在する。

この態様によれば、寄生容量を介した電流規制対象ノードおよび電流規制基準ノード間のカップリングがあるため、クロック信号のエッジによる電流規制対象ノードの電位変化に応じて電位規制基準ノードの電位が変化する。これにより電圧出力端子からの電流供給量が増加する。

好ましい態様において、前記第１の電位規制用整流素子は、ＭＯＳＦＥＴのドレインおよびウェル間のＰＮ接合からなる寄生ダイオードである。あるいは前記第１の電位規制用整流素子と前記第２の電位規制用整流素子の少なくとも一方は、ＭＯＳＦＥＴのドレインおよびウェル間のＰＮ接合からなる寄生ダイオードである。

好ましい態様において、前記第１の電位規制用整流素子と前記第２の電位規制用整流素子の少なくとも一方は、ＭＯＳＦＥＴの寄生ダイオードである。

好ましい態様において、チャージポンプは、前記電位規制対象ノードおよび前記電位規制基準ノードの一方にウェルとソースとが接続されるとともに、他方にゲートおよびドレインが接続されたＭＯＳＦＥＴを有し、前記第１および第２の電位規制用整流素子の一方は、前記ＭＯＳＦＥＴのドレインおよびウェル間のＰＮ接合からなる寄生ダイオードであり、他方は当該ＭＯＳＦＥＴである。

この態様によれば、第１および第２の電位規制用整流素子として１つのトランジスタを用いることができ、半導体基板におけるチャージポンプの所要面積を他の態様よりも小さくすることができる。

他の好ましい態様において、前記ＭＯＳＦＥＴは、第１の導電型のウェル内に形成された第２の導電型のウェルに形成されており、前記ＭＯＳＦＥＴのドレインおよびゲートが前記第１の導電型のウェルに接続されている。

この発明の第１実施形態であるチャージポンプ１の構成を示す回路図である。 同チャージポンプ１のダイオードＤ７およびＤ８の各々を実現するＰチャネルトランジスタＴ１およびＴ２の基板構造を示す断面図である。 同チャージポンプ１の動作をシミュレーションした結果を示すタイムチャートである。 この発明の第２実施形態であるチャージポンプ２の構成を示す回路図である。 この発明の第３実施形態であるチャージポンプ３の構成を示す回路図である。 この発明の第４実施形態であるチャージポンプ４の構成を示す回路図である。 同チャージポンプ４の動作をシミュレーションした結果を示すタイムチャートである。 変形例（３）を説明するための断面図である。 変形例（４）を説明するための断面図である。 変形例（５）を説明するための断面図である。 変形例（６）を説明するための回路図である。 変形例（６）を説明するための回路図である。 変形例（６）を説明するための回路図である。 従来のチャージポンプ５の構成を示す回路図である。 従来のチャージポンプ６の構成を示す回路図である。 同チャージポンプ６の動作をシミュレーションした結果を示すタイムチャートである。

以下、図面を参照し、この発明の実施形態について説明する。

＜第１実施形態＞
（Ａ：構成）
図１は、この発明の第１実施形態であるチャージポンプ１の構成を示す回路図である。本実施形態によるチャージポンプ１は、従来のチャージポンプ６（図１５参照）に第１および第２の電位規制用整流素子であるダイオードＤ７およびＤ８を付け加えた構成となっている。ダイオードＤ７およびＤ８以外はチャージポンプ１とチャージポンプ６は同一である。従って、図１において、図１５に示されたものと同一の構成要素には同一の符号を付けて、その説明を省略する。以下ではダイオードＤ７およびＤ８を中心に説明する。

図１に示すように、チャージポンプ１において、電圧入力端子と電圧出力端子との間に直列に介挿されたダイオードＤ１〜Ｄ６の隣り合ったダイオード間のノードＳ１〜Ｓ５のうち最も電圧出力端子に近いノードＳ５には、キャパシタＣ１４およびＣ１５からなる直列キャパシタ部の一端が接続されている。本実施形態では、このキャパシタＣ１４およびＣ１５間のノードＮ５を電位規制対象ノードとしている。また、本実施形態では、キャパシタＣ１４およびＣ１５からなる直列キャパシタ部が接続されたノードＳ５よりも電圧入力端子側のノードＳ３を電位規制基準ノードとしている。そして、本実施形態では、電位規制対象ノードＮ５と電位規制基準ノードＳ３との間に、逆並列接続されたダイオードＤ７およびＤ８が介挿されている。具体的には、ダイオードＤ７のアノードとダイオードＤ８のカソードが電位規制対象ノードＮ５に接続されており、ダイオードＤ７のカソードとダイオードＤ８のアノードが電位規制基準ノードＳ３に接続されている。

図２は、ダイオードＤ７およびＤ８の各々を実現するＰチャネルＭＯＳＦＥＴ（以下、単にトランジスタという。）Ｔ１およびＴ２の構造を示す断面図である。Ｐ型基板上の各々別個のＮウェルにＰチャネルトランジスタＴ１およびＴ２が各々独立して設けられている。図２に示すように、ＰチャネルトランジスタＴ１のドレインが電位規制対象ノードＮ５に接続され、ＰチャネルトランジスタＴ１のゲートおよびソースとＮウェルとが電位規制基準ノードＳ３に接続されている。ＰチャネルトランジスタＴ１のゲートおよびソースとＮウェルとが同電位であるので、ＰチャネルトランジスタＴ１はＯＦＦとなる。ノードＮ５の電位がノードＳ３の電位にＶｆを足した値よりも高い場合、ＰチャネルトランジスタＴ１のドレインからＮウェルに電流が流れるが、ノードＮ５の電位がノードＳ３の電位からＶｆを引いた値よりも低い場合、ＮウェルからＰチャネルトランジスタＴ１のドレインに電流が流れることがない。このように、ＰチャネルトランジスタＴ１はドレインをアノード、ＮウェルをカソードとするダイオードＤ７として機能する。

さらに、図２に示すように、ＰチャネルトランジスタＴ２のドレインが電位規制基準ノードＳ３に接続され、ＰチャネルトランジスタＴ２のゲートおよびソースとＮウェルとが電位規制対象ノードＮ５に接続されている。ＰチャネルトランジスタＴ２のゲートおよびソースとＮウェルとが同電位であるので、ＰチャネルトランジスタＴ２はＯＦＦとなる。ノードＮ５の電位がノードＳ３の電位からＶｆを引いた値よりも低い場合、ＰチャネルトランジスタＴ２のドレインからＮウェルに電流が流れるが、ノードＮ５の電位がノードＳ３の電位にＶｆを足した値よりも高い場合、ＮウェルからＰチャネルトランジスタＴ２のドレインに電流が流れることがない。このようにＰチャネルトランジスタＴ２はドレインをアノード、ＮウェルをカソードとするダイオードＤ８として機能する。
以上が、チャージポンプ１の構成である。

（Ｂ：動作）
次に、チャージポンプ１の動作について説明する。仮にキャパシタＣ６〜Ｃ１５に残留電荷がない状態でチャージポンプ１の動作を開始させると、上述したように、クロック信号ＣＬＫがＨレベルの場合の各ノードの電位は、ノードＳ１の電位がＶＤＤ−Ｖｆ、ノードＳ３の電位が（ＶＤＤ−Ｖｆ）×３、ノードＳ５の電位が（ＶＤＤ−Ｖｆ）×５となる。また、クロック信号ＣＬＫがＨレベルの場合、キャパシタＣ１４およびＣ１５間の電位規制対象ノードＮ５の電位は、ノードＳ５の電位とクロック信号ＣＬＫの電位ＶＤＤとの中間の電位、すなわち、（（ＶＤＤ−Ｖｆ）×５＋ＶＤＤ）／２＝（（ＶＤＤ−Ｖｆ）×５＋ＶＤＤ−Ｖｆ）／２＋Ｖｆ／２＝３（ＶＤＤ−Ｖｆ）＋Ｖｆ／２となり、ノードＳ３の電位に近い電位となる。また、キャパシタＣ１０およびＣ１１からなる直列キャパシタ部と、キャパシタＣ１４およびＣ１５からなる直列キャパシタ部には同相のクロック信号ＣＬＫが与えられる。従って、ノードＳ３の電位はノードＮ５の電位に連動し、前者が上昇するときは後者が上昇し、前者が低下するときは後者が低下する。

そこで、本実施形態では、電位規制対象ノードＮ５と電位規制基準ノードＳ３との間に第１および第２の電位規制用整流素子であるダイオードＤ７およびＤ８が介挿されている。従って、例えば残留電荷の影響により、キャパシタＣ１４およびＣ１５の一方の充電電圧が他方の充電電圧よりも増加したとしても、ダイオードＤ７およびＤ８により電位規制対象ノードＮ５の電位を電位規制基準ノードＳ３の電位±Ｖｆの範囲内に規制する動作が行われる。具体的には、例えば電位規制対象ノードＮ５の電位が電位規制基準ノードＳ３の電位に順方向Ｖｆを足した値よりも高くなると、電位規制対象ノードＮ５からダイオードＤ７を経由して電位規制基準ノードＳ３に電流が流れ、電位規制対象ノードＮ５の電位の上昇が妨げられる。また、電位規制対象ノードＮ５の電位が電位規制基準ノードＳ３の電位からＶｆを引いた値よりも低くなると、電位規制基準ノードＳ３からダイオードＤ８を経由して電位規制対象ノードＮ５に電流が流れ、電位規制対象ノードＮ５の電位の低下が妨げられる。このように電位規制対象ノードＮ５の電位の規制が行われるため、キャパシタＣ１４およびＣ１５のいずれかの充電電圧が過剰になってキャパシタＣ１４およびＣ１５のいずれかが破壊に至るのを防止することができる。

図３は、キャパシタＣ１５の残留電荷の発生により、チャージポンプ１の動作前の電位規制対象ノードＮ５の電位が８Ｖである場合のチャージポンプ１の動作をシミュレーションした結果を示すタイムチャートである。図３では、ノードＳ３、Ｓ５およびＮ５の電位と、クロック信号ＣＬＫとのシミュレーション結果が示されている。このシミュレーション結果によると、クロック信号ＣＬＫがＨレベルである場合の電位規制基準ノードＳ３の電位は７．８Ｖであるが、電位規制対象ノードＮ５の電位は、この電位規制基準ノードＳ３の電位７．８Ｖに対してＶｆを加えた８．３Ｖに規制されている。従って、クロック信号ＣＬＫがＨレベルの場合、キャパシタＣ１４に掛かる電圧値は、ノードＳ５の電位１０．６ＶからノードＮ５の電位８．３Ｖを引いた電圧値２．３Ｖとなり、キャパシタＣ１５に掛かる電圧の値は、ノードＮ５の電位８．３Ｖからクロック信号ＣＬＫのＨレベルの電圧であるＶＤＤ＝３．３Ｖを引いた電圧値５．０Ｖとなる。例えば、キャパシタＣ１４およびＣ１５の耐圧が６Ｖである場合、図３に示すように、キャパシタＣ１４およびＣ１５の各々に掛かる電圧は耐圧を超えることがないので、キャパシタＣ１４およびＣ１５が破壊されることがない。

以上のように、本実施形態によれば、電位規制対象ノードＮ５の電位の規制が行われるため、キャパシタＣ１４およびＣ１５のいずれかが破壊に至るのを防止することができる。また、本実施形態において、電位規制対象ノードＮ５を中間に含むキャパシタＣ１４およびＣ１５と、電位規制基準ノードＳ３に接続されたキャパシタＣ１０およびＣ１１に同相のクロック信号ＣＬＫが与えられる。この場合、クロック信号ＣＬＫの立ち上がり時に、ダイオードＤ７およびＤ８を構成する各トランジスタのゲートおよびソース（ドレイン）間の寄生容量によりノードＮ５およびＳ３間のカップリングが生じ、ノードＳ３の電位を上昇させる。これにより、チャージポンプ１の電圧出力端子からの電流供給量が増加するという効果が得られる。

＜第２実施形態＞
図４は、この発明の第２実施形態であるチャージポンプ２の構成を示す回路図である。本実施形態によるチャージポンプ２は、従来のチャージポンプ６（図１５参照）にダイオードＤ８を付け加えた構成となっている。図４に示すように、チャージポンプ２では、ノードＳ３とノードＮ５間にダイオードＤ８が介挿されている。具体的には、ダイオードＤ８のアノードはノードＳ３に接続されており、カソードはノードＮ５に接続されている。

この態様では、ダイオードＤ８が無い場合に比べて、キャパシタＣ１４に掛かる電圧の値を一定の値以下にすることができ、キャパシタＣ１４の破壊を防止することができる。

＜第３実施形態＞
図５は、この発明の第３実施形態であるチャージポンプ３の構成を示す回路図である。本実施形態によるチャージポンプ３は、従来のチャージポンプ６（図１５参照）にダイオードＤ７を付け加えた構成となっている。図５に示すように、チャージポンプ３では、ノードＳ３とノードＮ５間にダイオードＤ７が介挿されている。具体的には、ダイオードＤ７のアノードはノードＮ５に接続されており、カソードはノードＳ３に接続されている。

この態様によれば、ダイオードＤ７が無い場合に比べて、キャパシタＣ１５に掛かる電圧の値を一定の値以下にすることができ、キャパシタＣ１５の破壊を防止することができる。

＜第４実施形態＞
図６は、この発明の第４実施形態であるチャージポンプ４の構成を示す回路図である。本実施形態によるチャージポンプ４は、従来のチャージポンプ６（図１５参照）にダイオードＤ９およびＤ１０を付け加えた構成となっている。図６に示すように、チャージポンプ４では、ノードＳ３とノードＮ５間に逆並列接続されたダイオードＤ９およびＤ１０が介挿されている。具体的には、ダイオードＤ９のアノードはノードＮ５に接続されており、カソードはノードＳ４に接続されている。さらに、ダイオードＤ１０のアノードはノードＳ２に接続されており、カソードはノードＮ５に接続されている。

本実施形態では、電位規制対象ノードＮ５と第１の電位規制基準ノードＳ４との間に第１の電位規制用整流素子であるダイオードＤ９が介挿され、電位規制対象ノードＮ５と第２の電位規制基準ノードＳ２との間に第２の電位規制用整流素子であるダイオードＤ１０が介挿されている。従って、例えば残留電荷の影響により、キャパシタＣ１４およびＣ１５の一方の充電電圧が他方の充電電圧よりも増加したとしても、ダイオードＤ９およびＤ１０により電位規制対象ノードＮ５の電位を第２の電位規制基準ノードＳ２の電位−Ｖｆと第１の電位規制基準ノードＳ４の電位＋Ｖｆとの範囲内に規制する動作が行われる。具体的には、例えばノードＮ５の電位がノードＳ４の電位に順方向電圧Ｖｆを足した値よりも高くなると、ノードＮ５からダイオードＤ９を経由してノードＳ４に電流が流れ、ノードＮ５の電位の上昇が妨げられる。また、ノードＮ５の電位がノードＳ２の電位からＶｆを引いた値よりも低くなると、ノードＳ２からダイオードＤ１０を経由してノードＮ５に電流が流れ、ノードＮ５の電位の低下が妨げられる。このように電位規制対象ノードＮ５の電位の規制が行われるため、キャパシタＣ１４およびＣ１５のいずれかの充電電圧が過剰になってキャパシタＣ１４およびＣ１５のいずれかが破壊に至るのを防止することができる。

図７は、キャパシタＣ１５の残留電荷の発生により、チャージポンプ４の動作前のノードＮ５の電位が８Ｖである場合のチャージポンプ４の動作をシミュレーションした結果を示すタイムチャートである。図７では、ノードＳ２、Ｓ４、Ｓ５およびＮ５の電位と、クロック信号ＣＬＫとのシミュレーション結果が示されている。このシミュレーション結果によると、クロック信号ＣＬＫがＨレベルである場合のノードＳ４の電位は７．５Ｖであるが、電位規制対象ノードＮ５の電位は、このノードＳ４の電位７．５Ｖに対してＶｆを加えた８．０Ｖに規制されている。従って、クロック信号ＣＬＫがＨレベルの場合、キャパシタＣ１４に掛かる電圧値は、ノードＳ５の電位１０．６ＶからノードＮ５の電位８．０Ｖを引いた電圧値２．６Ｖとなり、キャパシタＣ１５に掛かる電圧の値は、ノードＮ５の電位８．０Ｖからクロック信号ＣＬＫのＨレベルの電圧であるＶＤＤ＝３．３Ｖを引いた電圧値４．７Ｖとなる。例えば、キャパシタＣ１４およびＣ１５の耐圧が６Ｖである場合、図７に示すように、キャパシタＣ１４およびＣ１５の各々に掛かる電圧は耐圧を超えることがないので、キャパシタＣ１４およびＣ１５が破壊されることがない。

この態様によれば、上記第１実施形態と同様と同様な効果が得られる。また、本実施形態によれば、上記第１実施形態の効果に加え、電位規制対象ノードＮ５の電位が収まる範囲を上記第１実施形態に比べて緩和することができる。従って、電位規制用整流素子Ｄ９およびＤ１０がチャージポンプ４の動作に与える影響を減らしつつキャパシタＣ１４およびＣ１５に掛かる電圧が過大になるのを防止することができる。

＜他の実施形態＞
以上、この発明の各実施形態について説明したが、この発明には、これ以外にも他の実施形態が考えられる。例えば次の通りである。

（１）上記各実施形態において示した各電圧の値は一例であり、これらの値に限られることはない。例えば、ＶＤＤ＝５Ｖであってもよい。

（２）上記各実施形態では、キャパシタＣ６〜Ｃ１５の耐圧は６Ｖであったが、これに限られることはない。

（３）上記第１実施形態では、ダイオードＤ７およびＤ８の各々をＰチャネルトランジスタＴ１およびＴ２の各々により実現していたが、ダイオードＤ７およびＤ８の両者を１つのトランジスタにより実現してもよい。すなわち、電位規制対象ノードおよび電位規制基準ノードの一方にウェルとソースとが接続されるとともに、他方にゲートおよびドレインが接続されたトランジスタを設け、第１および第２の電位規制用整流素子の一方を、当該トランジスタのドレインおよびウェル間のＰＮ接合からなる寄生ダイオードにより実現し、他方は当該トランジスタにより実現するのである。

図８は、ダイオードＤ７およびＤ８を実現するＰチャネルトランジスタＴ３の構造を示す断面図である。図８に示すように、ＰチャネルトランジスタＴ３は、Ｐ型基板上のＮウェルに設けられている。ＰチャネルトランジスタＴ３のドレインおよびゲートは、電位規制対象ノードＮ５に接続され、ＰチャネルトランジスタＴ３のソースとＮウェルとは電位規制基準ノードＳ３に接続されている。この構成において、ＰチャネルトランジスタＴ３のドレイン（Ｐ型拡散層）およびＮウェル間のＰＮ接合は第１の電位規制用整流素子であるダイオードＤ７として機能する。また、ＰチャネルトランジスタＴ３は、第２の電位規制用整流素子であるダイオードＤ８として機能する。

さらに詳述すると、電位規制対象ノードＮ５の電位が電位規制基準ノードＳ３の電位に上記ＰＮ接合の順方向電圧Ｖｆを足した値よりも高い場合、ＰチャネルトランジスタＴ３のドレインからＮウェルに電流が流れる。ただし、ＰチャネルトランジスタＴ３はＯＦＦとなる。一方、電位規制対象ノードＮ５の電位が電位規制基準ノードＳ３の電位からＰチャネルトランジスタＴ３の閾値電圧Ｖｔｈを引いた電位よりも低い場合、ＰチャネルトランジスタＴ３がＯＮとなり、電位規制基準ノードＳ３から電位規制対象ノードＮ５に電流が流れる。ただし、このときＰチャネルトランジスタＴ３のドレインおよびＮウェル間のＰＮ接合は逆バイアスされるので、ＰＮ接合に電流は流れない。この態様によれば、ＰチャネルトランジスタＴ３のみでダイオードＤ７およびＤ８の両者を実現できるので、上記第１実施形態よりも回路面積を小さくすることができる。

（４）上記第１実施形態では、ダイオードＤ７およびＤ８の各々をＰチャネルトランジスタＴ１およびＴ２の各々により実現していたが、２個のＮチャネルトランジスタにより実現してもよい。

図９は、ダイオードＤ７およびＤ８を実現するＮチャネルトランジスタＴ４およびＴ５の構造を示す断面図である。Ｐ型基板上の各々別個のディープＮウェルにＰウェルが各々設けられ、このＰウェルにＮチャネルトランジスタＴ４およびＴ５が各々設けられている。図９に示すように、ＮチャネルトランジスタＴ４のゲートおよびソースとＰウェルとディープＮウェルとがノードＮ５に接続され、ＮチャネルトランジスタＴ４のドレインがノードＳ３に接続されている。ＮチャネルトランジスタＴ４のゲートおよびソースとＰウェルとディープＮウェルとが同電位であるので、ＮチャネルトランジスタＴ４はＯＦＦとなる。ノードＮ５の電位がノードＳ３の電位にＶｆを足した値よりも高い場合、ＰウェルからＮチャネルトランジスタＴ４のドレインに電流が流れるが、ノードＮ５の電位がノードＳ３の電位からＶｆを引いた値よりも低い場合、ＮチャネルトランジスタＴ４のドレインからＰウェルに電流が流れることがない。このため、ＮチャネルトランジスタＴ４はダイオードＤ７を実現する。同様に、ＮチャネルトランジスタＴ５はダイオードＤ８を実現する。

（５）変形例（３）では、１個のＰチャネルトランジスタによりダイオードＤ７およびＤ８を実現したが、１個のＮチャネルトランジスタによりダイオードＤ７およびＤ８を実現してもよい。図１０は、ダイオードＤ７およびＤ８を実現するＮチャネルトランジスタＴ６の構造を示す断面図である。この変形例において、ＮチャネルトランジスタＴ６は、ディープＮウェル内に形成されたＰウェル内に形成されている。また、トランジスタＴ６のドレインおよびゲートがディープＮウェルに接続されている点にある。他の点は変形例（３）と同様である。

（６）上記第１および第２実施形態では、ノードＮ５とノードＳ３との間に電位規制用整流素子を介挿したが、ノードＮ５と、電圧入力端子および電圧出力端子間に直列接続された複数のダイオード間のノードのうちノードＳ３以外のノードとの間に電位規制用整流素子を介挿してもよい。図１１に示す例では、ダイオードＤ８のカソードがノードＮ５に、アノードがノードＳ２に接続されている。また、図１２に示す例では、ダイオードＤ７のアノードがノードＮ５に、カソードがノードＳ２に接続されている。また、図１３に示す例では、ダイオードＤ７のアノードがノードＮ５に、カソードがノードＳ４に接続されている。これらの態様においても、電位規制対象ノードＮ５の電位が適切に規制され、キャパシタＣ１４およびＣ１５を破壊から保護することができる。

図１１および図１２の構成では、ノードＮ５を中間に含むキャパシタＣ１４およびＣ１５にクロック信号ＣＬＫが供給されるのに対し、ノードＳ２に接続されたキャパシタＣ
８およびＣ９にはクロック信号ＣＬＫと逆相のクロック信号ＣＬＫＢが供給される。このため、図１１に示すダイオードＤ８と図１２に示すダイオードＤ７の両方を設けると、ノードＮ５の電位が過剰に規制され、チャージポンプの動作に支障を来す。そこで、図１１および図１２では、ダイオードＤ８またはＤ７の一方のみが設けられている。

（７）上記各実施形態では、チャージポンプはキャパシタの接続点に接続されたダイオードを１または２個有していたが、ダイオードを３個以上有していてもよい。

（８）上記各実施形態では、キャパシタに掛かる電圧を緩和するために、直列接続された２個のキャパシタを用いたが、３個以上が直列接続されたキャパシタを用いてもよい。さらに、ノードＳ１〜Ｓ５に直列接続されたキャパシタの数が一致していなくてもよい。例えば、ノードＳ１〜Ｓ２にはキャパシタが１個だけ接続されており、ノードＳ３〜Ｓ５には直列接続された２個のキャパシタが接続されていてもよい。

（９）上記各実施形態は、電圧出力端子から出力される電圧ＶＰＰＨは正電圧であったが、ダイオードＤ１〜Ｄ６の向きを反転させて、電圧出力端子から負電圧の電圧ＶＰＰＨを出力させてもよい。ただし、この場合、第４実施形態では、ダイオードＤ９およびＤ１０のアノードとカソードを逆にする必要がある。このようにすることで、電位規制対象ノードＮ５の電位を一定の範囲内に収めることができる。

１〜５……チャージポンプ、Ｄ１〜Ｄ１０……ダイオード、Ｃ１〜Ｃ１５……キャパシタ、Ｔ１〜Ｔ６……トランジスタ、Ｓ１〜Ｓ５，Ｎ１〜Ｎ５……ノード。

Claims (11)

1. 電圧入力端子と電圧出力端子との間に直列に介挿された複数の整流素子と、
   前記複数の整流素子の隣り合った整流素子間のノードに一端が接続され、第１および第２のクロック信号のいずれかが他端に与えられる複数のキャパシタ部であって、前記複数のキャパシタ部の少なくとも一部のキャパシタ部が複数のキャパシタを直列接続してなる直列キャパシタ部である複数のキャパシタ部と、
   前記直列キャパシタ部の少なくとも１つにおける複数のキャパシタ間のノードを電位規制対象ノードとし、前記複数の整流素子の隣り合った整流素子間のノードのうち当該電位規制対象ノードを含む直列キャパシタ部の接続されたノードよりも前記電圧入力端子側のノードである電位規制基準ノードとし、前記電位規制対象ノードおよび前記電位規制基準ノード間に介挿された電位規制用整流素子と
   を具備することを特徴とするチャージポンプ。
2. 前記電位規制用整流素子は、前記複数の整流素子の隣り合った整流素子間のノードのうち前記電圧出力端子に最も近いノードに一端が接続された前記直列キャパシタ部における複数のキャパシタ間のノードを前記電位規制対象ノードとする
   ことを特徴とする請求項１に記載のチャージポンプ。
3. 前記電位規制用整流素子は、共通の前記電位規制対象ノードと共通の前記電位規制基準ノードとを各々有し、互いに逆極性である第１および第２の電位規制用整流素子を含むことを特徴とする請求項１または２に記載のチャージポンプ。
4. 前記電位規制用整流素子は、共通の前記電位規制対象ノードと互いに異なる前記電位規制基準ノードとを各々有し、互いに逆極性である第１および第２の電位規制用整流素子を含むことを特徴とする請求項１または２に記載のチャージポンプ。
5. 前記複数の整流素子は、前記電圧入力端子から前記電圧出力端子に向かう電流を通過させるものであり、
   前記第１の電流規制用整流素子は、前記電位規制対象ノードにアノードが接続され、前記電位規制基準ノードにカソードが接続され、
   前記第２の電流規制用整流素子は、前記電位規制対象ノードにカソードが接続され、前記電位規制基準ノードにアノードが接続され、
   前記第２の電流規制用整流素子の電位規制基準ノードは前記第１の電位規制基準ノードよりも前記電圧入力端子側にあることを特徴とする請求項４に記載のチャージポンプ。
6. 前記複数の整流素子は、前記電圧出力端子から前記電圧入力端子に向かう電流を通過させるものであり、
   前記第１の電流規制用整流素子は、前記電位規制対象ノードにカソードが接続され、前記電位規制基準ノードにアノードが接続され、
   前記第２の電流規制用整流素子は、前記電位規制対象ノードにアノードが接続され、前記電位規制基準ノードにカソードが接続され、
   前記第２の電流規制用整流素子の電位規制基準ノードは前記第１の電位規制基準ノードよりも前記電圧入力端子側にあることを特徴とする請求項４に記載のチャージポンプ。
7. 前記電流規制対象ノードを含む直列キャパシタ部と、前記電流規制基準ノードに接続されたキャパシタ部には、同相のクロック信号が供給され、
   前記電流規制対象ノードおよび前記電流規制基準ノード間の電流規制用整流素子の両端間には、寄生容量が介在することを特徴とする請求項１〜６のいずれか１の請求項に記載のチャージポンプ。
8. 前記第１の電位規制用整流素子は、ＭＯＳＦＥＴのドレインおよびウェル間のＰＮ接合からなる寄生ダイオードである
   ことを特徴とする請求項３〜６のいずれか１の請求項に記載のチャージポンプ。
9. 前記第１の電位規制用整流素子と前記第２の電位規制用整流素子の少なくとも一方は、ＭＯＳＦＥＴのドレインおよびウェル間のＰＮ接合からなる寄生ダイオードである
   ことを特徴とする請求項３〜６のいずれか１の請求項に記載のチャージポンプ。
10. 前記電位規制対象ノードおよび前記電位規制基準ノードの一方にウェルとソースとが接続されるとともに、他方にゲートおよびドレインが接続されたＭＯＳＦＥＴを有し、
    前記第１および第２の電位規制用整流素子の一方は、前記ＭＯＳＦＥＴのドレインおよびウェル間のＰＮ接合からなる寄生ダイオードであり、他方は当該ＭＯＳＦＥＴである
    ことを特徴とする請求項３に記載のチャージポンプ。
11. 前記ＭＯＳＦＥＴは、第１の導電型のウェル内に形成された第２の導電型のウェルに形成されており、
    前記ＭＯＳＦＥＴのドレインおよびゲートが前記第１の導電型のウェルに接続されていることを特徴とする請求項１０に記載のチャージポンプ。

Images