KR20200142029A - 충전 펌프 회로 장치 - Google Patents

충전 펌프 회로 장치 Download PDF

Info

Publication number
KR20200142029A
KR20200142029A KR1020207031992A KR20207031992A KR20200142029A KR 20200142029 A KR20200142029 A KR 20200142029A KR 1020207031992 A KR1020207031992 A KR 1020207031992A KR 20207031992 A KR20207031992 A KR 20207031992A KR 20200142029 A KR20200142029 A KR 20200142029A
Authority
KR
South Korea
Prior art keywords
capacitors
well doped
capacitor
charge pump
doped region
Prior art date
Application number
KR1020207031992A
Other languages
English (en)
Other versions
KR102464498B1 (ko
Inventor
네나드 릴릭
로버트 카펠
게오르그 로흐러
Original Assignee
에이엠에스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이엠에스 아게 filed Critical 에이엠에스 아게
Publication of KR20200142029A publication Critical patent/KR20200142029A/ko
Application granted granted Critical
Publication of KR102464498B1 publication Critical patent/KR102464498B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H02M2003/075—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

충전 펌프 회로 장치는 비-중첩 클럭 펄스들(CLK1, CLK2)에 의해 제어되는 제1 및 제2 그룹의 다수의 커패시터들(110, 111, 112, 113)을 포함한다. 커패시터들은 딥 웰 도핑 영역 및 딥 웰 도핑 영역에 의해 둘러싸인 고전압 도핑 영역을 포함하는 반도체 기판에 부분적으로 실현된다. 스위치들(324, 325)은 대응하는 클럭 신호(CLK1, CLK2)와 동상의 신호들(CTRL1, CTRL2)로 딥 웰 도핑 영역을 제어하기 위해 한 쌍의 커패시터들에 연결된다.

Description

충전 펌프 회로 장치
본 개시는 충전 펌프(charge pump)용 회로 장치에 관한 것이다. 구체적으로, 본 개시는 충전 펌프를 형성하는 다수의 커패시터들의 일 부분이 제1 전도성 타입의 딥 웰(deep well) 도핑 영역 및 딥 웰 영역 위에 배치되는 제2 전도성 타입의 다른 도핑 웰을 포함하는 기판에 실현되는 충전 펌프 회로 장치에 관한 것이다.
충전 펌프들은 입력 공급 전압보다 더 높은 출력 전압을 생성하기 위해 집적된 CMOS 반도체 회로들에 널리 사용된다. 딕슨 타입(Dickson type) 충전 펌프에서, 스위치들에 의해 상호연결되는 일련의 커패시터들은 위상-시프트된 비-중첩 클럭 신호들에 의해 제어된다. 커패시터들은 커패시터의 일 부분이 반도체 기판에 배치되고 커패시터의 다른 부분이 게이트 전극에 의해 형성되는 MOS 커패시터들(MOSCAPs)로서 실현될 수 있다. 상보적 MOS 기술(CMOS)을 사용하여, 딥 n-웰 도핑 영역이 p-기판에 배치된다. 딥 n-웰은 충전 펌프 커패시터들의 하부 플레이트를 형성하는 고전압 p-웰을 둘러싼다. 종래의 CMOS 구조들에 따르면, 딥 n-웰 도핑 영역은 공급 전압 VDD와 같은 고정 전압에 연결된다. 그러나, 이러한 경우, 충전 펌프 커패시터들의 하부 플레이트와 딥 n-웰 사이의 기생 커패시턴스들은 모든 클럭 사이클에 대하여 충전 및 방전되어야만 한다. 고전압 p-웰과 딥 n-웰 사이의 기생 커패시턴스가 상당히 크므로, 충전 펌프 동작의 효율이 제한된다.
본 개시의 목적은 효율을 증대시키는 충전 펌프를 제공하는 것이다.
본 개시의 다른 목적은 종래의 솔루션들과 비교할 때 더 적은 입력 전력으로 동일한 출력 전압을 달성하는 충전 펌프를 제공하는 것이다.
본 개시의 더 다른 목적은 더 적은 반도체 면적으로 동일한 효율을 달성하는 충전 펌프 회로 장치를 제공하는 것이다.
위에 언급된 목적들 중 하나 이상은 제1 그룹의 커패시터들 및 제2 그룹의 커패시터들을 포함하는 다수의 커패시터들; 제1 클럭 신호용 단자에 결합되는 제1 그룹의 커패시터들 및 제2 클럭 신호용 단자에 결합되는 제2 그룹의 커패시터들 - 제1 및 제2 클럭 신호들은 비-중첩(non-overlapping) 클럭 펄스들을 가짐 -; 커패시터들 중 하나를 커패시터들 중 다른 하나에 연결시키는 스위치들; 제1 전도성 타입의 딥 웰 도핑 영역 및 제1 전도성 타입의 딥 웰 도핑 영역에 인접하여 배치되는 제2 전도성 타입의 웰 도핑 영역을 포함하는 반도체 기판을 포함하는 커패시터들 중 각각의 하나 - 커패시터들의 일 부분은 반도체 기판에 배치됨 -; 제1 클럭 신호와 동상(in phase)인 제1 제어 신호에 의해 제어되는 제1 그룹의 커패시터들의 딥 웰 도핑 영역들 및 제2 클럭 신호와 동상인 제2 제어 신호에 의해 제어되는 제2 그룹의 커패시터들의 딥 웰 도핑 영역들을 포함하는 충전 펌프 회로 장치에 의해 달성된다.
본 개시에 따르면, 충전 펌프의 MOSCAP들을 실현하기 위해 사용되는 삼중 웰 CMOS 기술의 딥 n-웰들은 충전 펌프의 대응하는 MOSCAP들을 구동시키는 클럭 신호들과 동상인 전압에 의해 구동된다. 따라서, 딥 웰 도핑 영역과 상보적 도핑 타입의 위에-배치된 고전압 웰 도핑 영역 사이의 기생 커패시턴스는 더 적은, 또는 거의 없는 충전 및 방전을 요구한다. 동시에, 딥 웰 도핑 영역과 반도체 기판 사이의 기생 커패시턴스는 충전 펌프 동작 동안 주기적인 충전 및 방전을 받는다. 그러나, 이러한 커패시턴스는 기판에서의 도펀트들(dopants)의 농도가 상대적으로 작기 때문에 딥 웰 도핑 영역과 고전압 웰 도핑 영역 사이의 커패시턴스보다 더 작음으로써 이러한 기생 커패시턴스를 충전 및 방전하기 위해 요구되는 전하의 양이 종래의 회로에서 보다 더 작다. 그 결과, 공급 전력의 사용이 보다 효율적이고 충전 펌프 동작의 효율은 증가된다.
딥 웰 도핑 영역들을 구동시키는 제어 신호들은 충전 펌프 커패시터들의 고전압 노드로부터 취해진다. 딥 웰 도핑 영역들을 구동시키는 전압들은 커패시터들의 클럭 전압과 동상의 전압을 제공하는 2개의 인접한 커패시터들로부터 취해질 수 있다. 딥 웰 도핑 영역들을 제어하는 전압들은 최고(highermost) 전압들을 운반하는 충전 펌프의 출력 단부에 있는 그러한 충전 펌프 커패시터들로부터 취해질 수 있다. 커패시터들의 시퀀스에서의 다른 커패시터들이 또한 가능한다. 딥 웰 클럭 신호들이 최고 커패시터들로부터 취해지면, 효율 증가는 출력 전압에서 소량의 잠재적인 리플을 희생하고 가장 많을 수 있다. 딥 웰 도핑 영역 제어 신호들이 커패시터들의 시퀀스의 중간에서 커패시터들로부터 취해지면, 효율에서의 증가는 더 낮을 수 있으며, 그러나, 출력 전압에서 더 적거나 없는 추가적인 리플의 이익을 가질 수 있다.
충전 펌프 커패시터들에 연결되는 스위치 회로는 딥 웰 도핑 영역들에 대해 동상 제어 신호를 공급할 수 있다. 스위치 회로는 충전 펌프의 클럭 신호들에 의해 제어되고 동상 제어 신호를 딥 웰 도핑 영역들에 공급하기 위해 스위치 트랜지스터들을 포함한다. 스위치 회로들 중 제1 스위치 회로 및 제2 스위치 회로는 제1 및 제2 동상 제어 신호를 딥 웰 도핑 영역들에 공급하기 위해 요구된다. 스위치 회로들은 딥 웰 도핑 영역들에 대한 고전압의 스위칭을 가능하게 하기 위해 부트스트랩 커패시터들 및 스위치 트랜지스터들을 각각 포함한다.
일 실시예에서, 기판은 p-도핑된 반도체 기판일 수 있다. 딥 웰 도핑 영역은 n-도핑된 딥 웰일 수 있다. 고전압 웰 도핑 영역은 n-도핑된 딥 웰 영역에 의해 둘러싸인 고전압 p-도핑된 웰 영역일 수 있다. n-도핑된 소스 및 드레인 영역들은 충전 펌프의 MOSCAP 커패시터들 중 하나를 형성하기 위해 고전압 p-도핑된 웰에 배치된다. n-도핑된 소스/드레인 영역들은 서로 연결된다. n-도핑된 소스/드레인 영역들 사이에 배치되는 게이트 전극은 충전 펌프의 MOSCAP 커패시터들의 상부 플레이트를 형성한다.
충전 펌프는 시퀀스로 배치되는 N 커패시터들을 포함할 수 있다. 이것은 스위치가 제1 및 제2 커패시터, 제2 및 제3 커패시터 등의 사이에 그리고 N-제1 커패시터 및 N-번째 커패시터 사이에 제공된다는 것을 의미한다. 제1 커패시터는 제1 클럭 신호에 의해 제어되고 제2 커패시터는 제1 클럭 신호와 비-중첩하는 제2 클럭 신호 등에 의해 제어됨으로써, N-제1 커패시터는 제1 클럭 신호에 의해 제어되고 N-번째 커패시터는 제2 비-중첩 클럭 신호에 의해 제어된다. 결과적으로, 제1 및 N-제1 커패시터들의 딥 웰 도핑 영역들은 제1 제어 신호에 의해 제어되고 제2 및 N-번째 커패시터의 딥 웰 영역들은 제2 제어 신호에 의해 제어되며, 여기서 제1 및 제2 제어 신호들은 그러나 상승된 전압 레벨에서, 제1 및 제2 클럭 신호들과 동상이다. 제1 및 제2 제어 신호들을 딥 웰 도핑 영역들에 공급하는 스위치 회로들은 N-제1 및 N-번째 커패시터들로부터 취해질 수 있다.
계산들 및 시뮬레이션들은 더 적은 전력이 요구되고, 결과적으로, 전력 손실이 더 낮도록 충전 펌프 동작 동안 충전 및 방전될 필요가 있는 기생 커패시턴스들이 더 낮으므로 충전 펌프의 효율이 증가된다는 것을 나타낸다. 다른 한편, 충전 펌프의 MOS 커패시턴스들은 딥 웰 도핑 영역들이 고정 전위와 관련 있는 종래의 충전 펌프와 동일한 효율을 달성하기 위해 더 작게 치수화될 수 있다는 것이 검증될 수 있다. 그 결과, 집적 회로의 면적 소비가 저감된다.
앞서 말한 일반적인 설명 및 다음의 상세한 설명은 단지 예시적이고, 청구항들의 본질 및 특성을 이해하기 위해 개요 또는 프레임워크를 제공하도록 의도된다는 것이 이해되어야 한다. 첨부 도면들은 추가적인 이해를 제공하기 위해 포함되고 본 명세서에 통합되거나, 그 일부를 구성한다. 도면들은 하나 이상의 실시예들을 예시하고, 명세서와 함께 다양한 실시예들의 원리들 및 동작을 설명하는 역할을 한다. 도면들 중 상이한 도면들에서의 동일한 요소들은 동일한 참조 부호들에 의해 표시된다.
도면들에서:
도 1은 종래의 충전 펌프 회로를 도시한다.
도 2는 충전 펌프 커패시터를 포함하고 기생 커패시턴스들을 예시하는 반도체 기판을 통한 횡단면을 도시한다.
도 3은 본 개시의 원리들에 따른 충전 펌프 회로를 도시한다.
도 4는 딥 웰 도핑 영역들에 대한 동상 제어 신호들을 제공하는 데 유용한 스위치 회로를 도시한다.
도 5는 도 1 및 도 3의 충전 펌프 회로들을 나타내는 분석적 모델에 따른 출력 전압 및 효율을 예시하는 그래프를 도시한다.
도 6은 도 1 및 도 3의 충전 펌프 회로들에 대한 회로 시뮬레이션 툴을 사용하여 충전 펌프 출력 전압의 시뮬레이션을 도시한다.
본 개시는 이제 본 개시의 실시예들을 도시하는 첨부 도면을 참조하여 이하 보다 완전히 설명될 것이다. 그러나, 본 개시는 많은 상이한 형태들로 구현될 수 있고 본원에 진술된 실시예들에 제한되는 것으로 해석되지 않아야 한다. 오히려, 이들 실시예들은 본 개시가 당업자에게 본 개시의 범위를 완전히 전달하도록 제공된다. 도면들은 반드시 축척에 따라 도시되는 것은 아니지만 본 개시를 명확하게 예시하도록 구성된다.
도 1은 소위 딕슨(Dickson) 구조에 따른 종래의 충전 펌프 회로를 도시한다. 충전 펌프는 입력 전압 소스(101)에 의해 공급되는 입력 전압(VDD)으로부터 부하(103, 104)를 공급하는 탱크 커패시터(102)에서 이용가능한 상승된 출력 전압(VOUT)을 생성한다. 딕슨 구조에 따르면, 충전 펌프는 그 커패시터들(110, 111, 112, 113)이 도 1에 도시된 다수의 N 커패시터들의 시퀀스를 포함한다. 110, 111과 같은 인접한 커패시터들은 다이오드일 수 있는 스위치(115)를 통해 연결된다. 커패시터들의 시퀀스의 제1 커패시터(110)는 다이오드(114)를 통해 전압 공급기(101)에 연결된다. 최고(uppermost) 커패시터들(112, 113)은 스위치 또는 다이오드(116)를 통해 연결된다. 커패시터들(110, 112)과 같은 제1 그룹의 커패시터들의 커패시터들은 제1 클럭 신호(CLK1)에 의해 구동된다. 커패시터들(111, 113)과 같은 제2 그룹의 커패스터들의 커패시터들은 제2 클럭 신호(CLK2)에 의해 제어되며, 여기서 클럭 신호(CLK1 및 CLK2)는 위상 시프트된, 비-중첩 펄스들을 갖는다. 제1 및 제2 그룹의 커패시터들은 서로 인터리빙된다. 충전 펌프의 동작 동안, 제1 사이클에서, 커패시터들 중 하나는 충전될 공급 전압에 걸쳐 연결된다. 제2 사이클에서, 커패시터는 인접하여 연결된 커패시터와 직렬로 재구성되어 그것의 부하를 그러한 커패시터에 입력한다.
커패시터들(110, …, 113)은 커패시터의 일 부분이 게이트 전극에 가까운 기판의 웰 도핑 영역에 실현되도록 CMOS 회로 기술에서 MOS 커패시터들(MOSCAPs)로서 실현될 수 있다. 기판은 또한 CMOS 구조를 형성하기 위해 웰 도핑 영역 아래에 딥 웰 도핑 영역을 포함한다. 예를 들어, 커패시터(111)의 하부 플레이트에 연결되는 단자(126)는 기생 커패시터들(120, 121)에 연결된다. 기생 커패시터들(120, 121) 사이의 노드(122)는 종래의 CMOS 기술에 따라 .포지티브 공급 전위(VDD)에 연결된다.
이제, 도 2를 참조하면, 커패시터(111)의 CMOS 층 표현이 보다 상세히 도시된다. 도 2는 삼중 웰 CMOS 구조를 도시한다. p-기판(201)은 딥 n-웰 영역(202)을 포함한다. 딥 n-웰(202)은 기판의 표면에서 단자(122)에 접근가능한 고전압(HV) n-웰 영역들(204)에 연결된다. 딥 n-웰 영역(202)은 커패시터(111)가 실현되는 고전압 p-웰 영역(203)을 둘러싸며, 여기서 고전압 p-웰 영역(203)은 딥 n-웰 영역(202)에 인접하거나 그 위에 배치된다. 커패시터(111)의 하부 플레이트는 HV p-웰 영역(203)에 배치되고 커패시터(111)의 상단 전극은 CMOS 게이트 전극에 의해 표현된다. HV p-웰 영역(203)은 커패시터(111) 하단 전극(126)에 연결되는 n+-도핑 영역들(210, 211)을 포함한다. HV p-웰 영역(203)은 또한 커패시터 하단 전극(126)에 연결되는 p+-도핑 영역(212)을 포함한다. 공통 딥 웰 도핑 영역 및 공통 HV 웰 도핑 영역은 제1 그룹의 커패시터들에 연관되고 다른 공통 딥 웰 도핑 영역 및 다른 HV 웰 도핑 영역은 제2 그룹의 커패시터들에 연관된다.
기생 커패시턴스(120)는 HV p-웰 영역(203)과 딥 n-웰 영역(202) 사이에 형성된다. 다른 기생 커패시턴스(121)는 p-기판(201)과 딥 n-웰 영역(202) 사이에 형성된다. 딥 n-웰 영역(202)이 단자(122)에서 공급 전위(VDD)에 연결되면(도 1), 기생 커패시턴스(120)는 클럭 신호(CLK2)의 모든 클럭 사이클에서 충전 및 방전된다. 클럭 신호(CLK1)에 의해 구동되는 HV p-웰과 딥 n-웰 영역들 사이에 형성되는 기생 커패시턴스는 또한 클럭 신호(CLK1)의 모든 클럭 사이클에서 충전 및 방전된다. 커패시터(101)의 CMOS 층 표현의 개략적인 다이어그램은 또한 충전 펌프 커패시터(111) 및 기생 커패시턴스들(120, 121) 및 단자들/노드들(125, 126, 122)을 도시하는 도 2의 우측 부분에 도시된다.
이제, 도 3을 참조하면, 딕슨 아키텍처(Dickson architecture)의 충전 펌프가 본 개시의 원리들에 따라 도시된다. 도 1의 종래의 충전 펌프와 대조적으로, 딥 n-웰 노드는 클럭 신호들(CLK1 및 CLK2) 중 하나와 동상인 제어 신호에 의해 제어된다. 제1 그룹의 커패시터들(110, 112)의 노드들(310, 312)은 스위치 회로(324)에 연결된다. 제2 그룹의 커패시터들(111, 113)의 노드들(311, 313)은 스위치 회로(325)에 의해 제어된다. 스위치 회로들(324, 325)은 전압들(V(N) 또는 V(N-1)) 중 하나를 노드들(310, 312 및 311, 313)에 인가한다. 스위치 회로들(324, 325)은 대응하는 클럭 신호들(CLK1 및 CLK2)에 의해 제어된다. 노드들(310, ..., 313)은 클럭 신호들에 동상의 신호로 제어된다. 커패시터들(110, 112)은 또한 스위치(324)가 클럭 신호(CLK1)와 동상의 신호에 의해 제어되도록 클럭 신호(CLK1)에 의해 제어된다. 대응적으로, 커패시터들(111, 113)은 클럭 신호(CLK2)에 의해 제어되고 대응하는 스위치(325)는 또한 클럭 신호(CLK2)와 동상의 신호에 의해 제어된다.
충전 펌프 커패시터(111)에 결합되는 딥 n-웰 영역 노드(311)는 클럭 신호(CLK2)와 동상인 펄스를 공급 받는다. 커패시터(111)의 하단 플레이트가 클럭 신호(CLK2)로부터 펄스를 공급 받는 반면, 딥 n-웰 노드(311)는 스위치 회로(325)를 통해 클럭 신호(CLK2)와 동상인 전압(V(N))을 공급 받는다. 그 결과, HV p-웰 영역 및 딥 n-웰 영역으로 구성되는 다이오드의 기생 커패시턴스는 실질적으로 커패시터(111)의 하단 플레이트 및 노드(311)가 동상의 신호들로 구동되기 때문에 충전 또는 방전 동작을 받지 않는다. 그 대신, 딥 n-웰 영역 및 p-기판으로 구성되는 다이오드(121)의 기생 커패시턴스는 충전/방전 동작을 받는다. 다이오드(121)의 기생 커패시턴스는, 다이오드(121)의 기생 커패시턴스가 다이오드(120)의 기생 커패시턴스보다 더 낮도록 p-기판에서의 도핑의 양이 낮기 때문에, 다이오드(120)의 기생 커패시턴스보다 더 작다는 점이 주목되어야 한다. 도 3의 회로의 기생 커패시턴스(121)의 충전 및 방전 동작을 위해 요구되는 전하의 양은 도 1의 회로의 기생 커패시턴스(120)와 비교할 때 더 낮다. 대응하는 상황은 또한 다른 충전 펌프 커패시터들(110, 112, 113)에서의 노드들에 적용된다. 이것은 아래에서 본원에 보다 상세히 설명되는, 도 3의 충전 펌프의 효율을 증가시킨다.
제1 그룹의 커패시터들(110, 112)은 공통 딥 n-웰 도핑 영역 및 공통 HV p-웰 도핑 영역에 배치된다. 대응적으로, 제2 그룹의 커패시터들(111, 113)은 공통 딥 n-웰 도핑 영역 및 공통 HV p-웰 도핑 영역에 배치된다. 제1 그룹의 커패시터들의 공통 딥 n-웰 도핑 영역은 제어 신호(CTRL1)에 의해 제어되고 제2 그룹의 커패시터들의 공통 딥 n-웰 도핑 영역은 제어 신호(CTRL2)에 의해 제어된다.
이제, 도 4를 참조하면, 스위치들(324, 325)에 대한 개략적인 회로 표현이 도시된다. 스위치(324)는 단자(418)에서 클럭 신호(CLK1)에 의해 제어되며, 스위치(325)는 클럭 신호(CLK2)에 의해 제어된다. 출력 신호는 스위치(324)의 경우에 노드들(310, 312) 또는 스위치(325)의 경우에 노드들(311, 313)에 연결되는 단자(412)에 공급된다. 보다 상세하게는, 스위치 회로들(324, 325) 각각은 MOS 트랜지스터들(410, 411)의 드레인 소스 경로들의 직렬 연결(series connection)을 포함한다. 트랜지스터들(410, 411)은 2개의 인접한 충전 펌프 커패시터들, 예를 들어, 2개의 최고(highermost) 충전 펌프 커패시터들(112, 113)의 상단 플레이트들(322, 323)에 연결된다. 단자들(322, 323)은, 이 경우에, 그들이 전위들(V(N-1) 및 V(N))을 공급 받도록 커패시터들(112, 113)에 연결된다. N-채널 MOS 트랜지스터들(413, 414)은 n-채널 트랜지스터(410)의 소스에 연결된다. 트랜지스터(413)의 드레인은 트랜지스터(414)의 게이트에 연결된다. 트랜지스터들(413, 414)의 게이트들은 인버터(417)의 출력 및 인버터(417)의 입력 각각에 연결되는 대응하는 부트스트랩 커패시터(415, 416)에 연결된다. 인버터(417)는 클럭 신호(CLK1 또는 CLK2)를 공급 받는 단자(418)에 연결된다. 부트스트랩 커패시터(415)는 또한 트랜지스터들(410, 411)의 게이트들에 연결된다. 도 4의 회로의 기능은 아래 표에 요약된다:
CLK1, CLK2의 클럭 위상 0
 VDD
트랜지스터(410) on 오프
트랜지스터(411) OFF 온
트랜지스터(413) on OFF
트랜지스터(414) OFF 온
트랜지스터들(410, 411)의 게이트들에서의 전압 V(N-1)+VDD V(N-1)
트랜지스터(414)의 게이트에서의 전압 V(N-1) V(N-1)+VDD
단자(412)에서의 전압 V(N-1) V(N)
표 1은 단자(412)에서의 전압이 단자(418)에서 클럭 신호들(CLK1, CLK2)의 레벨에 응답하여 V(N-1) 또는 V(N)이라는 것을 나타낸다. 이것은 출력 전압들(V(N-1) 및 V(N))이 클럭 신호들(CLK1, CLK2) 각각과 동상으로 공급된다는 것을 의미한다.
도 4는 스위치 회로들(324, 325)에 대한 입력 전압이 단자들(322, 323)에서 최고(upper most) 충전 펌프 커패시터들(112, 113)로부터 취해진다는 것을 도시하지만, 그것은 또한 x = 1, ..., N을 갖는 트랜지스터들 V(x-1), V(x)와 같은 인접한 트랜지스터들의 다른 쌍으로부터 스위치 회로들(324, 325)의 입력 전압을 취하는 것이 가능하다. 112, 113와 같은 최고 커패시터들로부터의 전압을 사용하는 것은 효율에서 가장 높은 증가를 달성한다. 그러나, 이것은 출력 전압에서 특정 양의 리플을 야기할 수 있다. 다른 쌍의 충전 펌프 커패시터들로부터의 스위치들(324, 325)에 대한 입력 전압을 사용하는 것은 효율 증가를 저감시킬 수 있으며, 그러나, 또한 출력 전압에서 리플을 저감시킬 수 있다.
도 5는 충전 펌프의 효율에 관한 2개의 차트들을 도시한다. 효율은 다음과 같이 고려된다:
Figure pct00001
효율은 도 1의 종래의 충전 펌프 및 도 3의 본 개시의 원리들에 따른 충전 펌프에 대해 계산되었다. 곡선들(501 및 502)은 출력 부하 전류에 대한 충전 펌프의 출력 전압을 도시한다. 곡선(501)은 도 1의 회로에 관한 것이며, 곡선(502)은 도 3의 회로에 관한 것이다. 부하에서의 상황은 곡선들(501, 502)이 실질적으로 동일하기 때문에 종래 및 본 충전 펌프들에 대해 실질적으로 동일한 것으로 결론지어 질 수 있다. 이제, 도 5의 우측 부분을 참조하면, 곡선(503)은 도 1의 회로의 효율을 나타내고 곡선(504)은 도 3의 회로의 효율을 나타낸다. 도 5로부터 추측되는 바와 같이, 도 3의 본 회로의 효율은 곡선(504)이 실질적으로 곡선(503) 위에 있으므로, 도 1의 종래의 회로의 효율보다 실질적으로 더 높다. 이것은 도 3의 본 회로가 도 1의 종래의 회로와 비교할 때 더 적은 입력 전력을 요구한다는 것을 의미한다. 다른 한편, 도 3의 회로의 전력 손실이 동일한 출력 부하 조건들을 갖는 도 1의 회로보다 더 적다고 결론이 내려 질 수 있다.
도 6은 CadenceTM의 시뮬레이션 프로그램을 사용하여 종래 및 본 충전 펌프들의 효율의 시뮬레이션을 도시한다. 곡선(603)은 도 1의 회로에 대한 효율을 도시하고 곡선(604)은 도 3의 회로의 효율을 도시한다. 도 6으로부터 추측되는 바와 같이, 도 3의 본 회로의 효율은 곡선(604)이 실질적으로 곡선(603) 위에 있으므로, 도 1의 회로의 효율보다 실질적으로 더 높다.
추가적인 시뮬레이션들은 MOSCAP 커패시터들의 크기 및 수가 반도체 면적 소비를 최적화하기 위해 가변될 수 있다는 것을 드러낸다. 일 예에서, 종래의 접근법으로부터 본 접근법으로 커패시터들의 수를 6개 내지 7개의 커패시터들로 증가시키고 0.7배 만큼 커패시터들의 크기를 저감시키면, MOSCAP 커패시터들의 실현을 위한 면적의 절약은 약 18%인 반면 충전 펌프들의 출력에서 동일한 전력 조건들에 대해 더 많은 효율을 달성한다. 이러한 결과는 딥 n-웰 노드가 대응하는 클럭 신호들과 동상의 더 높은 차수(order)의 커패시터들로부터의 전압으로 제어됨에 따라 도 3의 본 충전 펌프가 더 많은 효율을 렌더링한다는 점에서 달성된다.
다양한 수정들 및 변형들은 첨부된 청구항들에 놓여 있는 바와 같은 본 개시의 사상 또는 범위로부터 벗어나는 것 없이 이루어질 수 있다는 점이 당업자에게 명백할 것이다. 본 개시의 사상 및 본질을 통합하는 개시된 실시예들의 수정들, 조합들, 서브-조합들 및 변형들이 당업자에게 발생할 수 있으므로, 본 개시는 첨부된 청구항들의 범위 내에 모든 것을 포함하는 것으로 해석되어야 한다.

Claims (15)

  1. 충전 펌프 회로 장치에 있어서,
    - 제1 그룹의 커패시터들(110, 112) 및 제2 그룹의 커패시터들(111, 113)을 포함하는 다수의 커패시터들(110, 111, 112, 113);
    - 제1 클럭 신호(CLK1)용 단자에 결합되는 상기 제1 그룹의 커패시터들 및 제2 클럭 신호(CLK2)용 단자에 결합되는 상기 제2 그룹의 커패시터들 - 상기 제1 및 제2 클럭 신호들은 비-중첩(non-overlapping) 클럭 펄스들을 가짐 -;
    - 상기 커패시터들 중 하나를 상기 커패시터들 중 다른 하나에 연결시키는 스위치들(115, 116);
    - 제1 전도성 타입의 딥 웰(deep well) 도핑 영역(202) 및 상기 제1 전도성 타입의 상기 딥 웰 도핑 영역(202)에 인접하여 배치되는 제2 전도성 타입의 웰 도핑 영역(203)을 포함하는 반도체 기판(201)을 포함하는 상기 커패시터들 중 각각의 하나 - 상기 커패시터들의 일 부분은 상기 반도체 기판(201)에 배치됨 -;
    - 상기 제1 클럭 신호(CLK1)와 동상인 제1 제어 신호(CTRL1)에 의해 제어되는 상기 제1 그룹의 커패시터들(110, 112)의 상기 딥 웰 도핑 영역들(202) 및 상기 제2 클럭 신호(CLK2)와 동상인 제2 제어 신호(CTRL2)에 의해 제어되는 상기 제2 그룹의 커패시터들(111, 113)의 상기 딥 웰 도핑 영역을 포함하는, 충전 펌프 회로 장치.
  2. 제1항에 있어서,
    상기 제1 및 제2 제어 신호들(CTRL1, CTRL2)은 상기 제1 그룹의 상기 커패시터들(112) 중 하나의 다른 부분에 결합되는 노드(322) 및 상기 제2 그룹의 상기 커패시터들(113) 중 하나의 다른 부분에 결합되는 다른 노드(323)로부터 공급되는, 충전 펌프 회로 장치.
  3. 제2항에 있어서,
    상기 노드(322) 및 상기 다른 노드(323)는 상기 스위치들(324, 325) 중 하나에 연결되는 인접한 커패시터들의 상기 다른 커패시터 부분들에 연결되는, 충전 펌프 회로 장치.
  4. 제3항에 있어서,
    상기 커패시터들은 시퀀스로 배치되되, 상기 시퀀스는 공급 전압(VDD)용 단자에 연결되는 제1 커패시터(110) 및 상기 공급 전압(VDD)보다 더 높은 전압을 갖는 출력 전압(VOUT)용 단자에 연결되는 최종 커패시터(113)를 포함하며, 상기 다른 노드(323)는 상기 최종 커패시터(113)에 결합되고 상기 노드(322)는 상기 스위치들 중 하나를 통해 상기 최종 커패시터에 연결되는 상기 커패시터(112)에 결합되는, 충전 펌프 회로 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 그룹의 상기 커패시터들의 상기 딥 웰 도핑 영역들(202)은 상기 제1 클럭 신호(CLK1)에 의해 제어되고 상기 시퀀스의 커패시터들 중 인접한 커패시터들(112, 113)에 연결되는 스위치 회로(324)에 결합되고 상기 제2 그룹의 커패시터들의 상기 딥 웰 도핑 영역들(202)은 상기 제2 클럭 신호(CLK2)에 의해 제어되고 상기 인접한 커패시터들(112, 113)에 연결되는 다른 스위치 회로(325)에 결합되는, 충전 펌프 회로 장치.
  6. 제5항에 있어서,
    상기 스위치 회로(324) 및 상기 다른 스위치 회로(325) 각각은:
    - 상기 제1 및 제2 클럭 신호들(CLK1, CLK2) 중 하나를 위한 단자(418),
    - 상기 제1 그룹의 상기 커패시터들(112) 중 하나 및 상기 제2 그룹의 상기 커패시터들(113) 중 하나에 연결되는 상보적 MOS 트랜지스터들(410, 411)의 직렬 연결을 포함하는, 충전 펌프 회로 장치.
  7. 제6항에 있어서,
    상기 스위치 회로(324) 및 상기 다른 스위치 회로(325) 각각은:
    - 상기 제1 및 제2 클럭 신호들 중 하나를 위한 상기 단자(418)에 연결되는 인버터(417);
    - 상기 상보적 MOS 트랜지스터들 중 하나 및 상기 상보적 MOS 트랜지스터들(410, 411)의 게이트 단자들에 연결되는 제1 스위치 트랜지스터(413) 및 상기 상보적 MOS 트랜지스터들(410, 411) 중 하나 및 상기 제1 스위치 트랜지스터(413)의 상기 게이트 단자에 연결되는 제2 스위치 트랜지스터(414);
    - 상기 제1 및 제2 클럭 신호들 중 하나를 위한 상기 단자(418) 및 상기 제2 스위치 트랜지스터(414)의 상기 게이트 단자에 연결되는 부트스트랩 커패시터(416);
    - 상기 인버터(417)의 상기 출력 및 상기 제1 스위치 트랜지스터(413)의 상기 게이트 단자에 연결되는 다른 부트스트랩 커패시터(415)를 더 포함하는, 충전 펌프 회로 장치.
  8. 제5항에 있어서,
    상기 인접한 커패시터들 중 하나는 공급 전압(VDD)보다 더 높은 출력 전압(VOUT)용 단자에 연결되는, 충전 펌프 회로 장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 커패시터들(111, 112, 113, 114)은 상기 웰 도핑 영역들(203) 중 하나에 배치되는 제1 플레이트, 상기 제1 플레이트 위에 배치되는 게이트 전극을 형성하는 제2 플레이트 및 상기 게이트 전극들에 인접한 상기 웰 도핑 영역들(203)에 배치되는 상기 제1 전도성 타입의 도핑 영역들(210, 211)을 포함하는 MOS 커패시터들인, 충전 펌프 회로 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 커패시터들 중 각각의 하나는 제2 전도성 타입의 반도체 기판(201)을 포함하며 이는 상기 제2 전도성 타입과 대향하는 제1 전도성 타입의 딥 웰 도핑 영역(202) 및 상기 제1 전도성 타입의 상기 딥 웰 도핑 영역(202)에 인접하여 배치되는 상기 제2 전도성 타입의 웰 도핑 영역(203)을 포함하며, 상기 커패시터들의 일 부분은 상기 제2 전도성 타입의 상기 웰 도핑 영역(203)에 배치되는, 충전 펌프 회로 장치.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1 전도성 타입은 n-도핑되고 상기 제2 전도성 타입은 p-도핑되는, 충전 펌프 회로 장치.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 제1 그룹의 커패시터들의 상기 딥 웰 도핑 영역들(202)은 상기 제1 전도성 타입의 공통 제1 딥 웰 도핑 영역을 형성하고 상기 제1 그룹의 커패시터들의 상기 웰 도핑 영역들(203)은 상기 제2 전도성 타입의 공통 제1 웰 도핑 영역을 형성하고 여기서 상기 제2 그룹의 커패시터들의 상기 딥 웰 도핑 영역들(202)은 상기 제1 전도성 타입의 공통 제2 딥 웰 도핑 영역을 형성하고 상기 제2 그룹의 커패시터들의 상기 웰 도핑 영역들(203)은 상기 제2 전도성 타입의 공통 제2 웰 도핑 영역을 형성하는, 충전 펌프 회로 장치.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    - p-도핑된 기판(201);
    - 상기 기판에 배치되는 n-도핑된 딥 웰 도핑 영역(202) - 상기 n-도핑된 딥 웰 도핑 영역은 상기 기판에 배치되는 대응하는 p-도핑된 웰 도핑 영역(203)을 둘러싸고 있음 -;
    - 상기 p-도핑된 웰 도핑 영역들(203)에 배치되는 n-도핑된 영역들(210, 211) - 상기 n-도핑된 영역들(210, 211)은 서로 단락됨 -;
    - 상기 n-도핑된 영역들(210, 211) 중 인접한 것들 사이에 배치되는 게이트 전극들을 포함하며, 상기 n-도핑된 영역들 및 상기 게이트 전극은 대응하는 MOS 커패시터(111)를 형성하는, 충전 펌프 회로 장치.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    N 커패시터들(110, 111, 112, 113)의 시퀀스를 포함하며 그 커패시터들 중에서:
    - 제1 커패시터(110)는 공급 전압(VDD)용 단자에 연결되고;
    - 제2 커패시터(111)는 스위치(115)에 의해 상기 제1 커패시터(110)에 연결되고;
    - N-제1 커패시터(112)는 스위치(116)에 의해 N-번째 커패시터(113)에 연결되고;
    - 상기 N-번째 커패시터(113)는 상승된 출력 전압(VOUT)용 단자에 연결되며,
    상기 제1 및 상기 N-제1 커패시터들(110, 112)은 상기 제1 클럭 신호(CLK1)에 의해 제어되고, 상기 제2 및 상기 N-번째 커패시터들(111, 113)은 상기 제2 클럭 신호(CLK2)에 의해 제어되고, 상기 제1 및 N-제1 커패시터들(110, 112)의 상기 딥 웰 도핑 영역들(202)은 상기 제1 제어 신호(CTRL1)에 의해 제어되고 상기 제2 및 상기 N-번째 커패시터(111, 113)의 상기 딥 웰 도핑 영역들은 상기 제2 제어 신호(CTRL2)에 의해 제어되는, 충전 펌프 회로 장치.
  15. 제14항에 있어서,
    - 상기 N-제1 및 상기 N-번째 커패시터(112, 113)에 연결되고 상기 제1 클럭 신호(CLK1)용 단자를 갖는 스위치 회로(324) - 상기 스위치 회로는 상기 제1 제어 신호(CTRL1)를 생성하도록 구성됨 -; 및
    - 상기 N-제1 및 상기 N-번째 커패시터(112, 113)에 연결되고 상기 제2 클럭 신호(CLK2)용 단자를 갖는 다른 스위치 회로(325) - 상기 스위치 회로는 상기 제2 제어 신호(CTRL2)를 생성하도록 구성됨 -를 더 포함하는, 충전 펌프 회로 장치.
KR1020207031992A 2018-05-17 2019-04-05 충전 펌프 회로 장치 KR102464498B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18172965.8A EP3570422B1 (en) 2018-05-17 2018-05-17 Charge pump circuit arrangement
EP18172965.8 2018-05-17
PCT/EP2019/058694 WO2019219295A1 (en) 2018-05-17 2019-04-05 Charge pump circuit arrangement

Publications (2)

Publication Number Publication Date
KR20200142029A true KR20200142029A (ko) 2020-12-21
KR102464498B1 KR102464498B1 (ko) 2022-11-09

Family

ID=62217775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207031992A KR102464498B1 (ko) 2018-05-17 2019-04-05 충전 펌프 회로 장치

Country Status (5)

Country Link
US (1) US11329554B2 (ko)
EP (1) EP3570422B1 (ko)
KR (1) KR102464498B1 (ko)
CN (1) CN112470383B (ko)
WO (1) WO2019219295A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021002811T5 (de) * 2020-05-18 2023-03-02 Microchip Technology Incorporated Ladungspumpenzelle mit verbesserter latch-up-immuniität und ladungspumpen, die diese einschliessen, sowie verwandte systeme, verfahren und vorrichtungen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072725A (en) * 1999-01-26 2000-06-06 Advanced Micro Devices, Inc. Method of erasing floating gate capacitor used in voltage regulator
US20030151449A1 (en) * 2002-02-08 2003-08-14 Rohm Co., Ltd. Semiconductor device equipped with a voltage step-up circuit
US6914791B1 (en) * 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit
JP2017131069A (ja) * 2016-01-21 2017-07-27 凸版印刷株式会社 チャージポンプ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898319B2 (en) 2004-12-06 2011-03-01 Etron Technology, Inc. Efficiency improvement in charge pump system for low power application
US7683698B2 (en) 2007-08-20 2010-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for increasing charge pump efficiency
CN101662208B (zh) * 2008-08-26 2013-10-30 天利半导体（深圳）有限公司 一种实现正负高压的电荷泵电路
KR101642830B1 (ko) * 2009-03-03 2016-07-27 삼성전자주식회사 전압 레벨을 변경하여 출력하는 반도체 장치
TWI397248B (zh) 2009-06-22 2013-05-21 Richtek Technology Corp 多輸入電荷幫浦，其控制電路與操作方法
CN102025358B (zh) * 2009-09-16 2012-05-09 复旦大学 一种具有宽带和高线性度的mos开关电路
US9209784B2 (en) * 2010-04-27 2015-12-08 Rf Micro Devices, Inc. Switchable capacitive elements for programmable capacitor arrays
CN101951144A (zh) * 2010-07-13 2011-01-19 中国科学院上海微系统与信息技术研究所 高效电荷泵及其工作方法
US8461910B2 (en) * 2011-02-24 2013-06-11 Rf Micro Devices, Inc. High efficiency negative regulated charge-pump
CN102624222B (zh) * 2012-03-27 2017-03-29 上海华虹宏力半导体制造有限公司 电荷泵及电荷泵系统
US9379103B2 (en) * 2012-10-17 2016-06-28 Semtech Corporation Semiconductor device and method of preventing latch-up in a charge pump circuit
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
EP3158586A4 (en) * 2014-06-20 2018-01-17 Intel Corporation Monolithic integration of high voltage transistors&low voltage non-planar transistors
WO2016175650A1 (en) * 2015-04-30 2016-11-03 Teledyne Dalsa B.V. Radiation-hard mos pixel sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072725A (en) * 1999-01-26 2000-06-06 Advanced Micro Devices, Inc. Method of erasing floating gate capacitor used in voltage regulator
US20030151449A1 (en) * 2002-02-08 2003-08-14 Rohm Co., Ltd. Semiconductor device equipped with a voltage step-up circuit
US6914791B1 (en) * 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit
JP2017131069A (ja) * 2016-01-21 2017-07-27 凸版印刷株式会社 チャージポンプ

Also Published As

Publication number Publication date
US11329554B2 (en) 2022-05-10
CN112470383A (zh) 2021-03-09
EP3570422B1 (en) 2021-01-13
KR102464498B1 (ko) 2022-11-09
WO2019219295A1 (en) 2019-11-21
CN112470383B (zh) 2024-08-13
EP3570422A1 (en) 2019-11-20
US20210203221A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US6359501B2 (en) Charge-pumping circuits for a low-supply voltage
US6603346B2 (en) Semiconductor booster circuit having cascaded MOS transistors
US7741898B2 (en) Charge pump circuit for high voltage generation
US5892267A (en) Multi-stage voltage-boosting circuit with boosted back-gate bias
KR0136664B1 (ko) 집적 전압 증배기 회로
US4321661A (en) Apparatus for charging a capacitor
US20140152379A1 (en) Capacitor, charge pump circuit, and semiconductor device
JPH02285959A (ja) 電圧逓倍回路
US9985016B2 (en) Charge pump circuit for providing multiplied voltage
EP1708265A2 (en) MOS capacitor with reduced capacitance
WO1984002607A1 (en) Integrated circuit voltage multiplier
EP0843402B1 (en) BiCMOS negative charge pump
JPH0632228B2 (ja) 集積回路電圧増倍器
KR20100099555A (ko) 전압 레벨을 변경하여 출력하는 반도체 장치
JPH083765B2 (ja) 基板バイアス発生回路
US9991331B2 (en) Apparatuses and methods for semiconductor circuit layout
KR102464498B1 (ko) 충전 펌프 회로 장치
CN101227143A (zh) 升压电路
JP4730638B2 (ja) 半導体装置
Allasasmeh et al. Fast-startup high-efficiency tripler charge pump in standard 0.18-μm CMOS technology
JP3040885B2 (ja) 電圧昇圧回路
CN107453601A (zh) 电荷泵和存储器
JP2001245468A (ja) 昇圧回路
CN116961409A (zh) 电荷泵电路、电荷泵电路的控制方法和存储器
KR20000027816A (ko) 커패시터를 구비한 반도체장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right