CN112470383A - 电荷泵电路装置 - Google Patents

电荷泵电路装置 Download PDF

Info

Publication number
CN112470383A
CN112470383A CN201980031188.7A CN201980031188A CN112470383A CN 112470383 A CN112470383 A CN 112470383A CN 201980031188 A CN201980031188 A CN 201980031188A CN 112470383 A CN112470383 A CN 112470383A
Authority
CN
China
Prior art keywords
capacitors
capacitor
charge pump
doped region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980031188.7A
Other languages
English (en)
Inventor
内纳德·利利奇
罗伯特·卡佩尔
格奥尔格·勒雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMS CO LTD
Original Assignee
AMS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMS CO LTD filed Critical AMS CO LTD
Publication of CN112470383A publication Critical patent/CN112470383A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电荷泵电路装置包括通过非重叠的时钟脉冲(CLK1、CLK2)控制的第一组和第二组的多个电容器(110、111、112、113)。电容器部分地实现在半导体衬底中，该半导体衬底包括深阱掺杂区和由该深阱掺杂区包围的高电压掺杂区。开关(324、325)连接到一对电容器，以利用与相应的时钟信号(CLK1、CLK2)同相的信号(CTRL1、CTRL2)来控制深阱掺杂区。

Description

电荷泵电路装置
技术领域
本公开涉及一种用于电荷泵的电路装置。具体地，本公开涉及一种电荷泵电路装置，其中在衬底中实现形成电荷泵的多个电容器的一部分，所述衬底包括第一导电类型的深阱掺杂区和设置在该深阱区上方的第二导电类型的另一掺杂阱。
背景技术
电荷泵广泛用于集成CMOS半导体电路中，以产生高于输入电源电压的输出电压。在Dickson型电荷泵中，通过开关互连的一串电容器通过相移的非重叠的时钟信号控制。电容器可以实现为MOS电容器(MOSCAP)，其中电容器的一部分设置在半导体衬底中，并且电容器的另一部分由栅电极形成。使用互补MOS技术(CMOS)，将深n阱掺杂区设置在p衬底中。深n阱包围高电压p阱，该p阱形成了电荷泵电容器的下极板。根据传统的CMOS结构，深n阱掺杂区连接到诸如电源电压VDD的固定电压。然而，在这种情况下，电荷泵电容器的下极板与深n阱之间的寄生电容一定随着每个时钟周期进行充电和放电。由于高电压p阱和深n阱之间的寄生电容相当大，因此电荷泵操作的效率受到限制。
本公开的目的是提供一种具有增强的效率的电荷泵。
本公开的另一目的是提供一种电荷泵，与传统解决方案相比，该电荷泵以更少的输入功率实现了相同的输出电压。
本公开的又一目的是提供一种电荷泵电路装置，其以更少的半导体面积实现了相同的效率。
发明内容
上述目的中的一个或更多个通过电荷泵电路装置来实现，该电荷泵电路装置包括：多个电容器，其包括第一组电容器和第二组电容器；该第一组电容器耦接到第一时钟信号的端子，并且该第二组电容器耦接到第二时钟信号的端子，该第一时钟信号和第二时钟信号具有不重叠的时钟脉冲；开关，其将电容器中的一个连接到电容器中的另一个；所述电容器中的每一个包括半导体衬底，该半导体衬底包括第一导电类型的深阱掺杂区和与该第一导电类型的深阱掺杂区相邻设置的第二导电类型的阱掺杂区，所述电容器的一部分设置在该半导体衬底中；第一组电容器的深阱掺杂区通过与第一时钟信号同相的第一控制信号控制，并且第二组电容器的深阱掺杂区通过与第二时钟信号同相的第二控制信号控制。
根据本公开，用于实现电荷泵的MOSCAP的三阱CMOS技术的深n阱通过与时钟信号同相的电压驱动，该时钟信号驱动电荷泵的相应的MOSCAP。相应地，在深阱掺杂区与上方设置的互补掺杂类型的高电压阱掺杂区之间的寄生电容需要更少或几乎不需要充电和放电。同时，深阱掺杂区与半导体衬底之间的寄生电容在电荷泵操作期间经受周期性的充电和放电。然而，该电容小于深阱掺杂区与高电压阱掺杂区之间的电容，因为衬底中掺杂剂的浓度相对较小，使得对该寄生电容进行充电和放电所需的电荷量小于在传统电路中所需的电荷量。因此，更有效地使用了电源，并且提高了电荷泵操作的效率。
驱动深阱掺杂区的控制信号取自电荷泵电容器的高电压节点。驱动深阱掺杂区的电压可以取自两个相邻的电容器，这两个电容器供应与电容器的时钟电压同相的电压。控制深阱掺杂区的电压可以取自那些在电荷泵的输出端处承载最高电压的电荷泵电容器。电容器序列中的其他电容器也是可行的。如果深阱时钟信号取自最高的电容器，则效率的提高主要是以输出电压中少量的电势纹波为代价的。如果深阱掺杂区控制信号取自电容器序列中间的电容器，则效率的提高可能会更低，然而其益处是输出电压中的附加波纹更少或没有。
连接到电荷泵电容器的开关电路可以为深阱掺杂区供应同相控制信号。开关电路通过电荷泵的时钟信号控制，并且包括开关晶体管，以向深阱掺杂区供应同相控制信号。需要开关电路中的第一个和第二个，以向深阱掺杂区供应第一同相控制信号和第二同相控制信号。开关电路均包括自举电容器和开关晶体管，以使高电压能够被切换到深阱掺杂区。
在一实施例中，衬底可以是p掺杂的半导体衬底。深阱掺杂区可以是n掺杂深阱。高电压阱掺杂区可以是由n掺杂深阱区包围的高电压p掺杂阱区。N掺杂的源极区和漏极区设置在高电压p掺杂阱中，以形成电荷泵的MOSCAP电容器之一。n掺杂的源极区/漏极区彼此连接。设置在n掺杂的源极区/漏极区之间的栅电极形成了电荷泵的MOSCAP电容器的上极板。
电荷泵可以包括设置成序列的N个电容器。这意味着在第一电容器与第二电容器、第二电容器与第三电容器等之间以及在第N-1电容器与第N电容器之间提供有开关。第一电容器通过第一时钟信号控制，并且第二电容器通过与第一时钟信号不重叠的第二时钟信号控制，等等，使得第N-1电容器通过第一时钟信号控制，并且第N电容器通过不重叠的第二时钟信号控制。因此，第一电容器和第N-1电容器的深阱掺杂区通过第一控制信号控制，并且第二电容器和第N电容器的深阱区通过第二控制信号控制，其中第一控制信号和第二控制信号与第一时钟信号和第二时钟信号同相，然而处于升高的电压水平。将第一控制信号和第二控制信号供应给深阱掺杂区的开关电路可以取自第N-1电容器和第N电容器。
计算和仿真示出了，因为在电荷泵操作期间需要进行充电和放电的寄生电容更低，使得所需的功率更小，并因此功耗更低，因而电荷泵的效率得到了提高。另一方面，能够验证电荷泵的MOS电容的尺寸可以更小，以便实现与将深阱掺杂区绑定到固定电势的传统电荷泵相同的效率。因此，减少了集成电路的面积消耗。
应当理解，前面的一般性描述和下面的详细描述仅仅是示例性的，并且旨在提供概述或框架以理解权利要求的性质和特征。所包括附图用于提供进一步的理解，并且将附图并入在本说明书中并构成其一部分。附图示出了一个或更多个实施例，并且与说明书一起用于说明各个实施例的原理和操作。附图中不同图中的相同元件由相同的附图标记表示。
附图说明
在附图中：
图1示出了传统的电荷泵电路；
图2示出了通过半导体衬底的横截面，其包括电荷泵电容器并示出了寄生电容；
图3示出了根据本公开的原理的电荷泵电路；
图4示出了用于向深阱掺杂区提供同相控制信号的开关电路；
图5示出了根据代表图1和图3的电荷泵电路的分析模型示出了输出电压和效率的曲线图；以及
图6示出了使用电路仿真工具对图1和图3电荷泵电路进行电荷泵输出电压的仿真。
具体实施方式
现在将参考示出本公开的实施例的附图，在下文中对本公开进行更全面地描述。然而，本公开可以以许多不同的形式来体现，并且不应被理解为限于本文中阐述的实施例。提供这些实施例是为了使得本公开将本公开的范围完全传达给本领域技术人员。附图不一定按比例绘制，而是配置为清楚地示出本公开。
图1示出了根据所谓的Dickson结构的传统电荷泵电路。电荷泵通过由输入电压源101供应的输入电压VDD产生在槽路电容器102处可用的升高的输出电压VOUT，该输出电压供应给负载103、104。根据Dickson结构，电荷泵包括N个电容器的序列，在图1中描述了其中的电容器110、111、112、113。诸如110、111的相邻的电容器通过可以是二极管的开关115连接。电容器序列的第一电容器110通过二极管114连接到电压源101。最高的的电容器112、113通过开关或二极管116连接。诸如电容器110、112的第一组电容器中的电容器通过第一时钟信号CLK1驱动。诸如电容器111、113的第二组电容器中的电容器通过第二时钟信号CLK2控制，其中时钟信号CLK1和CLK2具有相移的、非重叠的脉冲。第一组电容器和第二组电容器彼此交错。在电荷泵的操作期间，在第一周期中，电容器之一连接在电源电压两端以待充电。在第二周期中，电容器重新配置为与相邻连接的电容器串联，以将其负荷输入到相邻的电容器。
电容器110、…、113能够以CMOS电路技术实现为MOS电容器(MOSCAP)，使得电容器的一部分在衬底的靠近栅电极的阱掺杂区中实现。衬底还包括在阱掺杂区下方的深阱掺杂区，以形成CMOS结构。例如，连接到电容器111的下极板的端子126连接到寄生电容器120、121。根据传统CMOS技术，寄生电容器120、121之间的节点122连接到正电源电势VDD。
现在转到图2，更详细地示出了电容器111的CMOS层表示。图2示出了三阱CMOS结构。p衬底201包括深n阱区202。深n阱202连接到高电压(HV)n阱区204，以使其在衬底表面在端子122处可接入。深n阱区202包围其中实现了电容器111的高电压p阱区203，其中高电压p阱区203设置为与深n阱区202相邻或在其上方。电容器111的下极板设置在HV p阱区203中，并且电容器111的顶部电极由CMOS栅电极代表。HV p阱区203包括n+掺杂区210、211，电容器111的底部电极126连接到该n+掺杂区。HV p阱区203还包括连接到电容器底部电极126的p+掺杂区212。公共的深阱掺杂区和公共的HV阱掺杂区与第一组电容器相关联，并且另一公共的深阱掺杂区和另一HV阱掺杂区与第二组电容器相关联。
在HV p阱区203与深n阱区202之间形成寄生电容120。在p衬底201与深n阱区202之间形成另一寄生电容121。假设将深n阱区202在端子122处连接到电源电势VDD(图1)，则寄生电容120在时钟信号CLK2的每个时钟周期进行充电和放电。由时钟信号CLK1驱动的在HVp阱区和深n阱区之间形成的寄生电容也在时钟信号CLK1的每个时钟周期进行充电和放电。电容器101的CMOS层表示的示意图也在图2的右侧部分中描绘，该部分示出了电荷泵电容器111和寄生电容120、121以及端子/节点125、126、122。
现在转到图3，根据本公开的原理示出了Dickson架构的电荷泵。与图1的传统电荷泵相比，深n阱节点通过与时钟信号CLK1和CLK2之一同相的控制信号控制。第一组电容器110、112的节点310、312连接到开关电路324。第二组电容器111、113的节点311、313通过开关电路325控制。开关电路324、325将电压V(N)或V(N-1)之一施加到节点310、312以及311、313。开关电路324、325通过相应的时钟信号CLK1和CLK2控制。节点310、...、313通过与时钟信号同相的信号控制。电容器110、112通过时钟信号CLK1控制，使得开关324也通过与时钟信号CLK1同相的信号控制。相应地，电容器111、113通过时钟信号CLK2控制，并且相应的开关325也通过与时钟信号CLK2同相的信号控制。
与电荷泵电容器111耦接的深n阱区节点311供应有与时钟信号CLK2同相的脉冲。当电容器111的底部极板供应有来自时钟信号CLK2的脉冲时，深n阱节点311通过开关电路325供应有与时钟信号CLK2同相的电压V(N)。因此，由于电容器111的底部极板和节点311被同相信号驱动，由HV p阱区和深n阱区组成的二极管的寄生电容基本上不经受充电或放电操作。替代地，由深n阱区和p衬底组成的二极管121的寄生电容经受充电/放电操作。应当注意，二极管121的寄生电容小于二极管120的寄生电容，因为p衬底中的掺杂量低，使得二极管121的寄生电容低于二极管120的寄生电容。当与图1的电路的寄生电容120相比时，对图3的电路的寄生电容121进行充电和放电操作所需的电荷量更低。相应的情况也适用于其他电荷泵电容器110、112、113处的节点。这提高了图3的电荷泵的效率，这在下文中更详细地说明。
第一组电容器110、112设置在公共的深n阱掺杂区和公共的HV p阱掺杂区中。相应地，第二组电容器111、113设置在公共的深n阱掺杂区和公共的HV p阱掺杂区中。第一组电容器的公共的深n阱掺杂区通过控制信号CTRL1控制，并且第二组电容器的公共的深n阱掺杂区通过控制信号CTRL2控制。
现在转到图4，示出了开关324、325的示意性电路表示。开关324通过端子418处的时钟信号CLK1控制，开关325通过时钟信号CLK2控制。输出信号在端子412处供应，该端子在开关324的情况下连接到节点310、312，或者在开关325的情况下连接到节点311、313。更具体地，开关电路324、325均包括MOS晶体管410、411的漏极源极路径的串联连接。晶体管410、411连接到两个相邻的电荷泵电容器，例如，连接到两个最高电荷泵电容器112、113的顶部极板322、323。在这种情况下，端子322、323连接到电容器112、113，使得它们被供应有电势V(N-1)和V(N)。N沟道MOS晶体管413、414连接到n沟道晶体管410的源极。晶体管413的漏极连接到晶体管414的栅极。晶体管413、414的栅极连接到相应的自举电容器415、416，该自举电容器分别连接到反相器417的输出和反相器417的输入。反相器417连接到端子418，该端子被供应有时钟信号CLK1或CLK2。自举电容器415也连接到晶体管410、411的栅极。下表中总结了图4电路的功能：
Figure BDA0002767444790000071
该表示出了端子412处的电压为V(N-1)或V(N)，以响应于端子418处的时钟信号CLK1、CLK2的水平。这意味着输出电压V(N-1)和V(N)分别以与时钟信号CLK1、CLK2同相地来供应。
尽管图4示出了到开关电路324、325的输入电压取自最高电荷泵电容器112、113的端子322、323处，也可以从另一对相邻的晶体管获取开关电路324、325的输入电压，诸如晶体管V(x-1)、V(x)，其中x＝1、...、N。使用来自诸如112、113的最高电容器的电压实现最高的效率提高。然而，这会在输出电压中引起一定量的纹波。使用来自另一对电荷泵电容器的到开关324、325的输入电压会降低效率提高，然而，也会减小输出电压中的纹波。
图5示出了与电荷泵效率有关的两个图表。效率被认为是：
Figure BDA0002767444790000072
已经针对图1的传统电荷泵和图3的根据本公开原理的电荷泵计算了效率。曲线501和502示出了电荷泵相对于输出负载电流的输出电压。曲线501与图1的电路有关，曲线502与图3的电路有关。能够得出结论的是，因为曲线501、502基本相同，所以对于传统的电荷泵和本公开的电荷泵而言，负载处的情况基本上相同。现在转到图5的右侧部分，曲线503代表图1的电路的效率，并且曲线504代表图3的电路的效率。从图5能够看出，由于曲线504基本上在曲线503的上方，因此图3的本公开电路的效率基本上高于图1的传统电路的效率。这意味着，当与图1的传统电路相比时，图3的本公开电路需要更少的输入功率。另一方面，能够得出结论的是，图3的电路的功耗小于具有相同输出负载条件的图1的电路。
图6示出了使用CadenceTM仿真程序来对传统电荷泵和本公开电荷泵的效率进行的仿真。曲线603描绘了图1的电路的效率，并且曲线604描绘了图3的电路的效率。从图6能够看出，由于曲线604基本上在曲线603的上方，因此图3的本公开电路的效率基本上高于图1的电路的效率。
附加的仿真显示，能够改变MOSCAP电容器的尺寸和数量来优化半导体面积消耗。在一示例中，从传统方法到本公开方法将电容器的数量从6个增加到7个电容器，并将电容器的尺寸减小至0.7倍，使用于实现MOSCAP电容器的面积节省了约18％，同时在电荷泵的输出处在大致相同功率的条件下实现更高的效率。结果实现了，通过来自高阶电容器的与相应的时钟信号同相的电压来控制深n阱节点，图3的本公开电荷泵提供了更高的效率。
对于本领域技术人员将显而易见的是，在不脱离如所附权利要求书所限定的本公开的精神或范围的情况下，能够进行各种修改和变型。本领域技术人员能够设想到结合了本公开的精神和实质的对所公开实施例进行的修改、组合、子组合和变型，因此本公开应被理解为包括落入所附权利要求的范围内的所有内容。

Claims (15)

1.一种电荷泵电路装置，包括：
-多个电容器(110、111、112、113)，其包括第一组电容器(110、112)和第二组电容器(111、113)；
-所述第一组电容器耦接到第一时钟信号(CLK1)的端子，并且所述第二组电容器耦接到第二时钟信号(CLK2)的端子，所述第一时钟信号和第二时钟信号具有不重叠的时钟脉冲；
-开关(115、116)，其将所述电容器中的一个连接到所述电容器中的另一个；
-所述电容器中的每一个包括半导体衬底(201)，所述半导体衬底包括第一导电类型的深阱掺杂区(202)和与所述第一导电类型的深阱掺杂区(202)相邻设置的第二导电类型的阱掺杂区(203)，所述电容器的一部分设置在所述半导体衬底(203)中；
-所述第一组电容器(110、112)的深阱掺杂区(202)通过与所述第一时钟信号(CLK1)同相的第一控制信号(CTRL1)控制，并且所述第二组电容器(111、113)的深阱掺杂区通过与所述第二时钟信号(CLK2)同相的第二控制信号(CTRL2)控制。
2.根据权利要求1所述的电荷泵电路装置，其中，所述第一控制信号和第二控制信号(CTRL1、CTRL2)从节点(322)以及另一节点(323)供应，所述节点(322)耦接到所述第一组电容器(112)之一的另一部分，所述另一节点(323)耦接到所述第二组电容器(113)之一的另一部分。
3.根据权利要求2所述的电荷泵电路装置，其中，所述节点(322)和所述另一节点(323)连接到相邻的电容器的另一电容器部分，所述相邻的电容器连接到开关(324、325)之一。
4.根据权利要求3所述的电荷泵电路装置，其中，所述电容器设置成序列，所述序列包括连接到电源电压(VDD)的端子的第一电容器(110)以及连接到输出电压(VOUT)的端子的最后一个电容器(113)，所述输出电压具有高于电源电压(VDD)的电压，其中，所述另一节点(323)耦接到所述最后一个电容器(113)，并且所述节点(322)耦接到通过所述开关之一与所述最后一个电容器连接的电容器(112)。
5.根据权利要求1至4中任一项所述的电荷泵电路装置，其中，所述第一组电容器的深阱掺杂区(202)耦接到开关电路(324)，所述开关电路通过所述第一时钟信号(CLK1)控制并连接到所述电容器序列的相邻的电容器(112、113)，并且所述第二组电容器的深阱掺杂区(202)耦接到另一开关电路(325)，所述另一开关电路通过所述第二时钟信号(CLK2)控制并连接到所述相邻的电容器(112、113)。
6.根据权利要求5所述的电荷泵电路装置，其中，所述开关电路(324)和所述另一开关电路(325)分别包括：
-所述第一时钟信号和第二时钟信号(CLK1、CLK2)之一的端子(418)，
-互补MOS晶体管(410、411)的串联连接，所述互补MOS晶体管连接到所述第一组电容器(112)之一和所述第二组电容器(113)之一。
7.根据权利要求6所述的电荷泵电路装置，其中，所述开关电路(324)和所述另一开关电路(325)分别还包括：
-反相器(417)，其连接到所述第一时钟信号和第二时钟信号之一的端子(418)；
-第一开关晶体管(413)，其连接到所述互补MOS晶体管之一和所述互补MOS晶体管(410、411)的栅极端子；以及第二开关晶体管(414)，其连接到所述互补MOS晶体管(410、411)之一和所述第一开关晶体管(413)的栅极端子；
-自举电容器(416)，其连接到所述第一时钟信号和第二时钟信号之一的端子(418)并且连接到所述第二开关晶体管(414)的栅极端子；
-另一自举电容器(415)，其连接到所述反相器(417)的输出并且连接到所述第一开关晶体管(413)的栅极端子。
8.根据权利要求5所述的电荷泵电路装置，其中，所述相邻的电容器之一连接到高于电源电压(VDD)的输出电压(VOUT)的端子。
9.根据权利要求1至8中任一项所述的电荷泵电路装置，其中，所述电容器(111、112、113、114)是MOS电容器，所述MOS电容器包括设置在所述阱掺杂区(203)之一中的第一极板、形成设置在所述第一极板上方的栅电极的第二极板，以及设置在与所述栅电极相邻的阱掺杂区(203)中的第一导电类型的掺杂区(210、211)。
10.根据权利要求1至9中任一项所述的电荷泵电路装置，其中，所述电容器中的每一个包括第二导电类型的半导体衬底(201)，所述半导体衬底包括与所述第二导电类型相反的第一导电类型的深阱掺杂区(202)，以及与所述第一导电类型的深阱掺杂区(202)相邻设置的第二导电类型的阱掺杂区(203)，其中，所述电容器的一部分设置在所述第二导电类型的阱掺杂区(203)中。
11.根据权利要求1至10中任一项所述的电荷泵电路装置，其中，所述第一导电类型是n掺杂的，并且所述第二导电类型是p掺杂的。
12.根据权利要求1至11中任一项所述的电荷泵电路装置，其中，所述第一组电容器的深阱掺杂区(202)形成公共的第一导电类型的第一深阱掺杂区，并且所述第一组电容器的阱掺杂区(203)形成公共的第二导电类型的第一阱掺杂区，并且其中，所述第二组电容器的深阱掺杂区(202)形成公共的第一导电类型的第二深阱掺杂区，并且所述第二组电容器的阱掺杂区(203)形成公共的第二导电类型的第二阱掺杂区。
13.根据权利要求1至12中任一项所述的电荷泵电路装置，包括：
-p掺杂衬底(201)；
-设置在所述衬底中的n掺杂的深阱掺杂区(202)，所述n掺杂的深阱掺杂区包围设置在所述衬底中的相应的p掺杂的阱掺杂区(203)；
-设置在所述p掺杂的阱掺杂区(203)中的n掺杂区(210、211)，所述n掺杂区(210、211)彼此短路；
-设置在相邻的n掺杂区(210、211)之间的栅电极，其中，所述n掺杂区和所述栅电极形成相应的MOS电容器(111)。
14.根据权利要求1至13中任一项所述的电荷泵电路装置，包括N个电容器(110、111、112、113)的序列，其中：
-第一电容器(110)连接到电源电压(VDD)的端子；
-第二电容器(111)通过开关(115)连接到所述第一电容器(110)；
-第N-1电容器(112)通过开关(116)连接到第N电容器(113)；以及
-所述第N电容器(113)连接到升高的输出电压(VOUT)的端子，
其中，所述第一电容器和所述第N-1电容器(110、112)通过所述第一时钟信号(CLK1)控制，所述第二电容器和所述第N电容器(111、113)通过第二时钟信号(CLK2)控制，所述第一电容器和所述第N-1电容器(110、112)的深阱掺杂区(202)通过所述第一控制信号(CTRL1)控制，并且所述第二电容器和所述第N电容器(111、113)的深阱掺杂区通过所述第二控制信号(CTRL2)控制。
15.根据权利要求14所述的电荷泵电路装置，还包括：
-开关电路(324)，其连接到所述第N-1电容器和所述第N电容器(112、113)并具有所述第一时钟信号(CLK1)的端子，所述开关电路配置为产生所述第一控制信号(CTRL1)；以及
-另一开关电路(325)，其连接到所述第N-1电容器和所述第N电容器(112、113)并具有所述第二时钟信号(CLK2)的端子，所述开关电路配置为产生所述第二控制信号(CTRL2)。
CN201980031188.7A 2018-05-17 2019-04-05 电荷泵电路装置 Pending CN112470383A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18172965.8A EP3570422B1 (en) 2018-05-17 2018-05-17 Charge pump circuit arrangement
EP18172965.8 2018-05-17
PCT/EP2019/058694 WO2019219295A1 (en) 2018-05-17 2019-04-05 Charge pump circuit arrangement

Publications (1)

Publication Number Publication Date
CN112470383A true CN112470383A (zh) 2021-03-09

Family

ID=62217775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980031188.7A Pending CN112470383A (zh) 2018-05-17 2019-04-05 电荷泵电路装置

Country Status (5)

Country Link
US (1) US11329554B2 (zh)
EP (1) EP3570422B1 (zh)
KR (1) KR102464498B1 (zh)
CN (1) CN112470383A (zh)
WO (1) WO2019219295A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115606096A (zh) * 2020-05-18 2023-01-13 微芯片技术股份有限公司（Us） 具有改进的闭锁抗扰度的电荷泵单元和包括其的电荷泵以及相关系统、方法和设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030151449A1 (en) * 2002-02-08 2003-08-14 Rohm Co., Ltd. Semiconductor device equipped with a voltage step-up circuit
CN101662208A (zh) * 2008-08-26 2010-03-03 天利半导体（深圳）有限公司 一种实现正负高压的电荷泵电路
US20100226166A1 (en) * 2009-03-03 2010-09-09 Sang-Hee Jung MOS capacitor and charge pump with MOS capacitor
CN101951144A (zh) * 2010-07-13 2011-01-19 中国科学院上海微系统与信息技术研究所 高效电荷泵及其工作方法
CN102624222A (zh) * 2012-03-27 2012-08-01 上海宏力半导体制造有限公司 电荷泵及电荷泵系统
US20140103415A1 (en) * 2012-10-17 2014-04-17 Semtech Corporation Semiconductor Device and Method of Preventing Latch-Up in a Charge Pump Circuit
CN106463533A (zh) * 2014-06-20 2017-02-22 英特尔公司 高电压晶体管和低电压非平面晶体管的单片集成
US20180090528A1 (en) * 2015-04-30 2018-03-29 Teledyne Dalsa B.V. Radiation-hard mos pixel sensor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072725A (en) * 1999-01-26 2000-06-06 Advanced Micro Devices, Inc. Method of erasing floating gate capacitor used in voltage regulator
US6914791B1 (en) * 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit
US7898319B2 (en) 2004-12-06 2011-03-01 Etron Technology, Inc. Efficiency improvement in charge pump system for low power application
US7683698B2 (en) 2007-08-20 2010-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for increasing charge pump efficiency
TWI397248B (zh) 2009-06-22 2013-05-21 Richtek Technology Corp 多輸入電荷幫浦，其控制電路與操作方法
CN102025358B (zh) * 2009-09-16 2012-05-09 复旦大学 一种具有宽带和高线性度的mos开关电路
US9209784B2 (en) * 2010-04-27 2015-12-08 Rf Micro Devices, Inc. Switchable capacitive elements for programmable capacitor arrays
US8461910B2 (en) * 2011-02-24 2013-06-11 Rf Micro Devices, Inc. High efficiency negative regulated charge-pump
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
JP6699194B2 (ja) * 2016-01-21 2020-05-27 凸版印刷株式会社 チャージポンプ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030151449A1 (en) * 2002-02-08 2003-08-14 Rohm Co., Ltd. Semiconductor device equipped with a voltage step-up circuit
CN101662208A (zh) * 2008-08-26 2010-03-03 天利半导体（深圳）有限公司 一种实现正负高压的电荷泵电路
US20100226166A1 (en) * 2009-03-03 2010-09-09 Sang-Hee Jung MOS capacitor and charge pump with MOS capacitor
CN101951144A (zh) * 2010-07-13 2011-01-19 中国科学院上海微系统与信息技术研究所 高效电荷泵及其工作方法
CN102624222A (zh) * 2012-03-27 2012-08-01 上海宏力半导体制造有限公司 电荷泵及电荷泵系统
US20140103415A1 (en) * 2012-10-17 2014-04-17 Semtech Corporation Semiconductor Device and Method of Preventing Latch-Up in a Charge Pump Circuit
CN106463533A (zh) * 2014-06-20 2017-02-22 英特尔公司 高电压晶体管和低电压非平面晶体管的单片集成
US20180090528A1 (en) * 2015-04-30 2018-03-29 Teledyne Dalsa B.V. Radiation-hard mos pixel sensor

Also Published As

Publication number Publication date
EP3570422A1 (en) 2019-11-20
EP3570422B1 (en) 2021-01-13
US11329554B2 (en) 2022-05-10
KR20200142029A (ko) 2020-12-21
US20210203221A1 (en) 2021-07-01
WO2019219295A1 (en) 2019-11-21
KR102464498B1 (ko) 2022-11-09

Similar Documents

Publication Publication Date Title
KR101629812B1 (ko) 다수의 게이트 트랜지스터들을 포함하는 차지 펌프 회로 및 그의 작동 방법
US7102422B1 (en) Semiconductor booster circuit having cascaded MOS transistors
US6501325B1 (en) Low voltage supply higher efficiency cross-coupled high voltage charge pumps
US6359501B2 (en) Charge-pumping circuits for a low-supply voltage
US7741898B2 (en) Charge pump circuit for high voltage generation
US7920018B2 (en) Booster circuit
US20060028266A1 (en) Voltage generating circuit
CN1681191B (zh) 升压电路以及半导体集成电路
US9306450B2 (en) High voltage charge pump
JP5537307B2 (ja) チャージポンプ回路、不揮発性メモリ、データ処理装置、及びマイクロコンピュータ応用システム
US7683699B2 (en) Charge pump
KR102464498B1 (ko) 충전 펌프 회로 장치
US7808303B2 (en) Booster circuit
JP2008198985A (ja) 昇圧回路
Allasasmeh et al. Fast-startup high-efficiency tripler charge pump in standard 0.18-μm CMOS technology
JP3040885B2 (ja) 電圧昇圧回路
JP2003060042A (ja) 半導体装置
JP2001245468A (ja) 昇圧回路
JPH08125133A (ja) 半導体昇圧回路
KR20030092400A (ko) 단일 위상 클럭을 이용한 힙펌프 회로 및 고전압 발생기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination