KR20030092400A - 단일 위상 클럭을 이용한 힙펌프 회로 및 고전압 발생기 - Google Patents

단일 위상 클럭을 이용한 힙펌프 회로 및 고전압 발생기 Download PDF

Info

Publication number
KR20030092400A
KR20030092400A KR1020020030046A KR20020030046A KR20030092400A KR 20030092400 A KR20030092400 A KR 20030092400A KR 1020020030046 A KR1020020030046 A KR 1020020030046A KR 20020030046 A KR20020030046 A KR 20020030046A KR 20030092400 A KR20030092400 A KR 20030092400A
Authority
KR
South Korea
Prior art keywords
switch
pumping
clock
single phase
output
Prior art date
Application number
KR1020020030046A
Other languages
English (en)
Other versions
KR100467709B1 (ko
Inventor
김종선
김영동
김시호
Original Assignee
(주)아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아이피에스 filed Critical (주)아이피에스
Priority to KR10-2002-0030046A priority Critical patent/KR100467709B1/ko
Publication of KR20030092400A publication Critical patent/KR20030092400A/ko
Application granted granted Critical
Publication of KR100467709B1 publication Critical patent/KR100467709B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 비휘발성 메모리 등에서 낮은 공급 전압으로부터 고전압을 생성시키기 위한 힙펌프(Heap Pump) 회로 및 그를 이용한 고전압 발생기에 관한 것이다.
본 발명에 이용되는 힙펌프 회로는 하나 이상의 유닛 단계와, 유닛 단계와 출력 회로에 구동 신호를 인가하기 위한 하나의 단일 위상 펌핑 클럭(CLK)을 포함하며, 각각의 유닛 단계는 입력 노드(Vi); 출력 노드(Vo); 입력 노드로부터 출력 노드까지 직렬로 순차 연결되어 있는 제 3 스위치(S3), 펌핑 커패시터(CP); 상기 펌핑 커패시터와 출력 노드 사이에 있는 제 1 연결노드(N1) 및 공급 전압(VDD) 사이에 배치되는 제 1 스위치(S1); 상기 제 3 스위치와 펌핑 커패시터 사이에 위치하는 제 2 연결노드(N2) 및 접지(GND) 사이에 연결되어 있는 제 2 스위치를 포함한다.
본 발명에 의한 힙펌프 회로를 이용하면, 문턱 전압(Threshold Voltage) 강하가 없는 효율이 우수한 양의 고전압 발생기용 힙펌프 회로를 제공할 수 있을 뿐 아니라, 단일 위상 클럭을 이용함으로써 추가적인 펄스 재형상(Reshaping) 회로가 필요 없고, 클럭 구동부를 소형으로 간단하게 구현할 수 있다.

Description

단일 위상 클럭을 이용한 힙펌프 회로 및 고전압 발생기 {Heap Pump Circuit using Single Phase Clock and High Voltage Generator using the same}
본 발명은 단일 위상 클럭의 힙펌프(Heap Pump) 회로 및 그를 이용한 고전압 발생기, 더 상세하게는 단일 위상의 클럭을 이용한 문턱 전압 강하가 없는 전하 펌프 회로(Charge Pump Circuit)인 간단한 구조의 힙펌프 회로 및 그를 이용한 고전압 발생기에 관한 것이다.
일정한 공급 전압으로부터 그보다 높은 고전압을 생성하도록 전하를 펌핑하는 회로를 전하 펌프 회로라 한다. 이러한 전하 펌프 회로는 저전압에서 구동되어야 하는 EPROM 또는 플래쉬 메모리와 같은 비휘발성 메모리에서 프로그래밍 또는 데이터의 라이트(Write)를 위한 고전압을 발생시키기 위하여 이용된다. 또한, 아날로그 스위치를 구동하기 위해 고전압이 필요한 저전압 스위치 커패시터 회로나, 정전 액튜에이터(Electrostatic Actuator)를 구동하는 데에도 이용될 수 있다.
이러한 전하 펌프 회로에는 가장 오래되고 널리 이용된 딕슨(Dickson) 타입이 있는데, 딕슨 타입의 전하 펌프 회로는 두 개의 비중첩 클럭과 다이오드에 연결된 커패시터를 이용한다. 그러나, 딕슨 타입의 전하 펌프 회로는 실제 구현에 있어서 다이오드 대신 NMOS가 주로 이용된다.
도 1은 NMOS를 이용한 딕슨 전하 펌프 회로의 구성을 도시하는 것으로, 총 5단계(Stage)로 이루어져 있다.
두 개의 펌핑 클럭 φ1과 φ2가 다른 위상으로 동작하며, Vφ의 전압 진폭을 가진다. Vφ는 주로 공급 전압인 VDD와 동일하게 정해지며, 커플링 커패시터 C1내지 C4를 통하면서, 두 개의 클럭이 트랜지스터를 통하여 전하 전압을 상승시키게 된다. 경계효과(Boundary Effect)를 무시하면, 각 펌핑 노드에서의 전압 변동 ΔV는 아래의 수학식 1과 같이 될 것이다.
여기서 C는 C1내지 C4의 커패시턴스이고, CS는 각 펌핑 노드와 관련된 기생 커패시턴스이며, f는 펌핑 클럭의 주파수, I0는 출력 전류이다.
φ1이 낮은 곳에서 높은 곳으로 이동하고 φ2가 높다가 낮아지는 시점에서는, 노드 1에서의 전압은 V1+ΔV로 안정되고, 노드 2에서의 전압은 V2로 안정된다. 여기서 V1과 V2는 각각 노드 1과 노드 2에서의 정상상태 저전압으로 정의한다.
MD1 및 MD3는 역으로 바이어스되어 있고, 따라서 전하는 MD2를 통하여 노드 1에서 노드 2로 푸쉬되며, 최종적으로 노드 1과 노드 2의 전압차이는 MD2의 문턱 전압(Threshold Voltage)과 같이 된다. 그러므로, 전하 펌핑이 작동하기 위한 기본 조건은 ΔV가 MOSFET의 문턱 전압 Vtn보다 커야 한다는 것이다.
두 번째 펌핑 단계 GV2에서의 전압 펌핑 이득(Gain)은 V2와 V1의 전압차이로 정의되며, 아래의 수학식 2와 같이 표현될 수 있다.
여기서 Vtn(V2)는 소스 전압 V2에 기인하는 몸통 효과(Body Effect)에 의하여 변경된 MD2의 문턱 전압이다.
따라서, 전하 펌핑 회로 각 단계에서 문턱 전압만큼의 출력의 강하가 발생하므로, 전체적인 이득이 떨어지게 되며, 필요한 고전압을 발생시키기 위하여 너무 많은 단계가 필요하였다. 또한, 역 전하 공유 현상(Reverse Charge-Sharing Phenomenon)이 발생하며, 고전압 발생시 몸통 효과로 인하여 문턱 전압이 상승하므로 펌핑 효율이 급격하게 떨어진다.
도 2는 이러한 단점을 보완하기 위하여, 최근에 제안된 NCP-2라 불리우는 전하 펌프 회로의 구성에 대한 일예를 도시한다.
이러한 NCP-2 전하 펌프 회로는 전하 전이 스위치(CTS; MSi 트랜지스터)를 이용하고 있으며, 각각의 MSi 트랜지스터는 통과 트랜지스터 MPi에 의하여 제어된다. 이러한 방식을 이용함으로써 필요한 경우 역전하 흐름을 방지하기 위하여 전하 전이 스위치를 완전하게 끄거나, 다음 단계에서 고전압 발생 시 더 효율적으로 켜져서 동작하게 할 수 있다.
즉, 스위치를 원하는 클럭 위상 동안 켜거나 꺼지도록 제어함으로써 전하가한 방향으로만 펌핑될 수 있도록 할 수 있다는 것이다. 각각의 펌핑 단계에서는 입력단의 높은 전압 수준이 출력단의 낮은 전압 단계와 동일하게 된다. 따라서, 단계마다의 전압 펌핑 게인은 아래의 수학식 3과 같이 표현된다.
또한, 장윙웨이 등이 2001년 발표한 논문 "전압 더블러를 이용한 DC-DC 전하 펌프"(IEEE Transaction on Circuit and System; Vol 48, No. 3, 2001 3월)에서는 전압 더블러(Voltage Doubler)를 이용하는 전하 펌프 회로를 개시하고 있다. 이 전하 펌프 회로를 이용하면, n 단계에서 최고 2n배의 전압 증가효과를 달성할 수 있다고 기재되어 있다.
이와 같이 문턱 전압 강하가 없는 전하 펌프 회로를 소위 "힙펌프(Heap Pump)"라고 한다. 그러나, 이러한 힙펌프 회로를 이용하면, 각 펌핑 단계에서 문턱 전압이 강하하는 현상을 방지함으로써 전압 이득을 향상시킬 수는 있으나, 최소한 2개의 다른 위상을 가진 클럭을 이용하여야 한다는 단점이 여전히 존재한다.
본 발명은 이러한 단점에 착안한 것으로서, 단일 클럭을 이용하고 간단하면서도 출력 이득이 충분한 힙펌프 회로 및 그를 이용한 고전압 발생기를 개발하기 위한 것이다.
이상의 설명을 대략적으로 요약하면 다음과 같다.
플래쉬 메모리 등의 소자(Device)의 크기가 작아짐에 따라, 플로팅 게이트소자를 이용한 비휘발성 메모리의 공급전압(VDD)을 1.5V 이하로 감소시킬 수 있게 되었다. 데이터 저장을 위하여 얇은 산화물(Thin Oxide)을 통한 전자 터널링이 필요하기 때문에, 프로그래밍 및 삭제 동작을 위한 터널링 전압은 VDD만큼 감소될 수는 없다.
따라서, 1.5V 부근에서의 고전압 생성기는 저전압 플래시 메모리의 개발을 위하여 아주 중요한 기술이다. 종래의 전하 펌핑 회로의 기본적인 한계는 문턱 전압(Vth)의 강하로 인한 펌핑 게인-로스(Gain-Loss)와 통과 트랜지스터의 몸통효과(Body Effect) 등을 들 수 있다.
최근, 문턱 전압 강하가 발생하지 않는 소위 힙펌프(Heap-Pump)라 불리우는 새로운 형태의 전하 펌프회로가 음전압 생성기(Negative Voltage Generator)에 도입되고 있다. 양의 힙펌프 회로의 개념도 워드 라인 부스팅(Word Line Boosting) 회로를 위해 사용되고 있다. 그러나, 양의 고전압 생성기를 위한 힙펌프는 아직 제안된 바 없다.
본 발명은 단일 위상 클럭을 가지는 양의 고전압 생성기용 힙펌프 회로를 제시하기 위한 것이다.
본 발명의 목적은 플래쉬 메모리 등에 이용되는 간단한 구조의 전하 펌프 회로 및 그를 이용한 고전압 발생기를 제공하는 것이다.
본 발명의 다른 목적은 높은 이득을 양의 고전압 생성기용 힙펌프 회로 및그를 이용한 양의 고전압 생성기를 제공하는 것이다.
본 발명의 또다른 목적은 단일 위상 클럭만으로도 문턱 전압의 강하가 발생하지 않는 힙펌프 회로 및 그를 이용한 양의 고전압 발생기를 제공하는 것이다.
도 1은 NMOS를 이용한 종래의 딕슨 전하 펌프 회로의 구성을 도시하는 것이다.
도 2는 NCP-2 전하 펌프 회로의 구성에 대한 일 예를 도시한다.
도 3은 본 발명에 의한 힙펌프의 각 단계(Stage)를 구성하는 유닛 단계(Unit Stage)의 회로도를 도시하는 것으로, 도 3a는 유닛 단계의 세부 회로도이고, 도 3b는 도 3a의 등가(Equivalent) 스위치 회로도를 도시한다.
도 4는 4개의 유닛 단계로 이루어진 본 발명에 의한 힙펌프 회로의 구성을 예시적으로 도시한다.
도 5는 도 4에 의한 힙펌프 회로의 시뮬레이션 결과를 도시하는 그래프로서, 마지막 유닛 단계의 출력값(Vo4)과 최종 출력 노드의 출력값(Vpp)을 시간(클럭)별로 도시한다.
도 6은 본 발명에 의한 힙펌프 회로의 시뮬레이션을 위하여 도입된 펌핑 커패시터의 구조를 도시한다.
도 7 및 도 8은 각각 펌핑 커패시터 CP가 10pF 및 5pF인 경우 4단계 힙펌프의 출력 전압에 대한 시뮬레이션 결과를 도시한다.
도 9는 10V 이상의 최종 출력 전압을 얻기 위하여 필요한 유닛 단계의 수를 공급 전압별로 나타낸 것이다.
이상과 같은 목적을 달성하기 위하여, 본 발명에 의한 힙펌프 회로는 하나 이상의 유닛 단계와, 유닛 단계와 출력 회로에 구동 신호를 인가하기 위한 하나의 단일 위상 펌핑 클럭(CLK)을 포함하며,
상기 각각의 유닛 단계는 입력 노드(Vi); 출력 노드(Vo); 입력 노드로부터 출력 노드까지 직렬로 순차 연결되어 있는 제 3 스위치(S3), 펌핑 커패시터(CP); 상기 펌핑 커패시터와 출력 노드 사이에 있는 제 1 연결노드(N1) 및 공급 전압(VDD) 사이에 배치되는 제 1 스위치(S1); 상기 제 3 스위치와 펌핑 커패시터 사이에 위치하는 제 2 연결노드(N2) 및 접지(GND) 사이에 연결되어 있는 제 2 스위치를 포함한다.
또한, 상기 힙펌프 회로는 전술한 펌핑 클럭에 의하여 구동되어, 마지막 유닛 단계의 출력 전압을 입력으로 하여 안정된 최종 출력 전압(Vpp)을 출력하기 위한 출력 회로를 추가로 포함할 수 있다.
상기 제 1 스위치(S1)는 하나의 n-타입 MOSFET(MN1) 및 두 개의 p-타입 MOSFET(MP1, MP2)로 구성되고, 제 2 스위치(S2)는 하나의 n-타입 MOSFET(MN2)로 구성되며, 제 3 스위치(S3)는 하나의 p-타입 MOSFET(MP3)로 구성될 수 있다.
펌핑 클럭(CLK)은 MN1, MN2, MP1 및 MP3의 게이트에 인가될 수 있다.
제 1 스위치(S1)를 구성하는 MN1, MP1, MP2는 공급 전압(VDD)으로부터 접지까지 MP2, MP1 및 MN1의 순서로 연결되어 있으며, 상기 제 1 연결 노드(N1)는 MP2의 드레인(Drain)과 MP1의 소스(Source)가 연결된 부분에 해당된다.
본 발명에 의한 고전압 발생기는 전술한 구성의 힙펌프를 포함하여 구성되는 것으로, 비휘발성 메모리의 프로그래밍 , 데이터 저장 등의 기능을 수행할 때 필요한 고전압을 발생시키는데 이용된다.
이하에서는 첨부되는 도면을 참고로 본 발명의 실시예에 대하여 상세하게 설명한다.
도 3은 본 발명에 의한 힙펌프의 각 단계(Stage)를 구성하는 유닛 단계(Unit Stage)의 회로도를 도시하는 것으로, 도 3a는 유닛 단계의 세부 회로도이고, 도 3b는 도 3a의 등가(Equivalent) 스위치 회로도를 도시한다.
도 3b에서와 같이, 본 발명에 의한 힙펌프의 각 단계를 이루는 유닛 단계는 크게 입력 노드(Vi)와, 출력 노드(Vo)와, 입력 노드로부터 출력 노드 사이에 배치된 펌핑 커패시터(CP)와, 펌핑 커패시터와 입력노드 사이에 연결된 제 1 스위치(S1)와, 펌핑 커패시터와 출력 노드 사이에 있는 제 1 연결노드(N1)와 공급 전압(VDD) 사이에 배치되는 제 1 스위치(S1)와, 제 3 스위치와 펌핑 커패시터 사이에 위치하는 제 2 연결노드(N2)와 접지(GND) 사이에 연결되어 있는 제 2 스위치를 포함하여 구성된다.
도 3b의 각 스위치는 하나 이상의 MOSFET로 이루어지는 것이 바람직하며, 도3a에서와 같이, 제 1 스위치(S1)는 하나의 n-타입 MOSFET(MN1) 및 두 개의 p-타입 MOSFET(MP1, MP2)로, 제 2 스위치(S2)는 하나의 n-타입 MOSFET(MN2)로, 제 3 스위치(S3)는 하나의 p-타입 MOSFET(MP3)로 구성될 수 있으나 이에 한정되는 것은 아니다.
MOSFET(Metal Oxide Semiconductor Field Effect Transistor)는 금속의 게이트, 산화막 및 반도체를 수직 적층하여 형성되는 MOS 커패시터에 소스(Source)와 드레인(Drain)을 확산시켜 제조되는 트랜지스터로서 널리 이용되는 것이므로 상세한 설명은 생략한다.
펌핑 클럭(CLK)은 MN1, MN2, MP1 및 MP3의 게이트에 인가되는 데, 이러한 펌핑 클럭은 필요한 속도에 따라 수십 Hz 이상의 주파수를 가지는 펄스일 수 있다. 또한, 전압 상승의 원인이 되는 클럭의 진폭(Amplitude) 또한 필요에 따라 임의로 조정될 수 있으나, 통상 공급 전압(VDD)과 동일한 전압을 사용하는 것이 바람직하다. 본 발명에 사용되는 펌핑 클럭은 종래의 힙펌프와 달리 하나의 위상만을 가지는 단일 클럭이다.
제 1 스위치(S1)를 구성하는 MN1, MP1, MP2는 공급 전압(VDD)으로부터 접지까지 MP2, MP1 및 MN1의 순서로 연결되어 있으며, 상기 제 1 연결 노드(N1)는 MP2의 드레인(Drain)과 MP1의 소스(Source)가 연결된 부분에 해당된다.
CP는 펌핑 커패시터로서 커패시턴스는 수 pF 이상인 것이 바람직하나, 그에 한정되는 것은 아니며 필요에 따라 임의로 조정될 수 있다.
필요로 하는 출력 고전압은 다수의 유닛 단계(Unit Stage)를 직렬로 연결함으로써 얻을 수 있다.
도 4는 4개의 유닛 단계로 이루어진 힙펌프 회로의 구성을 예시적으로 도시한다.
4개의 유닛 단계(제 1 유닛 단계 내지 제 4 유닛 단계)가 직렬로 연결되어 있고, 제 1 유닛 단계의 입력 노드로는 공급 전압이 인가되어 있으며, 제 1 내지 제 3 유닛 단계의 출력 노드는 다음 유닛 단계의 입력 노드에 연결되어 있다.
또한, 제 4 유닛 단계의 출력 노드(Vo4)의 전압을 최종 출력 전압(Vpp)으로 출력하기 위한 출력 회로가 마지막 단계에 구비되어 있다.
하나의 펌핑 클럭이 제 1 내지 제 4 유닛 단계 및 출력 회로에 동시에 인가되어 펌핑의 동작 제어 신호를 제공하게 된다.
이하에서는 이러한 힙펌프 회로의 동작 상태를 간략하게 설명한다.
도 4와 같은 힙펌프 회로는 두 가지 동작 상태를 나타내는데, 하나는 셋업(Set-up) 상태이고 다른 하나는 펌프업(Pump-up)상태이다.
펌핑 클럭(CLK)이 높은 경우에는 MN1과 MN2가 켜지고 MP3와 MP1이 꺼지게 되며, 따라서 힙펌프는 셋업상태로 된다. 셋업 상태에서는 MP2의 게이트전압이 0이므로 펌핑 커패시터(CP)는 문턱 전압 강하 없이 공급 전압(VDD)으로 미리 충전된다.
반대로, 펌핑 클럭(CLK)이 낮은 경우에는, MN1과 MN2가 꺼지고 MP3와 MP1이 켜지기 때문에 힙펌프는 펌프업 상태가 된다. 펌프업 상태 동안에는 MP2의 게이트 전압이 각 단계의 출력 노드 전압과 동일하게 되고, 각 단계에서의 MP3의 게이트전압은 0이 된다. 따라서, 힙펌프는 직렬 스위칭 트랜지스터의 문턱 전압 크기의 전압 강하를 겪지 않게 된다.
제 1 유닛 단계의 출력값에 제 2 유닛 단계의 출력값이 쌓이게 되고, 제 2 유닛 단계의 출력값에 제 3 유닛 단계의 출력값이 쌓이게 되는 일련의 과정을 통하여 마지막 단계의 출력 노드에서 고전압이 얻어지게 된다.
마지막 단계(제 4 유닛 단계)의 출력 노드(Vo4)로부터 최종 출력 전압(Vpp)을 얻기 위하여, 마지막 단계의 출력 노드(Vo4)와 최종 출력 노드(Vpp) 사이에 하나의 출력 회로가 필요하게 된다. 즉, 펌핑 클럭의 동작에 의하여, 마지막 단계에서의 출력 전압 또한 고전압과 0V 사이를 클럭 주기마다 토글하는 펄스 형태를 가지게 된다. 이러한 펄스 형태의 고전압을 안정된 출력 전압으로 변환하기 위하여 출력 회로가 필요한 것이다.
이러한 출력 회로(Output Circuit)는 도 4의 점선 사각형으로 도시된 바와 같이, 4개의 p-타입 MOSFET(MPo1 내지 MPo4)와 하나의 커패시터(Cg)를 포함하여 구성된다.
셋업 상태에서 MPo3의 게이트 전압은 MPo4를 통하여 최종 출력전압(Vpp) 레벨까지 충전되고, 그 다음의 펌프업 상태에서는 MPo3의 게이트 전압이 Vpp-VDD레벨 근처까지 이동하므로 MPo4는 꺼지고 MPo3는 켜지게 된다. 따라서, 노드 Vo4의 전압이 최종 출력 노드로 전달된다.
출력 회로에서의 pMOSFET 의 엔웰(nwell) 전압이 교차 연결된 트랜지스터 MPo1 및 MPo2에 의하여 회로 내에서 가장 높은 포텐셜을 가지게 된다.
도 5는 도 4에 의한 힙펌프 회로의 시뮬레이션 결과를 도시하는 그래프로서, 마지막 유닛 단계의 출력값(Vo4)과 최종 출력 노드의 출력값(Vpp)을 시간(클럭)별로 도시한다.
도시된 바와 같이, 약 10클럭 주기가 경과한 후, 최종 출력 전압(Vpp)이 약 11V의 정상 상태가 되는 것을 알 수 있다.
도 6은 본 발명에 의한 힙펌프 회로의 시뮬레이션을 위하여 도입된 펌핑 커패시터의 구조를 도시한다.
도시된 바와 같이, 펌핑 커패시터(Cp)는 4000Å의 필드 산화물 상의 PIP 구조로 형성되었다. 엔웰(nwell) 접합의 커패시턴스는 Cj가 0.10fF/ μm2로, Cjsw가 0.97fF/ μm2로 각각 주어졌다. 이러한 커패시터는 기생 커패시터(Parasitic Capacitor)를 감소시킬 수 있는 플로팅 엔웰(Floating Nwell) 구조를 이용하고 있다.
또한, 본 실시예에 의한 힙펌프 회로는 0.6μm 하이닉스 MPW로 디자인 되었다.
도 7 및 도 8은 각각 펌핑 커패시터 CP가 10pF 및 5pF인 경우 4단계 힙펌프의 출력 전압에 대한 시뮬레이션 결과를 도시한다.
시뮬레이션을 위하여, NMOS의 경우에는 0.74V의 문턱 전압(Vth)을, PMOS의 경우에는 -0.86V의 문턱 전압(Vth)을 가지는 0.6μm CMOS 기술의 트랜지스터 모델이 사용되었으며, 클럭 주파수는 10MHz로 하였다. 시뮬레이션 결과, 기생 필드산화물(Parasitic Field Oxide; Fox) 커패시턴스를 고려하지 않은 상태에서 힙펌프의 최종 출력값(Vpp)은 이상적인 게인값인 (N+1)×VDD의 약 85%가 되는 것으로 나타났다. 여기서 N은 단계의 수이다.
기생 필드 산화물(Fox) 커패시턴스를 고려하면, 플로팅 엔웰(nwell) 구조를 구비한 경우와 구비하지 않은 경우의 펌핑 효율은 각각 이상 게인값의 73% 및 63%이었다.
기생 필드 산화물(Fox) 커패시턴스가 없는 경우, 펌프 효율이 이상치와 다른 가장 주된 요인은 유닛 단계에 있는 MP1, MP2, MP3의 엔웰 접합 커패시턴스와 출력 단계에서의 전압 손실일 것으로 고려된다.
그래프에서 "□"는 이상적인 PIP 구조인 경우, "■"는 기생 필드 산화물(Fox) 상태 하에서의 플로팅 엔웰(Floating Nwell) 구조인 경우, "○"는 플로팅 엔웰이 없는 경우의 시뮬레이션 결과를 나타낸다.
도 5의 파형에서 알 수 있듯이, 최종 출력 전압(Vpp)과 마지막 단계의 출력 전압(Vo4) 사이에는 약 1V 정도의 차이를 보인다. 엔웰이 회로 내에서 가장 높은 포텐셜로 편향되기 때문에, 켜져 있는 동안의 MPo3의 문턱 전압은 약 4V가 된다.
본 실시예의 소자는 펌프에 가장 적합하도록 최적화 되지 않았기 때문에, MPo3에 의한 전압 손실이 상당히 크게 나타났다. 따라서, 소자 변수를 최적화하는 경우에는 출력 단계에서의 전압 손실을 더 개선시킬 수 있을 것이다. 출력 회로를 거친 출력 전압(Vpp) 대신 마지막 유닛 단계(Vo4)의 전압 게인을 고려하면, 이상적인 PIP 이상치의 약 90%가 된다. 이상치와 10% 정도 차이가 발생하는 것은 MP1,MP2, MP3의 엔웰 접합 커패시턴스에만 기인하는 것으로 생각된다. 필드 산화물 하에서의 플로팅 엔웰 접합은 플로팅 웰(well)이 없는 구조와 비교하여 펌핑 효율을 약 10%정도 향상시킬 수 있다.
도 9는 10V 이상의 최종 출력 전압을 얻기 위하여 필요한 유닛 단계의 수를 공급 전압별로 나타낸 것이다.
도 9에서 알 수 있는 바와 같이, 10V보다 높은 최종 출력 전압(Vpp)을 생성하기 위한 단계의 수는 1.5V 이하에서는 공급 전압에 일정하게 반비례 하지는 않는다. 시뮬레이션 결과, 1.5V 이하의 동작에서는, MOSFET의 작동(On) 커패시턴스가 너무 작기 때문에 100nsec의 셋업 상태 동안 CP가 VDD까지 완전히 충전될 수 없기 때문인 것으로 판단된다.
이상과 같이, 본 발명에 의한 힙펌프 회로를 이용하면, 회로 소자의 최적화가 이루어지지 않은 상태에서도 이상적인 게인값의 약 90%에 육박하여 효율이 우수한 것으로 나타났다.
또한, 단일 위상의 한 개의 클럭만을 이용하므로 구현과 제어가 용이하다는 효과도 함께 가진다. 즉, 2-위상 또는 4-위상 제어 클럭을 가지는 종래의 회로에서 반드시 필요했던 펄스 재형상(Reshaping) 회로가 필요하지 않으며, 클럭 구동부를 종래보다 소형으로 구현할 수 있다.
이상과 같이, 본 발명에서는 문턱 전압 강하가 없는 양의 고전압 발생기용 힙펌프 회로를 제공한다.
본 발명에 의한 힙펌프는 단일 위상의 회로이므로, 2-위상 또는 4-위상 제어 클럭을 가지는 종래의 회로에서 반드시 필요했던 입력 펄스 사이의 타이밍 차이(Margin)를 위한 추가적인 펄스 재형상(Reshaping) 회로가 필요하지 않다. 또한, 펄스 CLK가 펌핑 커패시터를 구동하지 않으므로, 클럭 구동부가 종래보다 작아질 수 있다.
그러면서도, 전압 펌핑 게인을 이상치의 90%에 육박하는 우수한 효율을 가진 힙펌프 회로를 제공할 수 있다.

Claims (12)

  1. 하나 이상의 유닛 단계와, 각 유닛 단계에 구동 신호를 인가하기 위한 하나의 단일 위상 펌핑 클럭(CLK)을 포함하며,
    상기 각각의 유닛 단계는,
    (a) 입력 노드(Vi)
    (b) 출력 노드(Vo)
    (c) 입력 노드로부터 출력 노드까지 직렬로 순차 연결되어 있는 제 3 스위치(S3)와 펌핑 커패시터(CP)
    (d) 상기 펌핑 커패시터와 출력 노드 사이에 있는 제 1 연결노드(N1) 및 공급 전압(VDD) 사이에 배치되는 제 1 스위치(S1)
    (e) 상기 제 3 스위치와 펌핑 커패시터사이에 위치하는 제 2 연결노드(N2) 및 접지(GND) 사이에 연결되어 있는 제 2 스위치를 포함하는 것을 특징으로 하는 단일 위상 클럭을 이용한 고전압 발생용 힙펌프 회로.
  2. 제 1 항에 있어서,
    상기 펌핑 클럭에 의하여 구동되어, 상기 마지막 유닛 단계의 출력 전압을 입력으로 하여 안정된 최종 출력 전압(Vpp)을 출력하기 위한 출력 회로를 추가로 포함하는 것을 특징으로 하는 단일 위상 클럭을 이용한 고전압 발생용 힙펌프 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 스위치(S1)는 하나의 n-타입 MOSFET(MN1) 및 두 개의 p-타입 MOSFET(MP1, MP2)로 구성되고,
    제 2 스위치(S2)는 하나의 n-타입 MOSFET(MN2)로 구성되며,
    제 3 스위치(S3)는 하나의 p-타입 MOSFET(MP3)로 구성되는 것을 특징으로 하는 단일 위상 클럭을 이용한 고전압 발생용 힙펌프 회로.
  4. 제 3 항에 있어서,
    상기 펌핑 클럭(CLK)은 수 Hz 이상이고 공급 전압(VDD)의 진폭을 가지는 펄스인 것을 특징으로 하는 단일 위상 클럭을 이용한 고전압 발생용 힙펌프 회로.
  5. 제 3 항에 있어서,
    상기 펌핑 클럭은 MN1, MN2, MP1 및 MP3의 게이트에 인가되는 것을 특징으로 하는 단일 위상 클럭을 이용한 고전압 발생용 힙펌프 회로.
  6. 제 3 항에 있어서,
    상기 제 1 스위치(S1)를 구성하는 MN1, MP1, MP2는 공급 전압(VDD)으로부터 접지까지 MP2, MP1 및 MN1의 순서로 연결되어 있으며,
    상기 제 1 연결 노드(N1)는 MP2의 드레인(Drain)과 MP1의 소스(Source)가 연결된 부분에 위치하는 것을 특징으로 하는 단일 위상 클럭을 이용한 고전압 발생용 힙펌프 회로.
  7. 낮은 공급 전압(VDD)으로부터 고전압을 발생시키기 위한 것으로,
    (1) (a) 입력 노드(Vi)와, (b) 출력 노드(Vo)와, (c) 입력 노드로부터 출력 노드까지 직렬로 순차 연결되어 있는 제 3 스위치(S3)와 펌핑 커패시터(CP)와, (d) 상기 펌핑 커패시터와 출력 노드 사이에 있는 제 1 연결노드(N1) 및 공급 전압(VDD) 사이에 배치되는 제 1 스위치(S1)와, (e) 상기 제 3 스위치와 펌핑 커패시터 사이에 위치하는 제 2 연결노드(N2) 및 접지(GND) 사이에 연결되어 있는 제 2 스위치를 포함하는 하나 이상의 유닛 단계와,
    (2) 각 유닛 단계에 구동 신호를 인가하기 위한 하나의 단일 위상 펌핑 클럭(CLK)을 포함하는 힙펌프 회로를 포함하여 구성되는 것을 특징으로 하는 단일 위상 클럭을 이용한 고전압 발생기.
  8. 제 7 항에 있어서,
    상기 펌핑 클럭에 의하여 구동되어, 상기 마지막 유닛 단계의 출력 전압을 입력으로 하여 안정된 최종 출력 전압(Vpp)을 출력하기 위한 출력 회로를 추가로 포함하는 것을 특징으로 하는 단일 위상 클럭을 이용한 고전압 발생기.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 제 1 스위치(S1)는 하나의 n-타입 MOSFET(MN1) 및 두 개의 p-타입 MOSFET(MP1, MP2)로 구성되고,
    제 2 스위치(S2)는 하나의 n-타입 MOSFET(MN2)로 구성되며,
    제 3 스위치(S3)는 하나의 p-타입 MOSFET(MP3)로 구성되는 것을 특징으로 하는 단일 위상 클럭을 이용한 고전압 발생기.
  10. 제 9 항에 있어서,
    상기 펌핑 클럭(CLK)은 수 Hz 이상이고 공급 전압(VDD)의 진폭을 가지는 펄스인 것을 특징으로 하는 단일 위상 클럭을 이용한 고전압 발생기.
  11. 제 9 항에 있어서,
    상기 펌핑 클럭은 MN1, MN2, MP1 및 MP3의 게이트에 인가되는 것을 특징으로 하는 단일 위상 클럭을 이용한 고전압 발생기.
  12. 제 9 항에 있어서,
    상기 제 1 스위치(S1)를 구성하는 MN1, MP1, MP2는 공급 전압(VDD)으로부터 접지까지 MP2, MP1 및 MN1의 순서로 연결되어 있으며,
    상기 제 1 연결 노드(N1)는 MP2의 드레인(Drain)과 MP1의 소스(Source)가 연결된 부분에 위치하는 것을 특징으로 하는 단일 위상 클럭을 이용한 고전압 발생기.
KR10-2002-0030046A 2002-05-29 2002-05-29 단일 위상 클럭을 이용한 힙펌프 회로 및 고전압 발생기 KR100467709B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0030046A KR100467709B1 (ko) 2002-05-29 2002-05-29 단일 위상 클럭을 이용한 힙펌프 회로 및 고전압 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0030046A KR100467709B1 (ko) 2002-05-29 2002-05-29 단일 위상 클럭을 이용한 힙펌프 회로 및 고전압 발생기

Publications (2)

Publication Number Publication Date
KR20030092400A true KR20030092400A (ko) 2003-12-06
KR100467709B1 KR100467709B1 (ko) 2005-01-24

Family

ID=32384983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0030046A KR100467709B1 (ko) 2002-05-29 2002-05-29 단일 위상 클럭을 이용한 힙펌프 회로 및 고전압 발생기

Country Status (1)

Country Link
KR (1) KR100467709B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04114397A (ja) * 1990-09-05 1992-04-15 Nec Corp メモリ回路
KR100358135B1 (ko) * 1999-12-28 2002-10-25 주식회사 하이닉스반도체 단일 위상 클럭을 이용한 프로그램가능 논리 어레이

Also Published As

Publication number Publication date
KR100467709B1 (ko) 2005-01-24

Similar Documents

Publication Publication Date Title
US6501325B1 (en) Low voltage supply higher efficiency cross-coupled high voltage charge pumps
US6538930B2 (en) Charge pump circuit for generating positive and negative voltage with reverse current prevention circuit and a nonvolatile memory using the same
US6864739B2 (en) Charge pump stage with body effect minimization
US7215179B2 (en) Booster circuit
KR101629812B1 (ko) 다수의 게이트 트랜지스터들을 포함하는 차지 펌프 회로 및 그의 작동 방법
US7145382B2 (en) Charge pump circuit suitable for low-voltage process
US7855591B2 (en) Method and system for providing a charge pump very low voltage applications
KR100407100B1 (ko) 차지 펌프 회로
JP4849907B2 (ja) チャージポンプ回路
EP1708265A2 (en) MOS capacitor with reduced capacitance
US20050212586A1 (en) High efficiency, low cost, charge pump circuit
US6747897B2 (en) Semiconductor charge pump circuit and nonvolatile semiconductor memory device
US20080042731A1 (en) High efficiency bi-directional charge pump circuit
US7652522B2 (en) High efficiency low cost bi-directional charge pump circuit for very low voltage applications
JP3323936B2 (ja) 上昇率を制御するチャージ・ポンプ
US20060273843A1 (en) High efficiency bi-directional charge pump circuit
JP2815293B2 (ja) 高効率ｎチャネルチャージポンプ
JPH1118417A (ja) 半導体集積回路装置
US10847227B2 (en) Charge pump for use in non-volatile flash memory devices
US8421522B2 (en) High voltage generator and method of generating high voltage
US6191963B1 (en) Charge pump with no diode drop at output stage
US6437637B2 (en) Charge-pump circuit and control method thereof
JP2008198985A (ja) 昇圧回路
KR100467709B1 (ko) 단일 위상 클럭을 이용한 힙펌프 회로 및 고전압 발생기
JP2001211637A (ja) チャージポンプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100108

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee