JPH05268761A - チャージポンプ装置 - Google Patents
チャージポンプ装置Info
- Publication number
- JPH05268761A JPH05268761A JP7000991A JP7000991A JPH05268761A JP H05268761 A JPH05268761 A JP H05268761A JP 7000991 A JP7000991 A JP 7000991A JP 7000991 A JP7000991 A JP 7000991A JP H05268761 A JPH05268761 A JP H05268761A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- voltage
- lead
- terminal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 110
- 238000005086 pumping Methods 0.000 claims abstract description 28
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 108010025037 T140 peptide Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
- H01L27/0222—Charge pumping, substrate bias generation structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Control Of The Air-Fuel Ratio Of Carburetors (AREA)
- Read Only Memory (AREA)
- Electromagnetic Pumps, Or The Like (AREA)
- Fats And Perfumes (AREA)
Abstract
(57)【要約】 （修正有）
【目的】ＭＯＳＦＥＴコンデンサのゲート端子およびソ
ース・ドレイン端子にかかる酸化物破壊電圧より高い出
力に到達可能なチャージポンプ回路を提供する。 【構成】チャージポンプ回路が提供され、それはＭＯＳ
コンデンサ、直列接続されたコンデンサ（「直列コンデ
ンサ」）、ＭＯＳＦＥＴダイオード、ならびにＭＯＳコ
ンデンサおよび直列コンデンサの共通ノードに接続され
る電圧クランプを含む。これら多くのチャージポンプ回
路は、多数段チャージポンプ回路を形成するためカスケ
ードにされてもよい。各チャージポンプ回路は、各個々
のＭＯＳコンデンサの酸化物破壊電圧より高い出力電圧
に到達してもよい。このチャージポンプ回路は、また低
電圧電源状態の下で作動することも可能である。
ース・ドレイン端子にかかる酸化物破壊電圧より高い出
力に到達可能なチャージポンプ回路を提供する。 【構成】チャージポンプ回路が提供され、それはＭＯＳ
コンデンサ、直列接続されたコンデンサ（「直列コンデ
ンサ」）、ＭＯＳＦＥＴダイオード、ならびにＭＯＳコ
ンデンサおよび直列コンデンサの共通ノードに接続され
る電圧クランプを含む。これら多くのチャージポンプ回
路は、多数段チャージポンプ回路を形成するためカスケ
ードにされてもよい。各チャージポンプ回路は、各個々
のＭＯＳコンデンサの酸化物破壊電圧より高い出力電圧
に到達してもよい。このチャージポンプ回路は、また低
電圧電源状態の下で作動することも可能である。
Description
【０００１】
【０００２】
【発明の分野】この発明はチャージポンプの設計に関す
るものであり、特に高電圧集積回路技術におけるチャー
ジポンプの設計に関するものである。この発明はまた低
スタートアップ電圧状態が望まれる他の集積技術に適用
可能である。
るものであり、特に高電圧集積回路技術におけるチャー
ジポンプの設計に関するものである。この発明はまた低
スタートアップ電圧状態が望まれる他の集積技術に適用
可能である。
【０００３】
【先行技術の説明】チャージポンプは、電源よりより高
電圧の電源を提供するため、ダイオード接続のＭＯＳＦ
ＥＴおよびＭＯＳコンデンサのポンプ作用を用いる回路
要素である。チャージポンプ効果はＭＯＳコンデンサに
より達成されることができ、それはソース端子およびド
レイン端子が相互にショートされる状態、およびゲート
端子がダイオード接続のＭＯＳＦＥＴ（ＭＯＳＦＥＴダ
イオードとしても知られている）に接続される状態のＭ
ＯＳＦＥＴである。ダイオード接続のＭＯＳＦＥＴはそ
のゲート端子およびドレイン端子が相互にショートされ
る状態のＭＯＳＦＥＴである。ＭＯＳコンデンサに結合
されたソース端子およびドレイン端子に発振電圧を印加
することにより、連続的により高い電圧が定常状態の電
圧に到達するまで時間と共にＭＯＳＦＥＴダイオードの
ソース端子に誘起される。
電圧の電源を提供するため、ダイオード接続のＭＯＳＦ
ＥＴおよびＭＯＳコンデンサのポンプ作用を用いる回路
要素である。チャージポンプ効果はＭＯＳコンデンサに
より達成されることができ、それはソース端子およびド
レイン端子が相互にショートされる状態、およびゲート
端子がダイオード接続のＭＯＳＦＥＴ（ＭＯＳＦＥＴダ
イオードとしても知られている）に接続される状態のＭ
ＯＳＦＥＴである。ダイオード接続のＭＯＳＦＥＴはそ
のゲート端子およびドレイン端子が相互にショートされ
る状態のＭＯＳＦＥＴである。ＭＯＳコンデンサに結合
されたソース端子およびドレイン端子に発振電圧を印加
することにより、連続的により高い電圧が定常状態の電
圧に到達するまで時間と共にＭＯＳＦＥＴダイオードの
ソース端子に誘起される。
【０００４】図１は以下の説明を通じて、ＭＯＳコンデ
ンサ（たとえばコンデンサ１２０および１３０）はｎ−
ＭＯＳＦＥＴとして示される。この説明におけるｎ−Ｍ
ＯＳＦＥＴの使用は例示だけの目的のためのものであ
る。当業者は、以下の説明および添付の図面から、ｐ−
ＭＯＳＦＥＴを用いる対応の回路を推測することができ
るであろう。
ンサ（たとえばコンデンサ１２０および１３０）はｎ−
ＭＯＳＦＥＴとして示される。この説明におけるｎ−Ｍ
ＯＳＦＥＴの使用は例示だけの目的のためのものであ
る。当業者は、以下の説明および添付の図面から、ｐ−
ＭＯＳＦＥＴを用いる対応の回路を推測することができ
るであろう。
【０００５】図１で、ＭＯＳコンデンサ１２０のソース
・ドレイン端子はクロック入力φに接続され、ＭＯＳコ
ンデンサ１２０のゲート端子はノード１２５が接続さ
れ、それはＮＭＯＳトランジスタの１１０のゲート端子
およびドレイン端子におよびＮＭＯＳトランジスタ１０
０のソース端子に接続される。ＮＭＯＳトランジスタ１
００のドレイン端子は供給電圧Ｖp p に接続される。Ｎ
ＭＯＳトランジスタ１１０のソース端子はノード１３５
に接続され、それはＭＯＳコンデンサ１３０のゲート端
子である。ＮＭＯＳトランジスタ１４０のゲート端子お
よびドレイン端子はまたノード１３５に接続される。Ｍ
ＯＳコンデンサ１３０はクロック入力φ！（！は反転記
号を意味する。ただし図面ではφの上に反転を表わす横
棒が付してある。）によりソース・ドレイン端子で駆動
され、それはクロック信号φ（図２参照）に対する非重
畳相補信号である。ＭＯＳコンデンサ１２０およびＭＯ
ＳＦＥＴダイオード１１０はこのチャージポンプ回路の
第１の段を形成する。ＭＯＳコンデンサ１３０およびＭ
ＯＳＦＥＴダイオード１４０は第２の段を形成し、かつ
この実現化例ではチャージポンプ回路の出力段を形成す
る。ＮＭＯＳトランジスタ１４０のソース端子はこのチ
ャージポンプ回路の出力端子Ｖout としてタップされ
る。
・ドレイン端子はクロック入力φに接続され、ＭＯＳコ
ンデンサ１２０のゲート端子はノード１２５が接続さ
れ、それはＮＭＯＳトランジスタの１１０のゲート端子
およびドレイン端子におよびＮＭＯＳトランジスタ１０
０のソース端子に接続される。ＮＭＯＳトランジスタ１
００のドレイン端子は供給電圧Ｖp p に接続される。Ｎ
ＭＯＳトランジスタ１１０のソース端子はノード１３５
に接続され、それはＭＯＳコンデンサ１３０のゲート端
子である。ＮＭＯＳトランジスタ１４０のゲート端子お
よびドレイン端子はまたノード１３５に接続される。Ｍ
ＯＳコンデンサ１３０はクロック入力φ！（！は反転記
号を意味する。ただし図面ではφの上に反転を表わす横
棒が付してある。）によりソース・ドレイン端子で駆動
され、それはクロック信号φ（図２参照）に対する非重
畳相補信号である。ＭＯＳコンデンサ１２０およびＭＯ
ＳＦＥＴダイオード１１０はこのチャージポンプ回路の
第１の段を形成する。ＭＯＳコンデンサ１３０およびＭ
ＯＳＦＥＴダイオード１４０は第２の段を形成し、かつ
この実現化例ではチャージポンプ回路の出力段を形成す
る。ＮＭＯＳトランジスタ１４０のソース端子はこのチ
ャージポンプ回路の出力端子Ｖout としてタップされ
る。
【０００６】最初に、ＮＭＯＳトランジスタ１６０およ
び１００を介して、ノード１２５は供給電圧ＶC C から
ＮＭＯＳトランジスタ１６０および１００のしきい値電
圧（Ｖt ）を減じたものの範囲内で予充電される。図２
はクロック入力φおよびφ！の非重畳および相補波形を
示す。クロック入力φがローのとき、ＭＯＳコンデンサ
１２０はオンである。クロック入力φがハイになると
き、ノード１２５はノード１２５での寄生容量のためあ
る程度の損失を伴って、クロック入力φのクロック振幅
を加えた予充電電圧に等しい電圧に容量的に結合され
る。これはＭＯＳＦＥＴダイオード１１０をオンにし、
それがノード１３５を充電する。クロック入力φがロー
になるとき、ノード１２５が追随し、このようにしてト
ランジスタ１１０をオフにする。その後直ちにクロック
入力φ！はハイになり、それはクロック入力の電圧の振
山に容量結合係数を乗じた値だけノード１３５における
電圧を増加する。ノード１３５の充電によりＭＯＳＦＥ
Ｔ１４０をオンにし、そしてそれがＶout を充電する。
び１００を介して、ノード１２５は供給電圧ＶC C から
ＮＭＯＳトランジスタ１６０および１００のしきい値電
圧（Ｖt ）を減じたものの範囲内で予充電される。図２
はクロック入力φおよびφ！の非重畳および相補波形を
示す。クロック入力φがローのとき、ＭＯＳコンデンサ
１２０はオンである。クロック入力φがハイになると
き、ノード１２５はノード１２５での寄生容量のためあ
る程度の損失を伴って、クロック入力φのクロック振幅
を加えた予充電電圧に等しい電圧に容量的に結合され
る。これはＭＯＳＦＥＴダイオード１１０をオンにし、
それがノード１３５を充電する。クロック入力φがロー
になるとき、ノード１２５が追随し、このようにしてト
ランジスタ１１０をオフにする。その後直ちにクロック
入力φ！はハイになり、それはクロック入力の電圧の振
山に容量結合係数を乗じた値だけノード１３５における
電圧を増加する。ノード１３５の充電によりＭＯＳＦＥ
Ｔ１４０をオンにし、そしてそれがＶout を充電する。
【０００７】ノード１２５は各連続クロック回路でより
高い電圧に予充電される。ポンプにおける段の最大出力
電圧Ｖout は、最大予充電電圧Ｖp p にクロック電圧Ｖ
φと結合係数Ｋを乗じたものからダイオード接続のＭＯ
ＳＦＥＴのＶt を減じたものを加えた値に等しい。この
ように実現化例の最大出力電圧はＶout max ＝Ｖp p＋
２（ＫＶφ−Ｖt ）であり、ここに Ｋ＝Ｃ120 ／（Ｃ120 ＋ＣSTRAY,125 ）＝Ｃ130 ／（Ｃ130 ＋ＣSTRAY,135 ） である。
高い電圧に予充電される。ポンプにおける段の最大出力
電圧Ｖout は、最大予充電電圧Ｖp p にクロック電圧Ｖ
φと結合係数Ｋを乗じたものからダイオード接続のＭＯ
ＳＦＥＴのＶt を減じたものを加えた値に等しい。この
ように実現化例の最大出力電圧はＶout max ＝Ｖp p＋
２（ＫＶφ−Ｖt ）であり、ここに Ｋ＝Ｃ120 ／（Ｃ120 ＋ＣSTRAY,125 ）＝Ｃ130 ／（Ｃ130 ＋ＣSTRAY,135 ） である。
【０００８】Ｃ120 およびＣ130 はそれぞれＭＯＳコン
デンサ１２０および１３０の容量であり、ＣSTRAY,125
およびＣSTRAY,135 はそれぞれノード１２５および１３
５での寄生容量である。
デンサ１２０および１３０の容量であり、ＣSTRAY,125
およびＣSTRAY,135 はそれぞれノード１２５および１３
５での寄生容量である。
【０００９】ポンプ作用の初期化に対する要件はＭＯＳ
コンデンサ１２０をオンしなければならないことで、つ
まりノード１２５でのゲート電圧はしきい値電圧
（Ｖt ）を超えなければならないことである。ノード１
２５における電圧は初期に電圧電源ＶC C からトランジ
スタ１００および１６０におけるしきい値電圧降下を減
じた値である。ノード１２５におけるこの電圧はＭＯＳ
コンデンサ１２０のしきい値電圧（約０．７ボルト）よ
りも大きくなければならない。それゆえ、電源ＶC Cは
最悪の場合でも２．１ボルト以下に低下してはいけな
い。
コンデンサ１２０をオンしなければならないことで、つ
まりノード１２５でのゲート電圧はしきい値電圧
（Ｖt ）を超えなければならないことである。ノード１
２５における電圧は初期に電圧電源ＶC C からトランジ
スタ１００および１６０におけるしきい値電圧降下を減
じた値である。ノード１２５におけるこの電圧はＭＯＳ
コンデンサ１２０のしきい値電圧（約０．７ボルト）よ
りも大きくなければならない。それゆえ、電源ＶC Cは
最悪の場合でも２．１ボルト以下に低下してはいけな
い。
【００１０】図３はチャージポンプ回路の応用を示して
いる。図３では、チャージポンプ回路２２０が時間変動
する電流Ｉout を引出す電流源２４０の変動する電流の
要求にもかかわらず、ノード２６０を一定の電圧に保持
するためノード２７０を変調するのに使用される。ノー
ド２６０における電圧Ｖ260 は Ｖ260 ＝Ｖref （１＋Ｒ1 ／Ｒ2 ） に保持される。
いる。図３では、チャージポンプ回路２２０が時間変動
する電流Ｉout を引出す電流源２４０の変動する電流の
要求にもかかわらず、ノード２６０を一定の電圧に保持
するためノード２７０を変調するのに使用される。ノー
ド２６０における電圧Ｖ260 は Ｖ260 ＝Ｖref （１＋Ｒ1 ／Ｒ2 ） に保持される。
【００１１】もしノード２６０が、増大される電流需要
によりあまりにも低下しすぎると、比較器は発振器２１
０を能動化し、トランジスタ２５０のゲート端子をより
高くポンプ動作するだろう。そのため、トランジスタ２
５０は、要求される電圧Ｖ26 0 においてノード２６０を
維持するため、ソース端子２６０において要求される電
流を供給することができる。
によりあまりにも低下しすぎると、比較器は発振器２１
０を能動化し、トランジスタ２５０のゲート端子をより
高くポンプ動作するだろう。そのため、トランジスタ２
５０は、要求される電圧Ｖ26 0 においてノード２６０を
維持するため、ソース端子２６０において要求される電
流を供給することができる。
【００１２】一般的に、ｎ段チャージポンプによって到
達可能な電圧Ｖmax は次式により与えられる。
達可能な電圧Ｖmax は次式により与えられる。
【００１３】Ｖmax ＝Ｖp p ＋ｎ（ａＶ−Ｖt ） ここで、Ｖt はＭＯＳＦＥＴダイオードのしきい値であ
る。
る。
【００１４】Ｖp p は供給電圧であり、Ｖはクロック入
力信号φにおける電圧の振れであり、ｎはチャージポン
プにおける段の数であり、ａはコンデンサゲートノード
の全容量に対するＭＯＳコンデンサのゲート端子での容
量の分数であって、これはＭＯＳＦＥＴダイオード（Ｍ
ＯＳＦＥＴダイオード１１０および１４０のようなも
の）の寄生容量を含んでいる。この分数は典型的に１よ
り小さい。
力信号φにおける電圧の振れであり、ｎはチャージポン
プにおける段の数であり、ａはコンデンサゲートノード
の全容量に対するＭＯＳコンデンサのゲート端子での容
量の分数であって、これはＭＯＳＦＥＴダイオード（Ｍ
ＯＳＦＥＴダイオード１１０および１４０のようなも
の）の寄生容量を含んでいる。この分数は典型的に１よ
り小さい。
【００１５】しかしながら、もし所望の最高の電圧がＭ
ＯＳコンデンサの酸化物絶縁破壊電圧を超えるなら、チ
ャージポンプ機構は限定されるかもしれない。その理由
は、ＭＯＳコンデンサ１２０または１３０のゲートおよ
びドレイン・ソース端子にわたり確立される差異が望ま
しい出力電圧が到達される前にＭＯＳコンデンサにおい
て薄いゲート酸化物の絶縁破壊を超えるのに十分なぐら
い大きくなるかもしれないからである。集積回路の設計
では、薄いゲート酸化物を有することが一般に望まし
い。それゆえ、チャージポンプ回路において最も高い電
圧を達成する目標は、一般に薄いゲート酸化物を有する
望ましい目標と矛盾する。一応用では、チャージポンプ
回路において達成されるべき望ましい電圧は１７ボルト
であるが、薄酸化物絶縁破壊電圧はおよそ１３ボルトで
ある。先行技術では、電圧クランプ回路要素はＭＯＳコ
ンデンサのゲートおよびソース・ドレインにかかる電圧
降下を制限することによって絶縁破壊を回避するために
使用される。ＭＯＳコンデンサの絶縁破壊は電圧クラン
プにより回避されるが、チャージポンプ回路の出力はＭ
ＯＳコンデンサの酸化物破壊電圧により限定されるまま
になっている。
ＯＳコンデンサの酸化物絶縁破壊電圧を超えるなら、チ
ャージポンプ機構は限定されるかもしれない。その理由
は、ＭＯＳコンデンサ１２０または１３０のゲートおよ
びドレイン・ソース端子にわたり確立される差異が望ま
しい出力電圧が到達される前にＭＯＳコンデンサにおい
て薄いゲート酸化物の絶縁破壊を超えるのに十分なぐら
い大きくなるかもしれないからである。集積回路の設計
では、薄いゲート酸化物を有することが一般に望まし
い。それゆえ、チャージポンプ回路において最も高い電
圧を達成する目標は、一般に薄いゲート酸化物を有する
望ましい目標と矛盾する。一応用では、チャージポンプ
回路において達成されるべき望ましい電圧は１７ボルト
であるが、薄酸化物絶縁破壊電圧はおよそ１３ボルトで
ある。先行技術では、電圧クランプ回路要素はＭＯＳコ
ンデンサのゲートおよびソース・ドレインにかかる電圧
降下を制限することによって絶縁破壊を回避するために
使用される。ＭＯＳコンデンサの絶縁破壊は電圧クラン
プにより回避されるが、チャージポンプ回路の出力はＭ
ＯＳコンデンサの酸化物破壊電圧により限定されるまま
になっている。
【００１６】それゆえ、この発明の目的はＭＯＳＦＥＴ
コンデンサのゲート端子およびソース・ドレイン端子に
かかる酸化物破壊電圧によりより高い出力に到達可能な
チャージポンプ回路を提供することである。
コンデンサのゲート端子およびソース・ドレイン端子に
かかる酸化物破壊電圧によりより高い出力に到達可能な
チャージポンプ回路を提供することである。
【００１７】
【発明の概要】チャージポンプ回路において、各ＭＯＳ
コンデンサに直列に接続されるコンデンサを設けること
により、ＭＯＳコンデンサの個々の薄酸化物破壊電圧よ
りより高い出力電圧が達成される。
コンデンサに直列に接続されるコンデンサを設けること
により、ＭＯＳコンデンサの個々の薄酸化物破壊電圧よ
りより高い出力電圧が達成される。
【００１８】また、直列コンデンサおよびＭＯＳコンデ
ンサの接続部において電圧クランプをまた設けることに
より、ＭＯＳコンデンサのゲート端子における最初の電
圧はプリセットされ、それによりチャージポンプのスタ
ートアップを確実にする。さらにこの電圧クランプはチ
ャージポンプをスタートするのに必要な最小値電圧Ｖ
C C を減少させる。このクランプはまた接合漏洩の存在
下でコンデンサにかかる電圧の適切な分配を確実にす
る。
ンサの接続部において電圧クランプをまた設けることに
より、ＭＯＳコンデンサのゲート端子における最初の電
圧はプリセットされ、それによりチャージポンプのスタ
ートアップを確実にする。さらにこの電圧クランプはチ
ャージポンプをスタートするのに必要な最小値電圧Ｖ
C C を減少させる。このクランプはまた接合漏洩の存在
下でコンデンサにかかる電圧の適切な分配を確実にす
る。
【００１９】
【詳細な説明】ポンプ動作のＭＯＳＦＥＴコンデンサの
破壊電圧よりより高い出力電圧を送出することができる
チャージポンプの一例は、この出願と同一日に出願さ
れ、この出願の譲受人でもあるアドバンスド・マイクロ
・ディバイシズ・インコーポレーテッド（Ａｄｖａｎｃ
ｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ，Ｉｎｃ．）に譲渡
された、米国特許出願第 号、アントニオ
Ｊ．モンタルボ（Ａｎｔｏｎｉｏ Ｊ．Ｍｏｎｔａｌｖ
ｏ）による「バック・ツー・バックコンデンサチャージ
ポンプ」と題される同時係属中の出願に記述され、これ
によりそっくりそのまま引用により援用されている。そ
こに記述された装置は、平行プレートコンデンサが相互
接続材料の重畳トレースから容易に形成されないかもし
れないときに特に適している。他の態様で、この発明は
使用できる。一般に、この発明に従った以下に記述した
装置および前に述べた同時係属中の出願においてそこに
記述される装置は、この発明に関する高出力電圧雑音免
疫および低電源電圧動作の利点をもたらすのに適用可能
である。
破壊電圧よりより高い出力電圧を送出することができる
チャージポンプの一例は、この出願と同一日に出願さ
れ、この出願の譲受人でもあるアドバンスド・マイクロ
・ディバイシズ・インコーポレーテッド（Ａｄｖａｎｃ
ｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ，Ｉｎｃ．）に譲渡
された、米国特許出願第 号、アントニオ
Ｊ．モンタルボ（Ａｎｔｏｎｉｏ Ｊ．Ｍｏｎｔａｌｖ
ｏ）による「バック・ツー・バックコンデンサチャージ
ポンプ」と題される同時係属中の出願に記述され、これ
によりそっくりそのまま引用により援用されている。そ
こに記述された装置は、平行プレートコンデンサが相互
接続材料の重畳トレースから容易に形成されないかもし
れないときに特に適している。他の態様で、この発明は
使用できる。一般に、この発明に従った以下に記述した
装置および前に述べた同時係属中の出願においてそこに
記述される装置は、この発明に関する高出力電圧雑音免
疫および低電源電圧動作の利点をもたらすのに適用可能
である。
【００２０】ｎ−ＭＯＳＦＥＴは例示の目的のみだけに
以下の説明および請求項において用いられる。特に必要
とされない限り、ｐ−ＭＯＳＦＥＴはＭＯＳトランジス
タが示されるところではどこでも用いられる。もちろん
ここで記述される実施例の必要な修正はｎ−ＭＯＳＦＥ
Ｔの代わりにｐ−ＭＯＳＦＥＴを代用する際、当業者に
容易推考可能であろう。
以下の説明および請求項において用いられる。特に必要
とされない限り、ｐ−ＭＯＳＦＥＴはＭＯＳトランジス
タが示されるところではどこでも用いられる。もちろん
ここで記述される実施例の必要な修正はｎ−ＭＯＳＦＥ
Ｔの代わりにｐ−ＭＯＳＦＥＴを代用する際、当業者に
容易推考可能であろう。
【００２１】図４は２段チャージポンプにおけるこの発
明の実施例を示す。この発明は回路における段の数を制
限しないし、また制限されない。段は、所望される出力
電圧に依存してカスケードにされるか、または除去され
ることができる。一般に、達成し得る出力電圧はチャー
ジポンプにおいてより多くの段を有することにより増加
させられる。各段は他のコンデンサに直列に接続したポ
ンプ動作のＭＯＳＦＥＴコンデンサ（以下「直列コンデ
ンサ」と称する）、電圧クランプおよびＭＯＳＦＥＴダ
イオードより成る。電圧クランプはポンプ動作のコンデ
ンサおよび直列コンデンサの間の共通ノードを制御し、
かつ出力は電圧クランプに接続されない直列コンデンサ
の端子にタップ接続され、かつＭＯＳＦＥＴダイオード
により次の段に伝達される。
明の実施例を示す。この発明は回路における段の数を制
限しないし、また制限されない。段は、所望される出力
電圧に依存してカスケードにされるか、または除去され
ることができる。一般に、達成し得る出力電圧はチャー
ジポンプにおいてより多くの段を有することにより増加
させられる。各段は他のコンデンサに直列に接続したポ
ンプ動作のＭＯＳＦＥＴコンデンサ（以下「直列コンデ
ンサ」と称する）、電圧クランプおよびＭＯＳＦＥＴダ
イオードより成る。電圧クランプはポンプ動作のコンデ
ンサおよび直列コンデンサの間の共通ノードを制御し、
かつ出力は電圧クランプに接続されない直列コンデンサ
の端子にタップ接続され、かつＭＯＳＦＥＴダイオード
により次の段に伝達される。
【００２２】図４に示すように、この２段チャージポン
プの第１の段はポンプ動作のＭＯＳコンデンサＣ1 、直
列コンデンサＣ3 、電圧クランプＭ１およびＭＯＳＦＥ
Ｔダイオード３５０により形成される。第２段はポンプ
動作のＭＯＳコンデンサＣ2、直列コンデンサＣ4 、電
圧クランプＭ２およびＭＯＳＦＥＴダイオード３６０に
より形成される。第１の段の電圧出力は「Ｄ」と符号を
付されたノードで取出され、かつ第２の段の電圧出力は
「Ｖout 」と符号を付されたノードで取出される。ポン
プ動作のＭＯＳコンデンサＣ1 およびＣ2 はそれぞれク
ロック入力φおよびφ！に接続される。この実施例で
は、例示目的のためだけに、このようなＭＯＳコンデン
サはエンハンスモードコンデンサであり、ディプレッシ
ョンモードＭＯＳＦＥＴコンデンサもまた用いられてよ
い。
プの第１の段はポンプ動作のＭＯＳコンデンサＣ1 、直
列コンデンサＣ3 、電圧クランプＭ１およびＭＯＳＦＥ
Ｔダイオード３５０により形成される。第２段はポンプ
動作のＭＯＳコンデンサＣ2、直列コンデンサＣ4 、電
圧クランプＭ２およびＭＯＳＦＥＴダイオード３６０に
より形成される。第１の段の電圧出力は「Ｄ」と符号を
付されたノードで取出され、かつ第２の段の電圧出力は
「Ｖout 」と符号を付されたノードで取出される。ポン
プ動作のＭＯＳコンデンサＣ1 およびＣ2 はそれぞれク
ロック入力φおよびφ！に接続される。この実施例で
は、例示目的のためだけに、このようなＭＯＳコンデン
サはエンハンスモードコンデンサであり、ディプレッシ
ョンモードＭＯＳＦＥＴコンデンサもまた用いられてよ
い。
【００２３】ポンプ動作のＭＯＳコンデンサＣ1 および
Ｃ2 のゲート端子は、「Ａ」および「Ｂ」に符号を付さ
れたノードにおいて直列コンデンサＣ3 およびＣ4 にそ
れぞれ直列に接続される。コンデンサＣ3 およびＣ4 の
他の端子はそれぞれノードＣおよびノードＤに接続され
る。
Ｃ2 のゲート端子は、「Ａ」および「Ｂ」に符号を付さ
れたノードにおいて直列コンデンサＣ3 およびＣ4 にそ
れぞれ直列に接続される。コンデンサＣ3 およびＣ4 の
他の端子はそれぞれノードＣおよびノードＤに接続され
る。
【００２４】コンデンサＣ3 およびＣ4 は、平行プレー
トコンデンサを含むどのようなコンデンサから形成され
てもよい。たとえば、このようなコンデンサは、酸化物
のような誘導体層により分離されるポリシリコンの２つ
の独立した層から形成されてよい。ポリシリコンコンデ
ンサは、異なるマスクレベルで規定されるポリシリコン
の重畳トレースから形成される。ポリシリコントレース
は、集積回路において素子を接続するために相互接続材
料としてしばしば用いられる。
トコンデンサを含むどのようなコンデンサから形成され
てもよい。たとえば、このようなコンデンサは、酸化物
のような誘導体層により分離されるポリシリコンの２つ
の独立した層から形成されてよい。ポリシリコンコンデ
ンサは、異なるマスクレベルで規定されるポリシリコン
の重畳トレースから形成される。ポリシリコントレース
は、集積回路において素子を接続するために相互接続材
料としてしばしば用いられる。
【００２５】ＭＯＳＦＥＴＭ１およびＭ２は、ポンプ動
作のスタートにおいてそれぞれノードＡおよびノードＢ
を初期化することを目的に存在する。また、ノードＡお
よびノードＢから少量の漏洩のために、これらのノード
における電圧が低下するときに、それらはノードＡおよ
びノードＢに対して最小限の電圧を提供する。それによ
って、ＭＯＳＦＥＴＭ１およびＭ２はそれぞれ第１段お
よび第２段においてＭＯＳコンデンサおよび直列コンデ
ンサにかかる最大電圧を抑制する。
作のスタートにおいてそれぞれノードＡおよびノードＢ
を初期化することを目的に存在する。また、ノードＡお
よびノードＢから少量の漏洩のために、これらのノード
における電圧が低下するときに、それらはノードＡおよ
びノードＢに対して最小限の電圧を提供する。それによ
って、ＭＯＳＦＥＴＭ１およびＭ２はそれぞれ第１段お
よび第２段においてＭＯＳコンデンサおよび直列コンデ
ンサにかかる最大電圧を抑制する。
【００２６】トランジスタＭ１およびＭ２がノードＡお
よびノードＢに対する電圧クランプとして作用するため
には、エンハンスメントまたは真性モードトランジスタ
が望ましい。ディプレッションモードトランジスタは基
準信号に関連して用いられよう。電圧クランプＭ１およ
びＭ２のためにノードＡおよびノードＢにおける最小電
圧は、電圧クランプトランジスタＭ１またはＭ２の電圧
に関連のしきい値を、電源電圧ＶC C から減じた値にな
る。もしＭ１およびＭ２が、真性トランジスタであるな
らば、それらのしきい値電圧Ｖt i は約０．１ボルトで
あろう。ＭＯＳコンデンサＣ1 をチャージポンプの開始
点でオン状態にあることを確実にするためには、先行技
術における２．１ボルトに比べてＭＯＳコンデンサＣ1
にかかる降下がＣ1 のしきい値電圧より大きい、すなわ
ち（ＶC C −Ｖt i ）＞Ｖt または約０．８ボルトとな
るように維持されることのみが必要となる。それゆえ、
この発明は図１に示した先行技術回路より電源変動に対
してより許容性がある。
よびノードＢに対する電圧クランプとして作用するため
には、エンハンスメントまたは真性モードトランジスタ
が望ましい。ディプレッションモードトランジスタは基
準信号に関連して用いられよう。電圧クランプＭ１およ
びＭ２のためにノードＡおよびノードＢにおける最小電
圧は、電圧クランプトランジスタＭ１またはＭ２の電圧
に関連のしきい値を、電源電圧ＶC C から減じた値にな
る。もしＭ１およびＭ２が、真性トランジスタであるな
らば、それらのしきい値電圧Ｖt i は約０．１ボルトで
あろう。ＭＯＳコンデンサＣ1 をチャージポンプの開始
点でオン状態にあることを確実にするためには、先行技
術における２．１ボルトに比べてＭＯＳコンデンサＣ1
にかかる降下がＣ1 のしきい値電圧より大きい、すなわ
ち（ＶC C −Ｖt i ）＞Ｖt または約０．８ボルトとな
るように維持されることのみが必要となる。それゆえ、
この発明は図１に示した先行技術回路より電源変動に対
してより許容性がある。
【００２７】２つのチャージポンプ段の出力ノードＤお
よびＶout はそれぞれＭＯＳＦＥＴ３５０および３６０
に接続されるダイオードのソース端子である。トランジ
スタ３５０のゲート端子はノードＣおよびトランジスタ
３３０のソース端子にも接続され、そのドレイン端子お
よびゲート端子は、電源ＶC C に接続される。この実施
例では、電源ＶC C は約５ボルトである。このようにこ
の２段チャージポンプ回路において、約２段の出力ノー
ドＶout は、ＭＯＳＦＥＴ３６０に接続されるダイオー
ドのソース端子であり、このゲート端子およびドレイン
端子はノードＤに接続され、さらにトランジスタ３４０
のソース端子にも接続される。トランジスタ３４０のゲ
ート端子およびドレイン端子は電源ＶC C に接続され
る。
よびＶout はそれぞれＭＯＳＦＥＴ３５０および３６０
に接続されるダイオードのソース端子である。トランジ
スタ３５０のゲート端子はノードＣおよびトランジスタ
３３０のソース端子にも接続され、そのドレイン端子お
よびゲート端子は、電源ＶC C に接続される。この実施
例では、電源ＶC C は約５ボルトである。このようにこ
の２段チャージポンプ回路において、約２段の出力ノー
ドＶout は、ＭＯＳＦＥＴ３６０に接続されるダイオー
ドのソース端子であり、このゲート端子およびドレイン
端子はノードＤに接続され、さらにトランジスタ３４０
のソース端子にも接続される。トランジスタ３４０のゲ
ート端子およびドレイン端子は電源ＶC C に接続され
る。
【００２８】ノードＣはまたトランジスタ３１０のソー
ス端子に接続され、このドレイン端子は電源Ｖp p に接
続される。この実施例では、電源Ｖp p は約１３ボルト
である。トランジスタ３１０のゲート端子はトランジス
タ３４０のソース端子に接続される。
ス端子に接続され、このドレイン端子は電源Ｖp p に接
続される。この実施例では、電源Ｖp p は約１３ボルト
である。トランジスタ３１０のゲート端子はトランジス
タ３４０のソース端子に接続される。
【００２９】出力ノードＶout はまたトランジスタ３２
０のソースに接続され、そのゲート端子およびドレイン
端子はＶC C に接続される。
０のソースに接続され、そのゲート端子およびドレイン
端子はＶC C に接続される。
【００３０】最初は、ノードＣおよびＤは各々の電源Ｖ
C C からそれぞれトランジスタ３３０および３４０のし
きい値電圧を減じた値になる。ノードＡおよびノードＢ
はまた電源ＶC C から真性のトランジスタＭ１またはＭ
２のそれぞれしきい値電圧を減じた値（ＶA ＝ＶC C −
Ｖt i ）となる。この電圧においては、ポンプ動作のＭ
ＯＳコンデンサＣ1 またはＣ2 の両方がオン状態にあ
る。
C C からそれぞれトランジスタ３３０および３４０のし
きい値電圧を減じた値になる。ノードＡおよびノードＢ
はまた電源ＶC C から真性のトランジスタＭ１またはＭ
２のそれぞれしきい値電圧を減じた値（ＶA ＝ＶC C −
Ｖt i ）となる。この電圧においては、ポンプ動作のＭ
ＯＳコンデンサＣ1 またはＣ2 の両方がオン状態にあ
る。
【００３１】クロック入力φまたはφ！は図２に示した
電圧波形を有する。図１に関連して以前に記述したよう
に、ポンプ動作のＭＯＳコンデンサＣ1 のソース・ドレ
インにおいて、同様にＣ2 （φ！）において、クロック
入力φの各パルスの後、各ノードＣおよびＤにおいて電
圧が増加する結果となる。しかしながら、図１に示され
る回路と違い、たとえばノードＣにおける電圧のこの増
加は、ＭＯＳコンデンサＣ1 および直列コンデンサＣ3
の間で、それらの容量の比率に応じて分配され、それゆ
えノードＡおよびノードＣの電圧は、ポンプ動作の作動
が継続するに従って最大量に向かって上昇する。トラン
ジスタＭ１の逆バイアスされるソース接続により、ノー
ドＡからサブストレートまでのチャージの漏洩は、ノー
ドＡにおける電圧が時間と共に（ＶC C −Ｖt i ）の最
小値に到達する場合に起こるだろう。同様に、ＭＯＳコ
ンデンサＣ2 におけるポンプ動作の作動は、ＢおよびＤ
における電圧を増加し、時間に共に（ＶC C −Ｖt i ）
までＢにおける結果として生じる電圧の漏洩を伴う。
電圧波形を有する。図１に関連して以前に記述したよう
に、ポンプ動作のＭＯＳコンデンサＣ1 のソース・ドレ
インにおいて、同様にＣ2 （φ！）において、クロック
入力φの各パルスの後、各ノードＣおよびＤにおいて電
圧が増加する結果となる。しかしながら、図１に示され
る回路と違い、たとえばノードＣにおける電圧のこの増
加は、ＭＯＳコンデンサＣ1 および直列コンデンサＣ3
の間で、それらの容量の比率に応じて分配され、それゆ
えノードＡおよびノードＣの電圧は、ポンプ動作の作動
が継続するに従って最大量に向かって上昇する。トラン
ジスタＭ１の逆バイアスされるソース接続により、ノー
ドＡからサブストレートまでのチャージの漏洩は、ノー
ドＡにおける電圧が時間と共に（ＶC C −Ｖt i ）の最
小値に到達する場合に起こるだろう。同様に、ＭＯＳコ
ンデンサＣ2 におけるポンプ動作の作動は、ＢおよびＤ
における電圧を増加し、時間に共に（ＶC C −Ｖt i ）
までＢにおける結果として生じる電圧の漏洩を伴う。
【００３２】ポンプ動作期間の間、いずれの時間におけ
るポンプ動作のＭＯＳコンデンサＣ 1 のノードＣおよび
ソース・ドレイン（いわゆるクロック入力）にかかる電
圧は、ＭＯＳコンデンサＣ1 または直列コンデンサＣ3
のいずれかの酸化物破壊電圧よりも高くなるかもしれな
い。しかしながら、ＭＯＳコンデンサＣ1 および直列コ
ンデンサＣ3 における電圧分配により、ＭＯＳコンデン
サＣ1 におけるノードＡおよびソース・ドレイン端子に
かかる電圧はＭＯＳコンデンサＣ1 の酸化物破壊電圧を
超えることはない。ＭＯＳコンデンサＣ1 に対する典型
的な値は、０．９６ｐＦであり、直列コンデンサＣ3 に
対する典型的な値は０．７８ｐＦである。また、ノード
Ａからの漏洩後、直列コンデンサＣ3 にかかる最終の電
圧はまた酸化物破壊電圧を超えることはない。したがっ
て、チャージポンプＭＯＳコンデンサの酸化物破壊電圧
よりより高い電圧出力が可能であるチャージポンプを提
供する目的が達成される。
るポンプ動作のＭＯＳコンデンサＣ 1 のノードＣおよび
ソース・ドレイン（いわゆるクロック入力）にかかる電
圧は、ＭＯＳコンデンサＣ1 または直列コンデンサＣ3
のいずれかの酸化物破壊電圧よりも高くなるかもしれな
い。しかしながら、ＭＯＳコンデンサＣ1 および直列コ
ンデンサＣ3 における電圧分配により、ＭＯＳコンデン
サＣ1 におけるノードＡおよびソース・ドレイン端子に
かかる電圧はＭＯＳコンデンサＣ1 の酸化物破壊電圧を
超えることはない。ＭＯＳコンデンサＣ1 に対する典型
的な値は、０．９６ｐＦであり、直列コンデンサＣ3 に
対する典型的な値は０．７８ｐＦである。また、ノード
Ａからの漏洩後、直列コンデンサＣ3 にかかる最終の電
圧はまた酸化物破壊電圧を超えることはない。したがっ
て、チャージポンプＭＯＳコンデンサの酸化物破壊電圧
よりより高い電圧出力が可能であるチャージポンプを提
供する目的が達成される。
【００３３】上記の詳細な説明は例示とすることのみが
意図され、限定するものではない。当業者は上記の説明
および添付の図面を考慮して、この発明の範囲内におい
て修正および変更を示唆することができるだろう。
意図され、限定するものではない。当業者は上記の説明
および添付の図面を考慮して、この発明の範囲内におい
て修正および変更を示唆することができるだろう。
【図１】２つのＭＯＳコンデンサ１２０および１３０、
ならびにＭＯＳＦＥＴダイオード１１０および１４０を
使用する先行技術チャージポンプ回路を示す。
ならびにＭＯＳＦＥＴダイオード１１０および１４０を
使用する先行技術チャージポンプ回路を示す。
【図２】図１のチャージポンプ回路において使用される
相補のクロック入力φおよびφ！を示す。
相補のクロック入力φおよびφ！を示す。
【図３】チャージポンプ回路の応用を示す。
【図４】ＭＯＳコンデンサＣ1 およびＣ2 それぞれに直
列に接続されるコンデンサＣ3およびＣ4 を使用するこ
の発明の実施例を示す。
列に接続されるコンデンサＣ3およびＣ4 を使用するこ
の発明の実施例を示す。
Ａ ノード Ｂ ノード Ｃ ノード Ｄ ノード Ｃ1 ＭＯＳコンデンサ Ｃ2 ＭＯＳコンデンサ Ｃ3 コンデンサ Ｃ4 コンデンサ Ｍ１ ＭＯＳＦＥＴ Ｍ２ ＭＯＳＦＥＴ ３１０ トランジスタ ３５０ ＭＯＳＦＥＴダイオード ３６０ ＭＯＳＦＥＴダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・エイ・ヴァン・バスカーク アメリカ合衆国、95124 カリフォルニア 州、サン・ホーゼイ、ファビアン・ドライ ブ、1742 (72)発明者 アントニオ・ジェイ・モンタルボ アメリカ合衆国、94117 カリフォルニア 州、サン・フランシスコ、コウル・ストリ ート、850
Claims (10)
- 【請求項１】 入力リードおよび出力リードを有し、前
記入力リードに受けられる信号に応答して前記出力リー
ドにおける電圧の増加を与えるためのチャージポンプ手
段と、 第１のリードおよび第２のリードを有するコンデンサと
を含み、前記コンデンサの前記第１のリードは、前記チ
ャージポンプ手段の前記出力リードにおける前記電圧の
増加が、前記チャージポンプ動作の手段の前記出力リー
ドと、前記コンデンサの前記第２のリードとの間に分配
されるように、前記チャージポンプ動作の手段の前記出
力リードに接続され、さらに入力および出力を有するダ
イオード手段を含み、前記ダイオード手段の前記入力リ
ードは、前記電圧の増加を前記ダイオード手段の前記入
力リードから前記ダイオード手段の前記出力リードまで
伝達するため、前記コンデンサの前記第２のリードに接
続され、さらに前記チャージ手段の前記出力リードにお
ける電圧が予め決定される最小値電圧以下に低下しない
ことを確実にするための、前記チャージ手段の前記出力
リードに接続される電圧クランプ手段とを含むチャージ
ポンプ装置。 - 【請求項２】 前記チャージポンプ動作の手段はゲート
端子、ソース端子およびドレイン端子を有するＭＯＳコ
ンデンサを含み、前記ゲート端子は前記チャージポンプ
動作の手段の前記出力リードであり、前記ソース端子お
よびドレイン端子は前記チャージポンプ動作の手段の前
記入力リードを形成するためにともに接続される、請求
項１に記載のチャージポンプ装置。 - 【請求項３】 前記電圧クランプ手段はゲート端子、ソ
ース端子およびドレイン端子を有するトランジスタを含
み、前記ドレイン端子は電源および前記ゲート端子に接
続可能であり、前記ソース端子は前記チャージポンプ動
作の手段の前記出力リードに接続され、それによって前
記チャージポンプ動作の手段に最小値電圧を供給する、
請求項１に記載のチャージポンプ装置。 - 【請求項４】 前記ダイオード手段はゲート端子、ソー
ス端子およびドレイン端子を有するトランジスタを含
み、前記ゲート端子は前記ドレイン端子に接続される、
請求項１に記載のチャージポンプ装置。 - 【請求項５】 前記チャージポンプ動作の手段はゲート
端子、ソース端子およびドレイン端子を有するＭＯＳコ
ンデンサを含み、前記ＭＯＳコンデンサの前記ゲート端
子は前記チャージポンプ動作の手段の前記出力リードで
あり、かつ前記ＭＯＳコンデンサの前記ソース端子およ
びドレイン端子は前記チャージポンプ動作の手段の前記
入力を形成するためにともに接続され、かつ前記電圧ク
ランプ手段はゲート端子、ソース端子およびドレイン端
子を有するトランジスタを含み、前記トランジスタの前
記ドレイン端子は電源および前記トランジスタの前記ゲ
ート端子に接続可能であり、前記トランジスタの前記ソ
ース端子は前記チャージポンプ動作の手段の前記出力リ
ードに接続され、かつ前記電源は前記ＭＯＳコンデンサ
のしきい値電圧と前記トランジスタのしきい値電圧の合
計に対してより高いまたは等しい電圧を有することのみ
を必要とする、請求項１に記載のチャージポンプ装置。 - 【請求項６】 複数個のチャージポンプ動作の要素を含
み、各チャージポンプ動作の要素は入力リードおよび出
力リードを有するチャージポンプ装置であって、前記チ
ャージポンプ装置は前記複数個のチャージポンプ動作の
要素をカスケードにすることにより形成され、各チャー
ジポンプ動作の要素は、 入力リードおよび出力リードを有し、前記入力リードに
受けられる信号に応答して前記出力リードにおける電圧
の増加を与えるためのチャージポンプ動作の手段と、 第１のリードおよび第２のリードを有するコンデンサと
を含み、前記コンデンサの前記第１のリードは、前記チ
ャージポンプ動作の手段の前記出力リードにおける前記
電圧の増加が前記チャージポンプ動作の手段の前記出力
リードと前記コンデンサの前記第２のリードとの間に分
配されるように、前記チャージポンプ動作の手段の前記
出力リードに接続され、さらに入力リードおよび出力リ
ードを有するダイオード手段とを含み、前記ダイオード
手段の前記入力リードは前記電圧の増加を前記ダイオー
ド手段の前記入力リードから前記ダイオード手段の前記
出力リードまで伝達するために接続され、前記ダイオー
ド手段の前記入力リードは前記チャージポンプ動作の要
素の前記入力リードであり、前記ダイオード手段の前記
出力リードは前記チャージポンプ動作の要素の前記出力
リードであり、さらに前記チャージ動作の手段の前記出
力リードにおける電圧が予め決定される最小値電圧以下
に低下しないことを確実にするため、前記チャージ動作
の手段の前記出力リードに接続される電圧クランプ手段
とを含む、チャージポンプ装置。 - 【請求項７】 各前記チャージポンプ動作の手段はゲー
ト端子、ソース端子およびドレイン端子を有するＭＯＳ
コンデンサを含み、前記ゲート端子は前記チャージポン
プ動作の手段の前記リードであり、前記ソース端子およ
びドレイン端子は前記チャージポンプ動作の手段の前記
入力リードを形成するためにともに接続される、請求項
６に記載のチャージポンプ装置。 - 【請求項８】 各前記チャージポンプ動作の手段はゲー
ト端子、ソース端子およびドレイン端子を有するトラン
ジスタを含み、前記ドレイン端子は電源および前記ゲー
ト端子に接続可能であり、前記ソース端子は前記チャー
ジポンプ動作の手段の前記出力リードに接続され、それ
によって前記チャージポンプ動作の手段に最小値電圧を
供給する、請求項６に記載のチャージポンプ装置。 - 【請求項９】 各前記ダイオード手段はゲート端子、ソ
ース端子およびドレイン端子を有するトランジスタとを
含み、前記ドレイン端子は前記ダイオード手段の前記入
力リードであり、前記ソース端子は前記ダイオード手段
の前記出力リードであり、かつ前記ゲート端子は前記ド
レイン端子に接続される、請求項６に記載のチャージポ
ンプ装置。 - 【請求項１０】 各チャージポンプ動作の手段はゲート
端子、ソース端子およびドレイン端子を有するＭＯＳコ
ンデンサを含み、前記ＭＯＳコンデンサの前記ゲート端
子は前記チャージポンプ動作の手段の前記出力リードで
あり、さらに前記ＭＯＳコンデンサの前記ソース端子お
よびドレイン端子は前記チャージポンプ動作の手段の前
記入力リードを形成するためにともに接続され、かつ各
電圧クランプ手段はゲート端子、ソース端子およびドレ
イン端子を有するトランジスタを含み、前記トランジス
タの前記ドレイン端子は電源ならびに前記トランジスタ
の前記ゲート端子に接続可能であり、前記トランジスタ
の前記ソース端子は前記チャージポンプ動作の手段の前
記出力リードに接続され、かつ前記電源は前記ＭＯＳコ
ンデンサのしきい値電圧と前記トランジスタのしきい値
電圧の合計に対してより高いまたは等しい電圧を有する
ことのみを必要とする、請求項６に記載のチャージポン
プ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/505,335 US5059815A (en) | 1990-04-05 | 1990-04-05 | High voltage charge pumps with series capacitors |
| US505335 | 1990-04-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05268761A true JPH05268761A (ja) | 1993-10-15 |
| JP3260144B2 JP3260144B2 (ja) | 2002-02-25 |
Family
ID=24009911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7000991A Expired - Lifetime JP3260144B2 (ja) | 1990-04-05 | 1991-04-02 | チャージポンプ装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5059815A (ja) |
| EP (1) | EP0450797B1 (ja) |
| JP (1) | JP3260144B2 (ja) |
| AT (1) | ATE125643T1 (ja) |
| DE (1) | DE69111499T2 (ja) |
| DK (1) | DK0450797T3 (ja) |
| ES (1) | ES2076465T3 (ja) |
| GR (1) | GR3017507T3 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075403A (en) * | 1997-02-03 | 2000-06-13 | Denso Corporation | Charge pump circuit |
| KR100527606B1 (ko) * | 1994-05-27 | 2006-06-07 | 소니 가부시끼 가이샤 | 승압회로및이회로를사용한고체촬상장치 |
| US7196379B2 (en) | 2004-06-16 | 2007-03-27 | Fujitsu Limited | MOS capacitor device |
| JP2017131067A (ja) * | 2016-01-21 | 2017-07-27 | 凸版印刷株式会社 | チャージポンプ |
| JP2017131069A (ja) * | 2016-01-21 | 2017-07-27 | 凸版印刷株式会社 | チャージポンプ |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9007790D0 (en) | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
| GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
| KR920006991A (ko) * | 1990-09-25 | 1992-04-28 | 김광호 | 반도체메모리 장치의 고전압발생회로 |
| US5212456A (en) * | 1991-09-03 | 1993-05-18 | Allegro Microsystems, Inc. | Wide-dynamic-range amplifier with a charge-pump load and energizing circuit |
| KR950002726B1 (ko) * | 1992-03-30 | 1995-03-24 | 삼성전자주식회사 | 기판전압 발생기의 전하 펌프 회로 |
| US5301097A (en) * | 1992-06-10 | 1994-04-05 | Intel Corporation | Multi-staged charge-pump with staggered clock phases for providing high current capability |
| US5280420A (en) * | 1992-10-02 | 1994-01-18 | National Semiconductor Corporation | Charge pump which operates on a low voltage power supply |
| US5347171A (en) * | 1992-10-15 | 1994-09-13 | United Memories, Inc. | Efficient negative charge pump |
| US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
| US5282170A (en) * | 1992-10-22 | 1994-01-25 | Advanced Micro Devices, Inc. | Negative power supply |
| JPH0810760B2 (ja) * | 1993-01-13 | 1996-01-31 | 日本電気株式会社 | 固体撮像装置 |
| JPH0721790A (ja) * | 1993-07-05 | 1995-01-24 | Mitsubishi Electric Corp | 半導体集積回路 |
| US5386151A (en) * | 1993-08-11 | 1995-01-31 | Advanced Micro Devices, Inc. | Low voltage charge pumps using p-well driven MOS capacitors |
| EP0661795B1 (en) * | 1993-12-28 | 1997-07-16 | STMicroelectronics S.r.l. | Voltage booster, particularly for nonvolatile memories |
| US5475335A (en) * | 1994-04-01 | 1995-12-12 | National Semiconductor Corporation | High voltage cascaded charge pump |
| KR0137437B1 (ko) * | 1994-12-29 | 1998-06-01 | 김주용 | 챠지 펌프회로의 출력전압 조절회로 |
| US6028473A (en) * | 1995-03-09 | 2000-02-22 | Macronix International Co., Ltd. | Series capacitor charge pump with dynamic biasing |
| DE69515669T2 (de) * | 1995-10-31 | 2000-07-27 | St Microelectronics Srl | Negative Ladungspumpenschaltung für elektrisch löschbare Halbleiterspeichervorrichtung |
| US6218882B1 (en) * | 1995-12-23 | 2001-04-17 | Nec Corporation | Diode circuit for clamping the signals on a transmission line to a predetermined potential |
| US5973545A (en) * | 1996-02-07 | 1999-10-26 | Cypress Semiconductor Corp. | Single pump circuit for generating high voltage from two different inputs |
| US5745354A (en) * | 1996-04-01 | 1998-04-28 | Cypress Semiconductor Corporation | Pump circuit for generating multiple high voltage outputs from two different inputs |
| US5801934A (en) * | 1996-12-12 | 1998-09-01 | Cypress Semiconductor Corp. | Charge pump with reduced power consumption |
| US5798915A (en) * | 1997-01-29 | 1998-08-25 | Microchip Technology Incorporated | Progressive start-up charge pump and method therefor |
| JP2001500300A (ja) * | 1997-07-10 | 2001-01-09 | マイクロチップ テクノロジー インコーポレイテッド | 累進起動チャージポンプ及びその方法 |
| US6232826B1 (en) * | 1998-01-12 | 2001-05-15 | Intel Corporation | Charge pump avoiding gain degradation due to the body effect |
| US5999425A (en) * | 1998-01-15 | 1999-12-07 | Cypress Semiconductor Corp. | Charge pump architecture for integrated circuit |
| US6172553B1 (en) | 1998-06-25 | 2001-01-09 | Cypress Semiconductor Corp. | High voltage steering network for EEPROM/FLASH memory |
| US6166982A (en) * | 1998-06-25 | 2000-12-26 | Cypress Semiconductor Corp. | High voltage switch for eeprom/flash memories |
| US6094095A (en) * | 1998-06-29 | 2000-07-25 | Cypress Semiconductor Corp. | Efficient pump for generating voltages above and/or below operating voltages |
| US6208542B1 (en) | 1998-06-30 | 2001-03-27 | Sandisk Corporation | Techniques for storing digital data in an analog or multilevel memory |
| KR100557926B1 (ko) * | 1999-06-29 | 2006-03-10 | 주식회사 하이닉스반도체 | 펌핑 캐패시터 및 그의 제조방법 |
| JP3910765B2 (ja) * | 1999-09-08 | 2007-04-25 | 株式会社東芝 | 電圧発生回路及びこれを用いた電圧転送回路 |
| US6255896B1 (en) * | 1999-09-27 | 2001-07-03 | Intel Corporation | Method and apparatus for rapid initialization of charge pump circuits |
| US6297974B1 (en) * | 1999-09-27 | 2001-10-02 | Intel Corporation | Method and apparatus for reducing stress across capacitors used in integrated circuits |
| KR100377698B1 (ko) * | 1999-12-08 | 2003-03-29 | 산요 덴키 가부시키가이샤 | 차지펌프 회로 |
| US6266281B1 (en) | 2000-02-16 | 2001-07-24 | Advanced Micro Devices, Inc. | Method of erasing non-volatile memory cells |
| JP3696125B2 (ja) | 2000-05-24 | 2005-09-14 | 株式会社東芝 | 電位検出回路及び半導体集積回路 |
| US6570434B1 (en) * | 2000-09-15 | 2003-05-27 | Infineon Technologies Ag | Method to improve charge pump reliability, efficiency and size |
| DE10045693A1 (de) * | 2000-09-15 | 2002-04-04 | Infineon Technologies Ag | Ladungspumpenschaltung |
| KR20020048242A (ko) * | 2000-12-18 | 2002-06-22 | 밍 루 | 풀업 구동부의 고전압 공급장치 |
| US6366158B1 (en) * | 2000-12-27 | 2002-04-02 | Intel Corporation | Self initialization for charge pumps |
| JP2003033007A (ja) * | 2001-07-09 | 2003-01-31 | Sanyo Electric Co Ltd | チャージポンプ回路の制御方法 |
| US6888399B2 (en) * | 2002-02-08 | 2005-05-03 | Rohm Co., Ltd. | Semiconductor device equipped with a voltage step-up circuit |
| US6642774B1 (en) * | 2002-06-28 | 2003-11-04 | Intel Corporation | High precision charge pump regulation |
| US6922096B2 (en) * | 2003-08-07 | 2005-07-26 | Sandisk Corporation | Area efficient charge pump |
| JP2006311703A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Instruments Inc | チャージポンプ回路を有する電子機器 |
| WO2006132757A2 (en) * | 2005-06-03 | 2006-12-14 | Atmel Corporation | High efficiency bi-directional charge pump circuit |
| JP2007096036A (ja) * | 2005-09-29 | 2007-04-12 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
| US7629831B1 (en) * | 2006-10-11 | 2009-12-08 | Altera Corporation | Booster circuit with capacitor protection circuitry |
| KR100803364B1 (ko) * | 2006-11-13 | 2008-02-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 펌핑 전압 생성 회로 |
| US7859240B1 (en) | 2007-05-22 | 2010-12-28 | Cypress Semiconductor Corporation | Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof |
| US7733161B2 (en) * | 2008-02-15 | 2010-06-08 | International Business Machines Corporation | Voltage boost system, IC and design structure |
| US7737766B2 (en) * | 2008-02-15 | 2010-06-15 | International Business Machines Corporation | Two stage voltage boost circuit, IC and design structure |
| US7710195B2 (en) * | 2008-02-15 | 2010-05-04 | International Business Machines Corporation | Two stage voltage boost circuit with precharge circuit preventing leakage, IC and design structure |
| US7969235B2 (en) * | 2008-06-09 | 2011-06-28 | Sandisk Corporation | Self-adaptive multi-stage charge pump |
| KR100915834B1 (ko) * | 2008-08-08 | 2009-09-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 펌핑 전압 생성 회로 |
| US11569738B1 (en) | 2021-09-29 | 2023-01-31 | Globalfoundries U.S. Inc. | Multi-stage charge pump with clock-controlled initial stage and shifted clock-controlled additional stage |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3490812A (en) * | 1966-12-20 | 1970-01-20 | Nippon Kokan Kk | Method and arrangement for unloading granular or lumpy cargo |
| US4028596A (en) * | 1974-12-13 | 1977-06-07 | Coulter Information Systems, Inc. | Corona power supply circuit |
| CH614837B (fr) * | 1977-07-08 | Ebauches Sa | Dispositif pour regler, a une valeur determinee, la tension de seuil de transistors igfet d'un circuit integre par polarisation du substrat d'integration. | |
| US4451743A (en) * | 1980-12-29 | 1984-05-29 | Citizen Watch Company Limited | DC-to-DC Voltage converter |
| US4455493A (en) * | 1982-06-30 | 1984-06-19 | Motorola, Inc. | Substrate bias pump |
| US4527180A (en) * | 1983-01-31 | 1985-07-02 | Intel Corporation | MOS Voltage divider structure suitable for higher potential feedback regulation |
| US4667312A (en) * | 1983-11-28 | 1987-05-19 | Exel Microelectronics Inc. | Charge pump method and apparatus |
| US4797899A (en) * | 1986-12-15 | 1989-01-10 | Maxim Integrated Products, Inc. | Integrated dual charge pump power supply including power down feature and rs-232 transmitter/receiver |
| JPS63290159A (ja) * | 1987-05-20 | 1988-11-28 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
| JPS645351A (en) * | 1987-06-26 | 1989-01-10 | Sharp Kk | Boosting circuit |
| JP2501590B2 (ja) * | 1987-07-29 | 1996-05-29 | 沖電気工業株式会社 | 半導体装置の駆動回路 |
| JPH01259751A (ja) * | 1988-04-07 | 1989-10-17 | Toshiba Corp | 昇圧回路 |
| IT1221261B (it) * | 1988-06-28 | 1990-06-27 | Sgs Thomson Microelectronics | Moltiplicatore di tensione omos |
| DE3931596A1 (de) * | 1989-03-25 | 1990-10-04 | Eurosil Electronic Gmbh | Spannungsvervielfacherschaltung |
-
1990
- 1990-04-05 US US07/505,335 patent/US5059815A/en not_active Expired - Lifetime
-
1991
- 1991-03-20 DE DE69111499T patent/DE69111499T2/de not_active Expired - Lifetime
- 1991-03-20 ES ES91302389T patent/ES2076465T3/es not_active Expired - Lifetime
- 1991-03-20 AT AT91302389T patent/ATE125643T1/de not_active IP Right Cessation
- 1991-03-20 EP EP91302389A patent/EP0450797B1/en not_active Expired - Lifetime
- 1991-03-20 DK DK91302389.1T patent/DK0450797T3/da active
- 1991-04-02 JP JP7000991A patent/JP3260144B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-21 GR GR950402624T patent/GR3017507T3/el unknown
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100527606B1 (ko) * | 1994-05-27 | 2006-06-07 | 소니 가부시끼 가이샤 | 승압회로및이회로를사용한고체촬상장치 |
| US6075403A (en) * | 1997-02-03 | 2000-06-13 | Denso Corporation | Charge pump circuit |
| US7196379B2 (en) | 2004-06-16 | 2007-03-27 | Fujitsu Limited | MOS capacitor device |
| JP2017131067A (ja) * | 2016-01-21 | 2017-07-27 | 凸版印刷株式会社 | チャージポンプ |
| JP2017131069A (ja) * | 2016-01-21 | 2017-07-27 | 凸版印刷株式会社 | チャージポンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69111499D1 (de) | 1995-08-31 |
| ES2076465T3 (es) | 1995-11-01 |
| US5059815A (en) | 1991-10-22 |
| EP0450797A1 (en) | 1991-10-09 |
| EP0450797B1 (en) | 1995-07-26 |
| DK0450797T3 (da) | 1995-09-11 |
| ATE125643T1 (de) | 1995-08-15 |
| GR3017507T3 (en) | 1995-12-31 |
| JP3260144B2 (ja) | 2002-02-25 |
| DE69111499T2 (de) | 1996-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05268761A (ja) | チャージポンプ装置 | |
| US5008799A (en) | Back-to-back capacitor charge pumps | |
| US7728652B2 (en) | Semiconductor integrated circuit | |
| US4321661A (en) | Apparatus for charging a capacitor | |
| EP0836268B1 (en) | Improved positive charge pump | |
| JP2718375B2 (ja) | チャージポンプ回路 | |
| US5347171A (en) | Efficient negative charge pump | |
| US20030214346A1 (en) | Charge pump for negative voltages | |
| EP1708265A2 (en) | MOS capacitor with reduced capacitance | |
| US5166858A (en) | Capacitor formed in three conductive layers | |
| US5493486A (en) | High efficiency compact low power voltage doubler circuit | |
| US5521546A (en) | Voltage boosting circuit constructed on an integrated circuit substrate, as for a semiconductor memory device | |
| US6166585A (en) | Methods and apparatus for a high efficiency charge pump that includes a MOSFET capacitor operating in an accumulation region | |
| EP0638984A1 (en) | Low voltage charge pumps | |
| EP0821362B1 (en) | Output stage for a memory device and for low voltage applications | |
| JPH05175811A (ja) | パワーオンリセット回路 | |
| US20050184792A1 (en) | High voltage switch circuit for semiconductor device | |
| US5723985A (en) | Clocked high voltage switch | |
| US6184746B1 (en) | PLL power supply filter (with pump) having a wide voltage range and immunity to oxide overstress | |
| EP0589123A1 (en) | A driver circuit for an electronic switch | |
| JPS6144414B2 (ja) | ||
| US7157961B2 (en) | MOS charge pump | |
| US6552397B1 (en) | Charge pump device formed on silicon-on-insulator and operation method | |
| US7148739B2 (en) | Charge pump element with body effect cancellation for early charge pump stages | |
| JP2803463B2 (ja) | トランスファゲート・トランジスタのゲート昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000808 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |