KR20060099707A - 입력 전압에 적응적으로 제어되는 전압 승압 장치 - Google Patents

입력 전압에 적응적으로 제어되는 전압 승압 장치 Download PDF

Info

Publication number
KR20060099707A
KR20060099707A KR1020050021093A KR20050021093A KR20060099707A KR 20060099707 A KR20060099707 A KR 20060099707A KR 1020050021093 A KR1020050021093 A KR 1020050021093A KR 20050021093 A KR20050021093 A KR 20050021093A KR 20060099707 A KR20060099707 A KR 20060099707A
Authority
KR
South Korea
Prior art keywords
voltage
input
output
ota
negative
Prior art date
Application number
KR1020050021093A
Other languages
English (en)
Other versions
KR100752643B1 (ko
Inventor
정규영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050021093A priority Critical patent/KR100752643B1/ko
Priority to US11/354,462 priority patent/US20060202743A1/en
Priority to JP2006064882A priority patent/JP2006262690A/ja
Priority to CNA2006100678636A priority patent/CN1835363A/zh
Priority to TW095108519A priority patent/TW200635191A/zh
Publication of KR20060099707A publication Critical patent/KR20060099707A/ko
Application granted granted Critical
Publication of KR100752643B1 publication Critical patent/KR100752643B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
    • A61G7/00—Beds specially adapted for nursing; Devices for lifting patients or disabled persons
    • A61G7/05—Parts, details or accessories of beds
    • A61G7/057—Arrangements for preventing bed-sores or for supporting patients with burns, e.g. mattresses specially adapted therefor
    • A61G7/05769—Arrangements for preventing bed-sores or for supporting patients with burns, e.g. mattresses specially adapted therefor with inflatable chambers
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
    • A61G7/00—Beds specially adapted for nursing; Devices for lifting patients or disabled persons
    • A61G7/02—Beds specially adapted for nursing; Devices for lifting patients or disabled persons with toilet conveniences, or specially adapted for use with toilets

Landscapes

  • Health & Medical Sciences (AREA)
  • Nursing (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 입력 전압에 적응적으로 제어되는 전압 승압 장치에 대하여 개시된다. 전압 승압 장치는 두 입력 단자 사이의 전압 차를 출력 전류로 발생시키는 OTA(Operartinal Transconductance Amplifier)를 이용한다. OTA의 정 입력 단자에는 전압 승압 장치의 목표 출력 전압 레벨을 n(n≥1)으로 분할한 전압 레벨이 인가되고, 부 입력 단자에는 전압 승압 장치의 출력 전압 레벨을 n으로 분할한 전압 레벨이 인가된다. OTA의 출력 전류는 입력 커패시터에 차아지되면서 제1 입력 전압으로 발생되고, 제1 입력 전압은 버퍼를 통하여 제2 입력 전압으로 발생된다. 제2 입력 전압은 전압 승압부로 입력되어 n배의 제2 입력 전압 레벨을 갖는 출력 전압을 발생시킨다. 이에 따라, 전압 승압 장치의 출력 전압은 목표 전압 근처에서 리플을 최소화하면서 목표 전압을 발생시킨다.
전압 승압 장치, OTA, 목표 전압, ×n 전압 승압부, 리플

Description

입력 전압에 적응적으로 제어되는 전압 승압 장치{Adaptive input voltage controlled voltage booster}
도 1은 종래의 차아지 펌프를 이용한 전압 승압 장치를 설명하는 도면이다.
도 2는 도 1의 제1 및 제2 제어 신호의 파형을 설명하는 도면이다.
도 3은 도 1의 전압 승압 장치에 존재하는 기생 저항들을 포함하는 회로 다이어그램이다.
도 4는 본 발명의 제1 실시예에 따른 정 전압 승압 장치를 설명하는 도면이다.
도 5는 도 4의 OTA의 특성 그래프를 나타내는 도면이다.
도 6 내지 도 9는 도 4의 전압 승압 장치의 동작을 OTA 특성 그래프의 영역별로 구체적으로 설명하는 도면들이다.
도 10은 도 4의 정 전압 승압 장치의 동작 그래프를 나타내는 도면이다.
도 11은 본 발명의 제2 실시예에 따른 부 전압 승압 장치를 설명하는 도면이다.
도 12 내지 도 15는 도 11의 전압 승압 장치의 동작을 OTA 특성 그래프의 영역별로 구체적으로 설명하는 도면들이다.
도 16은 도 11의 부 전압 승압 장치의 동작 그래프를 나타내는 도면이다.
본 발명은 반도체 집적 회로에 관한 것으로, 특히 입력 전압에 적응적으로 제어되는 전압 승압 장치 및 그 전압 승압 방법에 관한 것이다.
도 1은 종래의 차아지 펌프를 이용한 전압 승압(voltage booster) 장치를 설명하는 도면이다. 이를 참조하면, 전압 승압 장치(100)는 제1 내지 제4 스위치들(102, 106, 108, 110)과 제1 및 제2 커패시터들(104, 112)로 구성된다. 제1 및 제3 스위치들(102, 108)은 제1 제어 신호(P1)에 응답하여 온되고 제2 및 제4 스위치들(106, 110)은 제2 제어 신호(P2)에 응답하여 온된다. 제1 제어 신호(P1)와 제2 제어 신호(P2)는 도 2에 도시된 바와 같이 서로 반대의 위상을 갖는 펄스 신호들이다. 제1 제어 신호(P1)가 로직 하이인 구간 동안, 수신되는 입력 전압(VIN)에 따라 제1 커패시터(104)가 충전된다. 이 후, 제2 제어 신호(P2)가 로직 하이인 구간 동안, 제1 커패시터(104)에 충전된 전압 레벨을 따라 제2 커패시터(112)가 충전된다. 제2 커패시터(112)에 충전되는 출력 전압(VOUT)은 입력 전압(VIN) 레벨의 2배에 해당하는 전압 레벨(2VIN)로 발생된다. 출력 전압(VOUT)은 출력 전압(VOUT)에 연결되는 회로들을 구동하게 되는 데, 이에 따라 출력 전압(VOUT)에 부하 전류(IL)가 달리는 것처럼 보인다.
도 3은 도 1의 전압 승압 장치(100)에 존재하는 기생 저항들을 포함하는 회 로 다이어그램이다. 이를 참조하면, 승압 전압 장치(100)는 입력 전압(VIN)이 외부로부터 입력 단자로 수신되는 전압이므로 입력 단자의 접촉 저항(Rin)을 갖는다. 그리고, 제1 커패시터(104)는 외부 소자로 사용되므로 제1 커패시터(104) 양단으로 접촉 저항들(Rs)을 갖고, 제2 커패시터(112)도 외부 소자로 사용되므로 출력 전압(VOUT)과의 접촉 저항(RL)을 갖는다. 이러한 기생 저항들(Rin, Rs, RL)은 출력 전압(VOUT) 레벨을 강등(degradation)시키게 된다. 각 기생 저항들(Rin, Rs, RL)에 의한 출력 강등 전압(Vdeg)은 다음과 같다.
Figure 112005013349290-PAT00001
또한, 출력 전압(VOUT)에 달리는 부하 전류(IL)에 의한 출력 강등 전압은 다음과 같다.
Figure 112005013349290-PAT00002
이에 따라, 출력 전압(VOUT)은 목표된 2배의 입력 전압(VIN), 즉 2VIN에서 기생 저항들(Rin, Rs, RL)과 부하 전류(IL)에 의한 출력 강등 전압을 뺀 전압 레벨로 나타난다.
Figure 112005013349290-PAT00003
즉, 전압 승압 장치(100)는 그 회로 구성상 갖는 기생 저항들(Rin, Rs, RL)과 부하 전류(IL)에 의하여 목표된 출력 전압(VOUT)을 강등시키는 문제점을 지닌다.
그러므로, 기생 저항들과 부하 전류에 의한 출력 전압의 강등 없이 출력 전압을 입력 전압의 2 배 또는 임의의 배수(×n)로 승압시키는 전압 승압 장치의 존재가 필요하다.
본 발명의 목적은 입력 전압에 적응적으로 제어되어 입력 전압을 임의의 배수(×n)로 승압시키는 전압 승압 장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전압 승압 장치는 정 입력 단자에는 전압 승압 장치의 목표 출력 전압 레벨을 n(n≥2)으로 분할한 전압 레벨이 인가되고, 부 입력 단자에는 출력 전압 레벨을 n으로 분할한 전압 레벨이 인가되어, 정 입력 단자와 부 입력 단자 사이의 전압 차에 따라 출력 전류를 발생하는 OTA(Operational Transconductance Amplifier); OTA의 출력 전류에 의해 충전되어 제1 입력 전압을 발생하는 입력 커패시터; 제1 입력 전압을 수신하여 제2 입력 전압을 발생하는 버퍼; 및 제2 입력 전압을 n(n≥2)배로 승압하여 출력 전압 을 발생하는 전압 승압부를 포함한다.
상기 목적을 달성하기 위하여, 본 발명의 다른 실시예에 따른 전압 승압 장치는 정 입력 단자에는 전압 승압 장치의 출력 전압에서 목표 출력 전압을 뺀 전압 레벨을 n+1(n≥2)으로 분할한 전압 레벨이 인가되고, 부 입력 단자에는 접지 전압 레벨이 인가되어, 정 입력 단자와 부 입력 단자 사이의 전압 차에 따라 출력 전류를 발생하는 OTA(Operational Transconductance Amplifier); OTA의 출력 전류에 의해 충전되어 제1 입력 전압을 발생하는 입력 커패시터; 제1 입력 전압을 수신하여 제2 입력 전압을 발생하는 버퍼; 및 제2 입력 전압을 n(n≥2)배로 승압하여 출력 전압을 발생하는 전압 승압부를 포함한다.
따라서, 본 발명의 전압 승압 장치들에 의하면, 기생 저항들이나 부하 전류에 의한 출력 전압의 강등없이 목표 전압을 안정적으로 발생시키고 목표 전압 근처에서의 리플을 최소화시킨다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 제1 실시예에 따른 정(+) 전압 승압 장치를 설명하는 도면이다. 이를 참조하면, 전압 승압 장치(400)는 제1 및 제2 저항(410, 420) OTA(Operational Transconductance Amplifier, 430), 입력 커패시터(440), 버퍼(450), 그리고 n(n≥2)배 전압 승압부(460)를 포함한다. 제1 저항(410)과 제2 저항(420)은 출력 전압(Vo)과 접지 전압(Vss) 사이에 직렬로 연결되고, 제1 저항(410)은 (n-1)R 저항값을 갖고 제2 저항(420)은 R 저항값을 갖는다. 저1 저항(410)과 제2 저항(420) 사이의 노드에는 출력 전압(Vo) 레벨을 n(n≥2)으로 분할한 전압 레벨(Vo/n)이 걸린다.
OTA(430)는 정(+) 입력 단자와 부(-) 입력 단자로 입력되는 전압의 차(Vd)에 따라 그 출력 전류(Io)의 레벨이 변하는 특성을 갖는다. 도 5에 도시된 바와 같이, 전압 차(Vd)가 일정 전압 범위(△Vi) 내에 있으면 출력 전류(Io)는 전압 차(Vd)에 비례하여 발생되는 선형적 특성을 갖고, 전압 차(Vd)가 일정 범위(△Vi)를 벗어나게 되면 전압 차(Vd)에 상관없이 최대 출력 전류(Io_max)로 발생되는 포화 특성을 갖는다. OTA(430)의 정(+) 입력 단자에는 전압 승압 장치(400)의 목표 출력 전압(Vo_tar) 레벨을 n(n≥1)으로 분할한 전압 레벨(Vo_tar/n)이 인가되고, 부(-) 입력 단자에는 전압 승압 장치(400)의 출력 전압(Vo) 레벨을 n으로 분할한 전압 레벨(Vo/n)이 인가된다.
OTA(430)의 출력 전류(Io)는 입력 커패시터(440)에 차아지되면서 제1 입력 전압(VIN')을 발생한다. 제1 입력 전압(VIN')은 버퍼(450)를 통하여 제2 입력 전압(VIN)으로 발생된다. 버퍼(450)는 이득이 1이 아날로그 버퍼로 구성되어, 제1 입력 전압(VIN')과 제2 입력 전압(VIN)은 동일한 전압 레벨을 갖는다. 제2 입력 전압(VIN)은 아날로그 버퍼의 특성에 의해 큰 전류 구동 능력을 갖는다. n배 전압 승 압부(460)는 큰 전류 구동 능력의 제2 입력 전압(VIN)을 입력하여 제2 입력 전압(VIN)의 n배에 해당하는 전압 레벨(n×VIN)을 갖는 정(+)의 출력 전압(Vo)을 발생한다.
도 6 내지 도 9는 전압 승압 장치(400)의 동작과 OTA(430) 특성 그래프를 연계하여 설명하는 도면들이다.
첫번째로, 전압 승압 장치(400)의 출력 전압(Vo) 레벨이 목표 전압(Vo_tar) 레벨에서 n배의 일정 전압 범위(n·△Vi)를 뺀 전압(Vo_tar-n·△Vi) 레벨 보다 작게 나타나는 경우를 살펴보면, 출력 전압(Vo)은 다음과 같이 정리된다.
Figure 112005013349290-PAT00004
Figure 112005013349290-PAT00005
Figure 112005013349290-PAT00006
이에 따라, 도 6A에 도시된 OTA(410) 특성 그래프에서 OTA(430)의 입력 전압 차(Vd)는 정(+)의 일정 전압 범위(△Vi)를 벗어난 A 영역에 있게 되어, OTA(430)의 출력 전류(Io)는 최대 출력 전류(Io_max)가 된다. 제1 및 제2 입력 전압(VIN', VIN)은 시간(t)에 대해 가장 빠른 증가량인 최대 출력 전류(Io_max)를 입력 커패시터(440)의 커패시턴스(Cin)로 나눈 Io_max/Cin의 증가량을 갖는다. 이에 따라, 전 압 승압부(450)의 출력 전압(Vo)은 도 6B에 도시된 바와 같이, n배의 Io_max/Cin 기울기 즉, n·Io_max/Cin 기울기를 갖고, 초기 출력 전압(Vinit)으로부터 Vo_tar-n·△Vi 전압 레벨로까지 발생된다. 한편, 출력 전압(Vo)이 목표 전압(Vo_tar)에 비해 크게 낮을 경우, 제1 및 제2 입력 전압(VIN', VIN)을 빠르게 증가시켜 출력 전압(Vo)이 빠른 속도로 증가될 수 있도록 입력 커패시터(4440)의 커패시턴스(Cin)를 조절할 수 있다.
두번째로, 전압 승압 장치(400)의 출력 전압(Vo)이 Vo_tar-n·△Vi 보다는 높고 목표 전압(Vo_tar) 보다는 낮게 나타나는 경우에, 출력 전압(Vo)은 다음과 같이 정리된다.
Figure 112005013349290-PAT00007
Figure 112005013349290-PAT00008
Figure 112005013349290-PAT00009
이에 따라, 도 7A에 도시된 OTA(430) 특성 그래프에서 OTA(410)의 입력 전압 차(Vd)는 정(+)의 일정 전압 범위(△Vi) 내인 B 영역에 있게 되어, OTA(430)의 출력 전류(Io)는 0과 최대 출력 전류(Io_max) 사이가 된다. 전압 승압부(450)로 입력되는 제2 입력 전압(VIN)은 시간(t)에 대해 출력 전류(Io)를 입력 커패시터(440)의 커패시턴스(Cin)로 나눈 Io/Cin의 증가량을 갖고 상승하게 된다. 이에 따라, 전압 승압부(450)의 출력 전압(Vo)은 목표 전압(Vo_tar)을 향해 증가하게 된다. 그런데, 출력 전압(Vo)이 목표 전압(Vo_tar)에 가까워질수록 OTA(430)의 입력 전압 차(Vd)가 작아지기 때문에, 제1 및 제2 입력 전압(VIN', VIN)및 출력 전압(Vo)의 증가량 또한 작아지게 된다. 그리하여 출력 전압(vo)은 도 8B에 도시된 바와 같이, n·Io/Cin 기울기가 점차 감소하면서 목표 전압(Vo_tar)에 부드럽게 수렴하게 된다.
세번째로, 전압 승압 장치(400)의 출력 전압(Vo)이 목표 전압(Vo_tar) 보다는 높고 목표 전압(Vo_tar) 레벨에서 n배의 일정 전압 범위(n·△Vi)를 더한 전압(Vo_tar+n·△Vi) 보다는 낮게 나타나는 경우에, 출력 전압(Vo)은 다음과 같이 정리된다.
Figure 112005013349290-PAT00010
Figure 112005013349290-PAT00011
Figure 112005013349290-PAT00012
이에 따라, 도 8A에 도시된 OTA(430) 특성 그래프에서 OTA(410)의 입력 전압 차(Vd)는 부(-)의 일정 전압 범위(△Vi) 내인 C 영역에 있게 되어, OTA(430)의 출력 전류(Io)는 부(-)의 최대 출력 전류(Io_max)와 0 사이가 된다. 전압 승압부 (450)로 입력되는 제2 입력 전압(VIN)은 시간(t)에 대해 출력 전류(Io)를 입력 커패시터(440)의 커패시턴스(Cin)로 나눈 Io/Cin의 증가량을 갖고 하강하게 된다. 이에 따라, 전압 승압부(450)의 출력 전압(Vo)은 목표 전압(Vo_tar)을 향해 감소하게 된다. 그런데, 출력 전압(Vo)이 목표 전압(Vo_tar)에 가까워질수록 OTA(430)의 입력 전압 차(Vd)가 작아지기 때문에, 제1 및 제2 입력 전압(VIN', VIN)및 출력 전압(Vo)의 증가량 또한 작아지게 된다. 그리하여 출력 전압(vo)은 도 8B에 도시된 바와 같이, -n·Io/Cin 기울기가 점차 감소하면서 목표 전압(Vo_tar)에 부드럽게 수렴하게 된다. 이 때, 출력 전압(Vo)이 목표 전압(Vo_tar)에 비해 약간 높을 경우에 목표 전압(Vo_tar)에 대한 차이가 작아질수록 제1 및 제2 입력 전압(VIN', VIN)의 감소 속도를 감소시켜 목표 전압(Vo_tar) 근처에서의 리플을 최소화시킨다.
네번째로, 전압 승압 장치(400)의 출력 전압(Vo)이 목표 전압(Vo_tar) 레벨에서 n배의 일정 전압 범위(n·△Vi)를 더한 전압(Vo_tar+n·△Vi) 보다 높게 나타나는 경우를 살펴보면, 출력 전압(Vo)은 다음과 같이 정리된다.
Figure 112005013349290-PAT00013
Figure 112005013349290-PAT00014
Figure 112005013349290-PAT00015
이에 따라, 도 9A에 도시된 OTA(410) 특성 그래프에서 OTA(430)의 입력 전압 차(Vd)는 부(-)의 일정 전압 범위(△Vi)를 벗어난 D 영역에 있게 되어 OTA(430)의 출력 전류(Io)는 부(-)의 최대 출력 전류(Io_max)가 된다. 제1 및 제2 입력 전압(VIN', VIN)은 시간(t)에 대해 가장 빠른 증가량인 부(-)의 최대 출력 전류(Io_max)를 입력 커패시터(440)의 커패시턴스(Cin)로 나눈 -Io_max/Cin의 감소량을 갖는다. 이에 따라, 전압 승압부(450)의 출력 전압(Vo)은 도 9B에 도시된 바와 같이, 부(-)의 n배 Io_max/Cin 기울기 즉, -n·Io_max/Cin 기울기를 갖고, 최대 출력 전압(Vo_max)으로부터 Vo_tar+n·△Vi 전압 레벨로까지 발생된다. 한편, 출력 전압(Vo)이 목표 전압(Vo_tar)에 비해 크게 높을 경우, 제1 및 제2 입력 전압(VIN', VIN)을 빠르게 감소시켜 출력 전압(Vo)이 빠른 속도로 증가될 수 있도록 입력 커패시터(440)의 커패시턴스(Cin)를 조절할 수 있다.
도 6 내지 도 9에서 설명된 전압 승압 장치(400)의 동작 그래프는 도 10에서 전체적으로 도시된다.
도 11은 본 발명의 제2 실시예에 따른 부(-) 전압 승압 장치를 설명하는 도면이다. 이를 참조하면, 전압 승압 장치(1100)는 출력 전압(Vo)과 1/n배의 목표 전압(Vo_tar) 사이에 직렬 연결되는 제1 및 제2 저항(1110, 1120), 제1 저항(1110)과 제2 저항(1120) 사이의 노드 전압과 접지 전압을 입력하는 OTA(1130), OTA(1130)의 출력 전류(Io)에 의해 차아지되는 입력 커패시터(1140), 입력 커패시터(1140)에 차아지된 제1 입력 전압(VIN')을 수신하여 제2 입력 전압(VIN)을 발생하는 버퍼(1150), 그리고 제2 입력 전압(VIN)을 수신하여 n배로 승압시켜 부(-)의 출력 전압 (Vo)을 발생하는 n배 전압 승압부(1160)를 포함한다.
제1 저항(1110)는 기준 저항값을 R이라고 했을 때 n배의 R 즉, nR의 저항값을 갖고, 제2 저항(1120)은 기준 저항값 R을 갖는다. 이에 따라, 제1 저항(1110)과 제2 저항(1120) 사이의 노드 전압 레벨은 (Vo-Vo-tar)/n+1로 나타난다.
OTA(1130)는 앞서 설명한 도 5와 동일하게, 정(+) 입력 단자와 부(-) 입력 단자로 입력되는 전압의 차(Vd)에 따라 그 출력 전류(Io)의 레벨이 변하는 특성을 갖는 데, 전압 차(Vd)가 일정 전압 범위(△Vi) 내에 있으면 출력 전류(Io)는 전압 차(Vd)에 비례하여 발생되는 선형적 특성을 갖고, 전압 차(Vd)가 일정 범위(△Vi)를 벗어나게 되면 전압 차(Vd)에 상관없이 최대 출력 전류(Io_max)로 발생되는 포화 특성을 갖는다. OTA(1130)의 정(+) 입력 단자에는 제1 저항(1110)과 제2 저항(1120) 사이의 노드 전압 (Vo-Vo-tar)/n+1이 인가되고, 부(-) 입력 단자에는 접지 전압(Vss)이 인가된다.
도 12 내지 도 15는 부(-) 전압 승압 장치(1100)의 동작과 OTA(1130) 특성 그래프를 연계하여 설명하는 도면들이다.
첫번째로, 부(-) 전압 승압 장치(400)의 출력 전압(Vo)이 목표 전압(Vo_tar) 레벨에서 (n+1)배의 일정 전압 범위(n·△Vi)를 더한 전압(Vo_tar+(n+1)·△Vi) 보다 높게 나타나는 경우를 살펴보면, 출력 전압(Vo)은 다음과 같이 정리된다.
Figure 112005013349290-PAT00016
Figure 112005013349290-PAT00017
Figure 112005013349290-PAT00018
이에 따라, 도 12A에 도시된 OTA(1130) 특성 그래프에서 OTA(1130)의 입력 전압 차(Vd)는 정(+)의 일정 전압 범위(△Vi)를 벗어난 A 영역에 있게 되어, OTA(1130)의 출력 전류(Io)는 최대 출력 전류(Io_max)가 된다. 제1 및 제2 입력 전압(VIN', VIN)은 시간(t)에 대해 가장 빠른 감소량인 최대 출력 전류(Io_max)를 입력 커패시터(440)의 커패시턴스(Cin)로 나눈 Io_max/Cin의 감소량을 갖는다. 이에 따라, 전압 승압부(450)의 출력 전압(Vo)은 도 12B에 도시된 바와 같이, 부(-)의 n배 Io_max/Cin 기울기 즉, -n·Io_max/Cin 기울기를 갖고, 부(-)의 최대 출력 전압(Vo_max)으로부터 Vo_tar+(n+1)·△Vi 전압 레벨로까지 발생된다. 한편, 출력 전압(Vo)이 부(-)의 목표 전압(Vo_tar)에 비해 크게 높을 경우, 제1 및 제2 입력 전압(VIN', VIN)을 빠르게 감소시켜 출력 전압(Vo)이 빠른 속도로 감소될 수 있도록 입력 커패시터(4440)의 커패시턴스(Cin)를 조절할 수 있다.
두번째로, 전압 승압 장치(400)의 출력 전압(Vo)이 Vo_tar+(n+1)·△Vi 보다는 낮고 목표 전압(Vo_tar) 보다는 높게 나타나는 경우에, 출력 전압(Vo)은 다음과 같이 정리된다.
Figure 112005013349290-PAT00019
Figure 112005013349290-PAT00020
Figure 112005013349290-PAT00021
이에 따라, 도 13A에 도시된 OTA(1130) 특성 그래프에서 OTA(1130)의 입력 전압 차(Vd)는 정(+)의 일정 전압 범위(△Vi) 내인 B 영역에 있게 되어, OTA(1130)의 출력 전류(Io)는 0과 최대 출력 전류(Io_max) 사이가 된다. 전압 승압부(1150)로 입력되는 제2 입력 전압(VIN)은 시간(t)에 대해 출력 전류(Io)를 입력 커패시터(1140)의 커패시턴스(Cin)로 나눈 Io/Cin의 감소량을 갖고 하강하게 된다. 이에 따라, 전압 승압부(1150)의 출력 전압(Vo)은 목표 전압(Vo_tar)을 향해 감소하게 된다. 그런데, 출력 전압(Vo)이 목표 전압(Vo_tar)에 가까워질수록 OTA(1130)의 입력 전압 차(Vd)가 작아지기 때문에, 제1 및 제2 입력 전압(VIN', VIN)및 출력 전압(Vo)의 감소량 또한 작아지게 된다. 그리하여 출력 전압(vo)은 도 13B에 도시된 바와 같이, -n·Io/Cin 기울기가 점차 감소하면서 목표 전압(Vo_tar)에 부드럽게 수렴하게 된다.
세번째로, 전압 승압 장치(1100)의 출력 전압(Vo)이 목표 전압(Vo_tar) 레벨에서 (n+1)배의 일정 전압 범위((n+1)·△Vi)를 뺀 전압(Vo_tar+(n+1)·△Vi) 보다 는 높고 목표 전압(Vo_tar) 보다는 낮게 나타나는 경우에, 출력 전압(Vo)은 다음과 같이 정리된다.
Figure 112005013349290-PAT00022
Figure 112005013349290-PAT00023
Figure 112005013349290-PAT00024
이에 따라, 도 14A에 도시된 OTA(430) 특성 그래프에서 OTA(410)의 입력 전압 차(Vd)는 부(-)의 일정 전압 범위(△Vi) 내인 C 영역에 있게 되어, OTA(430)의 출력 전류(Io)는 부(-)의 최대 출력 전류(Io_max)와 0 사이가 된다. 전압 승압부(450)로 입력되는 제2 입력 전압(VIN)은 시간(t)에 대해 출력 전류(Io)를 입력 커패시터(440)의 커패시턴스(Cin)로 나눈 Io/Cin의 증가량을 갖고 상승하게 된다. 이에 따라, 전압 승압부(450)의 출력 전압(Vo)은 목표 전압(Vo_tar)을 향해 증가하게 된다. 그런데, 출력 전압(Vo)이 목표 전압(Vo_tar)에 가까워질수록 OTA(430)의 입력 전압 차(Vd)가 작아지기 때문에, 제1 및 제2 입력 전압(VIN', VIN)및 출력 전압(Vo)의 증가량 또한 작아지게 된다. 그리하여 출력 전압(Vo)은 도 14B에 도시된 바와 같이, 그 기울기가 점차 감소하면서 목표 전압(Vo_tar)에 부드럽게 수렴하게 된다. 이 때, 출력 전압(Vo)이 목표 전압(Vo_tar)에 비해 약간 낮을 경우에 목표 전 압(Vo_tar)에 대한 차이가 작아질수록 제1 및 제2 입력 전압(VIN', VIN)의 증가 속도를 감소시켜 목표 전압(Vo_tar) 근처에서의 리플을 최소화시킨다.
네번째로, 전압 승압 장치(400)의 출력 전압(Vo)이 목표 전압(Vo_tar) 레벨에서 (n+1)배의 일정 전압 범위((n+1)·△Vi)를 뺀 전압(Vo_tar+n·△Vi) 보다 낮게 나타나는 경우를 살펴보면, 출력 전압(Vo)은 다음과 같이 정리된다.
Figure 112005013349290-PAT00025
Figure 112005013349290-PAT00026
Figure 112005013349290-PAT00027
이에 따라, 도 15A에 도시된 OTA(1110) 특성 그래프에서 OTA(1130)의 입력 전압 차(Vd)는 부(-)의 일정 전압 범위(△Vi)를 벗어난 D 영역에 있게 되어, OTA(1130)의 출력 전류(Io)는 부(-)의 최대 출력 전류(Io_max)가 된다. 제1 및 제2 입력 전압(VIN', VIN)은 시간(t)에 대해 가장 빠른 증가량인 부(-)의 최대 출력 전류(Io_max)를 입력 커패시터(440)의 커패시턴스(Cin)로 나눈 -Io_max/Cin의 증가량을 갖는다. 이에 따라, 전압 승압부(450)의 출력 전압(Vo)은 도 15B에 도시된 바와 같이, 정(+)의 n배 Io_max/Cin 기울기 즉, n·Io_max/Cin 기울기를 갖고, 부(-)의 초기 출력 전압(Vinit)으로부터 -Vo_tar+n·△Vi 전압 레벨로까지 발생된다. 한편, 출력 전압(Vo)이 목표 전압(-Vo_tar)에 비해 크게 낮을 경우, 제1 및 제2 입력 전압(VIN', VIN)을 빠르게 증가시켜 출력 전압(Vo)이 빠른 속도로 증가될 수 있도록 입력 커패시터(440)의 커패시턴스(Cin)를 조절할 수 있다.
도 12 내지 도 15에서 설명된 전압 승압 장치(1100)의 동작 그래프는 도 16에서 전체적으로 도시된다.
따라서, 본 발명의 정 전압 승압 장치(400) 및 부 전압 승압 장치(1100)은 기생 저항들이나 부하 전류에 의한 출력 전압의 강등없이 목표 전압을 안정적으로 발생시킨다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 전압 승압 장치들에 의하면, 기생 저항들이나 부하 전류에 의한 출력 전압의 강등없이 목표 전압을 안정적으로 발생시키고 목표 전압 근처에서의 리플을 최소화시킨다.

Claims (18)

  1. 정 전압 승압 장치에 있어서,
    정 입력 단자에는 상기 전압 승압 장치의 목표 출력 전압 레벨을 n(n≥2)으로 분할한 전압 레벨이 인가되고, 부 입력 단자에는 상기 출력 전압 레벨을 n으로 분할한 전압 레벨이 인가되어, 상기 정 입력 단자와 상기 부 입력 단자 사이의 전압 차에 따라 출력 전류를 발생하는 OTA(Operational Transconductance Amplifier);
    상기 OTA의 출력 전류에 의해 충전되어 제1 입력 전압을 발생하는 입력 커패시터;
    상기 제1 입력 전압을 수신하여 제2 입력 전압을 발생하는 버퍼; 및
    상기 제2 입력 전압을 n(n≥2)배로 승압하여 상기 출력 전압을 발생하는 전압 승압부를 구비하는 것을 특징으로 하는 정 전압 승압 장치.
  2. 제1항에 있어서, 상기 버퍼는
    상기 제1 입력 전압과 동일한 전압 레벨을 갖고 큰 전류 구동 능력을 갖는 상기 제2 입력 전압을 발생하는 것을 특징으로 하는 정 전압 승압 장치.
  3. 제1항에 있어서, 상기 버퍼는
    이득이 1이 아날로그 버퍼로 구성되는 것을 특징으로 하는 정 전압 승압 장 치.
  4. 제1항에 있어서, 상기 전압 승압부는
    상기 제2 입력 전압을 수신하여 상기 출력 전압을 발생하는 차아지 펌프로 구성되는 것을 특징으로 하는 정 전압 승압 장치.
  5. 정 전압 승압 장치에 있어서,
    상기 전압 승압 장치의 출력 전압과 접지 전압 사이에 직렬 연결되는 제1 및 제2 저항;
    정 입력 단자에는 상기 전압 승압 장치의 목표 출력 전압 레벨을 n(n≥2)으로 분할한 전압이 연결되고, 부 입력 단자에는 상기 제1 저항과 상기 제2 저항 사이의 노드가 연결되어, 상기 정 입력 단자와 상기 부 입력 단자 사이의 전압 차에 따라 출력 전류를 발생하는 OTA(Operational Transconductance Amplifier);
    상기 OTA의 출력 전류에 의해 충전되어 제1 입력 전압을 발생하는 입력 커패시터;
    상기 제1 입력 전압을 수신하여 제2 입력 전압을 발생하는 버퍼; 및
    상기 제2 입력 전압을 n(n≥2)배로 승압하여 상기 출력 전압을 발생하는 전압 승압부를 구비하는 것을 특징으로 하는 정 전압 승압 장치.
  6. 제5항에 있어서, 상기 전압 승압 장치는
    기준 저항 값을 R이라고 했을 때, 상기 제1 저항은 (n-1)R 저항값을 갖고 제2 저항은 R 저항값을 갖는 것을 특징으로 하는 정 전압 승압 장치.
  7. 제5항에 있어서, 상기 버퍼는
    상기 제1 입력 전압과 동일한 전압 레벨을 갖고 큰 전류 구동 능력을 갖는 상기 제2 입력 전압을 발생하는 것을 특징으로 하는 정 전압 승압 장치.
  8. 제5항에 있어서, 상기 버퍼는
    이득이 1이 아날로그 버퍼로 구성되는 것을 특징으로 하는 정 전압 승압 장치.
  9. 제5항에 있어서, 상기 전압 승압부는
    상기 제2 입력 전압을 수신하여 상기 출력 전압을 발생하는 차아지 펌프로 구성되는 것을 특징으로 하는 정 전압 승압 장치.
  10. 부 전압 승압 장치에 있어서,
    정 입력 단자에는 상기 전압 승압 장치의 출력 전압에서 목표 출력 전압을 뺀 전압 레벨을 n+1(n≥2)으로 분할한 전압 레벨이 인가되고, 부 입력 단자에는 접지 전압 레벨이 인가되어, 상기 정 입력 단자와 상기 부 입력 단자 사이의 전압 차에 따라 출력 전류를 발생하는 OTA(Operational Transconductance Amplifier);
    상기 OTA의 출력 전류에 의해 충전되어 제1 입력 전압을 발생하는 입력 커패시터;
    상기 제1 입력 전압을 수신하여 제2 입력 전압을 발생하는 버퍼; 및
    상기 제2 입력 전압을 n(n≥2)배로 승압하여 상기 출력 전압을 발생하는 전압 승압부를 구비하는 것을 특징으로 하는 부 전압 승압 장치.
  11. 제10항에 있어서, 상기 버퍼는
    상기 제1 입력 전압과 동일한 전압 레벨을 갖고 큰 전류 구동 능력을 갖는 상기 제2 입력 전압을 발생하는 것을 특징으로 하는 부 전압 승압 장치.
  12. 제10항에 있어서, 상기 버퍼는
    이득이 1이 아날로그 버퍼로 구성되는 것을 특징으로 하는 부 전압 승압 장치.
  13. 제1항에 있어서, 상기 부 전압 승압부는
    상기 제2 입력 전압을 수신하여 상기 출력 전압을 발생하는 차아지 펌프로 구성되는 것을 특징으로 하는 부 전압 승압 장치.
  14. 부 전압 승압 장치에 있어서,
    상기 전압 승압 장치의 출력 전압과 상기 전압 승압 장치의 부 목표 출력 전 압 레벨을 n(n≥2)으로 분할한 전압 사이에 직렬 연결되는 제1 및 제2 저항;
    정 입력 단자에는 상기 제1 저항과 상기 제2 저항 사이의 노드가 연결되고 부 입력 단자에는 접지 전압이 연결되어, 상기 정 입력 단자와 상기 부 입력 단자 사이의 전압 차에 따라 출력 전류를 발생하는 OTA(Operational Transconductance Amplifier);
    상기 OTA의 출력 전류에 의해 충전되어 제1 입력 전압을 발생하는 입력 커패시터;
    상기 제1 입력 전압을 수신하여 제2 입력 전압을 발생하는 버퍼; 및
    상기 제2 입력 전압을 n(n≥2)배로 승압하여 상기 출력 전압을 발생하는 전압 승압부를 구비하는 것을 특징으로 하는 전압 승압 장치.
  15. 제14항에 있어서, 상기 전압 승압 장치는
    기준 저항 값을 R이라고 했을 때, 상기 제1 저항은 nR 저항값을 갖고 제2 저항은 R 저항값을 갖는 것을 특징으로 하는 전압 승압 장치.
  16. 제14항에 있어서, 상기 버퍼는
    상기 제1 입력 전압과 동일한 전압 레벨을 갖고 큰 전류 구동 능력을 갖는 상기 제2 입력 전압을 발생하는 것을 특징으로 하는 부 전압 승압 장치.
  17. 제14항에 있어서, 상기 버퍼는
    이득이 1이 아날로그 버퍼로 구성되는 것을 특징으로 하는 부 전압 승압 장치.
  18. 제14항에 있어서, 상기 부 전압 승압부는
    상기 제2 입력 전압을 수신하여 상기 출력 전압을 발생하는 차아지 펌프로 구성되는 것을 특징으로 하는 부 전압 승압 장치.
KR1020050021093A 2005-03-14 2005-03-14 입력 전압에 적응적으로 제어되는 전압 승압 장치 KR100752643B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050021093A KR100752643B1 (ko) 2005-03-14 2005-03-14 입력 전압에 적응적으로 제어되는 전압 승압 장치
US11/354,462 US20060202743A1 (en) 2005-03-14 2006-02-15 Adaptive input voltage controlled voltage booster
JP2006064882A JP2006262690A (ja) 2005-03-14 2006-03-09 入力電圧に適応的に制御される電圧昇圧装置
CNA2006100678636A CN1835363A (zh) 2005-03-14 2006-03-13 自适应输入电压控制的升压器
TW095108519A TW200635191A (en) 2005-03-14 2006-03-14 Adaptive input voltage controlled voltage booster

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050021093A KR100752643B1 (ko) 2005-03-14 2005-03-14 입력 전압에 적응적으로 제어되는 전압 승압 장치

Publications (2)

Publication Number Publication Date
KR20060099707A true KR20060099707A (ko) 2006-09-20
KR100752643B1 KR100752643B1 (ko) 2007-08-29

Family

ID=36970176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050021093A KR100752643B1 (ko) 2005-03-14 2005-03-14 입력 전압에 적응적으로 제어되는 전압 승압 장치

Country Status (5)

Country Link
US (1) US20060202743A1 (ko)
JP (1) JP2006262690A (ko)
KR (1) KR100752643B1 (ko)
CN (1) CN1835363A (ko)
TW (1) TW200635191A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461810B2 (en) 2009-12-17 2013-06-11 Magnachip Semiconductor, Ltd. Circuit for generating boosted voltage and method for operating the same
US9627056B2 (en) 2015-06-02 2017-04-18 Samsung Electronics Co., Ltd. Resistive memory device and memory system including resistive memory device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040175B2 (en) * 2007-10-24 2011-10-18 Cypress Semiconductor Corporation Supply regulated charge pump system
JP5479218B2 (ja) * 2010-05-20 2014-04-23 ルネサスエレクトロニクス株式会社 昇圧回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107862A (en) * 1997-02-28 2000-08-22 Seiko Instruments Inc. Charge pump circuit
US6362578B1 (en) * 1999-12-23 2002-03-26 Stmicroelectronics, Inc. LED driver circuit and method
US6300749B1 (en) * 2000-05-02 2001-10-09 Stmicroelectronics S.R.L. Linear voltage regulator with zero mobile compensation
JP3666805B2 (ja) * 2000-09-19 2005-06-29 ローム株式会社 Ｄｃ／ｄｃコンバータ
US6356062B1 (en) * 2000-09-27 2002-03-12 Intel Corporation Degenerative load temperature correction for charge pumps
JP5041631B2 (ja) * 2001-06-15 2012-10-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2003168293A (ja) * 2001-11-29 2003-06-13 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
US6906531B2 (en) * 2002-10-11 2005-06-14 Dell Products L.P. Adaptive reference voltage method and system
DE10249162B4 (de) * 2002-10-22 2007-10-31 Texas Instruments Deutschland Gmbh Spannungsregler
TWI220588B (en) * 2003-05-15 2004-08-21 Amic Technology Corp Regulated charge pump
US7218082B2 (en) * 2005-01-21 2007-05-15 Linear Technology Corporation Compensation technique providing stability over broad range of output capacitor values

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461810B2 (en) 2009-12-17 2013-06-11 Magnachip Semiconductor, Ltd. Circuit for generating boosted voltage and method for operating the same
US9627056B2 (en) 2015-06-02 2017-04-18 Samsung Electronics Co., Ltd. Resistive memory device and memory system including resistive memory device

Also Published As

Publication number Publication date
KR100752643B1 (ko) 2007-08-29
JP2006262690A (ja) 2006-09-28
CN1835363A (zh) 2006-09-20
US20060202743A1 (en) 2006-09-14
TW200635191A (en) 2006-10-01

Similar Documents

Publication Publication Date Title
US6617832B1 (en) Low ripple scalable DC-to-DC converter circuit
CN100466432C (zh) 适用于具有预偏置负载的变换器的启动电路
US8044708B2 (en) Reference voltage generator
US7633778B2 (en) Switched-capacitor regulators
KR100744592B1 (ko) Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로 및ｄｃ-ｄｃ 컨버터의 제어 방법
US8138732B2 (en) DCR sense for a COT power converter
US20090015318A1 (en) Charge pump drive circuit
US9531259B2 (en) Power supply circuit
US10103720B2 (en) Method and apparatus for a buck converter with pulse width modulation and pulse frequency modulation mode
KR100752643B1 (ko) 입력 전압에 적응적으로 제어되는 전압 승압 장치
US20110181265A1 (en) Dc/dc converter circuit
JPH0519731B2 (ko)
US11545893B2 (en) Electronic circuit and electronic apparatus to output ringing voltage
CN111010023B (zh) 开关模式功率转换器
US20020003451A1 (en) Two-stage amplifier
US11784612B2 (en) Signal detection circuit
US11946956B2 (en) Signal detection circuit
US12062980B2 (en) DC-DC converter circuit
US11689165B1 (en) Adaptive sample and hold circuit for signal amplifier range selection
US7969232B2 (en) Booster and voltage detection method thereof
US20200373918A1 (en) Peak hold circuit and power converter
EP1017172B1 (en) Integrated circuit generating at least a voltage linear ramp having a slow rise
US11906993B2 (en) Nonlinear feedforward correction in a multilevel output system
US20070285173A1 (en) Frequency compensating circuit including a current-mode active capacitor and control circuit
JP3149832B2 (ja) 半導体スイッチ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee