KR101151985B1

KR101151985B1 - 충전 회로, 증폭 회로

Info

Publication number: KR101151985B1
Application number: KR1020100130019A
Authority: KR
Inventors: 아끼노부 오니시
Original assignee: 산요 세미컨덕터 컴퍼니 리미티드; 산요덴키가부시키가이샤
Priority date: 2009-12-18
Filing date: 2010-12-17
Publication date: 2012-06-01
Also published as: US9014398B2; JP2011130604A; EP2339728A2; KR20110070829A; US20110150243A1

Abstract

본 발명은 소비 전력 및 노이즈를 억제하면서, 승압 전압으로 콘덴서를 빠르게 충전 가능한 충전 회로를 제공한다.
충전 회로는, 입력되는 클록 신호의 주파수의 상승에 따라서 짧아지는 시간 간격마다 입력 전압을 승압한 승압 전압을 생성하는 차지 펌프 회로와, 승압 전압을 적분하여 콘덴서에 인가하는 적분 회로와, 제1 클록 신호가 클록 신호로서 차지 펌프 회로에 입력될 때에 콘덴서의 충전 전압이 소정 레벨로 될 때까지의 시간보다도 짧은 시간에 충전 전압이 소정 레벨로 되도록, 제1 클록 신호보다 높은 주파수의 제2 클록 신호를 클록 신호로서 차지 펌프 회로로 출력한 후에, 제1 클록 신호를 클록 신호로서 차지 펌프 회로로 출력하는 클록 신호 출력 회로를 구비한다.

Description

충전 회로, 증폭 회로{CHARGING CIRCUIT, AMPLIFYING CIRCUIT}

본 발명은 충전 회로, 증폭 회로에 관한 것이다.

입력 전압을 승압한 승압 전압을 콘덴서 등의 부하에 인가하는 회로로서 차지 펌프 회로가 있다(예를 들어, 특허문헌 1 참조). 일반적으로 차지 펌프 회로는, 입력되는 클록 신호에 동기하여 승압 전압을 생성하기 때문에, 승압 전압에는 노이즈가 포함된다. 이러한 노이즈를 제거하기 위해, 차지 펌프 회로의 출력과 부하인 콘덴서 사이에는, 예를 들어 LPF(Low-pass filter)가 설치되는 경우가 있다.

일본 특허 공개 제2006-50833호 공보

그런데, 차지 펌프 회로가 구동하는 용량성의 부하로서는, 예를 들어 음성 신호를 검출하는 마이크용 콘덴서가 있다. 또한, 차지 펌프 회로가 전원 회로로서 사용되는 경우, 부하인 콘덴서에는 LED 등의 부하가 접속되는 경우가 있다. 이로 인해, 차지 펌프 회로는, 부하인 콘덴서의 충전 전압을 보다 짧은 시간에 상승하는 것이 중요해진다. 그러나, 전술한 바와 같이, 승압 전압의 노이즈를 제거하기 위해 LPF를 설치하면, LPF를 설치하지 않은 경우보다 콘덴서의 충전 전압의 상승 시간은 길어진다. 이로 인해, 예를 들어 차지 펌프 회로를 동작시키기 위한 클록 신호의 주파수를 높게 하여, 콘덴서의 충전 전압의 상승 시간을 단축하는 경우가 있다. 그러나, 이 경우, 클록 신호의 주파수의 상승에 따라서 차지 펌프 회로의 소비 전력도 증가해 버린다는 문제가 있다.

본 발명은 상기 과제를 감안하여 이루어진 것이며, 소비 전력 및 노이즈를 억제하면서, 승압 전압으로 콘덴서를 빠르게 충전 가능한 충전 회로를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해, 본 발명의 하나의 측면에 관한 충전 회로는, 입력되는 클록 신호의 주파수의 상승에 따라서 짧아지는 시간 간격마다 입력 전압을 승압한 승압 전압을 생성하는 차지 펌프 회로와, 상기 승압 전압을 적분하여 콘덴서에 인가하는 적분 회로와, 제1 클록 신호가 상기 클록 신호로서 상기 차지 펌프 회로에 입력될 때에 상기 콘덴서의 충전 전압이 소정 레벨로 될 때까지의 시간보다도 짧은 시간에 상기 충전 전압이 상기 소정 레벨로 되도록, 상기 제1 클록 신호보다 높은 주파수의 제2 클록 신호를 상기 클록 신호로서 상기 차지 펌프 회로로 출력한 후에, 상기 제1 클록 신호를 상기 클록 신호로서 상기 차지 펌프 회로로 출력하는 클록 신호 출력 회로를 구비한다.

소비 전력 및 노이즈를 억제하면서, 승압 전압으로 콘덴서를 빠르게 충전 가능한 충전 회로를 제공할 수 있다.

도 1은 본 발명의 일 실시 형태인 음성 신호 처리 IC(10)의 구성을 도시하는 도면.
도 2는 차지 펌프 회로(21)의 구성을 도시하는 도면.
도 3은 음성 신호 처리 IC(10)의 동작을 설명하기 위한 도면.
도 4는 음성 증폭 회로(100)의 구성을 도시하는 도면.

본 명세서 및 첨부 도면의 기재에 의해, 적어도 이하의 사항이 명백해진다.

도 1은, 본 발명의 일 실시 형태인 음성 신호 처리 IC(Integrated Circuit)(10)의 구성을 도시하는 도면이다. 음성 신호 처리 IC(10)는, 예를 들어 MEMS(Micro Electro Mechanical System) 마이크(11)가 검출하는 음성 신호를 증폭시키고, 디지털화하여 출력하는 회로이며, 클록 신호 출력 회로(20), 차지 펌프 회로(21), 전원(22), LPF(23, 26), 다이오드(24), 음성 증폭 회로(25), ADC(Analog to Digital Converter)(27), 단자(90 내지 93)를 포함하여 구성된다. 또한, 클록 신호 출력 회로(20), 차지 펌프 회로(21), LPF(23)가 충전 회로에 상당한다.

MEMS 마이크(11)는, 단자(91, 92) 사이에 설치되고, 음성에 따라서 신호를 발생하는 콘덴서 마이크이며, 음성에 따라서 용량값이 변화되는 콘덴서(15)를 포함하여 구성된다. 콘덴서(15)의 일단부는 단자(91)에 접속되고, 타단부는 단자(92)에 접속된다. MEMS 마이크(11)는, 콘덴서(15)의 일단부에 소정 레벨의 바이어스 전압 V1이 인가됨으로써 원하는 동작을 한다. 또한, 본 실시 형태에서는, 콘덴서(15)의 용량값은 Cm으로 한다.

클록 신호 출력 회로(20)는, 단자(90)에 입력되는 클록 신호 CLK1에 따른 클록 신호 CLK3을 출력하는 회로이며, 분주 회로(30), 카운터(31) 및 셀렉터(32)를 포함하여 구성된다.

분주 회로(30)는, 클록 신호 CLK1(제2 클록 신호)을 분주한 클록 신호 CLK2(제1 클록 신호)를 생성하는 회로이다. 분주 회로(30)는, 클록 신호 CLK1을 예를 들어 32분주한다.

카운터(31)는, 예를 들어 카운트값이 최대값으로 될 때까지 클록 신호 CLK1의 상승에 동기하여 카운트값을 인크리먼트한다.

셀렉터(32)(출력 회로)는, 카운터(31)의 카운트값이 최대값보다 작은 경우, 클록 신호 CLK1을 클록 신호 CLK3으로서 차지 펌프 회로(21)로 출력한다. 또한, 셀렉터(32)는, 카운터(31)의 카운트값이 최대값으로 되면, 클록 신호 CLK2를 클록 신호 CLK3으로서 차지 펌프 회로(21)로 출력한다.

차지 펌프 회로(21)는, MEMS 마이크(11)의 구동에 필요한 바이어스 전압 V1을 생성하는 회로이다. 구체적으로는, 차지 펌프 회로(21)는, 입력되는 클록 신호 CLK3에 동기하여, 입력되는 전원(22)으로부터의 전원 전압 Vdd를 승압한 승압 전압 Vcp를 생성한다. 차지 펌프 회로(21)는, 도 2에 예시한 바와 같이, 스위치(40 내지 43), 콘덴서(44, 45) 및 제어 회로(46)를 포함하여 구성된다.

스위치(40)는 전원(22)과 콘덴서(44)의 일단부 사이에 접속되고, 스위치(41)는 전원(22)과 콘덴서(44)의 타단부 사이에 접속된다. 스위치(42)는 콘덴서(44)의 일단부와 콘덴서(45)의 일단부 사이에 접속되고, 스위치(43)는 콘덴서(44)의 타단부와 콘덴서(45)의 타단부 사이에 접속된다. 또한, 콘덴서(44)의 용량값이라 함은, 콘덴서(45)의 용량값과는 동등하고, 예를 들어 C1인 것으로 한다.

제어 회로(46)는, 클록 신호 CLK3이 예를 들어 하이 레벨(이하, H 레벨)인 경우, 스위치(40, 43)를 온하고, 스위치(41, 42)를 오프한다. 한편, 클록 신호 CLK3이 예를 들어 로우 레벨(이하, L 레벨)인 경우, 제어 회로(46)는 스위치(41, 42)를 온하고, 스위치(40, 43)를 오프한다. 이로 인해, 클록 신호 CLK3이 H 레벨로 되면, 콘덴서(44)는 충전되고, 콘덴서(44)의 충전 전압은 전원 전압 Vdd로 된다. 그리고, 클록 신호 CLK3이 L 레벨로 되면, 충전된 콘덴서(44)의 타단부에는 전원 전압 Vdd가 인가된다. 이로 인해, 콘덴서(45)의 일단부의 전압 Vcp는 승압되어, 전원 전압 Vdd의 2배(2×Vdd)로 된다. 또한, 콘덴서(45)에 충전되는 전하 Q는, Q=2×C1×Vdd로 된다.

LPF(23)(적분 회로)는, 전압 Vcp의 저역 성분만을 통과시키는 필터이며, 저항(50), 콘덴서(51)를 포함하여 구성된다. 또한, 저항(50)과 콘덴서(51)가 접속되는 노드는 단자(91)에 접속된다. 또한, 전술한 바와 같이, 단자(91)에는 콘덴서(15)가 접속되어 있다. 이로 인해, 본 실시 형태에서는, 콘덴서(15)의 충전 전압 및 콘덴서(51)의 충전 전압을 Vb1로 한다.

다이오드(24)는, 차지 펌프 회로(21)와 콘덴서(51) 사이에 설치되고, 순방향 전압이 예를 들어 0.7V 이상으로 되면 온한다. 이로 인해, 예를 들어 전압 Vcp가 충전 전압 Vb1보다 0.7V 이상 높은 경우, 다이오드(24)는 온한다. 한편, 전압 Vcp가 충전 전압 Vb1보다 0.7V 이상 높지 않은 경우, 다이오드(24)는 오프한다. 즉, 다이오드(24)는, 전압 Vcp가 충전 전압 Vb1보다 0.7V 이상 높아지면 전압 Vcp를 정류하고, 콘덴서(51)를 충전한다. 따라서, 다이오드(24)가 온하고 있는 동안에는, 콘덴서(51)는 다이오드(24)를 통해 충전되고, 충전 전압 Vb1은 상승한다. 또한, 예를 들어 충전 전압 Vb1이 상승하고, 다이오드(24)가 오프한 경우이어도, 콘덴서(51)는 저항(50)을 통해 계속 충전된다. 따라서, 최종적으로 충전 전압 Vb1은 2×Vdd로 된다.

음성 증폭 회로(25)는, 콘덴서(15)에서 검출되는 음성을 증폭시켜 출력하는 회로이며, 바이어스 전압 회로(60), 연산 증폭기(61), 정전압 회로(63), 콘덴서(62, 71a, 71b), 저항(70a, 70b) 및 다이오드(76a, 76b, 77a, 77b)를 포함하여 구성된다. 또한, 클록 신호 출력 회로(20), 차지 펌프 회로(21), LPF(23), 연산 증폭기(61), 저항(70a), 콘덴서(71a), 다이오드(76a, 77a)가 증폭 회로에 상당하고, 다이오드(76a, 77a)가 클램프 회로에 상당한다.

바이어스 전압 회로(60)는, 소정 레벨의 전압 Vb2를 생성하고, 콘덴서(62)에 인가한다.

연산 증폭기(61)는, 소위 전체 차동의 연산 증폭기이며, 반전 입력 단자에는, 콘덴서(15)가 단자(92)를 통해 접속된다. 또한, 연산 증폭기(61)의 반전 입력 단자와 비반전 출력 단자 사이에는 저항(70a)과, 콘덴서(71a)가 접속된다. 저항(70a)은, 연산 증폭기(61)의 반전 입력 단자 및 비반전 출력 단자의 직류 레벨을 예를 들어 전압 VA로 하기 위한 귀환 저항이다. 또한, 본 실시 형태에서는, 저항(70a)의 임피던스는, 콘덴서(71a)의 임피던스보다 충분히 커지도록 설계되어 있다. 이로 인해, 콘덴서(15)에 인가되는 전압 Vb1은, 콘덴서(15)(제1 콘덴서)와 콘덴서(71a)(제2 콘덴서)의 비로 정해지는 이득에 의해 반전 증폭된다. 이와 같이, 연산 증폭기(61), 콘덴서(15, 71a)는 반전 증폭 회로를 구성한다. 그런데, 콘덴서(15)의 용량값은 음성 신호에 따라 변화되기 때문에, 연산 증폭기(61), 콘덴서(15, 71a)로 구성되는 반전 증폭 회로는, 음성 신호와 연산 증폭기(61)에 입력되는 노이즈 성분을 증폭시킨다.

예를 들어, 콘덴서(71a)의 용량값을 Ca로 하고, 연산 증폭기(61)의 비반전 출력 단자의 전압을 Vout1로 하면, 전압 Vout1은,

Vout1=-(Cm/Ca)×Vb1

로 된다. 따라서, 예를 들어 콘덴서(15)의 용량값이 △Cm만큼 변화되면, 출력 전압 Vout1의 변화인 △Vout1은, △Vout1=-(△Cm/Ca)×Vb1로 된다. 또한, 여기서는, 연산 증폭기(61)에 입력되는 노이즈 성분에 대해서는 무시하고 있다.

연산 증폭기(61)의 비반전 입력 단자에는 콘덴서(62)가 접속되고, 연산 증폭기(61)의 비반전 입력 단자와 반전 출력 단자 사이에는 저항(70b)과, 콘덴서(71b)가 접속된다. 저항(70b)은 저항(70a)과 마찬가지이며, 콘덴서(71b)는 콘덴서(71a)와 마찬가지이다. 이로 인해, 연산 증폭기(61), 콘덴서(62, 71b)도 반전 증폭 회로를 구성한다. 또한, 본 실시 형태에 있어서의 전압 Vb2는 소정 레벨이며, 콘덴서(62, 71b)의 용량값은 소정이다. 따라서, 연산 증폭기(61), 콘덴서(62, 71b)로 구성되는 반전 증폭 회로는, 연산 증폭기(61)에 입력되는 노이즈 성분만을 증폭시킨다. 이 결과, 예를 들어 전압 Vout1과 연산 증폭기(61)의 반전 출력 단자의 전압 Vout2의 차의 전압인 Vout1-Vout2에 있어서, 노이즈 성분 중 공통 모드 노이즈의 영향은 억제된다.

정전압 회로(63)는, 전압 VA를 생성함과 함께, 싱크 전류 및 소스 전류를 생성 가능한 푸시풀형의 전압 생성 회로이다.

다이오드(76a, 76a)는, 반전 입력 단자의 전압 레벨을 소정의 전압 범위 내로 클램프하기 위한 소자이다. 다이오드(76a)는, 캐소드가 정전압 회로(63)에 접속되고, 애노드가 연산 증폭기(61)의 반전 입력 단자에 접속된다. 다이오드(77a)는, 애노드가 정전압 회로(63)에 접속되고, 캐소드가 연산 증폭기(61)의 반전 입력 단자에 접속된다. 또한, 다이오드(76a, 77a)의 각각의 순방향 전압은, 예를 들어 0.7V인 것으로 한다. 예를 들어, 반전 입력 단자의 전압이 VA+0.7V보다 높아지면, 다이오드(76a)(제1 다이오드)는 온한다. 이 결과, 예를 들어 콘덴서(15)와 콘덴서(71a) 사이에서 전하는 다이오드(76a)를 통해 방전된다. 한편, 예를 들어 반전 입력 단자의 전압이 VA-0.7V보다 낮아지면, 다이오드(77a)(제2 다이오드)는 온한다. 이 결과, 예를 들어 콘덴서(71a)는, 다이오드(76a)를 통해 충전된다. 이와 같이, 반전 입력 단자의 전압 레벨은, VA+0.7V와, VA-0.7V 사이로 클램프된다.

다이오드(76b, 77b)는, 비반전 입력 단자의 전압 레벨을 소정의 전압 범위 내로 클램프하기 위한 소자이며, 다이오드(76a, 77a)와 마찬가지이다. 이로 인해, 여기서는 상세한 설명은 생략한다.

LPF(26)는, 음성 증폭 회로(25)의 출력의 고주파 성분을 제거하여, ADC(27)에서의 에일리어싱을 방지하기 위한 필터이다.

ADC(27)는, 클록 신호 CLK1에 동기한 타이밍에서 LPF(26)로부터의 출력을 디지털화하여, 단자(93)로 출력한다. 또한, 단자(93)로부터 출력되는 디지털 데이터는, 예를 들어 마이크로컴퓨터(도시하지 않음) 등에 의해 처리된다.

==음성 신호 처리 IC(10)의 동작==

여기서, 음성 신호 처리 IC(10)의 동작에 대해 도 3을 참조하면서 설명한다. 또한, 여기서는, MEMS 마이크(11)가 원하는 동작을 할 때의 바이어스 전압 V1은, 예를 들어 2×Vdd인 것으로 한다. 또한, 클록 신호 CLK1이 차지 펌프 회로(21)에 공급되었을 때에, 차지 펌프 회로(21)가 충전 전압 Vb1을 0(제로)V부터 2×Vdd까지 변화시킬 때의 기간은, 기간 TA인 것으로 한다. 또한, 카운터(31)는, 클록 신호 CLK1의 상승에 동기하여 카운트를 개시한 후 최대값으로 될 때까지의 기간이 기간 TA로 되도록 설계되어 있는 것으로 한다. 또한, 음성 신호 처리 IC(10)가 기동되기 전에 있어서는, 콘덴서(51)는 방전되고, 카운터(31)의 카운트값은 리셋되어 있는 것으로 한다.

우선, 시각 t0에 음성 신호 처리 IC(10)가 기동되고, 클록 신호 CLK1이 입력되면, 카운터(31)는 카운트값을 0(제로)부터 인크리먼트한다. 카운트값이 최대값으로 될 때까지는, 셀렉터(32)는, 클록 신호 CLK1을 클록 신호 CLK3으로서 출력한다. 이로 인해, 차지 펌프 회로(21)는, 클록 신호 CLK1에 기초하여 동작한다. 구체적으로는, 차지 펌프 회로(21)는, 클록 신호 CLK1이 L 레벨로 되는 타이밍에서 승압된 전압 Vcp를 생성하기 때문에, 콘덴서(51) 및 콘덴서(15)는 충전된다. 이 결과, 충전 전압 Vb는 서서히 상승한다. 그리고, 시각 t0부터 기간 TA만큼 경과한 시각 t1로 되면, 콘덴서(51)의 충전 전압 Vb는 전압 V1(2×Vdd)로 됨과 함께, 카운터(31)의 카운트값은 최대값으로 된다. 따라서, 시각 t1 이후, 셀렉터(32)로부터는, 클록 신호 CLK2가 클록 신호 CLK3으로서 출력된다. 이 결과, 차지 펌프 회로(21)는, 클록 신호 CLK2에 기초하여 동작하게 된다.

==음성 증폭 회로의 다른 실시 형태==

여기서, 콘덴서(15)에서 검출되는 음성을 증폭시켜 출력하는 음성 증폭 회로의 다른 실시 형태인 음성 증폭 회로(100)에 대해, 도 4를 참조하면서 설명한다. 음성 증폭 회로(100)는, 예를 들어 음성 신호 처리 IC(10)에 있어서, 음성 신호 증폭 회로(25) 대신에 사용된다. 또한, 음성 증폭 회로(100)는, 콘덴서(15)에서 검출되는 음성을 증폭시켜 출력하는 회로이며, 연산 증폭기(61), 정전압 회로(63), 콘덴서(62, 71a, 71b, 140a, 140b, 150), 저항(70a, 70b, 132a, 132b), 다이오드(76a, 76b, 77a, 77b, 130a, 130b, 131a, 131b), PMOS 트랜지스터(120a, 120b) 및 전류원(121a, 121b)을 포함하여 구성된다.

또한, 음성 증폭 회로(100)에 있어서, 도 1의 음성 증폭 회로(25)와 동일한 부호가 부여된 블록은 동일하다.

PMOS 트랜지스터(120a)의 소스에는, 전류원(121a)으로부터의 소정의 전류가 공급된다. 이로 인해, PMOS 트랜지스터(120a) 및 전류원(121a)은 소스 폴로워로서 동작한다. 또한, PMOS 트랜지스터(120a)의 게이트는, 단자(92)를 통해 콘덴서(15)에 접속되어 있다. 이로 인해, 음성에 따라서 콘덴서(15)의 용량이 변화되면, PMOS 트랜지스터(120a)의 게이트 전압은 변화된다. 전술한 바와 같이, PMOS 트랜지스터(120a) 및 전류원(121a)은 소스 폴로워로서 동작하기 때문에, PMOS 트랜지스터(120a)의 게이트 전압이 변화되면, PMOS 트랜지스터(120a)의 소스 전압도 변화된다. PMOS 트랜지스터(120a)의 소스는, 콘덴서(140a)를 통해 연산 증폭기(61)의 반전 입력 단자에 접속되어 있다. 이로 인해, 연산 증폭기(61), 콘덴서(71a)는, PMOS 트랜지스터(120a)의 소스 전압의 변화를 증폭시킨다. 이와 같이, 음성 증폭 회로(100)에서는, 음성은 증폭되어 전압 Vout1로서 출력된다.

PMOS 트랜지스터(120a)의 게이트와, 접지 GND와의 사이에는, 다이오드(130a, 131a) 및 저항(132a)이 접속된다. 저항(132a)은, PMOS 트랜지스터(120a)의 게이트 전압의 직류 레벨을 0V로 정하기 위한 저항이다. 따라서, 저항(132a)의 임피던스는, 단자(92)의 전압의 변화가, 전술한 소스 폴로워에 의해 대략 1배의 전압 이득으로 증폭되도록 충분히 크게 설계되어 있다. 다이오드(130a, 131a)는, 다이오드(76a, 77a)와 마찬가지이다. 이로 인해, PMOS 트랜지스터(120a)의 게이트의 전압은, 0V±0.7V의 범위로 클램프된다.

PMOS 트랜지스터(120b), 전류원(121b)은 PMOS 트랜지스터(120a), 전류원(121a)과 마찬가지로 소스 폴로워를 구성한다. 또한, PMOS 트랜지스터(120b)의 게이트에는, 다이오드(130b, 131b), 저항(132b), 콘덴서(150)가 접속되어 있고, 다이오드(130b, 131b), 저항(132b)은, 다이오드(130a, 131a), 저항(132a)과 마찬가지이다. 또한, PMOS 트랜지스터(120b)의 소스는, 콘덴서(140b)를 통해, 연산 증폭기(61)의 비반전 입력 단자에 접속된다.

콘덴서(150)는, 소정의 용량값을 갖는 콘덴서이기 때문에, 결과적으로 PMOS 트랜지스터(120b)의 게이트에 입력되는 노이즈 성분만이 연산 증폭기(61), 콘덴서(71b)에서 증폭되어, 전압 Vout2로서 출력된다.

이와 같이, 음성 증폭 회로(100)는, 음성 증폭 회로(25)와 마찬가지로 공통 모드 노이즈가 억제되고, 음성에 따라서 변화되는 전압 Vout1-Vout2를 생성한다. 이로 인해, 예를 들어 도 1의 음성 신호 처리 IC(10)에 있어서, 음성 증폭 회로(25) 대신에, 음성 증폭 회로(100)를 사용한 경우이어도, 음성 신호 증폭 회로(25)를 사용할 때와 마찬가지의 효과를 얻을 수 있다.

이상, 본 실시 형태의 음성 신호 처리 IC(10)에 대해 설명했다. 차지 펌프 회로(21)는, 입력되는 클록 신호 CLK3이 L 레벨로 될 때마다, 승압한 전압 Vcp를 생성한다. 즉, 차지 펌프 회로(21)는, 클록 신호 CLK3의 주파수의 상승에 따라서 짧아지는 시간 간격마다 전원Vdd를 승압하고, 전압 Vcp를 생성한다. 클록 신호 출력 회로(20)는, 시각 t0 내지 t1까지는, 클록 신호 CLK1을 클록 신호 CLK3으로서 출력하고, 시각 t1 이후 클록 신호 CLK2를 클록 신호 CLK3으로서 출력한다. 예를 들어, 시각 t0부터 클록 신호 CLK2가 클록 신호 CLK3으로서 출력된 경우, 클록 신호 CLK2의 주파수는 클록 신호 CLK1보다 낮기 때문에, 충전 전압 Vd1이 소정 레벨의 전압 V1로 될 때까지의 시간은, 본 실시 형태보다 길어진다. 이로 인해, 본 실시 형태에서는, 콘덴서(15)를 시간적으로 빠르게 충전 가능하다. 또한, 본 실시 형태의 차지 펌프 회로(21)는, 시각 t1 이후에 클록 신호 CLK1보다 낮은 주파수의 클록 신호 CLK2에서 동작하고 있다. 이로 인해, 예를 들어 시각 t1 이후도 클록 신호 CLK1에서 차지 펌프 회로(21)를 동작시키는 경우보다도 소비 전력을 저감시킬 수 있다. 또한, 차지 펌프 회로(21)와 콘덴서(51) 사이에는, 전압 Vcp를 적분하는 LPF(23)가 설치되어 있기 때문에, 콘덴서(51)에의 노이즈를 억제하는 것이 가능해진다.

또한, 셀렉터(32)는, 카운터(31)의 카운트값이 최대값보다 작은 경우, 클록 신호 CLK1을 클록 신호 CLK3으로서 출력한다. 또한, 카운터(31)의 카운트값이 최대값으로 되면, 클록 신호 CLK1을 분주한 클록 신호 CLK2를 클록 신호 CLK3으로서 출력한다. 이와 같이, 본 실시 형태에서는, 클록 신호 CLK1과 클록 신호 CLK2와의 선택을 카운터(32)의 카운트값으로 제어하고 있기 때문에, 정확한 타이밍에서 차지 펌프 회로(21)를 동작시키는 클록 신호를 선택할 수 있다.

또한, 일반적으로, MEMS 마이크(11)에 원하는 바이어스 전압이 인가될 때까지의 기간에서는, 차지 펌프 회로(21)로부터 발생하는 노이즈는 큰 문제로는 되지 않는다. 본 실시 형태에서는, 차지 펌프 회로(21)와, 콘덴서(15) 사이에는 전압 Vcp를 정류하는 다이오드(24)가 설치되어 있다. 이로 인해, 콘덴서(15)의 바이어스 전압, 즉 충전 전압 Vb1이 낮은 경우, 저항(50)을 개재하지 않고 콘덴서(15, 51)를 충전할 수 있다. 이 결과, 다이오드(24)가 없는 경우와 비교하면, 시간적으로 빠르게 충전 전압 Vb1을 상승시킬 수 있다.

또한, 예를 들어 충전 전압 Vb가 빠르게 상승됨으로써, 콘덴서(15)를 통해 접속된 연산 증폭기(61)의 반전 입력 단자의 전압이 크게 변화되는 일이 있다. 반전 입력 단자의 전압이 크게 변화된 상태에서는, 음성 신호를 적절하게 증폭시킬 수 없다. 그러나, 본 실시 형태의 반전 입력 단자의 전압은, VA±0.7V의 범위로 클램프된다. 이로 인해, 반전 입력 단자의 전압이 크게 변동되는 일은 없어, 적절하게 음성 신호를 증폭시킬 수 있다.

또한, 예를 들어 반전 입력 단자의 전압이 VA+0.7V보다 높아지면, 다이오드(76a)는 온하고, 콘덴서(71a)는 다이오드(76a)를 통해 방전된다. 한편, 예를 들어 반전 입력 단자의 전압이 VA-0.7V보다 낮아지면, 다이오드(77a)는 온하고, 콘덴서(71a)는 다이오드(76a)를 통해 충전된다. 이로 인해, 반전 입력 단자의 전압 레벨은, VA+0.7V와, VA-0.7V 사이로 확실하게 클램프된다.

또한, 상기 실시예는 본 발명의 이해를 용이하게 하기 위한 것이며, 본 발명을 한정하여 해석하기 위한 것은 아니다. 본 발명은, 그 취지를 일탈하지 않고 변경, 개량될 수 있음과 함께, 본 발명에는 그 등가물도 포함된다.

예를 들어, 클록 신호 CLK1, CLK2의 전환을 카운터(31)의 카운트값에 기초하여 실시하고 있지만, 이것에 한정되는 것은 아니다. 예를 들어, 카운터(31) 대신에, 전압 Vb1이 소정의 레벨로 되는지 여부를 검출하는 비교기를 설치하고, 비교기의 출력 결과에 기초하여 클록 신호 CLK1, CLK2를 전환해도 좋다.

일반적으로, 클록 신호 CLK2의 최적인 주파수는, 콘덴서(15)의 용량에 따라서 정해진다. 따라서, 본 실시 형태의 분주 회로(30)는, 클록 신호 CLK1을 예를 들어 32분주(고정)하는 것으로 했지만, 분주비를 변경 가능한 분주 회로를 사용해도 된다. 예를 들어, 분주비가 마이크로컴퓨터 등에 의해 제어 가능한 분주 회로를 사용함으로써, 콘덴서(15)의 용량 등에 따른 클록 신호 CLK2를 적절하게 설정할 수 있다.

10: 음성 신호 처리 IC
11: MEMS 마이크
15, 44, 45, 51, 62: 콘덴서
20: 클록 신호 출력 회로
21: 차지 펌프 회로
22: 전원
23, 26: LPF
24: 다이오드
25, 100: 음성 증폭 회로
27: ADC
30: 분주 회로
31: 카운터
32: 셀렉터
40 내지 43: 스위치
46: 제어 회로
50, 70a, 70b: 저항
60: 바이어스 전압 회로
61: 연산 증폭기
63: 정전압 회로
70a, 70b: 저항
71a, 71b: 콘덴서
76a, 76b, 77a, 77b: 다이오드
90 내지 93: 단자
120a, 120b: PMOS 트랜지스터
121a, 121b: 전류원
130a, 130b: 다이오드
131a, 131b: 다이오드
132a, 132b: 저항
140a, 140b: 콘덴서

Claims

입력되는 클록 신호의 주파수의 상승에 따라서 짧아지는 시간 간격마다 입력 전압을 승압한 승압 전압을 생성하는 차지 펌프 회로와,
상기 승압 전압을 적분하여 콘덴서에 인가하는 적분 회로와,
제1 클록 신호가 상기 클록 신호로서 상기 차지 펌프 회로에 입력될 때에 상기 콘덴서의 충전 전압이 소정 레벨로 될 때까지의 시간보다도 짧은 시간에 상기 충전 전압이 상기 소정 레벨로 되도록, 상기 제1 클록 신호보다 높은 주파수의 제2 클록 신호를 상기 클록 신호로서 상기 차지 펌프 회로로 출력한 후에, 상기 제1 클록 신호를 상기 클록 신호로서 상기 차지 펌프 회로로 출력하는 클록 신호 출력 회로를 구비하고,
상기 클록 신호 출력 회로는,
상기 제2 클록 신호를 분주하여 상기 제1 클록 신호를 생성하는 분주 회로와,
상기 제1 클록 신호 또는 상기 제2 클록 신호에 기초하여 카운트값을 변화시키는 카운터와,
상기 카운터의 카운트값이 소정값보다 작은 경우, 상기 제2 클록 신호를 상기 클록 신호로서 상기 차지 펌프 회로로 출력하고, 상기 카운터의 카운트값이 소정값으로 되면 상기 제1 클록 신호를 상기 클록 신호로서 상기 차지 펌프 회로로 출력하는 출력 회로를 포함하는 것을 특징으로 하는 충전 회로.
삭제
제1항에 있어서, 상기 승압 전압을 정류하여 상기 콘덴서를 충전하는 다이오드를 더 구비하는 것을 특징으로 하는 충전 회로.
입력되는 클록 신호의 주파수의 상승에 따라서 짧아지는 시간 간격마다 입력 전압을 승압한 승압 전압을 생성하는 차지 펌프 회로와,
상기 차지 펌프 회로에서 승압되는 승압 전압을 적분하고, 음성 신호에 따라서 용량값이 변화되는 제1 콘덴서의 한쪽의 단자에 인가하는 적분 회로와,
상기 제1 콘덴서의 다른 쪽의 단자가 한쪽의 입력 단자에 접속되는 차동 증폭 회로와,
상기 차동 증폭 회로의 출력 단자의 전압이 상기 음성 신호에 따라서 변화되도록, 상기 출력 단자와 상기 한쪽의 입력 단자 사이에 접속되는 제2 콘덴서와,
상기 제2 콘덴서에 병렬로 설치되고, 상기 출력 단자와 상기 한쪽의 입력 단자 사이에 접속되는 저항과,
상기 한쪽의 입력 단자의 전압을, 상기 한쪽의 입력 단자의 전압의 직류 레벨보다 높은 제1 레벨과, 상기 한쪽의 입력 단자의 전압의 직류 레벨보다 낮은 제2 레벨 사이로 클램프하는 클램프 회로와,
제1 클록 신호가 상기 클록 신호로서 상기 차지 펌프 회로에 입력될 때에 상기 제1 콘덴서의 충전 전압이 소정 레벨로 될 때까지의 시간보다도 짧은 시간에 상기 충전 전압이 상기 소정 레벨로 되도록, 상기 제1 클록 신호보다 높은 주파수의 제2 클록 신호를 상기 클록 신호로서 상기 차지 펌프 회로로 출력한 후에, 상기 제1 클록 신호를 상기 클록 신호로서 상기 차지 펌프 회로로 출력하는 클록 신호 출력 회로를 구비하는 것을 특징으로 하는 증폭 회로.
제4항에 있어서, 상기 클램프 회로는,
상기 한쪽의 입력 단자의 전압이 제1 레벨로 되면 온하고, 상기 한쪽의 입력 단자의 전압이 저하되도록 상기 제2 콘덴서를 방전하는 제1 다이오드와,
상기 한쪽의 입력 단자의 전압이 제2 레벨로 되면 온하고, 상기 한쪽의 입력 단자의 전압이 상승하도록 상기 제2 콘덴서를 충전하는 제2 다이오드를 포함하는 것을 특징으로 하는 증폭 회로.