KR100767167B1 - 클럭 신호 생성 방법 - Google Patents

클럭 신호 생성 방법 Download PDF

Info

Publication number
KR100767167B1
KR100767167B1 KR1020050007866A KR20050007866A KR100767167B1 KR 100767167 B1 KR100767167 B1 KR 100767167B1 KR 1020050007866 A KR1020050007866 A KR 1020050007866A KR 20050007866 A KR20050007866 A KR 20050007866A KR 100767167 B1 KR100767167 B1 KR 100767167B1
Authority
KR
South Korea
Prior art keywords
oscillation
voltage
controlled oscillator
frequency
clock
Prior art date
Application number
KR1020050007866A
Other languages
English (en)
Other versions
KR20050078223A (ko
Inventor
히라야마히데끼
와따나베도모후미
기요세마사시
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050078223A publication Critical patent/KR20050078223A/ko
Application granted granted Critical
Publication of KR100767167B1 publication Critical patent/KR100767167B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16LPIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L5/00Devices for use where pipes, cables or protective tubing pass through walls or partitions
    • F16L5/02Sealing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

클럭 생성원으로 되는 전압 제어 발진기에 제조 변동이 있는 경우에도, 지터를 포함하는 각종 주기 신호에 정확하게 동기하는 클럭을 생성할 수 있는 클럭 생성 방법 및 클럭 생성 장치를 제공한다. 클럭 생성 장치는, 복수의 서로 다른 발진 특성을 갖고 클럭 발진이 가능한 전압 제어 발진기(16)를 이용하여 워블 신호에 동기한 클럭을 생성한다. 이 클럭 생성 장치에서는, 전압 제어 발진기(16)에 설정되어 있는 복수의 발진 특성이 순차적으로 선택되어, 전압 제어기(18)에 의해 시험 전압이 공급됨으로써 각 발진 특성에 대하여 동정(同定)된다. 그리고, 이 동정된 각 발진 특성 중, 동기의 대상으로 하는 워블 신호의 상정되는 주파수가 이들 발진 특성에서 발진 가능한 주파수 범위의 대략 중심으로 되고, 또한 게인이 보다 작은 발진 특성이 상기 전압 제어 발진기(16)에 설정되어 클럭의 생성이 행해진다.
전압 제어기, 클럭, 클럭 생성 장치, 발진 특성

Description

클럭 생성 방법 및 클럭 생성 장치{CLOCK GENERATING METHOD AND CLOCK GENERATING DEVICE}
도 1은 본 발명에 따른 클럭 생성 회로의 일 실시예에 대하여 그 구성을 도시하는 블록도.
도 2의 (a)∼도 2의 (c)는 상기 실시예의 전압 제어 발진기가 갖는 복수의 발진 특성에 대하여 그 특성예를 도시하는 그래프.
도 3은 상기 실시예의 전압 제어기의 구성을 도시하는 회로도.
도 4는 상기 실시예의 주파수 검출기의 구성을 도시하는 블록도.
도 5의 (a)∼도 5의 (c)는 상기 실시예의 주파수 검출기에 의한 주파수의 검출 양태를 도시하는 도면.
도 6은 전압 제어 발진기의 발진 특성을 동정하는 처리에 대하여 그 처리 수순을 도시하는 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
10 : PLL 회로
11 : 클럭 생성 회로
12 : 저역 통과 필터(LPF)
13 : 마이크로컴퓨터
13a : 메모리
14 : 위상 비교기
15 : 차지 펌프
16 : 전압 제어 발진기
17, 19a : 분주기
18 : 전압 제어기
19 : 주파수 검출기
19b : 카운터
S1, S2 : 스위치
본 발명은, 입력되는 주기 신호에 동기한 클럭을 생성하는 클럭 생성 방법 및 클럭 생성 장치에 관한 것이다.
종래, 이 종류의 클럭 생성 장치는, 예를 들면 DVD-R(Digital Versatile Disc-Recordable) 등의 기록형 광디스크에 대하여 데이터 기록 가능한 광디스크 장치에 탑재되고, 그 기록 시에 기준으로 되는 기록 클럭을 생성한다. 이 클럭 생성 장치에는 PLL(Phase Locked Loop) 회로가 일반적으로 이용되고 있다. 그리고, 이 클럭 생성 장치에 의해 생성되는 기록 클럭에 기초하여 기록 처리가 행해짐으로써, 디스크의 회전 속도에 맞는 데이터 기록이 정확하게 행해지게 된다.
이 기록 클럭의 생성은, 광디스크의 거의 전역에 형성되어 있는 안내 홈(프리그루브)의 약간의 사행(워블)으로부터 얻어지는 소정 주기의 워블 신호나 트랙 상에 소정의 간격으로 설치된 랜드 프리 피트(LPP)에 기초한 LPP 신호 등에 기초하여 이루어진다. 또한, 광디스크 장치에 의해서는, 광디스크에 기록된 데이터를 재생할 때에도, 그 광디스크의 회전 속도에 맞는 처리를 실현하기 위해, 상기 워블 신호 등에 기초하여 재생 클럭이 생성된다.
그런데, 상기 워블 신호 등에는, 디스크의 회전 변동, 디스크의 틸트 등에 기인하여 발생하는 지터라는 시간 축 방향의 변동이 존재한다. 이 때문에, 워블 신호 등에 기초하여 생성되는 클럭에도 이 지터의 영향에 의한 변동이 발생하는 경우가 있어, 양호한 기록·재생 품위를 확보할 수 없게 될 우려가 있다. 따라서 종래에는, 이러한 사태를 회피하기 위해, PLL 회로의 게인을 가능한 한 저감시킴으로써, 지터에 의한 영향을 억제하는 방법이 채용되고 있다. 특히, PLL 회로를 구성하는 전압 제어 발진기(VCO)에서는, 광디스크 장치로서 요구되는 클럭을 생성 가능하고, 또한 가능한 한 낮은 게인으로 이루어지는 발진 특성이 미리 시뮬레이션 등에 의해 설정되어, 그 발진 특성에 기초하여 클럭의 생성이 행해지고 있었다.
그런데, 전압 제어 발진기의 발진 특성으로서, 상기와 같이 가능한 한 낮은 게인을 설정함으로써 확실히 지터에 의한 영향을 저감시킬 수 있지만, 이 전압 제어 발진기에 제조 변동이 있는 경우에는, 요구되는 클럭을 생성할 수 없게 될 우려가 있다. 즉, 전압 제어 발진기로서 게인이 낮은 발진 특성을 이용하는 것은, 대 응 가능한 주파수 대역을 좁히게도 된다. 이 때문에, 이러한 제조 변동에 의해 그 발진 특성에 어긋남이 발생하는 경우, 예를 들면 4 배속의 디스크 회전 속도에 대응한 주파수를 갖는 클럭의 생성 요구가 있음에도 불구하고, 그 요구되는 주파수의 클럭을 전압 제어 발진기가 출력할 수 없다고 하는 사태도 발생할 수 있다. 결국, 전압 제어 발진기에 대하여 상술한 바와 같은 가능한 한 낮은 게인의 발진 특성을 미리 설정해 두는 것은, 제조 변동에의 대응을 곤란한 것으로 하며, 나아가서는 기록·재생 품위의 저하를 초래하기 쉽다.
또한, 상기 광디스크 장치에 탑재되는 클럭 생성 장치에 한하지 않고, 지터를 포함하는 주기 신호에 동기한 클럭을 생성하는 클럭 생성 장치에서는, 특히 전압 제어 발진기의 제조 변동에 기인하는 이러한 실정도 대체로 공통된 것으로 되어 있다.
본 발명은, 상기 실정을 감안하여 이루어진 것으로서, 그 목적은, 클럭 생성원으로 되는 전압 제어 발진기에 제조 변동이 있는 경우에도, 지터를 포함하는 각종 주기 신호에 정확하게 동기하는 클럭을 생성할 수 있는 클럭 생성 방법 및 클럭 생성 장치를 제공하는데 있다.
이러한 목적을 달성하기 위해, 제1 관점에 따른 발명은, 인가되는 제어 전압에 대하여 복수의 서로 다른 발진 특성을 갖고 클럭 발진이 가능한 전압 제어 발진기를 이용하여 주기 신호에 동기한 클럭을 생성하는 클럭 생성 방법으로서, 상기 전압 제어 발진기에 설정되어 있는 발진 특성을 순차적으로 선택하면서, 이 전압 제어 발진기에 시험 전압을 공급하여, 이들 발진 특성 각각을 동정하고, 해당 동정한 각 발진 특성 중, 상기 동기의 대상으로 하는 주기 신호의 상정되는 주파수가 이들 발진 특성에서 발진 가능한 주파수 범위 내에 있고, 또한 게인이 보다 작은 발진 특성을 상기 전압 제어 발진기에 설정하여 상기 클럭의 생성을 행하는 것을 그 요지로 한다.
이 방법에서는, 복수의 서로 다른 발진 특성을 갖고 클럭 발진이 가능한 전압 제어 발진기에 대하여, 시험 전압을 공급하여 그 제조 변동을 포함하는 실제의 발진 특성을 동정한다. 그리고, 그 동정한 복수의 발진 특성 중에서 주기 신호의 상정되는 주파수가 이들 발진 특성에 있어서 발진 가능한 주파수 범위 내에 있고, 또한 게인이 보다 작은 발진 특성을 선택적으로 설정하여, 이 전압 제어 발진기를 이용하여 클럭의 생성을 행하는 것으로 한다. 즉, 전압 제어 발진기에 제조 변동이 있는 경우에도, 그 복수의 발진 특성에 대하여 상기 시험 전압에 기초하여 동정한 후에 상기 조건이 만족되는 발진 특성을 설정하는 것으로 했기 때문에, 지터를 포함하는 각종 주기 신호에 정확하게 동기하는 클럭을 생성할 수 있다.
제2 관점에 따른 발명은, 제1 관점의 클럭 생성 방법에 있어서, 상기 순차적으로 선택되는 발진 특성은, 복수의 오프셋 주파수, 및 전압/주파수 변환에 관한 복수의 게인의 조합으로 이루어지고, 이들 각 발진 특성에 대한 상기 동정은, 상기 시험 전압으로서 상기 제어 전압이 취할 수 있는 최대 전압 및 최소 전압을 각각 전압 제어 발진기에 공급했을 때에 이 전압 제어 발진기로부터 출력되는 클럭의 주파수를 각각 검출하고, 이들 검출되는 2개의 주파수의 값과 상기 공급한 2개의 전 압의 값으로부터 각각 상기 오프셋 주파수 및 상기 게인을 특정함으로써 행해지는 것을 그 요지로 한다.
상기 복수의 발진 특성이 복수의 오프셋 주파수, 및 전압/주파수 변환에 관한 복수의 게인의 조합으로 이루어지는 경우, 상기 시험 전압으로서, 상기 제어 전압이 취할 수 있는 최소 전압을 전압 제어 발진기에 공급함으로써, 각 발진 특성의 오프셋 주파수에 대하여 이것을 동정할 수 있다. 한편, 게인에 대해서는, 상기 시험 전압으로서 2개의 서로 다른 전압을 공급함으로써 전압 제어 발진기로부터 각각 출력되는 클럭의 2개의 주파수로부터, 예를 들면 그 기울기로서 이것을 동정할 수 있다. 이 때문에, 상기 제어 전압이 취할 수 있는 최소 전압 및 최대 전압을 시험 전압으로서 공급하는 상기 방법에 따르면, 상기 각 발진 특성에 대하여, 그 오프셋 주파수 및 게인에 대하여 이들을 정확하게 동정할 수 있게 된다.
제3 관점에 따른 발명은, 제1 관점의 클럭 생성 방법에 있어서, 상기 순차적으로 선택되는 발진 특성은, 복수의 오프셋 주파수, 및 전압/주파수 변환에 관한 복수의 게인의 조합으로 이루어지고, 이들 각 발진 특성에 대한 상기 동정은, 상기 시험 전압으로서 상기 제어 전압이 취할 수 있는 최대 전압 및 최소 전압의 중간 전압을 전압 제어 발진기에 공급했을 때에 이 전압 제어 발진기로부터 출력되는 클럭의 주파수를 검출하여, 해당 검출되는 주파수의 값과 상기 공급한 전압의 값으로부터 각각 상기 오프셋 주파수 및 상기 게인을 추정함으로써 행해지는 것을 그 요지로 한다.
이 방법으로는, 복수의 발진 특성을 순차적으로 선택하면서, 전압 제어 발진 기에 시험 전압을 공급하여 이들 발진 특성 각각을 동정할 때, 그 시험 전압으로서 최대 전압 및 최소 전압의 중간 전압을 공급하도록 하였다. 즉, 각 발진 특성이 오프셋 주파수 및 게인의 조합으로 이루어지기 때문에, 그 어느 한쪽을 정확한 것으로 한 경우에는, 상기 중간 전압을 공급함으로써 출력되는 클럭의 주파수에 의해 다른 쪽의 오프셋 주파수 또는 게인에 대하여 이것을 추정할 수 있다. 자세히 설명하면, 오프셋 주파수가 정확한 경우에는, 중간 전압을 공급함으로써 얻어지는 주파수 및 오프셋 주파수로부터 그 기울기로서 게인이 구해진다. 한편, 게인이 정확한 경우에는, 중간 전압을 공급함으로써 얻어지는 주파수에 기초한 게인, 즉 기울기로부터 오프셋 주파수가 구해진다. 따라서, 시험 전압으로서 중간 전압을 공급하는 상기 방법에 의해서도 각 발진 특성의 오프셋 주파수 및 게인을 추정할 수 있게 된다.
제4 관점에 따른 발명은, 주기 신호를 입력하여, 이 주기 신호에 동기한 클럭을 생성하는 클럭 생성 장치로서, 인가되는 제어 전압에 대하여 복수의 서로 다른 발진 특성을 갖고 클럭 발진이 가능한 전압 제어 발진기와, 이 전압 제어 발진기에 설정되어 있는 발진 특성의 순차적인 선택에 수반하여 이 전압 제어 발진기에 시험 전압을 공급하는 전압 제어기와, 상기 시험 전압의 공급에 의해 상기 전압 제어 발진기로부터 출력되는 클럭의 주파수를 검출하는 주파수 검출기를 구비하는 것을 그 요지로 한다.
상기 구성에 따르면, 제1 관점∼제3 관점 중 어느 한 관점의 클럭 생성 방법을 용이하게 실현할 수 있다.
제5 관점에 따른 발명은, 제4 관점의 클럭 생성 장치에서, 상기 전압 제어 발진기에 설정되어 있는 발진 특성의 순차적인 선택에 수반하여 상기 전압 제어기로부터 상기 전압 제어 발진기에 공급되는 시험 전압의 값과 이 시험 전압에 대응하여 상기 주파수 검출기에 의해 검출되는 주파수의 값에 기초하여 상기 전압 제어 발진기에 설정되어 있는 발진 특성 각각이 동정됨과 함께, 해당 동정된 각 발진 특성 중, 상기 동기의 대상으로 하는 주기 신호의 상정되는 주파수가 이들 발진 특성에 있어서 발진 가능한 주파수 범위 내에 있고, 또한 게인이 보다 작은 발진 특성이, 상기 주기 신호에 동기한 클럭을 생성하기 위한 발진 특성으로서 상기 전압 제어 발진기에 선택적으로 설정되는 것을 그 요지로 한다.
상기 구성에 따르면, 복수의 서로 다른 발진 특성을 갖고 클럭 발진이 가능한 전압 제어 발진기에 대하여, 전압 제어기에 의해 시험 전압이 공급됨과 함께, 그 시험 전압의 공급에 의해 전압 제어 발진기로부터 출력되는 클럭의 주파수가 주파수 검출기에 의해 검출되고, 그 검출된 주파수에 기초하여 제조 변동을 포함하는 실제의 발진 특성이 동정된다. 그리고, 각 발진 특성에 대하여 동정된 후에, 주기 신호의 상정되는 주파수가 이들 발진 특성에서 발진 가능한 주파수 범위 내에 있고, 또한 게인이 보다 작은 발진 특성이 상기 동정한 복수의 발진 특성 중에서 설정되어, 이 전압 제어 발진기를 이용하여 클럭의 생성이 행해지는 것으로 하였다. 즉, 전압 제어 발진기에 제조 변동이 있는 경우에도, 그 복수의 발진 특성에 대하여 상기 시험 전압에 기초하여 동정한 후에 상기 조건이 만족되는 발진 특성을 설정하기로 했기 때문에, 지터를 포함하는 각종 주기 신호에 정확하게 동기하는 클럭 을 생성할 수 있다.
제6 관점에 따른 발명은, 제5 관점의 클럭 생성 장치에서, 상기 순차적으로 선택되는 발진 특성은, 복수의 오프셋 주파수, 및 전압/주파수 변환에 관한 복수의 게인의 조합으로 이루어지고, 이들 각 발진 특성에 대한 상기 동정은, 상기 시험 전압으로서 상기 제어 전압이 취할 수 있는 최대 전압 및 최소 전압이 각각 전압 제어 발진기에 공급되고 또한, 이 전압 제어 발진기로부터 출력되는 클럭의 주파수가 상기 주파수 검출기에 의해 각각 검출되었을 때의, 이들 검출되는 2개의 주파수의 값과 상기 공급되는 2개의 전압의 값으로부터 각각 상기 오프셋 주파수 및 상기 게인이 특정됨으로써 행해지는 것을 그 요지로 한다.
상기 복수의 발진 특성이 복수의 오프셋 주파수, 및 전압/주파수 변환에 관한 복수의 게인의 조합으로 이루어지는 경우, 상기 시험 전압으로서, 상기 제어 전압이 취할 수 있는 최소 전압을 전압 제어 발진기에 공급함으로써, 각 발진 특성의 오프셋 주파수에 대하여 이것을 동정할 수 있다. 한편, 게인에 대해서는, 상기 시험 전압으로서 2개의 서로 다른 전압을 공급함으로써 전압 제어 발진기로부터 각각 출력되는 클럭의 2개의 주파수로부터, 예를 들면 그 기울기로서 이것을 동정할 수 있다. 이 때문에, 상기 제어 전압이 취할 수 있는 최소 전압 및 최대 전압을 시험 전압으로서 공급하는 상기 구성에 따르면, 상기 각 발진 특성에 대하여, 그 오프셋 주파수 및 게인에 대하여 이들을 정확하게 동정할 수 있게 된다.
제7 관점에 따른 발명은, 제5 관점의 클럭 생성 장치에서, 상기 순차적으로 선택되는 발진 특성은, 복수의 오프셋 주파수, 및 전압/주파수 변환에 관한 복수의 게인의 조합으로 이루어지고, 이들 각 발진 특성에 대한 상기 동정은, 상기 시험 전압으로서 상기 제어 전압이 취할 수 있는 최대 전압 및 최소 전압의 중간 전압이 전압 제어 발진기에 공급되고 또한, 이 전압 제어 발진기로부터 출력되는 클럭의 주파수가 상기 주파수 검출기에 의해 검출되었을 때의, 해당 검출되는 주파수의 값과 상기 공급되는 전압의 값으로부터 각각 상기 오프셋 주파수 및 상기 게인이 추정됨으로써 행해진다.
상기 구성에 따르면, 복수의 발진 특성을 순차적으로 선택하면서, 전압 제어 발진기에 시험 전압을 공급하여 이들 발진 특성 각각을 동정할 때에, 그 시험 전압으로서 최대 전압 및 최소 전압의 중간 전압을 공급하도록 하였다. 즉, 각 발진 특성이 오프셋 주파수 및 게인의 조합으로 이루어지기 때문에, 그 어느 한쪽을 정확한 것으로 한 경우에는 중간 전압을 공급함으로써 출력되는 클럭의 주파수에 의해 다른 쪽의 오프셋 주파수 또는 게인에 대하여 이것을 추정할 수 있다. 자세히 설명하면, 오프셋 주파수가 정확한 경우에는, 중간 전압을 공급함으로써 얻어지는 주파수 및 오프셋 주파수로부터 그 기울기로서 게인이 구해진다. 한편, 게인이 정확한 경우에는, 중간 전압을 공급함으로써 얻어지는 주파수에 기초한 게인, 즉 기울기로부터 오프셋 주파수가 구해진다. 따라서, 시험 전압으로서 중간 전압을 공급하는 상기 구성에 의해서도 각 발진 특성의 오프셋 주파수 및 게인을 추정할 수 있게 된다.
제8 관점에 따른 발명은, 제4 관점∼제7 관점의 클럭 생성 장치에서, 상기 동기의 대상으로 하는 주기 신호가, 광디스크로부터 추출되는 주기 신호 중 하나이 며, 상기 발진 특성의 동정, 및 이 동정에 기초한 상기 전압 제어 발진기에 대한 발진 특성의 선택적인 설정이, 상기 광디스크 사이에서의 데이터의 기록·재생을 행하는 광디스크 장치의 기동마다 실행되는 것을 그 요지로 한다.
상술된 바와 같이, 광디스크에 데이터를 기록, 혹은 광디스크로부터 데이터를 재생할 때에는, 그 광디스크의 회전 속도에 맞는 기록 처리 및 재생 처리를 행할 필요가 있다. 그리고, 그 회전 속도에 동기한 처리를 실현하기 위해 광디스크로부터는 소정의 주기 신호가 얻어지게 되어 있다. 예를 들면 DVD-R/RW에서는 워블 신호 등이 그 주기 신호로서 얻어지게 되어 있다. 따라서, 광디스크에 대한 기록·재생 처리에 필요한 클럭을 제4 관점∼제7 관점 중 어느 한 관점의 클럭 생성 장치를 이용하여 생성함으로써, 상기와 같이 전압 제어 발진기의 제조 변동에 대응할 수 있음과 함께, 정밀도가 높은 클럭을 생성할 수 있다. 또한, 상기 동정되는 각 발진 특성은 환경의 차이에 따라 서로 다른 특성을 나타내는 경우도 있다. 이 때문에, 상기 구성과 같이 광디스크 장치의 기동마다 발진 특성의 동정을 실행하게 함으로써 각 발진 특성의 동정이 이들 환경에 의한 형태로 정확하게 행해지게 되며, 나아가서는 상기 생성되는 클럭의 정밀도도 보다 높일 수 있게 된다.
이하, 본 발명에 따른 클럭 생성 장치를 DVD-R/RW 디스크에 데이터를 기록 가능한 광디스크 장치에 적용되는 클럭 생성 장치에 구체화한 일 실시예에 대하여 도 1∼도 5를 참조하면서 설명한다.
도 1에 도시한 바와 같이, 이 클럭 생성 장치는, 크게는 클럭 생성 회로(11)와, 저역 통과 필터(LPF)(12)와, 상기 클럭 생성 회로(11)에 접속된 외부의 제어 장치로서의 마이크로컴퓨터(13)를 구비하여 구성되어 있다. 또한, 상기 클럭 생성 회로(11)의 일부 및 저역 통과 필터(12)에 의해 PLL 회로(10)가 구성되어 있다.
여기서, 상기 클럭 생성 회로(11)는, 위상 비교기(14), 차지펌프(15), 전압 제어 발진기(16), 분주기(17), 전압 제어기(18) 및 주파수 검출기(19)를 하나의 칩 상에 구비하여 구성되어 있다.
이 중, 위상 비교기(14)는, 광디스크 장치에 의해 광디스크로부터 판독되는 주기 신호로서의 워블 신호를 입력하고, 그 워블 신호와 전압 제어 발진기(16)로부터 출력되는 기록 클럭이 분주된 분주 신호와의 위상을 비교하여 그 위상차에 따른 전압을 차지 펌프(15)에 출력하는 부분이다.
또한, 차지 펌프(15)는, 위상 비교기(14)로부터의 위상 차에 따른 전압을 저역 통과 필터(12)에 출력하고, 그 위상 차에 비례한 전압을 갖고 저역 통과 필터(12)의 충방전을 제어하는 부분이다. 이에 의해, 저역 통과 필터(12)로부터는, 차지 펌프(15)의 출력 전압에 따른 제어 전압이 전압 제어기(18)를 통하여 전압 제어 발진기(16)에 출력된다.
또한, 전압 제어 발진기(16)는, 입력되는 제어 전압에 따른 주파수를 갖는 클럭을 발진하는 부분이다. 특히, 이 전압 제어 발진기(16)는, 입력되는 제어 전압과 출력되는 클럭의 주파수(출력 주파수)의 관계인 발진 특성을 복수 갖고, 각 발진 특성마다 서로 다른 오프셋 주파수, 및 전압/주파수 변환에 관한 게인이 설정되어 있다. 자세히 설명하면 도 2의 (a)∼도 2의 (c)에 도시한 바와 같이, 이 예에서는 9 종류(오프셋 주파수 3 종류, 게인 3 종류)의 발진 특성 C1∼C9가 이 전압 제어 발진기(16)에 대하여 미리 설정되어 있다. 이 중, 도 2의 (a)에 도시하는 발진 특성 C1∼C3은, 오프셋 주파수가 동일하게 게인(기울기)이 서로 다르게 설정되어 있고, 발진 특성 C3이 가장 높은 게인을 갖고 있다. 또한, 도 2의 (b) 및 도 2의 (c)에 도시하는 발진 특성 C4∼C6 및 C7∼C9는, 도 2의 (a)에 예시한 발진 특성 C1∼C3과 각각 게인이 동일하고, 오프셋 주파수만이 상이한 관계로 되어 있다.
전압 제어 발진기(16)에 설정되어 있는 이들 발진 특성 C1∼C9는, 상기 마이크로컴퓨터(13)의 제어에 의해 그 어느 하나가 선택되어 있다. 자세히 설명하면, 상기 복수의 오프셋 주파수 및 게인 중에서 그 특정한 조합이 선택적으로 설정되게 되어 있다. 그리고, 전압 제어 발진기(16)는, 저역 통과 필터(12)로부터 전압 제어기(18)를 통하여 제어 전압 Vcnt가 공급되면, 그 제어 전압 Vcnt에 따른 주파수의 클럭(기록 클럭)을 마이크로컴퓨터(13)에 의해 설정된 발진 특성, 즉 상기 발진 특성 C1∼C9 중 어느 한 발진 특성에 따라 출력한다. 또한, 이 전압 제어 발진기(16)로부터 출력되는 기록 클럭은, PLL 회로(10) 내에서 분주기(17)에 의해 소정으로 분주되고, 그 분주된 신호가 위상 비교기(14)의 다른 쪽의 입력으로서 귀환된다. 즉, PLL 회로(10)는, 이러한 피드백 동작을 반복하여 행함으로써, 전압 제어 발진기(16)로부터 출력되는 기록 클럭, 정확하게는 그 분주 신호를 워블 신호에 동기시킨다.
그런데, 본 실시예에서는, 상기와 같이 복수의 발진 특성 C1∼C9를 갖고 클럭 발진이 가능한 전압 제어 발진기(16)를 이용하고 있지만, 상술한 바와 같이, 이 전압 제어 발진기(16)에 제조 변동이 있는 경우에는, 설계상의 특성과 실제의 특성 에서 서로 다른 특성을 나타내는 경우가 있다. 따라서, 본 실시예에서는, 클럭 생성 회로(11) 내에 상기 전압 제어기(18) 및 주파수 검출기(19)를 함께 구비하는 것으로 하고, 이들을 이용하여 마이크로컴퓨터(13)가 전압 제어 발진기(16)의 상기 각 발진 특성 C1∼C9를 동정(측정)한 후에, 이들 각 발진 특성 C1∼C9 중 어느 하나를 선택적으로 설정하도록 하고 있다. 이하, 상기 전압 제어기(18) 및 주파수 검출기(19)의 구성, 및 이 동정 방법에 대하여 상술한다.
우선, 전압 제어기(18)는, 상기 마이크로컴퓨터(13)에 의한 명령 하에, 전압 제어 발진기(16)에 대하여 시험 전압을 인가하는 회로이다. 자세히 설명하면, 이 전압 제어기(18)는, 도 3에 도시한 바와 같은 스위칭 회로로 이루어지고, 마이크로컴퓨터(13)에 의한 제어에 의해 스위치 S1이 온으로 되고, 또한 스위치 S2가 오프로 됨으로써, 전압 제어 발진기(16)에 인가하는 제어 전압 Vcnt를 그 최소의 전압(전위)인 접지 전압 Vgnd로 한다. 또한, 마이크로컴퓨터(13)에 의해 스위치 S1이 오프로 되고, 또한 스위치 S2가 온으로 됨으로써 전압 제어 발진기(16)에 인가하는 제어 전압 Vcnt를 그 최대의 전압(전위)인 전원 전압 Vdd로 한다. 이들의 경우, 저역 통과 필터(12)의 출력은 마이크로컴퓨터(13)에 의해 하이 임피던스 출력으로 되어, 제어 전압 Vcnt가 확실하게 접지 전압 Vgnd 또는 전원 전압 Vdd로 되게 하고 있다. 또한, 통상은, 상기 스위치 S1 및 S2가 모두 오프 상태로 유지되어, 저역 통과 필터(12)로부터 출력되는 제어 전압 Vcnt가 그대로 전압 제어 발진기(16)에 인가된다. 즉, 워블 신호에 동기한 기록 클럭을 생성할 때에는, 이 전압 제어기(18)에 설치되어 있는 스위치 S1 및 S2가 모두 오프의 상태로 유지되도록 마이크로 컴퓨터(13)에 의해 제어된다.
한편, 주파수 검출기(19)는, 전압 제어 발진기(16)로부터 출력되는 기록 클럭을 입력하여, 그 기록 클럭의 주파수를 검출하는 회로이다. 자세히 설명하면, 이 주파수 검출기(19)는, 도 4에 도시한 바와 같이 소정의 분주비를 갖는 분주기(19a) 및 카운터(19b)를 구비하여 구성되어 있다. 그리고, 도 5에 도시한 바와 같이, 전압 제어 발진기(16)로부터 발진되는 기록 클럭(도 5의 (a))을 분주기(19a)에 의해 분주한 분주 클럭(도 5의 (b))과, 외부의 도시하지 않은 발진 회로에 의해 생성되는 마스터 클럭 MCK(도 5의 (c))를 카운터(19b)에서 비교함으로써 상기 기록 클럭의 주파수를 검출한다. 즉, 카운터(19b)는, 상기 마스터 클럭 MCK의 상승을 카운트하고 있으며, 상기 분주 클럭이 예를 들면 상승할 때마다 그 때마다 마스터 클럭 MCK의 카운트값을 마이크로컴퓨터(13)에 대하여 출력함과 함께, 카운트값을 클리어하여 새롭게 카운트를 개시한다.
마이크로컴퓨터(13)에는, 상기 분주기(19a)의 분주비, 및 상기 마스터 클럭 MCK의 주파수(주기)가 미리 공급되어 있다. 그리고, 이 마이크로컴퓨터(13)에서는, 이 주파수 검출기(19)의 카운터(19b)로부터 출력되는 카운트값과 이들 분주비, 및 마스터 클럭의 주파수(주기)에 기초하여, 상기 전압 제어 발진기(16)로부터 출력되어 있는 기록 클럭의 주파수를 연산한다. 그리고, 이 연산한 주파수를, 자신이 구비하는 기억 수단으로서의 메모리(13a)(예를 들면, EEPROM 등)에 기억한다.
계속해서, 전압 제어 발진기(16)에 설정되어 있는 발진 특성 C1∼C9의 각 오프셋 주파수 및 게인을 동정(측정)하는 구체적인 처리에 대하여, 도 6에 도시하는 흐름도에 기초하여 설명한다. 또 본 실시예에서, 마이크로컴퓨터(13)는, 이하에 도시하는 처리를 광디스크 장치의 기동마다 실행하게 한다.
이 동정 처리 시에, 마이크로컴퓨터(13)는 우선, 단계 S100의 처리로서, 전압 제어 발진기(16)의 발진 특성 C1∼C9 중에서 어느 하나를 선택하여 이 전압 제어 발진기(16)에 설정한다. 또한, 여기서의 예에서는, 마이크로컴퓨터(13)가 상기 발진 특성 C1(도 2의 (a) 참조)에 상당하는 오프셋 주파수 및 게인을 선택한 것으로 간주하고 이하 설명한다.
계속해서, 마이크로컴퓨터(13)는, 단계 S101의 처리로서, 전압 제어기(18)의 스위치 S2를 오프로 함과 함께, 스위치 S1(도 3 참조)을 온으로 하도록 제어하고, 전압 제어 발진기(16)에 시험 전압으로서, 제어 전압 Vcnt가 취할 수 있는 최소의 전압인 상기 접지 전압 Vgnd를 인가한다. 이에 의해, 앞의 도 2의 (a)에 도시한 바와 같이, 전압 제어 발진기(16)로부터 주파수 Foff의 클럭이 발진된다.
그 후, 마이크로컴퓨터(13)는, 단계 S102의 처리로서, 그 주파수 Foff를 주파수 검출기(19)의 카운터(19b)로부터 얻어지는 카운트값에 기초하여 검출하고, 또한 단계 S103의 처리로서, 이 얻어진 주파수 Foff를 메모리(13a)에 기억한다.
계속해서, 마이크로컴퓨터(13)는, 단계 S104의 처리로서, 전압 제어기(18)의 스위치 S1을 오프로 함과 함께, 스위치 S2를 온으로 한다. 이에 의해, 전압 제어 발진기(16)에는 시험 전압으로서, 제어 전압 Vcnt가 취할 수 있는 최대의 전압인 상기 전원 전압 Vdd가 인가되고, 동일하게 앞의 도 2의 (a)에 도시한 바와 같이, 전압 제어 발진기(16)로부터는, 해당 발진 특성 C1에서 최대의 주파수 Fvdd로 되는 클럭이 발진된다. 그리고 여기서도, 마이크로컴퓨터(13)는, 단계 S105의 처리로서, 이 주파수 Fvdd를 주파수 검출기(19)의 카운터(19b)로부터 출력되는 카운트값에 기초하여 검출(연산)하고, 또한 단계 S106의 처리로서, 이 얻어진 주파수 Fvdd를 메모리(13a)에 기억한다.
계속해서, 마이크로컴퓨터(13)는, 단계 S107의 처리로서, 현재, 전압 제어 발진기(16)에 설정되어 있는 발진 특성 C1에 대한 동정을 행한다. 즉, 상기 단계 S102 및 S103에서 얻어진 주파수 Foff를 그 오프셋 주파수로서 동정하고, 이 오프셋 주파수와 상기 단계 S105 및 S106에서 얻어진 최대의 주파수 Fvdd의 관계에 기초하여 그 게인을 동정한다. 즉, 이 게인은, 도 2의 (a)에 예시한 발진 특성 C1의 기울기로서 구해진다. 또한, 도 2의 (a)에 도시한 바와 같이, 발진 특성에는 통상, 접지 전압 Vgnd로부터 약 0.7V 정도의 불감대가 존재하기 때문에, 마이크로컴퓨터(13)는, 이 불감대를 고려하여 게인을 구하게 된다. 그리고, 이 구해진 게인에 대해서도 이것을 메모리(13a)에 기억하여 본 처리를 종료시킨다.
마이크로컴퓨터(13)는 그 후, 다른 발진 특성 C2∼C9에 대해서도 마찬가지로 순차적으로 오프셋 주파수 및 게인을 설정하여 상술한 단계 S100∼S107의 처리를 반복하여 실행하고, 그 결과 동정된 각 발진 특성 C1∼C9의 오프셋 주파수 및 게인의 모두를 메모리(13a)에 일단 기억시킨다.
한편, 실제로 광디스크 장치에 의해 DVD-R이나 DVD-RW에의 데이터 기록 처리가 행해질 때에는, 광디스크 장치측으로부터 마이크로컴퓨터(13)에 대하여, 예를 들면 「4 배속에서의 기입」 등의 명령이 공급된다. 이에 의해, 마이크로컴퓨터 (13)는, 그 명령에 기초하여 상기 동정한 발진 특성 C1∼C9 중에서 「4 배속에서의 기입 명령」에 적합한 발진 특성을 선택하여 이것을 전압 제어 발진기(16)에 설정한다. 자세히 설명하면, 광디스크의 회전 속도(4 배속)로부터 상정되는 워블 신호의 주파수가 발진 가능한 주파수 범위 내에 있고, 또한 그 주파수 범위의 대략 중심으로 됨과 함께, 보다 게인이 작은 발진 특성을 상기 동정한 발진 특성 C1∼C9 중에서 선택하여 전압 제어 발진기(16)에 설정한다. 상기 클럭 생성 회로(11)에서는, 이렇게 해서 전압 제어 발진기(16)에 설정된 발진 특성에 따라, 워블 신호에 동기한 기록 클럭을 자동 생성하게 된다.
이상 설명한 실시예에 따르면, 이하에 열기하는 효과가 얻어지게 된다.
(1) 복수의 서로 다른 발진 특성을 갖고 클럭 발진이 가능한 전압 제어 발진기(16)를 이용하여, 이 전압 제어 발진기(16)에 대하여 시험 전압을 공급하여 그 제조 변동을 포함하는 실제의 발진 특성을 동정하기로 하였다. 그리고, 그 동정한 복수의 발진 특성 중에서 워블 신호의 상정되는 주파수가 이들 발진 특성에 있어서 발진 가능한 주파수 범위 내에 있고, 또한 그 주파수 범위의 대략 중심으로 됨과 함께, 게인이 보다 작은 발진 특성을 전압 제어 발진기(16)에 대하여 선택적으로 설정하여 클럭의 생성을 행하기로 하였다. 즉, 전압 제어 발진기(16)에 제조 변동이 있는 경우에도, 그 복수의 발진 특성 C1∼C9에 대하여 상기 시험 전압에 기초하여 동정한 후에 상기 조건이 충족되는 발진 특성을 설정하기로 했기 때문에, 지터를 포함하는 각종 주기 신호에 정확하게 동기하는 클럭을 생성할 수 있다. 그와 같이, 상기 주기 신호의 상정되는 주파수가 그 발진 가능한 주파수 범위의 대략 중 심에 있는 것을 선택하게 한 것으로, 주기 신호의 주파수의 어긋남에 대해서도 넓은 범위에서 대응할 수 있어, 보다 안정된 조건 하에서 정밀도가 높은 클럭을 생성할 수 있게 된다.
(2) 마이크로컴퓨터(13)에 의한 제어 하에, 상기 시험 전압으로서, 제어 전압 Vcnt가 취할 수 있는 최소의 전압인 접지 전압 Vgnd 및 최대의 전압인 전원 전압 Vdd를 전압 제어 발진기(16)에 각각 인가하고, 그 때에 발진되는 클럭의 주파수 Foff 및 Fvdd를 주파수 검출기(19)에 의해 검출하도록 했다. 즉, 전압 제어 발진기(16)의 발진 특성으로서 그 최소 및 최대 발진 주파수의 쌍방을 검출하도록 함으로써, 각 발진 특성에 대한 오프셋 주파수 및 게인을 효율적이면서도, 정확하게 동정할 수 있다.
(3) 전압 제어 발진기(16) 및 전압 제어기(18)가 마이크로컴퓨터(13)에 의해 제어되어, 전압 제어 발진기(16)가 갖는 발진 특성 C1∼C9의 동정에 관한 처리로부터 이 동정에 기초한 전압 제어 발진기(16)에 대한 발진 특성의 선택적인 설정에 이르는 일련의 처리가 마이크로컴퓨터(13)에 의해 이루어지는 구성으로 한다. 즉, 발진 특성의 설정에 이르는 처리가 마이크로컴퓨터(13)만으로 실행되기 때문에, 자유도가 높은 처리가 가능하게 됨과 함께, 이들 처리의 실행 빈도도 충분히 확보할 수 있다.
(4) 상기 동정된 각 발진 특성 C1∼C9의 오프셋 주파수 및 게인이 메모리(13a)에 기억되는 구성으로 하였다. 이 때문에, 이들 동정된 발진 특성이 기억된 후에는, 그 메모리(13a)에 기억된 각 발진 특성에 기초하여 발진 특성을 선택 설정 할 수 있기 때문에, 발진 특성의 설정에 관한 처리를 신속하게 행할 수 있게 된다.
(5) 광디스크 장치의 기동마다 각 발진 특성 C1∼C9를 동정하는 것으로 하였다. 이 때문에, 광디스크 장치를 사용하는 환경이 크게 변화하는 경우나, 혹은 전압 제어 발진기(16)의 변동의 환경에 대한 의존성이 높은 경우에도, 광디스크 장치의 기동마다 사용 환경에 의한 형태로 상기 동정이 이루어지기 때문에, 사용 환경에 순응할 수 있다.
또한, 상기 실시예는 이하와 같이 변경하여 실시할 수도 있다.
·상기 실시예에서는, 분주기(17)와 주파수 검출기(19)에 설치되는 분주기(19a)를 각별하게 구비하는 구성으로 했지만, 하나의 분주기를 공용하는 구성으로 해도 된다. 예를 들면, 분주기(17)를 공용하는 경우, 그 분주기(17)에 의해 분주된 후의 분주 신호를 카운터(19b)의 한쪽의 입력으로 할 수 있다.
·주파수 검출기(19)의 출력에 기초한 주파수 연산은, 예를 들면 ROM 테이블 등에 기초한 맵 연산에 의해 행하도록 해도 된다.
·상기 실시예에서는, 광디스크 장치의 기동마다 마이크로컴퓨터(13)에 의해 각 발진 특성에 대하여 동정하는 처리를 실행하는 것으로 했지만, 광디스크 장치를 사용하는 환경이 크게 변화하지 않는 경우, 혹은 전압 제어 발진기(16)의 변동의 환경에 대한 의존성이 낮은 경우에는, 예를 들면 제품 출하 시 등에 한번만 상기 동정을 행하는 구성으로 해도 된다. 즉, 동정에 관한 처리의 타이밍이나 횟수에 대해서는 특별히 한정되지 않는다.
·상기 실시예에서는, 각 발진 특성 C1∼C9의 동정 시에, 상기 시험 전압으 로서 접지 전압 Vgnd 및 전원 전압 Vdd를 각각 전압 제어 발진기(16)에 인가하는 것으로 했지만, 이들 최대 전압과 최소 전압과의 중간 전압을 이 전압 제어 발진기(16)에 인가하여 각 발진 특성을 동정하도록 해도 된다. 즉, 각 발진 특성이 오프셋 주파수 및 게인의 조합으로 이루어지기 때문에, 그 어느 한쪽을 정확한 것으로 한 경우에는, 이러한 중간 전압을 공급하는 것이어도 전압 제어 발진기(16)로부터 출력되는 클럭의 주파수에 의해 다른 쪽의 오프셋 주파수 또는 게인에 대하여 추정할 수 있다. 자세히 설명하면, 오프셋 주파수가 정확한 경우에는, 상기 중간 전압을 공급함으로써 얻어지는 주파수 및 오프셋 주파수와, 그 오프셋 주파수에 대응하는 최소 전압 및 중간 전압으로부터 그 기울기로서 게인이 구해진다. 한편, 게인이 정확한 경우에는, 상기 중간 전압을 공급함으로써 얻어지는 주파수에 기초하여 그 게인, 즉 기울기로부터 오프셋 주파수가 구해진다. 따라서, 시험 전압으로서 중간 전압을 공급한 것만으로도 각 발진 특성의 오프셋 주파수 및 게인을 추정할 수 있어, 각 발진 특성의 동정을 간이화할 수 있게 된다.
·상기 실시예에서는, 마이크로컴퓨터(13)의 메모리(13a)에 상기 동정된 각 발진 특성 C1∼C9의 오프셋 주파수 및 게인을 기억하는 것으로 했지만, 클럭 생성 회로(11)의 내부나 클럭 생성 회로(11)의 외부에 설치한 메모리(기억 수단)에 상기 동정된 각 발진 특성 C1∼C9를 기억하는 구성으로 해도 된다. 이렇게 함으로써, 예를 들면 클럭 생성 회로(11)에 마이크로컴퓨터(13)를 부착한 시점에서 이미 그 메모리(기억 수단)에 기억되어 있는 동정 정보에 기초하여 발진 특성 C1∼C9의 선택을 행할 수 있게 된다.
·상기 실시예에서는, 발진 가능한 주파수 범위의 대략 중심에 워블 신호의 상정되는 주파수가 위치하는 발진 특성을 발진 특성 C1∼C9 중에서 선택적으로 설정하는 것으로 했지만, 반드시 워블 신호의 주파수가 주파수 범위의 대략 중심으로 되는 발진 특성일 필요는 없으며, 워블 신호의 주파수가 주파수 범위 내에 들어가는 발진 특성이면 된다.
·상기 실시예에서는, 광디스크에의 데이터 기록 처리 시에 기준으로 되는 기록 클럭을 생성하는 장치에 본 발명을 적용하는 경우에 대해 기재했지만, 광디스크로부터 데이터를 재생하는 재생 처리 시에 기준으로 되는 재생 클럭을 생성하는 장치에도 본 발명을 마찬가지로 적용할 수 있다.
·상기 실시예에서는, DVD-R/RW에 데이터를 기록할 때의 기록 클럭을 생성하는 장치에 본 발명을 적용하는 경우에 대해 기재했지만, DVD계 디스크, CD-R/RW, Blu-ray 디스크 등의 다른 광디스크에 데이터를 기록할 때의 기록 클럭을 생성하는 장치에 대해서도 본 발명을 마찬가지로 적용할 수 있다. 즉, 주기 신호에 동기한 클럭의 생성이 요구되는 모든 광디스크 장치에 대하여 본 발명은 적용 가능하다.
·상기 실시예에서는, 클럭 생성 장치로서, 전압 제어 발진기(16), 전압 제어기(18) 등을 구비하는 클럭 생성 회로(11)나 마이크로컴퓨터(13) 등을 구비하여 구성되는 것에 대하여 기재했지만, 이 클럭 생성 장치로서는, 적어도 클럭 생성 회로(11)를 하나의 칩 상에 구비하는 것이면 된다. 또한 특히, 전압 제어 발진기(16)의 발진 특성에 대하여 그 동정을 행할 수 있는 구성이면, 클럭 생성 장치로서, 적어도 이 전압 제어 발진기(16)를 비롯하여, 전압 제어기(18) 및 주파수 검출 기(19)를 구비하는 것으로 충분하다. 즉, 전압 제어기(18)를 구비함으로써 전압 제어 발진기(16)에 대하여 임의로 시험 전압을 공급할 수 있고, 주파수 검출기(19)를 구비함으로써, 그 공급된 시험 전압에 기초한 전압 제어 발진기(16)의 발진 특성을 적당히 모니터할 수 있다.
본 발명에 따르면, 클럭 생성원으로 되는 전압 제어 발진기에 제조 변동이 있는 경우에도, 지터를 포함하는 각종 주기 신호에 정확하게 동기하는 클럭을 생성할 수 있다.

Claims (8)

  1. 클럭 신호를 생성하기 위한 방법으로서,
    제어 전압에 따라 복수의 발진 특성 - 상기 복수의 발진 특성은 복수의 오프셋 주파수, 및 전압/주파수 변환에 관한 복수의 게인의 조합으로 이루어짐 - 각각에 대응하는 클럭 신호를 생성하는 전압 제어 발진기를 준비하는 단계와,
    상기 전압 제어 발진기에 시험 전압을 인가하여 복수의 발진 특성 각각을 순차적으로 동정하는 단계와,
    동정한 복수의 발진 특성으로부터, 주기 신호의 주파수에 적합하고, 또한 동정한 상기 발진 특성보다 작은 게인을 갖는 하나의 발진 특성을 선택하는 단계와,
    상기 선택된 발진 특성을 상기 전압 제어 발진기에 설정하는 단계와,
    상기 전압 제어 발진기에 제어 전압을 인가하여, 상기 설정된 발진 특성에 따라 주기 신호에 동기한 클럭 신호를 생성하는 단계를 포함하는 클럭 신호 생성 방법.
  2. 제1항에 있어서,
    상기 복수의 발진 특성 각각은 발진 가능한 주파수 범위를 가지며, 상기 하나의 발진 특성을 선택하는 단계는, 동정한 복수의 발진 특성으로부터, 주기 신호의 주파수를 포함하는 주파수 범위를 갖고, 또한 동정한 상기 발진 특성보다 작은 게인을 갖는 하나의 발진 특성을 선택하는 것을 포함하는 클럭 신호 생성 방법.
  3. 제1항에 있어서,
    상기 복수의 발진 특성 각각은 발진 가능한 주파수 범위를 가지며, 상기 하나의 발진 특성을 선택하는 단계는, 동정한 복수의 발진 특성으로부터, 주기 신호의 주파수가 중심에 위치하는 주파수 범위를 갖고, 또한 동정한 상기 발진 특성보다 작은 게인을 갖는 하나의 발진 특성을 선택하는 것을 포함하는 클럭 신호 생성 방법.
  4. 제1항에 있어서,
    동정한 복수의 발진 특성을 메모리에 저장하는 단계를 더 포함하는 클럭 신호 생성 방법.
  5. 제1항에 있어서,
    상기 복수의 발진 특성 각각을 순차적으로 동정하는 단계는,
    상기 전압 제어 발진기에 최대 제어 전압과 최소 제어 전압을 인가하여 상기 전압 제어 발진기에 의해 각각 생성된 2개의 클럭 신호의 주파수를 검출하고,
    상기 검출된 2개의 클럭 신호의 주파수와, 상기 최대 및 최소 제어 전압으로부터 복수의 발진 특성 각각의 오프셋 주파수 및 게인을 특정하는 것을 포함하는 클럭 신호 생성 방법.
  6. 제1항에 있어서,
    상기 복수의 발진 특성 각각을 순차적으로 동정하는 단계는,
    상기 전압 제어 발진기에 최대 제어 전압과 최소 제어 전압 사이의 중간 전압을 인가하여 상기 전압 제어 발진기에 의해 생성된 클럭 신호의 주파수를 검출하고,
    상기 검출된 클럭 신호의 주파수와 상기 중간 전압으로부터 복수의 발진 특성 각각의 오프셋 주파수 및 게인을 추정하는 것을 포함하는 클럭 신호 생성 방법.
  7. 제1항에 있어서,
    상기 전압 제어 발진기의 클럭 신호는 광 디스크 장치에 공급되고, 상기 복수의 발진 특성 각각을 동정하는 단계, 상기 하나의 발진 특성을 선택하는 단계, 및 상기 선택된 발진 특성을 상기 전압 제어 발진기에 설정하는 단계는 상기 광 디스크 장치가 기동될 때마다 행해지는 클럭 신호 생성 방법.
  8. 삭제
KR1020050007866A 2004-01-30 2005-01-28 클럭 신호 생성 방법 KR100767167B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00022818 2004-01-30
JP2004022818A JP4260034B2 (ja) 2004-01-30 2004-01-30 クロック生成方法及びクロック生成装置

Publications (2)

Publication Number Publication Date
KR20050078223A KR20050078223A (ko) 2005-08-04
KR100767167B1 true KR100767167B1 (ko) 2007-10-15

Family

ID=34805680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007866A KR100767167B1 (ko) 2004-01-30 2005-01-28 클럭 신호 생성 방법

Country Status (5)

Country Link
US (1) US7141961B2 (ko)
JP (1) JP4260034B2 (ko)
KR (1) KR100767167B1 (ko)
CN (1) CN1652466B (ko)
TW (1) TWI267722B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101151985B1 (ko) 2009-12-18 2012-06-01 산요 세미컨덕터 컴퍼니 리미티드 충전 회로, 증폭 회로

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4925630B2 (ja) * 2005-09-06 2012-05-09 株式会社アドバンテスト 試験装置および試験方法
US20070266263A1 (en) * 2006-05-11 2007-11-15 Silicon Integrated Systems Corp. Speed adjustment system and method for performing the same
KR101354836B1 (ko) * 2006-08-25 2014-01-22 엘지전자 주식회사 주파수 위상동기장치 및 위상동기방법
JP4538476B2 (ja) * 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
JP2009054782A (ja) * 2007-08-27 2009-03-12 Institute Of Physical & Chemical Research 光半導体素子及びその製造方法
US9083356B1 (en) 2013-03-14 2015-07-14 Gsi Technology, Inc. Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10521229B2 (en) 2016-12-06 2019-12-31 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10998040B2 (en) 2016-12-06 2021-05-04 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
JP6828484B2 (ja) * 2017-02-08 2021-02-10 株式会社デンソー レーダ用pll回路
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006583A (ko) * 1997-06-03 1999-01-25 다니엘 케이. 니콜스 전압 제어 발진기용 장치 및 동조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3208736B2 (ja) * 1991-11-08 2001-09-17 ソニー株式会社 Pll回路
JP2944607B2 (ja) * 1998-02-12 1999-09-06 日本電気アイシーマイコンシステム株式会社 ディジタルpll回路とクロックの生成方法
JP2000278124A (ja) * 1999-03-26 2000-10-06 Sanyo Electric Co Ltd Pll回路
US6292507B1 (en) * 1999-09-01 2001-09-18 Lexmark International, Inc. Method and apparatus for compensating a spread spectrum clock generator
JP2001076437A (ja) * 1999-09-06 2001-03-23 Victor Co Of Japan Ltd クロック信号発生装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006583A (ko) * 1997-06-03 1999-01-25 다니엘 케이. 니콜스 전압 제어 발진기용 장치 및 동조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101151985B1 (ko) 2009-12-18 2012-06-01 산요 세미컨덕터 컴퍼니 리미티드 충전 회로, 증폭 회로

Also Published As

Publication number Publication date
TWI267722B (en) 2006-12-01
JP4260034B2 (ja) 2009-04-30
US20050168253A1 (en) 2005-08-04
CN1652466B (zh) 2010-04-28
JP2005217841A (ja) 2005-08-11
US7141961B2 (en) 2006-11-28
KR20050078223A (ko) 2005-08-04
TW200528958A (en) 2005-09-01
CN1652466A (zh) 2005-08-10

Similar Documents

Publication Publication Date Title
KR100767167B1 (ko) 클럭 신호 생성 방법
US9692395B2 (en) Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
JPH1173645A (ja) 光ディスク装置
KR100385405B1 (ko) 펄스 폭 제어 회로
KR100585899B1 (ko) Pll 회로
US9258001B1 (en) Dual-input oscillator for redundant phase-locked loop (PLL) operation
JP2009239526A (ja) 位相同期回路
JP2003123403A (ja) 記録クロック生成回路
US6914465B2 (en) Voltage-controlled osillator
US6980499B1 (en) Data recording clock signal generator for generating a recording clock signal for recording data on a recordable medium
US6992958B2 (en) Phase-locked loop circuit for reproducing a channel clock
US7038987B2 (en) Optical disk device
KR100597158B1 (ko) 클럭 생성 장치
JP2003032107A (ja) 位相同期回路
JP6469474B2 (ja) Pll回路及びその制御方法
KR100213261B1 (ko) 위상동기루프의 주파수검출기
KR100490637B1 (ko) 기억장치를이용한고속zclv위상동기장치
JP2001357620A (ja) 光ディスク記録装置とその半導体集積回路
JP2004178655A (ja) クロック生成回路及びそれを用いた記録再生装置
KR20000002025A (ko) 디스크 스핀들 모터 제어장치 및 제어방법
JP2022052507A (ja) 半導体集積回路、電子機器、および周波数検知方法
JP4494941B2 (ja) データ記録用クロック信号発生回路
JP2002230757A (ja) クロック生成回路及びそれを用いた記録再生装置
JPH09297968A (ja) ディジタルpll回路
JP2005071606A (ja) データ記録用クロック信号発生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee