CN1652466A - 时钟生成方法和时钟生成装置 - Google Patents

时钟生成方法和时钟生成装置 Download PDF

Info

Publication number
CN1652466A
CN1652466A CNA2005100043737A CN200510004373A CN1652466A CN 1652466 A CN1652466 A CN 1652466A CN A2005100043737 A CNA2005100043737 A CN A2005100043737A CN 200510004373 A CN200510004373 A CN 200510004373A CN 1652466 A CN1652466 A CN 1652466A
Authority
CN
China
Prior art keywords
voltage
frequency
controlled oscillator
clock
oscillating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100043737A
Other languages
English (en)
Other versions
CN1652466B (zh
Inventor
平山秀树
渡边智文
清濑雅司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1652466A publication Critical patent/CN1652466A/zh
Application granted granted Critical
Publication of CN1652466B publication Critical patent/CN1652466B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L5/00—Devices for use where pipes, cables or protective tubing pass through walls or partitions
    • F16L5/02—Sealing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明提供一种即使在成为时钟生成源的电压控制振荡器存在制造偏差的情况下，也可以生成与包含跳动的各种周期信号准确同步的时钟的时钟生成方法和时钟生成装置。时钟生成装置利用具有多个不同的振荡特性并能进行时钟振荡的电压控制振荡器(16)，生成与摆动信号同步的时钟。在该时钟生成装置中，按顺序选择设定于电压控制振荡器(16)内的多个振荡特性，通过由电压控制器(18)施加试验电压，来鉴别每一个振荡特性。并且，将该被鉴别过的每一个振荡特性中、成为同步对象的摆动信号的被估计频率位于这些振荡特性中的能振荡的频率范围的略中心且增益更小的振荡特性，设定在所述电压控制振荡器(16)中，以进行时钟的生成。

Description

时钟生成方法和时钟生成装置
技术领域
本发明涉及生成与所输入的周期信号同步的时钟生成方法和时钟生成装置。
背景技术
以往，这种时钟生成装置，例如，相对于DVD-R(Digital Versatile Disc-Recordable可刻录数字通用光盘)等记录型光盘，安装在能进行数据记录的光盘装置中，在其记录之际生成变为基准的记录时钟。在该时钟生成装置中，一般利用PLL(Phase Locked Loop锁相环路)电路。并且，通过根据该时钟生成装置所生成的记录时钟，进行记录处理，从而可以准确地进行符合光盘旋转速度的数据记录。
该记录时钟的生成，是根据从光盘几乎全域形成的导向槽(预置槽，pre-groove)的微小摆动所获得的规定周期的摆动信号或基于以规定间隔设置在磁道上的纹间表面预置坑(LPP，land pre-pit)的LPP信号而进行的。另外，通过光盘装置，即使在再生光盘上已记录的数据时，为了实现符合其光盘旋转速度的处理，也根据上述的摆动信号，来生成再生时钟。
但是，在上述摆动信号中存在：由于光盘的旋转变动、光盘的倾斜等原因而产生的、叫做跳动的时间轴方向的变动。因此，在根据摆动信号等而生成的时钟上也会产生由该跳动的影响而引起的变动，有不能确保良好的记录·再生质量的危险。因此，以往为了避免这种事态，采用通过尽可能减少PLL电路的增益，来抑制由跳动而引起的影响的方法。特别是在构成PLL电路的电压控制振荡器(VCO)中，预先由模拟来设定能够生成作为光盘装置所要求的时钟、且尽可能低的增益所构成的振荡特性，根据该振荡特性来进行时钟的生成。
但是，作为电压控制振荡器的振荡特性，如上所述，通过设定尽可能低的增益，从而确实可以减少由于跳动而引起的影响，但是，在该电压控制振荡器存在制造偏差的情况下，有可能不能生成所要求的时钟。即，作为电压控制振荡器，利用增益低的振荡特性，就等于使对应可能的频带变窄。因此，由于这样的制造偏差而导致其振荡特性产生偏差的情况下，例如，尽管有对应于4倍旋转速度的频率的时钟生成要求，但可能引起：电压控制振荡器不能输出所要求频率的时钟的事态。结果，对电压控制振荡器预先设定如上所述的尽可能低的增益振荡特性，是难以对应于制造偏差，并且，有可能导致记录·再生质量的降低。
另外，不限于上述安装在光盘装置内的时钟生成装置，在生成与包含跳动的周期信号同步时钟的时钟生成装置中，特别是起因于电压控制振荡器的制造偏差的这种实情，是基本共同的现象。
发明内容
本发明是鉴于上述的问题而进行的，其目的在于提供一种即使在成为时钟生成源的电压控制振荡器存在制造偏差的情况下，也可以生成与包含跳动的各种周期信号准确同步的时钟的时钟生成方法和时钟生成装置。
为了达到该目的，技术方案1所述的发明，是一种时钟生成方法，其中使用相对施加的控制电压具有多个不同振荡特性，并能进行时钟振荡的电压控制振荡器，来生成同步于周期信号的时钟，其要点为：一边按顺序选择设定在所述电压控制振荡器中的振荡特性，一边向该电压控制振荡器施加试验电压，来鉴别(认证)这些振荡特性的每一个，将该鉴别过的每一个振荡特性中、成为所述同步的对象的周期信号的估计频率位于这些振荡特性中能振荡的频率范围内且增益更小的振荡特性，设定在所述电压控制振荡器中，以进行所述时钟的生成。
在该方法中，对于具有多个不同的振荡特性并能进行时钟振荡的电压控制振荡器，施加试验电压而鉴别包含其制造偏差的实际振荡特性。并且，从其鉴别过的多个振荡特性中，选择性地设定：周期信号的被估计频率位于振荡特性中能振荡的频率范围内且增益更小的振荡特性，利用该电压控制振荡器，进行时钟的生成。即，在电压控制振荡器存在制造偏差的情况下，由于在针对其多个振荡特性，根据上述的试验电压进行鉴别的基础上，设定满足上述条件的振荡特性，所以可以生成与包含跳动的各种周期信号准确同步的时钟。
技术方案2所述的发明，其要点为：在技术方案1所述的时钟生成方法中，所述按顺序选择的振荡特性由多个偏移频率、和电压/频率变换相关的多个增益的组合构成；对这些每一个振荡特性的所述鉴别，是通过：作为所述试验电压，将所述控制电压能取的最大电压和最小电压分别施加给所述电压控制振荡器时，分别检测从该电压控制振荡器输出的时钟的频率，从这些检测出的两个频率值和所述施加的两个电压值，特定每一个所述偏移频率和所述增益，来进行的。
在上述多个振荡特性由多个偏移频率和电压/频率变换相关的多个增益的组合构成的情况下，作为上述试验电压，通过向电压控制振荡器施加上述控制电压能取的最小电压，从而可以对这些每一个振荡特性的偏移频率进行鉴别。另一方面，针对增益，作为上述试验电压，通过施加两个不同的电压，从而从电压控制振荡器分别输出的时钟的两个频率，例如作为其斜率可以鉴别该增益。因此，根据将上述控制电压能取的最小电压和最大电压作为上述控制电压而施加的方法，对于上述的每一个振荡特性，都可以准确地鉴别这些偏移频率和增益。
技术方案3所述的发明，其要点为：在技术方案1所述的时钟生成方法中，所述按顺序选择的振荡特性由多个偏移频率、和电压/频率变换相关的多个增益的组合构成；针对这些每一个振荡特性的鉴别，是通过：将所述控制电压能取的最大电压和最小电压的中间电压作为所述试验电压，施加给电压控制振荡器时，分别检测从该电压控制振荡器输出的时钟的频率，从该检测出的两个频率值和所述施加的电压值估计每一个所述偏移频率和所述增益，而进行的。
在该方法中，在一边按顺序选择多个振荡特性，一边向电压控制振荡器施加试验电压，以鉴别这些振荡特性的每一个之际，作为其试验电压，施加最大电压和最小电压的中间电压。即，因为每一个振荡特性由偏移频率和增益的组合构成，在假如其任意一方正确的情况下，通过施加上述的中间电压，从而利用所输出的时钟的频率，可以估计另一方的偏移频率或增益。详细地，在假如偏移频率正确的情况下，从通过施加中间电压而获得的频率和偏移频率，作为斜率求出增益。另一方面，假如增益为正确的情况下，从以通过施加中间电压而获得的频率为基础的增益即斜率，求出偏移频率。因此，通过作为试验电压施加中间电压的上述方法，也可以估计每一个振荡特性的偏移频率和增益。
技术方案4所述的发明，是一种时钟生成装置，其中输入周期信号，生成同步于该周期信号的时钟，其要点为，包括：相对施加的控制电压具有多个不同振荡特性，并能进行时钟振荡的电压控制振荡器；伴随设定于该电压控制振荡器内的振荡特性的按顺序选择，向该电压控制振荡器施加试验电压的电压控制器；和通过所述试验电压的施加，检测从所述电压控制振荡器输出的时钟频率的频率检测器。
根据上述构成，可以容易地实现技术方案1～3中任一项所述的时钟生成方法。
技术方案5所述的发明，其要点为：在技术方案4所述的时钟生成装置中，根据伴随设定在所述电压控制振荡器内的振荡特性的按顺序选择，从所述电压控制器施加给所述电压控制振荡器的试验电压的值；和对应于该试验电压，由所述频率检测器检测出的频率的值，来鉴别设定在所述电压控制振荡器中的每一个振荡特性，同时，将该鉴别过的每一个振荡特性中、作为所述同步对象的周期信号的被估计频率位于振荡特性中能振荡的频率范围内且增益更小的振荡特性，作为生成同步于所述周期信号的时钟用的振荡特性，选择性地设定在所述电压控制振荡器中。
根据上述构成，针对具有多个不同的振荡特性并能进行时钟振荡的电压控制振荡器，由电压控制器施加试验电压的同时，由频率检测器检测通过该试验电压的施加而从电压控制振荡器输出的时钟的频率，根据该检测出的频率，可以鉴别包含制造偏差的实际的振荡特性。并且，在对每一个振荡特性进行鉴别的基础上，从上述鉴别过的振荡特性中，设定周期信号的估计频率位于振荡特性中能振荡的频率范围内且增益更小的振荡特性，利用该电压控制振荡器来进行时钟的生成。即，在电压控制振荡器存在制造偏差的情况下，由于在根据上述试验电压对其多个振荡特性进行鉴别的基础上，设定满足上述条件的振荡特性，所以可以生成与包含跳动的各种周期信号准确同步的时钟。
技术方案6所述的发明，其要点为：在技术方案5所述的时钟生成装置中，所述按顺序选择的振荡特性由多个偏移频率、和电压/频率变换相关的多个增益的组合构成；对这些每一个振荡特性的鉴别，是通过：从作为所述试验电压，将所述控制电压能取的最大电压和最小电压分别施加给所述电压控制振荡器，且从该电压控制振荡器输出的时钟的频率由所述频率检测器检测时的、这些检测出的两个频率值和所述施加的两个电压值，分别特定每一个所述偏移频率和所述增益，来进行的。
在上述多个振荡特性由多个偏移频率、和电压/频率变换相关的多个增益的组合构成的情况下，作为上述试验电压，通过向电压控制振荡器施加上述控制电压能取的最小电压，从而可以对每一个振荡特性的偏移频率进行鉴别。另一方面，针对增益，作为上述试验电压，通过施加两个不同的电压，而从电压控制振荡器分别输出的时钟的两个频率，例如作为其斜率可以鉴别出该增益。因此，根据将上述控制电压能取的最小电压和最大电压作为试验电压施加的上述构成，对上述的每一个振荡特性，可以准确地鉴别这些偏移频率和增益。
技术方案7所述的发明，其要点为：在技术方案5所述的时钟生成装置中，所述按顺序选择的振荡特性由多个偏移频率、和电压/频率变换相关的多个增益的组合构成；对这些每一个振荡特性的所述鉴别是通过：从将所述控制电压能取的最大电压和最小电压的中间电压作为所述试验电压施加给所述电压控制振荡器，且所述频率检测器检测从该电压控制振荡器输出的时钟的频率时的、该检测出的两个频率值和所述施加的两个电压值，分别估计每一个所述偏移频率和所述增益，来进行的。
根据上述构成，在一边按顺序选择多个振荡特性，一边向电压控制振荡器施加试验电压而鉴别每一个振荡特性之际，作为其试验电压，施加最大电压和最小电压的中间电压。即，因为每一个振荡特性由偏移频率和增益的组合构成，在假如其任意一方正确的情况下，通过施加中间电压，从而根据所输出的时钟的频率，可以估计另一方的偏移频率或增益。详细地，在假设偏移频率正确的情况下，从通过施加中间电压而获得的频率和偏移频率，将增益作为斜率来求出。另一方面，在假设增益正确的情况下，从以通过施加中间电压而获得的频率为基础的增益即斜率，求出偏移频率。因此，即使根据作为试验电压而施加中间电压的上述构成，也可以估计每一个振荡特性的偏移频率和增益。
技术方案8所述的发明，其要点为：在技术方案4～7所述的时钟生成装置中，成为所述同步的对象的周期信号是从光盘抽出的周期信号的一个，所述振荡特性的鉴别、和基于该鉴别的针对所述电压控制振荡器的振荡特性的选择性设定，是在进行所述光盘间的数据记录·再生的光盘装置每一次启动时执行的。
如上所述，在向光盘记录数据或从光盘再生数据之际，有必要进行符合其光盘旋转速度的记录处理和再生处理。并且，为了实现同步于其旋转速度的处理，从光盘获得规定的周期信号。例如，在DVD-R/RW中，将摆动信号等作为其周期信号而获得。因此，通过利用技术方案4～7中任一项所述的时钟生成装置来生成对光盘的记录·再生处理所必要的时钟，如上所述，从而可以对应电压控制振荡器的制造偏差，并且可以生成精度高的时钟。另外，有时，上述被鉴别的每一个振荡特性由于环境的不同而表现不同的特性。因此，如上述构成所述，通过在光盘装置的每一次启动时执行振荡特性的鉴别，从而每一个振荡特性的鉴别变为以适应环境的形式准确地进行，进而上述所生成的时钟精度也变得更高。
根据本发明，即使在成为时钟生成源的电压控制振荡器有制造偏差的情况下，也可以生成与包含跳动的各种周期信号准确同步的时钟。
附图说明
图1是表示本发明的时钟生成电路的一实施方式的构成的框图。
图2(a)～(c)是表示该实施方式的电压控制振荡器具有的多个振荡特性的特性例的曲线图。
图3是表示该实施方式的电压控制器的构成的电路图。
图4是表示该实施方式的频率检测器的构成的框图。
图5(a)～(c)是表示用该实施方式的频率检测器的频率检测形态的图。
图6是针对鉴别电压控制振荡器的振荡特性的处理，表示其处理顺序的流程图。
图中：10-PLL电路，11-时钟生成电路，12-低通滤波器(LPF)，13-微型计算机，13a-存储器，14-相位比较器，15-充电泵，16-电压控制振荡器，17-分频器，18-电压控制器，19-频率检测器，19a-分频器，19b-计数器，S1、S2-开关。
具体实施方式
下面，参照图1～图5说明：将本发明的时钟生成装置具体化为适用于能在DVD-R/RW上记录数据的光盘装置的时钟生成装置的一个实施方式。
如图1所示，该时钟生成装置，大体上构成为具备时钟生成电路11、低通滤波器(LPF)12、和连接在上述时钟生成电路11上的作为外部控制装置的微型计算机13。另外，由上述时钟生成电路11的一部分和低通滤波器12构成PLL电路10。
在此，上述时钟生成电路11，构成为在一个芯片上具备相位比较器14、充电泵15、电压控制振荡器16、分频器17、电压控制器18和频率检测器19。
其中，相位比较器14是：输入由光盘装置从光盘读出的作为周期信号的摆动信号，比较其摆动信号与从电压控制振荡器16输出的记录时钟被分频的分频信号之间的相位，向充电泵15输出适应其相位差的电压、的部分。
另外，充电泵15是：向低通滤波器12输出来自相位比较器14的适应相位差的电压，以与该相位差成正比的电压，控制低通滤波器12充·放电的部分。由此，从低通滤波器12介由电压控制器18，向电压控制振荡器16输出适应于充电泵15的输出电压的控制电压。
此外，电压控制振荡器16是振荡具有与所输入的控制电压相适应的频率的时钟的部分。特别是，该电压控制振荡器16具有多个作为所输入的控制电压与所输出的时钟频率(输出频率)之间关系的振荡特性。在每一个振荡特性中设定有不同的偏移频率、和电压/频率变换相关的增益。详细地，如图2(a)～(c)所示，在本例中，相对该电压控制振荡器16，预先设定有九种(偏移频率三种、增益三种)振荡特性C1～29。其中，图2(a)所示的振荡特性C1～C3是偏移频率相同而设定不同的增益(斜率)，振荡特性C3具有最高的增益。另外，图2(b)和图2(c)所示的振荡特性C4～C6和C7～C9是分别和图2(a)所示的振荡特性C1～C3增益相同，只是偏移频率不同的关系。
设定在电压控制振荡器16内的这些振荡特性C1～C9可以由上述微型计算机13的控制来选择其任意一个。详细地，可以从上述多个偏移频率和增益中选择性地设定其特定的组合。并且，如果从低通滤波器12介由电压控制器18施加控制电压Vcnt，则电压控制振荡器16根据由微型计算机13设定的振荡特性即上述振荡特性C1～C9的任一个振荡特性，输出与该控制电压Vcnt相适应的频率的时钟(记录时钟)。另外，从该电压控制振荡器16输出的记录时钟在PLL电路10内部由分频器17进行规定的分频，该被分频的信号作为相位比较器14的另一方的输入，而被反馈。即，PLL电路10通过重复进行这种反馈动作，从而使从电压控制振荡器16输出的记录时钟，正确地说使该分频信号同步于摆动信号。
但是，在本实施方式中，如上所述，利用具有多个振荡特性C1～C9并能进行时钟振荡的电压控制振荡器16，如上所述，在该电压控制振荡器16中存在制造偏差的情况下，有时有设计上的特性和实际特性表现为不同特性的现象。因此，在本实施方式中，在时钟生成电路11内兼备上述电压控制器18和频率检测器19，利用这些，微型计算机13在鉴别电压控制振荡器16的上述每一个振荡特性C1～C9的基础上，选择设定这些振荡特性C1～C9中的任一个。下面，详细叙述上述电压控制器18和频率检测器19的构成以及该鉴别方法。
首先，电压控制器18是在上述微型计算机13的指令下对电压控制振荡器16施加试验电压的电路。详细地，该电压控制器18由图3所示的开关电路构成，通过利用微型计算机13的控制，使开关S1变为接通且开关S2变为断开，从而施加在电压控制振荡器16上的控制电压Vcnt变为作为其最小电压(电位)的接地电压Vgnd。另外，通过利用微型计算机13的控制，使开关S1变为断开且开关S2变为接通，从而施加在电压控制振荡器16上的控制电Vcnt变为作为其最大电压(电位)的电源电压Vdd。这种情况下，由于微型计算机13，低通滤波器12的输出变为高阻抗输出，控制电压Vcnt确实变为接地电压Vgnd或电源电压Vdd。另外，通常，上述开关S1和S2都维持断开状态，从低通滤波器12输出的控制电压Vcnt直接施加在电压控制振荡器16上。即，在生成同步于摆动信号的记录时钟之际，由微型计算机13进行控制，以使设定在该电压控制器18内的开关S1和S2都维持断开状态。
另一方面，频率检测器19是输入从电压控制振荡器16输出的记录时钟，以检测其记录时钟的频率的电路。详细地，如图4所示，该频率检测器19构成为具备：具有规定分频比的分频器19a和计数器19b。并且，如图5所示，通过用计数器19b比较将从电压控制振荡器16振荡的记录时钟(图5(a))由分频器19a进行分频的分频时钟(图5(b))与外部的省略图示的振荡电路所生成的主时钟MCK(图5(c))，来检测上述记录时钟的频率。即，计数器19b计数上述主时钟MCK的上升沿，在上述分频时钟例如每一次上升时，向微型计算机13输出此时的主时钟MCK的计数值，同时清除计数值并开始新的计数。
预先向微型计算机13提供上述分频器19a的分频比和上述主时钟MCK的频率(周期)。并且，在该微型计算机13中，根据从该频率检测器19的计数器19b输出的计数值和这些分频比以及主时钟的频率(周期)，运算从上述电压控制振荡器16输出的记录时钟的频率。然后，将该运算出的频率存储在作为自身所具备的存储装置的存储器13a(例如，EEPROM等)内。
下面，根据图6所示的流程图，说明：鉴别(测定)设定在电压控制振荡器16内的振荡特性C1～C9的每一个偏移频率和增益的具体处理。另外假定：在本实施方式中，微型计算机13在光盘装置的每一次启动时执行如下所示的处理。
在该鉴别处理之际，作为步骤S100的处理，微型计算机13首先从电压控制振荡器16的振荡特性C1～C9中选择任意一个，设定在电压控制振荡器16内。另外，在这里的例子中假设：微型计算机13选择相当于上述的振荡特性C1(参照图2(a))的偏移频率和增益，来进行下面的说明。
其次，作为步骤S101的处理，微型计算机13进行控制，以使电压控制器18的开关S2变为断开，并且开关S1(参照图3)变为接通，作为试验电压，向电压控制振荡器16施加作为控制电压Vcnt能取的最小电压的上述接地电压Vgnd。由此，如上述的图2(a)所示，从电压控制振荡器16振荡频率为Foff的时钟。
然后，作为步骤S102的处理，微型计算机13根据从频率检测器19的计数器19b获得的计数值，检测其频率Foff，进一步作为步骤S103的处理，将该获得的频率Foff存储在存储器13a内。
接着，作为步骤S104的处理，微型计算机13使电压控制器18的开关S1变为断开，并且使开关S2(参照图3)变为接通。由此，作为试验电压，作为控制电压Vcnt能取的最大电压的上述电源电压Vdd施加在电压控制振荡器16上，同样，如上述的图2(a)所示，从电压控制振荡器16振荡该振荡特性C1中成为最大频率Fvdd的时钟。并且，在此，作为步骤S105的处理，微型计算机13根据从频率检测器19的计数器19b获得的计数值，也检测(运算)该频率Fvdd，进一步作为步骤S106的处理，将该获得的频率Fvdd存储在存储器13a中。
接着，作为步骤S107的处理，微型计算机13对目前设定在电压控制振荡器16内的振荡特性C1进行鉴别。即，将上述步骤S102和步骤S103中获得的频率Foff作为其偏移频率来进行鉴别，根据该偏移频率与上述步骤S105和步骤S106所获得的最大频率Fvdd之间的关系，鉴别其增益。顺便，该增益是作为图2(a)所示的振荡特性C1的斜率而被求出的。另外，如图2(a)所示，在振荡特性中通常存在接地电压Vgnd到约0.7V左右的不灵敏区，所以，微型计算机13考虑该不灵敏区后求出增益。并且，将该增益也存储在存储器13a内而结束本处理。
然后，微型计算机13对其他的振荡特性C2～C9同样按顺序设定偏移频率和增益，反复执行步骤S100～步骤S107的处理，其结果，被鉴别的每一个振荡特性C1～C9的所有偏移频率和增益暂时存储在存储器13a内。
另一方面，在由光盘装置实际进行向DVD-R或DVD-R/RW的数据记录处理之际，从光盘装置侧对微型计算机13提供如「以4倍速度写入」等指令。由此，微型计算机13根据其指令，从上述鉴别过的振荡特性C1～C9中选择适应于「以4倍速度写入」的振荡特性，并将其设定在电压控制振荡器16内。详细地，从上述鉴别过的振荡特性C1～C9中，选择由光盘的旋转速度(4倍速度)所估计的摆动信号的频率位于能振荡的频率范围内且变为其频率范围略中心、同时增益更小的振荡特性，并设定在电压控制振荡器16中。在上述时钟生成电路11中，根据这样设定在电压控制振荡器16中的振荡特性，自动生成同步于摆动信号的记录时钟。
根据如上所述的实施方式，可以获得如下的效果。
(1)利用能以多个不同的振荡特性进行时钟振荡的电压控制振荡器16，对该电压控制振荡器16施加试验电压，来鉴别包含其制造偏差的实际振荡特性。并且，从该鉴别过的多个振荡特性中，选择摆动信号的被估计的频率位于这些振荡特性中振荡可能的频率范围内且成为其频率范围的略中心、同时增益更小的振荡特性，选择性地设定在电压控制振荡器16中，进行时钟的生成。即，即使在电压控制振荡器16存在制造偏差的情况下，也因为在根据上述试验电压鉴别了多个振荡特性C1～C9的基础上，设定满足上述条件的振荡特性，所以可以生成与包含跳动的各种周期信号准确同步的时钟。并且，通过选择上述周期信号的被估计频率位于其振荡可能频率范围的略中心的频率，从而即使相对于周期信号的频率偏差，也可以在宽范围内对应，在更稳定的条件下可以生成精度高的时钟。
(2)在微型计算机13的控制下，作为上述试验电压，将作为控制电压Vcnt能取的最小电压的接地电压Vgnd和作为最大电压的电源电压Vdd，分别施加在电压控制振荡器16上，由频率检测器19检测此时振荡的时钟的频率Foff和Fvdd。即，作为电压控制振荡器16的振荡特性，通过检测出其最小和最大振荡频率双方，从而可以高效且准确地鉴别针对每一个振荡特性的偏移频率和增益。
(3)构成为：由微型计算机13控制电压控制振荡器16和电压控制器18，由微型计算机13进行从电压控制振荡器16所具有的振荡特性C1～C9的鉴别相关的处理到基于该鉴别的针对电压控制振荡器16的振荡特性的选择性设定为止的一系列处理。即，由于到设定振荡特性为止的处理只由微型计算机13来执行，所以自由度高的处理成为可能，同时可以充分确保这些处理的执行频度。
(4)构成为：将上述鉴别过的每一个振荡特性C1～C9的偏移频率和增益存储在存储器13a内。因此，存储了这些被鉴别过的振荡特性后，由于根据存储在其存储器13a内的每一个振荡特性，选择设定振荡特性成为可能，所以可以迅速地进行有关振荡特性的设定的处理。
(5)在每一次启动光盘装置之际鉴别每一个振荡特性C1～C9。因此，即使在使用光盘的环境有大变化的情况下，或者电压控制振荡器16的偏差对环境的依存性高的情况下，也因为在光盘装置的每一次启动时，以适应使用环境的形式进行上述鉴别，所以可以顺应于使用环境。
另外，上述实施方式可以如下所述地变更并实施。
·在上述实施方式中，构成为个别具备分频器17和设在频率检测器19内的分频器19a，但也可以是公用一个分频器的构成。例如，在公用一个分频器17的情况下，可以将由该分频器17分频后的分频信号作为计数器19b的一方输入。
·基于频率检测器19的输出的频率运算例如可以通过基于ROM表等的映射运算来进行。
·在上述实施方式中，在光盘装置的每一次启动时，由微型计算机13执行对每一个振荡特性进行鉴别的处理，但也可以构成为在使用光盘装置的环境没有大变化的情况下，或者电压控制振荡器16偏差对环境的依存性低的情况下，例如在产品出厂时等，只进行一次上述鉴别。总之，对鉴别有关的处理的定时和次数，没有特别的限定。
·在上述实施方式中，在每一个振荡特性C1～C9的鉴别之际，作为上述试验电压，向电压控制振荡器16分别施加接地电压Vgnd和电源电压Vdd，但也可以是向该电压控制振荡器16施加这些最大电压和最小电压之间的中间电压，来鉴别每一个振荡特性。即，因为每一个振荡特性由偏移频率和增益的组合构成，在假设其任意一方正确的情况下，即使施加这样的中间电压，也可以由从电压控制振荡器16输出的时钟频率，对另一方的偏移频率或增益进行估计。详细地，在假设偏移频率正确的情况下，从通过施加上述中间电压而获得的频率及偏移频率、和对应于该偏移频率的最小电压及中间电压，作为斜率来求出增益。另一方面，在假设增益正确的情况下，以通过施加上述中间电压而获得的频率为基础，从其增益即斜率，可以求出偏移频率。因此，作为试验电压，即使只施加中间电压，也可以估计每一个振荡特性的偏移频率和增益，简化每一个振荡特性的鉴别。
·在上述实施方式中，在微型计算机13的存储器13a内存储上述被鉴别过的每一个振荡特性C1～C9的偏移频率和增益，但也可以构成为在设置于时钟生成电路11内部或时钟生成电路11外部的存储器(存储机构)内存储上述被鉴别过的每一个振荡特性C1～C9。通过这样的方法，例如，在时钟生成电路11中组装微型计算机13的时刻，根据已经存储在其存储器(存储机构)中的鉴别信息，可以进行振荡特性C1～C9的选择。
·在上述实施方式中，从振荡特性C1～C9中选择性地设定：摆动信号的被估计频率位于能振荡的频率范围的略中心的振荡特性，但是并不一定是摆动信号的频率成为频率范围略中心的振荡特性，只要是摆动信号的频率位于频率范围内的振荡特性就可以。
·在上述实施方式中，示出了本发明应用在向光盘进行数据记录处理之际生成变为基准的记录时钟的装置的情况，但本发明同样也可以应用在从光盘再生数据的再生处理之际生成变为基准的再生时钟的装置。
·在上述实施方式中，示出了本发明应用在生成向DVD-R/RW记录数据之际的记录时钟的装置的情况，但本发明同样也可以应用在生成向DVD系列光盘、CD-R/RW、Blu-ray光盘等其他光盘记录数据之际的记录时钟的装置。总之，本发明能够应用在希望生成与周期信号同步的时钟的所有光盘装置中。
·在上述实施方式中，作为时钟生成装置，示出了构成为包括具备电压控制振荡器16、电压控制器18的时钟生成电路11或微型计算机13等，但是，作为该时钟生成装置，只要是在一个芯片上至少具备时钟生成电路11的装置就可以。特别，如果是对电压控制振荡器16的振荡特性可以进行鉴别的构成，则作为时钟生成装置，只要至少以该电压控制振荡器16为主，具备电压控制器18和频率检测器19就足够了。即，通过具备电压控制器18，从而可以向电压控制振荡器16任意地施加试验电压；通过具备频率检测器19，从而可以适宜地监视基于该所施加的试验电压的电压控制振荡器16的振荡特性。

Claims (8)

1、一种时钟生成方法，其中使用相对施加的控制电压具有多个不同振荡特性、并能进行时钟振荡的电压控制振荡器，来生成同步于周期信号的时钟，其特征在于，
一边按顺序选择设定在所述电压控制振荡器中的振荡特性，一边向该电压控制振荡器施加试验电压，来鉴别这些振荡特性的每一个，将该鉴别过的每一个振荡特性中、成为所述同步的对象的周期信号的估计频率位于这些振荡特性中能振荡的频率范围内且增益更小的振荡特性，设定在所述电压控制振荡器中，以进行所述时钟的生成。
2、根据权利要求1所述的时钟生成方法，其特征在于，
所述按顺序选择的振荡特性由多个偏移频率、和电压/频率变换相关的多个增益的组合构成；
对这些每一个振荡特性的所述鉴别，是通过：作为所述试验电压，将所述控制电压能取的最大电压和最小电压分别施加给所述电压控制振荡器时，分别检测从该电压控制振荡器输出的时钟的频率，从这些检测出的两个频率值和所述施加的两个电压值，特定每一个所述偏移频率和所述增益、而进行的。
3、根据权利要求1所述的时钟生成方法，其特征在于，
所述按顺序选择的振荡特性由多个偏移频率、和电压/频率变换相关的多个增益的组合构成；
针对这些每一个振荡特性的鉴别，是通过：将所述控制电压能取的最大电压和最小电压的中间电压作为所述试验电压，施加给电压控制振荡器时，分别检测从该电压控制振荡器输出的时钟的频率，从该检测出的两个频率值和所述施加的电压值估计每一个所述偏移频率和所述增益、而进行的。
4、一种时钟生成装置，其中输入周期信号，生成同步于该周期信号的时钟，其特征在于，包括：
相对施加的控制电压具有多个不同振荡特性，并能进行时钟振荡的电压控制振荡器；
伴随设定于该电压控制振荡器内的振荡特性的按顺序选择，向该电压控制振荡器施加试验电压的电压控制器；和
通过所述试验电压的施加，检测从所述电压控制振荡器输出的时钟频率的频率检测器。
5、根据权利要求4所述的时钟生成装置，其特征在于，
根据伴随设定在所述电压控制振荡器内的振荡特性的按顺序选择，从所述电压控制器施加给所述电压控制振荡器的试验电压的值；和对应于该试验电压，由所述频率检测器检测出的频率的值，来鉴别设定在所述电压控制振荡器中的每一个振荡特性，
同时，将该鉴别过的每一个振荡特性中、作为所述同步对象的周期信号的被估计频率位于振荡特性中能振荡的频率范围内且增益更小的振荡特性，作为生成同步于所述周期信号的时钟用的振荡特性，选择性地设定在所述电压控制振荡器中。
6、根据权利要求5所述的时钟生成装置，其特征在于，
所述按顺序选择的振荡特性由多个偏移频率、和电压/频率变换相关的多个增益的组合构成；
对这些每一个振荡特性的鉴别，是通过：从作为所述试验电压，将所述控制电压能取的最大电压和最小电压分别施加给所述电压控制振荡器，且从该电压控制振荡器输出的时钟的频率由所述频率检测器检测时的、这些检测出的两个频率值和所述施加的两个电压值，分别特定每一个所述偏移频率和所述增益、而进行的。
7、根据权利要求5所述的时钟生成装置，其特征在于，
所述按顺序选择的振荡特性由多个偏移频率、和电压/频率变换相关的多个增益的组合构成；
对这些每一个振荡特性的所述鉴别是通过：从将所述控制电压能取的最大电压和最小电压的中间电压作为所述试验电压施加给所述电压控制振荡器，且所述频率检测器检测从该电压控制振荡器输出的时钟的频率时的、该检测出的两个频率值和所述施加的两个电压值，分别估计每一个所述偏移频率和所述增益而进行的。
8、根据权利要求4～7中任一项所述的时钟生成装置，其特征在于，
成为所述同步的对象的周期信号是从光盘抽出的周期信号的一个，所述振荡特性的鉴别、和基于该鉴别的针对所述电压控制振荡器的振荡特性的选择性设定，是在进行所述光盘间的数据记录·再生的光盘装置每一次启动时执行的。
CN2005100043737A 2004-01-30 2005-01-17 时钟生成方法和时钟生成装置 Expired - Fee Related CN1652466B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-022818 2004-01-30
JP2004022818 2004-01-30
JP2004022818A JP4260034B2 (ja) 2004-01-30 2004-01-30 クロック生成方法及びクロック生成装置

Publications (2)

Publication Number Publication Date
CN1652466A true CN1652466A (zh) 2005-08-10
CN1652466B CN1652466B (zh) 2010-04-28

Family

ID=34805680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100043737A Expired - Fee Related CN1652466B (zh) 2004-01-30 2005-01-17 时钟生成方法和时钟生成装置

Country Status (5)

Country Link
US (1) US7141961B2 (zh)
JP (1) JP4260034B2 (zh)
KR (1) KR100767167B1 (zh)
CN (1) CN1652466B (zh)
TW (1) TWI267722B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4925630B2 (ja) * 2005-09-06 2012-05-09 株式会社アドバンテスト 試験装置および試験方法
US20070266263A1 (en) * 2006-05-11 2007-11-15 Silicon Integrated Systems Corp. Speed adjustment system and method for performing the same
KR101354836B1 (ko) * 2006-08-25 2014-01-22 엘지전자 주식회사 주파수 위상동기장치 및 위상동기방법
JP2009054782A (ja) * 2007-08-27 2009-03-12 Institute Of Physical & Chemical Research 光半導体素子及びその製造方法
JP4538476B2 (ja) * 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
JP2011130604A (ja) 2009-12-18 2011-06-30 Sanyo Electric Co Ltd 充電回路、増幅回路
US9083356B1 (en) 2013-03-14 2015-07-14 Gsi Technology, Inc. Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features
US10249362B2 (en) 2016-12-06 2019-04-02 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10725777B2 (en) 2016-12-06 2020-07-28 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
JP6828484B2 (ja) * 2017-02-08 2021-02-10 株式会社デンソー レーダ用ｐｌｌ回路
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3208736B2 (ja) * 1991-11-08 2001-09-17 ソニー株式会社 Ｐｌｌ回路
JPH1131966A (ja) * 1997-06-03 1999-02-02 Motorola Inc 電圧制御発振器に関する装置および同調方法
JP2944607B2 (ja) * 1998-02-12 1999-09-06 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とクロックの生成方法
JP2000278124A (ja) * 1999-03-26 2000-10-06 Sanyo Electric Co Ltd Ｐｌｌ回路
US6292507B1 (en) * 1999-09-01 2001-09-18 Lexmark International, Inc. Method and apparatus for compensating a spread spectrum clock generator
JP2001076437A (ja) * 1999-09-06 2001-03-23 Victor Co Of Japan Ltd クロック信号発生装置

Also Published As

Publication number Publication date
JP2005217841A (ja) 2005-08-11
TW200528958A (en) 2005-09-01
KR100767167B1 (ko) 2007-10-15
US7141961B2 (en) 2006-11-28
JP4260034B2 (ja) 2009-04-30
KR20050078223A (ko) 2005-08-04
CN1652466B (zh) 2010-04-28
TWI267722B (en) 2006-12-01
US20050168253A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
CN1652466A (zh) 时钟生成方法和时钟生成装置
JP3910986B2 (ja) 光ディスク装置
CN1351331A (zh) 记录时钟发生装置及记录时钟发生方法
CN1096067C (zh) 光盘再现设备
CN1501582A (zh) 控制可记录光盘机的锁相回路
CN100452181C (zh) Pll时钟发生器及其控制方法和光盘装置
US20080292629A1 (en) System Clock Generation Circuit
US20080290916A1 (en) System Clock Generation Circuit
CN1229782C (zh) 再现方法和装置
CN1200407C (zh) 盘再现装置的时钟提取设备
US6205095B1 (en) Optical disk device
JP2002230752A (ja) ウォブル欠陥検出装置及び方法
JP2008176832A (ja) 記録装置及び記録装置の制御方法
TW200523883A (en) Clock signal generation apparatus, apparatus for generating a clock signal using an information recording medium, integrated circuit, clock signal generation method, and method for generating a clock signal using an information recording medium
CN1152380C (zh) 光盘记录方法及其装置
CN1320550C (zh) 时钟脉冲生成装置
JP2004343724A (ja) Ｐｌｌクロック発生器、光ディスク装置およびｐｌｌクロック発生器の制御方法
CN1534668A (zh) 译码装置
CN1296929C (zh) 光盘的绝对时间位数据产生器与产生方法
CN1592924A (zh) 具有根据摆动信号来产生信号的装置的记录或重放信息的设备
JP4494941B2 (ja) データ記録用クロック信号発生回路
JP2005071606A (ja) データ記録用クロック信号発生装置
JP2004178655A (ja) クロック生成回路及びそれを用いた記録再生装置
JP2005149698A (ja) クロック信号生成装置、情報記録媒体を用いてクロック信号を生成する装置、集積回路、クロック信号生成方法および情報記録媒体を用いてクロック信号を生成する方法
JP2002352434A (ja) 記録再生装置、および記録再生方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20220117