JP2006109417A - 半導体集積回路および映像信号増幅方法 - Google Patents
半導体集積回路および映像信号増幅方法 Download PDFInfo
- Publication number
- JP2006109417A JP2006109417A JP2005253450A JP2005253450A JP2006109417A JP 2006109417 A JP2006109417 A JP 2006109417A JP 2005253450 A JP2005253450 A JP 2005253450A JP 2005253450 A JP2005253450 A JP 2005253450A JP 2006109417 A JP2006109417 A JP 2006109417A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- negative
- signal
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Abstract
【課題】高輝度信号の入力時における映像信号出力部でのSYNC縮みが抑制され、正常な信号を出力することが可能な半導体集積回路を提供する。
【解決手段】
負電源電圧を発生するチャージポンプ回路3と、入力信号の平均値を0Vでバイアスする入力部1と、チャージポンプ回路を負極電源とする正負電源により動作し、0Vでバイアスされた信号を増幅して正負極性の出力信号を外部に出力する映像信号出力部2とを備える。更に、入力部に接続されたダイオードクランプ回路4を備え、入力信号の負側の電圧の最大レベルがダイオードクランプ回路によるクランプ電圧よりも低電圧である場合に、入力信号の負側の電圧の最大レベルをクランプ電圧にクランプすることにより、出力信号の負側の縮みを抑制する。
【選択図】図1
【解決手段】
負電源電圧を発生するチャージポンプ回路3と、入力信号の平均値を0Vでバイアスする入力部1と、チャージポンプ回路を負極電源とする正負電源により動作し、0Vでバイアスされた信号を増幅して正負極性の出力信号を外部に出力する映像信号出力部2とを備える。更に、入力部に接続されたダイオードクランプ回路4を備え、入力信号の負側の電圧の最大レベルがダイオードクランプ回路によるクランプ電圧よりも低電圧である場合に、入力信号の負側の電圧の最大レベルをクランプ電圧にクランプすることにより、出力信号の負側の縮みを抑制する。
【選択図】図1
Description
本発明は、チャージポンプ回路で発生させた負電源を使用して、正負極性に出力可能な映像出力回路を有する半導体集積回路に関し、特に、負側の信号縮みを防止するための構成に関する。
従来、映像信号のアナログ信号を出力する半導体集積回路において、正負電源を有し、0V平均で負荷を駆動する半導体集積回路が知られている。そのような半導体集積回路に関し、特許文献1号公報には、正の単一電源電圧から負電源を発生する回路を内蔵し、正負極性に信号を出力できる集積回路が記載されている。
一方で近年、テレビジョンのS端子、D端子等の入力対応による映像出力の多チャンネル化や、ポータブル製品搭載等に伴い、2.7V以下等の低電源電圧化が進んでいる。
また外部入力信号を受ける入力回路部を備えた半導体集積回路装置において、入力信号の制限に関する提案もされており、入力信号が半導体集積回路の基板電位よりも下がることを防止するために、クリップ回路やクランプ回路を入力部に備えた集積回路が、特許文献2に記載されている。
以下、負電源発生回路を内蔵し、正負極性に信号を出力可能な従来の半導体集積回路について説明する。図5は、従来例の半導体集積回路を示す回路図である。図5において、半導体集積回路16は、抵抗1、出力アンプ2、および負電源発生チャージポンプ回路3から構成されている。半導体集積回路16には、入力信号源21が、入力容量22を介して接続されている。半導体集積回路16にはさらに、フライング容量23、充電容量24、負荷25が接続されている。以上のように構成された半導体集積回路について、以下に動作を説明する。
まず、負電源発生チャージポンプ回路3、フライング容量23、および充電容量24による負電源電圧発生について説明する。負電源発生チャージポンプ回路3の各MOSトランジスタに、図6に示すようなゲート波形を入力する。φ1がLレベル、φ2がHレベル、φ3がLレベルのとき、フライング容量23はVDD−GND間電圧で充電される。φ1がHレベル、φ2がLレベル、φ3がHレベルのとき、フライング容量23に蓄えられた電荷は充電容量24に受け渡される。この電荷の受け渡しを繰り返すことにより、負電圧VSSが発生する。充電容量24に充電された負電圧VSSは、正の電源電圧を+VDDとしたとき、電流消費がなければ理想的には−VDDとなる。
図7に、VSSに流れ込む直流電流とVSS電圧値の関係を示す。負電源発生チャージポンプ回路3で発生した負電圧VSSは、流入する直流電流に正比例する。またフライング容量23や充電容量24の実装パターン等の理想的な状態からのずれに起因する非理想分の抵抗により、流入電流Iに対するVSSの変化(以下負電源インピーダンスと呼ぶ。Z=ΔVSS/ΔI)が変わる。非理想分の抵抗値が高くなるほど、負電源インピーダンスは増大し、消費電流一定の場合、VSSの絶対値は低下する。
次に負電源発生以外の回路動作について説明する。入力信号源21からの入力信号(映像信号)は、入力容量22でDCカットされた後、入力端子とGND間に接続された抵抗1により平均値を0Vでバイアスされる。出力アンプ2は、充電容量24に充電されたVSSを負電源とし、抵抗1で0Vにバイアスされた信号を0V基準で増幅して負荷25を駆動する。図8Aに通常信号入力時の入出力ピンの信号波形の一例を示す。ここでは出力アンプ2は、コレクタ−コレクタ接続で負側にVSS−Vsatまで出力可能なアンプとし、ゲインは6dBとする。Vsatは、出力アンプ2を構成するトランジスタのうち、VSSに接続されるNPNトランジスタのコレクターエミッタ間の飽和電圧である。入力信号は0Vバイアスされ、出力信号も0Vを平均値として入力信号の2倍の振幅で出力される。
一例として、Vsat=0.3V、VDD=2.5V、負電源インピーダンス20Ω、VSSに流入する電流Iが10mAであれば、VSS−Vsat=−2.5V+20Ω×10mA+0.3V=−2.0Vになる。0V平均のWhite130%の映像信号の出力SYNCチップ電圧は約−2Vとなるため、信号電流による負電源電圧の上昇を無視したとき、White130%が正常出力できる限界値である。
特開平7−106963号公報
特開平5−299959号公報
上記の構成では、さらに高輝度の信号が入力されて、入力信号のSYNCチップ電圧のゲイン倍がVSS−Vsatを下回るとき、出力信号のSYNC縮みを起こす。図8Bに、図8Aよりも高輝度な信号が入力された場合の入出力ピンの波形の一例を示す。0Vバイアスされた入力信号が、出力アンプにより2倍になって出力されるとき、出力アンプの出力NPNトランジスタの飽和により、出力信号のSYNC部分(図8Bのハッチング部)が縮んでしまう。このSYNC縮みの現象は、テレビジョン側で映像信号の同期が取れなくなる原因となる恐れがある。
一方近年の傾向から、低電源電圧化や、映像出力の多チャンネル化による複数出力アンプ動作により消費電流Iが増大すること、また実装パターンの差異により非理想分の抵抗値が高くなること等により、VSSを想定される映像信号に対し十分低い電圧値にできなくなることが大いに発生し得る。従って、映像信号を出力する半導体集積回路において、SYNC縮みの防止が重要な課題になる。
本発明は上記従来の課題を解決するものであり、高輝度信号の入力時における出力アンプでのSYNC縮みが抑制され、正常な信号を出力することが可能な半導体集積回路を提供することを目的とする。
本発明の半導体集積回路は、負電源電圧を発生するチャージポンプ回路と、入力信号の平均値を0Vでバイアスする入力部と、前記チャージポンプ回路を負極電源とする正負電源により動作し、前記0Vでバイアスされた信号を増幅して正負極性の出力信号を外部に出力する映像信号出力部とを備えた基本構成を有する。上記課題を解決するために、本発明の半導体集積回路は、前記入力部に接続されたダイオードクランプ回路を備え、前記入力信号の負側の電圧の最大レベルが前記ダイオードクランプ回路によるクランプ電圧よりも低電圧である場合に、前記入力信号の負側の電圧の最大レベルを前記クランプ電圧にクランプすることにより、前記出力信号の負側の縮みを抑制する。
本発明の映像信号増幅方法によれば、入力信号の平均値を0Vでバイアスした信号を、チャージポンプ回路を負極電源とする正負電源により動作する増幅器により増幅して正負極性の出力信号を出力する。上記課題を解決するために、前記入力信号の平均値を0Vでバイアスする処理において同時に、前記入力信号の負側の電圧の最大レベルが所定値よりも低電圧である場合に、前記入力信号の負側の電圧の最大レベルを前記クランプ電圧にクランプすることにより、前記出力信号の負側の縮みを抑制する。
本発明の半導体集積回路によれば、想定される入力信号に対し十分低い負電源電圧が発生していないときでも、出力のSYNC縮みを防止することが出来る。
上記構成において、前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記映像信号出力部により負側に正常出力可能な最低電圧以上であるように、前記クランプ電圧を設定することができる。
好ましくは、前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記負電源電圧よりも前記所定値分高い電圧となるように、前記クランプ電圧が設定される。
また好ましくは、前記負電源電圧のピーク値を検波するピーク検波回路を備え、前記ピーク検波回路が検出する負電源電圧のピーク値に応じて、前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記映像信号出力部により負側に正常出力可能な最低電圧以上であるように、前記クランプ電圧の設定値を制御する。
この構成において好ましくは、前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記負電源電圧よりも所定値分高い電圧となるように、前記クランプ電圧の設定値が制御される。
前記ダイオードクランプ回路は、前記クランプ電圧を設定するための比較器を備え、前記比較器のバイアス電圧として、前記ピーク検波回路が検出する負電源電圧のピーク値に基づく電圧が供給される構成とすることができる。
この構成において、前記ピーク検波回路の検出出力を前記所定値高い側にレベルシフトするレベルシフト回路と、前記レベルシフト回路の出力を前記映像信号出力部のゲイン分の1にアッテネートするアッテネート回路を備え、前記アッテネート回路の出力が前記比較器のバイアス電圧として供給される構成とすることができる。
前記負電源電圧が、ローパスフィルタを介して前記ピーク検波回路に供給される構成とすることが好ましい。
以下、本発明の実施形態における半導体集積回路について、図面を参照しながら説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態における半導体集積回路の構成を示す回路図である。図5に示した従来例を構成する要素と同一の要素については、同一の参照符号を付して、説明を簡略化する。
図1は、本発明の第1の実施形態における半導体集積回路の構成を示す回路図である。図5に示した従来例を構成する要素と同一の要素については、同一の参照符号を付して、説明を簡略化する。
図1において、半導体集積回路10は、抵抗1、出力アンプ2、負電源発生チャージポンプ回路3、およびダイオードクランプ回路4から構成されている。
負電源発生チャージポンプ回路3、フライング容量23、および充電容量24による負電源電圧発生の動作は、図5に示した従来例と同様である。抵抗1による入力部の動作、および出力アンプ2による出力部の動作も、図5に示した従来例と同様である。本実施の形態は、入力部にダイオードクランプ回路4を設けたことが、従来例と相違する。ダイオードクランプ回路4は、NPNトランジスタ11、およびNPNトランジスタ11のベース電圧を供給する基準電圧源12からなる。基準電圧源12により決定されるベース‐エミッタ間電圧が、クランプ電圧となる。
この半導体集積回路10の動作について、ダイオードクランプ回路4の動作を中心として説明する。なお、電圧値等の設定については、図5に示した従来例と同様の場合を例として説明する。
入力信号源21からの入力信号は、入力容量22でDCカットされた後、入力端子とGND間に接続された抵抗1により平均値を0Vでバイアスされる。入力信号を0VバイアスしたときのSYNCチップ電圧が、ダイオードクランプ回路4のクランプ電圧以上であれば、0Vでバイアスされた入力信号は、そのまま出力アンプ2に入力される。出力アンプ2は、図5の従来例と同じように、0Vにバイアスされた信号を0V基準で増幅し、映像信号出力部として負荷25を駆動する。
入力信号を0VにバイアスしたときのSYNCチップ電圧がクランプ電圧以下になっているときは、ダイオードクランプ回路4により入力容量22が充電され、入力ピンのSYNCチップ電圧は、クランプ電圧値にクランプされる。このクランプにより入力信号の平均値は0Vよりも高くなる。出力アンプ2は、ダイオードクランプ回路4でクランプされた信号を、0V基準で増幅し負荷25を駆動する。
クランプ電圧は、電源電圧変動や、実装パターンの差異による負電源インピーダンスのバラツキ、VSSに流入する回路電流のバラツキを考慮して、クランプ電圧を出力アンプ2のゲイン倍した電圧値が、VSS−Vsat以上になるように設定される。
図2Aに、通常レベル信号の入力時の、入出力ピンの信号波形の一例を示す。入力信号は0Vバイアスされ、出力信号も0Vを平均値として、入力信号の2倍の振幅が出力される。図2Bに、高輝度な信号が入力され、ダイオードクランプ回路4が動作する場合の入出力ピンの波形の一例を示す。入力信号はダイオードクランプ回路4でクランプされ、SYNCチップ電圧はクランプ電圧にクランプされる。出力アンプ2は、クランプされた入力信号を0V基準で2倍して出力する。クランプ電圧のゲイン倍がVSS−Vsat以上になるように設定されているので、出力信号はSYNCの縮みなく出力される。
このように本実施形態によれば、標準的な輝度レベルの信号ではクランプをかけず信号平均値0Vで出力し、標準以上の輝度レベルの場合や入力レベルが標準以上になったときにクランプをかけSYNC縮みを防止する。すなわち、従来例ではSYNCが縮んでしまった高輝度な信号も、SYNC縮みなく出力できる。
本実施の形態の半導体集積回路10においては、出力ピンで2Vpp、すなわちWhite100%の標準的な輝度レベルの信号まではクランプをかけず、標準以上の輝度レベルの場合や入力レベルが標準以上になったときにクランプをかけるようにクランプ電圧を設計することを基本とする。
(第2の実施形態)
図3は、本発明の第2の実施形態における半導体集積回路の構成を示す回路図である。この半導体集積回路13は、第1の実施形態と比べると、ダイオードクランプ回路14の構成が変更され、更に、クランプ電圧設定回路9が設けられている。
図3は、本発明の第2の実施形態における半導体集積回路の構成を示す回路図である。この半導体集積回路13は、第1の実施形態と比べると、ダイオードクランプ回路14の構成が変更され、更に、クランプ電圧設定回路9が設けられている。
すなわち、ダイオードクランプ回路14は、図1における基準電圧源12に代えて、比較器15が設けられた構成を有する。クランプ電圧設定回路9は、ローパスフィルタ5、ピーク検波回路6、レベルシフト回路7、アッテネート回路8から構成される。26はピーク検波用外付け部品である。クランプ電圧設定回路9により、負電源発生チャージポンプ回路3から供給される負電源電圧値が検出され、検出結果に応じたバイアス電圧が、ダイオードクランプ回路14の比較器15に供給される。比較器15に供給されるバイアス電圧によりダイオードクランプ回路14のクランプ電圧が決まるので、負電源電圧の変化に応じてクランプ電圧が変更されることになる。
この半導体集積回路13の動作について、以下に説明をする。
図4に、図3の各点の電圧波形を示す。A点の負電源VSS波形は、入力信号源21から映像信号が入力されたとき、垂直帰線期間での上昇を示している。これは、充電容量24の容量値が十分に大きくはないので、低周波での負電源インピーダンスが、垂直帰線期間の影響が無視できない程度に大きいためである。A点波形の高周波ノイズは、チャージポンプのクロックノイズが表われたものである。
B点の波形は、A点の波形の高周波のノイズをローパスフィルタ5でカットして得られた波形である。C点の波形は、ピーク検波回路6でB点の波形のピーク値を保持したものであり、ほぼDC値になる。D点の波形の電圧は、C点の波形の電圧値をレベルシフト回路7でVsat分レベルシフトしたものである。E点の電圧は、アッテネート回路8でD点の電圧を、出力アンプ2のゲイン分の1に減衰させたものである。
E点の電圧は、ダイオードクランプ回路14の比較器15のバイアスとして入力される。それにより、入力信号の0Vバイアス時のSYNCチップ電圧のゲイン倍がVSS−Vsat以下になるとき、F点の波形に示すように、入力信号のSYNCチップ電圧は、E点の電圧でクランプがかかる。クランプされた信号に基づき、G点の電圧に示すように、出力ピン信号としては、VSS−Vsatでクランプされて出力される。なお上記回路は、入力信号の0Vバイアス時のSYNCチップ電圧のゲイン倍がVSS−Vsatに達するぎりぎりまでは、入力信号が0Vバイアスで出力アンプ2に供給されるように動作する。
このように本実施の形態によれば、ダイオードクランプ回路14が動作したときの出力信号のSYNCチップ電圧をVSS−Vsatに設定して、SYNC縮みなしに0バイアスで動作できる信号ダイナミックレンジが広い。またVSSの電圧値に基づいてクランプ電圧を設定するため、電源電圧変動や、実装パターンの差異による負電源インピーダンスのバラツキを考慮してクランプ電圧を設定する必要がなくなり、汎用性が広がる。
本発明の半導体集積回路によれば、想定される入力信号に対し十分低い負電源電圧が発生していないときでも、出力のSYNC縮みを防止することが出来る。従って、チャージポンプ回路で発生させた負電源を使用し、正負出力可能な映像出力回路を有する半導体集積回路に有用である。
1 抵抗
2 出力アンプ
3 負電源発生チャージポンプ回路
4 ダイオードクランプ回路
5 ローパスフィルタ
6 ピーク検波回路
7 レベルシフト回路
8 アッテネート回路
9 クランプ電圧設定回路
10 半導体集積回路
11 NPNトランジスタ
12 基準電圧源
13 半導体集積回路
14 ダイオードクランプ回路
15 比較器
16 半導体集積回路
21 入力信号源
22 入力容量
23 フライング容量
24 充電容量
25 負荷
26 ピーク検波用外付け部品
2 出力アンプ
3 負電源発生チャージポンプ回路
4 ダイオードクランプ回路
5 ローパスフィルタ
6 ピーク検波回路
7 レベルシフト回路
8 アッテネート回路
9 クランプ電圧設定回路
10 半導体集積回路
11 NPNトランジスタ
12 基準電圧源
13 半導体集積回路
14 ダイオードクランプ回路
15 比較器
16 半導体集積回路
21 入力信号源
22 入力容量
23 フライング容量
24 充電容量
25 負荷
26 ピーク検波用外付け部品
Claims (9)
- 負電源電圧を発生するチャージポンプ回路と、入力信号の平均値を0Vでバイアスする入力部と、前記チャージポンプ回路を負極電源とする正負電源により動作し、前記0Vでバイアスされた信号を増幅して正負極性の出力信号を外部に出力する映像信号出力部とを備えた半導体集積回路において、
前記入力部に接続されたダイオードクランプ回路を備え、前記入力信号の負側の電圧の最大レベルが前記ダイオードクランプ回路によるクランプ電圧よりも低電圧である場合に、前記入力信号の負側の電圧の最大レベルを前記クランプ電圧にクランプすることにより、前記出力信号の負側の縮みを抑制することを特徴とする半導体集積回路。 - 前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記映像信号出力部により負側に正常出力可能な最低電圧以上であるように、前記クランプ電圧が設定された請求項1に記載の半導体集積回路。
- 前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記負電源電圧よりも前記所定値分高い電圧となるように、前記クランプ電圧が設定された請求項1に記載の半導体集積回路。
- 前記負電源電圧のピーク値を検波するピーク検波回路を備え、前記ピーク検波回路が検出する負電源電圧のピーク値に応じて、前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記映像信号出力部により負側に正常出力可能な最低電圧以上であるように、前記クランプ電圧の設定値を制御する請求項1に記載の半導体集積回路。
- 前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記負電源電圧よりも所定値分高い電圧となるように、前記クランプ電圧の設定値が制御される請求項4に記載の半導体集積回路。
- 前記ダイオードクランプ回路は、前記クランプ電圧を設定するための比較器を備え、前記比較器のバイアス電圧として、前記ピーク検波回路が検出する負電源電圧のピーク値に基づく電圧が供給される請求項5に記載の半導体集積回路。
- 前記ピーク検波回路の検出出力を前記所定値高い側にレベルシフトするレベルシフト回路と、前記レベルシフト回路の出力を前記映像信号出力部のゲイン分の1にアッテネートするアッテネート回路を備え、前記アッテネート回路の出力が前記比較器のバイアス電圧として供給される請求項6に記載の半導体集積回路。
- 前記負電源電圧が、ローパスフィルタを介して前記ピーク検波回路に供給される請求項5に記載の半導体集積回路。
- 入力信号の平均値を0Vでバイアスした信号を、チャージポンプ回路を負極電源とする正負電源により動作する増幅器により増幅して正負極性の出力信号を出力する映像信号増幅方法において、
前記入力信号の平均値を0Vでバイアスする処理において同時に、前記入力信号の負側の電圧の最大レベルが所定値よりも低電圧である場合に、前記入力信号の負側の電圧の最大レベルを前記クランプ電圧にクランプすることにより、前記出力信号の負側の縮みを抑制することを特徴とする映像信号増幅方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005253450A JP2006109417A (ja) | 2004-09-07 | 2005-09-01 | 半導体集積回路および映像信号増幅方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259250 | 2004-09-07 | ||
JP2005253450A JP2006109417A (ja) | 2004-09-07 | 2005-09-01 | 半導体集積回路および映像信号増幅方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006109417A true JP2006109417A (ja) | 2006-04-20 |
Family
ID=36378552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005253450A Pending JP2006109417A (ja) | 2004-09-07 | 2005-09-01 | 半導体集積回路および映像信号増幅方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006109417A (ja) |
-
2005
- 2005-09-01 JP JP2005253450A patent/JP2006109417A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7859511B2 (en) | DC-DC converter with temperature compensation circuit | |
KR101151985B1 (ko) | 충전 회로, 증폭 회로 | |
US7667543B2 (en) | Power supply device for driving an amplifier | |
CN109756110B (zh) | 电源调制器、调制电源电路及其控制方法 | |
JP2004241491A (ja) | 固体撮像装置 | |
US20070279127A1 (en) | High Linearity Modulation System and Modulation Method | |
JP2005260954A (ja) | 光/pwm変換器 | |
US6922474B2 (en) | Shock sound prevention circuit | |
US9628728B2 (en) | Ramp signal generator and image sensor including the same | |
US6940985B2 (en) | Shock sound prevention circuit | |
US20070159557A1 (en) | Semiconductor integrated circuit | |
US6014054A (en) | Differential amplifier circuit and load driving circuit incorporating the differential amplifier circuit | |
JP2006109417A (ja) | 半導体集積回路および映像信号増幅方法 | |
US20060050456A1 (en) | Semiconductor integrated circuit and video signal amplification method | |
JP4487788B2 (ja) | 半導体集積回路 | |
JP2010050619A (ja) | 光受信増幅器 | |
WO2023002744A1 (ja) | 電源安定化回路 | |
JP3477097B2 (ja) | 集積回路装置 | |
KR20020035761A (ko) | 승압 시스템 및 이것을 구비한 촬상 장치 | |
JP4416006B2 (ja) | D級増幅器 | |
US11451146B2 (en) | DC-DC converter | |
US20040056645A1 (en) | Power supply circuit capable of efficiently supplying a supply voltage | |
US20230217125A1 (en) | Image sensor | |
JPH0339980Y2 (ja) | ||
JP2691632B2 (ja) | ゲイン可変型増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080626 |