JP4416006B2 - D級増幅器 - Google Patents
D級増幅器 Download PDFInfo
- Publication number
- JP4416006B2 JP4416006B2 JP2007128559A JP2007128559A JP4416006B2 JP 4416006 B2 JP4416006 B2 JP 4416006B2 JP 2007128559 A JP2007128559 A JP 2007128559A JP 2007128559 A JP2007128559 A JP 2007128559A JP 4416006 B2 JP4416006 B2 JP 4416006B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- integrated circuit
- output
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
このD級増幅器AMPは、PWM(Pulse Width Modulation)型の変調回路PCM、駆動回路DRV、出力用のパワーMOSトランジスタTP,TN等から構成され、駆動回路DRVは、インバータIVA,IVB、論理積ゲート回路ANP,ANN、過電流保護回路PRP,PRNから構成される。pチャネル型のパワーMOSトランジスタTPは、電源VB1,VB2(例えば+25V)を直列接続してなる高電源VB(例えば+50V)と出力端子TOとの間に電流経路が接続され、nチャネル型のパワーMOSトランジスタTNはグランドGNDと出力端子TOとの間に接続される。
即ち、請求項1に記載された発明は、高電源と出力端子との間に接続された第1の出力用トランジスタ(例えば後述するパワーMOSトランジスタTPに相当する構成要素)と、前記出力端子と低電源との間に接続された第2の出力用トランジスタ(例えば後述するパワーMOSトランジスタTNに相当する構成要素)とを有し、外部からの入力信号に応じて前記第1および第2の出力用トランジスタを相補的に導通させるように構成されたD級増幅器において、前記第2の出力用トランジスタの駆動に必要な振幅を満たすだけの耐圧を有し、前記高電源よりも低く且つ前記低電源を基準とした第1の標準電源が供給され、前記入力信号を第1のパルス信号に変調し、該第1のパルス信号に基づき前記第2の出力用トランジスタを駆動する駆動回路を構成する第1の集積回路(例えば後述する集積回路IC1に相当する構成要素)と、前記第1のパルス信号を、前記高電源を基準とした第2のパルス信号にレベル変換するレベル変換回路(例えば後述する電位シフト回路SFTに相当する構成要素)と、前記第1の出力用トランジスタの駆動に必要な振幅を満たすだけの耐圧を有し、前記高電源よりも低く且つ前記高電源を基準とした第2の標準電源が供給され、前記第2のパルス信号に基づき前記第1の出力用トランジスタを駆動する駆動回路を構成する第2の集積回路(例えば後述する集積回路IC2に相当する構成要素)と、を備え、前記第2の標準電源の正極は前記高電源の正極と共に前記第2の集積回路の電源端子に接続され、前記第2の標準電源の負極は、前記第2の集積回路のグランド端子に接続されると共に前記出力端子から電気的に分離されたことを特徴とする。
請求項3に記載された発明は、請求項1に記載されたD級増幅器において、前記レベル変換回路がフォトカプラから構成され、前記フォトカプラの発光ダイオードに前記第1のパルス信号が供給され、前記フォトカプラの受光ダイオード側が信号増幅器を介して前記第2の集積回路の入力部に接続されたことを特徴とする。
請求項4に記載された発明は、請求項1ないし3の何れか1項に記載されたD級増幅器において、前記第1の出力用トランジスタはpチャネル型であり、前記第2の出力用トランジスタはnチャネル型であることを特徴とする。
図1に、この実施の形態に係るD級増幅器DAMPの構成を示す。同図において、入力信号SINを入力するD級増幅器DAMPはPWM増幅器であり、集積回路IC1,IC2、電位シフト回路SFT、pチャネル型のパワーMOSトランジスタTP、nチャネル型のパワーMOSトランジスタTN等を備える。ここで、集積回路IC1(第1の集積回路)として、変調回路PCM、インバータIVA,IVB、抵抗RA、論理積ゲート回路ANN、過電流保護回路PRNが一つのチップ上に集積され、また集積回路IC2(第2の集積回路)として、過電流保護回路PRP、論理積ゲート回路ANP、および後述の抵抗RB(図1では省略)が別のチップ上に集積されている。なお、電位シフト回路SFT、パワーMOSトランジスタTP,TN、抵抗R,RP,RNは集積回路IC1,IC2に対し外付けされている。
なお、インダクタLおよびコンデンサCからなるローパスフィルタLFの定数は、D級増幅器DAMPから出力されるパルス信号からキャリア周波数成分を除去し且つ音楽信号成分を通過させるように設定される。
以上の動作の過程において、集積回路IC1,IC2に着目すれば、その内部信号の振幅は標準電源VD1,VD2(5V)に等しい。従って、集積回路IC1,IC2は、高耐圧トランジスタを用いることなく構成することができ、通常のプロセスを用いて実現できる。
(1)従来、集積回路IC1と一体化されていた集積回路IC2を分離独立させる。そして、パワーMOSトランジスタTPの駆動回路を、その駆動に必要な振幅を満たすだけの耐圧を有する集積回路IC2により構成する。また、パワーMOSトランジスタTNの駆動回路を、その駆動に必要な振幅を満たすだけの耐圧を有する集積回路ICにより構成する。
(2)集積回路IC1と集積回路IC2との間の信号の受け渡しは、外付けの電位シフト回路SFTを介して行う。これにより、高電圧に対する耐圧を分担しながら集積回路IC1と集積回路IC2との間で信号を伝送する。パワーMOSトランジスタTNを駆動する集積回路IC1のグランド端子はグランドGNDに接続されるため、変調回路PCMも集積回路IC1に集積する。このように、D級増幅器の内部回路は、出力段に供給される高電源より低い標準電源で動作する2つの集積回路IC1,IC2にブロック分割される。多チャンネルアンプとして構成する場合は、各チャンネルの集積回路IC1をまとめて集積し、各チャンネルの集積回路IC2をまとめて集積する。これにより、本願の効果を一層有効に発揮できる。
(4)集積回路IC2は、高電源VBから電圧VGSのドライブに必要な振幅が得られる電源電圧で動作すればよい。この電源電圧を5Vとすれば、図1に示す例では、高電源VBに正極が接続された5Vの電源により集積回路IC2が給電される。同様に、集積回路IC1にはグランドGNDに負極が接続された5Vの電源により給電される。
(6)また、本実施の形態の構成によれば耐圧の低いトランジスタからなる集積回路を用いて、任意のより高電圧が供給される出力段のパワーMOSトランジスタを駆動することも可能となる。
Claims (4)
- 高電源と出力端子との間に接続された第1の出力用トランジスタと、前記出力端子と低電源との間に接続された第2の出力用トランジスタとを有し、外部からの入力信号に応じて前記第1および第2の出力用トランジスタを相補的に導通させるように構成されたD級増幅器において、
前記第2の出力用トランジスタの駆動に必要な振幅を満たすだけの耐圧を有し、前記高電源よりも低く且つ前記低電源を基準とした第1の標準電源が供給され、前記入力信号を第1のパルス信号に変調し、該第1のパルス信号に基づき前記第2の出力用トランジスタを駆動する駆動回路を構成する第1の集積回路と、
前記第1のパルス信号を、前記高電源を基準とした第2のパルス信号にレベル変換するレベル変換回路と、
前記第1の出力用トランジスタの駆動に必要な振幅を満たすだけの耐圧を有し、前記高電源よりも低く且つ前記高電源を基準とした第2の標準電源が供給され、前記第2のパルス信号に基づき前記第1の出力用トランジスタを駆動する駆動回路を構成する第2の集積回路と、
を備え、
前記第2の標準電源の正極は前記高電源の正極と共に前記第2の集積回路の電源端子に接続され、
前記第2の標準電源の負極は、前記第2の集積回路のグランド端子に接続されると共に前記出力端子から電気的に分離されたことを特徴とするD級増幅器。 - 前記レベル変換回路がバイポーラトランジスタから構成され、そのベースに前記第1の標準電源が接続され、そのエミッタに前記第1のパルス信号が供給され、コレクタに前記第2の集積回路の入力部が接続されると共に該コレクタに抵抗を介して前記高電源が接続されたことを特徴とする請求項1に記載されたD級増幅器。
- 前記レベル変換回路がフォトカプラから構成され、前記フォトカプラの発光ダイオードに前記第1のパルス信号が供給され、前記フォトカプラの受光ダイオード側が信号増幅器を介して前記第2の集積回路の入力部に接続されたことを特徴とする請求項1に記載されたD級増幅器。
- 前記第1の出力用トランジスタはpチャネル型であり、前記第2の出力用トランジスタはnチャネル型であることを特徴とする請求項1ないし3の何れか1項に記載されたD級増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007128559A JP4416006B2 (ja) | 2007-05-14 | 2007-05-14 | D級増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007128559A JP4416006B2 (ja) | 2007-05-14 | 2007-05-14 | D級増幅器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002226632A Division JP4003575B2 (ja) | 2002-08-02 | 2002-08-02 | D級増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007209036A JP2007209036A (ja) | 2007-08-16 |
JP4416006B2 true JP4416006B2 (ja) | 2010-02-17 |
Family
ID=38487998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007128559A Expired - Fee Related JP4416006B2 (ja) | 2007-05-14 | 2007-05-14 | D級増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4416006B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5473986B2 (ja) | 2011-05-27 | 2014-04-16 | 株式会社日立製作所 | ドライバ集積化回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57170608A (en) * | 1981-04-10 | 1982-10-20 | Sony Corp | Amplifying circuit for pulse-width-modulated signal |
JPS57192113A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Pulse width modulation amplifying circuit |
JPS63111710A (ja) * | 1986-10-29 | 1988-05-17 | Toshiba Corp | パルス増幅器の駆動回路 |
JP2854587B2 (ja) * | 1988-09-02 | 1999-02-03 | 松下電工株式会社 | インバータ装置 |
JPH03285406A (ja) * | 1990-03-30 | 1991-12-16 | Hitachi Ltd | 増幅出力回路 |
JPH0758615A (ja) * | 1993-08-13 | 1995-03-03 | Toshiba Corp | 半導体集積回路 |
US5502412A (en) * | 1995-05-04 | 1996-03-26 | International Rectifier Corporation | Method and circuit for driving power transistors in a half bridge configuration from control signals referenced to any potential between the line voltage and the line voltage return and integrated circuit incorporating the circuit |
JP3509851B2 (ja) * | 2000-12-28 | 2004-03-22 | サンケン電気株式会社 | 電子回路装置及びこれを使用したスィチング回路装置 |
-
2007
- 2007-05-14 JP JP2007128559A patent/JP4416006B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007209036A (ja) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101606400B1 (ko) | 고속 차동 레벨 쉬프터 및 이를 포함하는 부트스트랩 드라이버 | |
US8575986B2 (en) | Level shift circuit and switching regulator using the same | |
US7463089B1 (en) | Class D audio power amplifier for mobile applications | |
US6937091B2 (en) | Class D amplifier | |
US6859096B2 (en) | Class D amplifier | |
WO2004010575A1 (ja) | パワーアンプ装置 | |
JP4351882B2 (ja) | デジタル電力増幅器 | |
US8686783B2 (en) | Level shifter and boost driving circuit | |
JP4416006B2 (ja) | D級増幅器 | |
JP4003575B2 (ja) | D級増幅器 | |
US6014054A (en) | Differential amplifier circuit and load driving circuit incorporating the differential amplifier circuit | |
US7755428B2 (en) | Amplifying circuit | |
JP2005184828A (ja) | スタティックウェル間のレベルシフトを伴う電源供給を必要としないゲートドライバ | |
JP2006166391A (ja) | スイッチングアンプ及びスイッチングアンプの駆動方法 | |
JP5465548B2 (ja) | レベルシフト回路 | |
JP2003264435A (ja) | D級増幅器 | |
US7449948B2 (en) | Amplifier | |
JP2004032619A (ja) | 演算増幅回路 | |
JP5003586B2 (ja) | 半導体レーザ駆動回路 | |
US6741375B2 (en) | Optical modulator drive circuit | |
JP2005210558A (ja) | 光電流・電圧変換回路 | |
JP6255487B2 (ja) | 高電圧広帯域幅の増幅器 | |
JP4835665B2 (ja) | リンギング低減回路および該リンギング低減回路を備えた半導体集積回路 | |
JP2011244138A (ja) | スイッチングアンプ及びdc電圧切換装置 | |
JP2018174380A (ja) | 信号増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4416006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |