JP2007088761A - サンプルホールド回路の出力補正装置および出力補正方法 - Google Patents
サンプルホールド回路の出力補正装置および出力補正方法 Download PDFInfo
- Publication number
- JP2007088761A JP2007088761A JP2005274400A JP2005274400A JP2007088761A JP 2007088761 A JP2007088761 A JP 2007088761A JP 2005274400 A JP2005274400 A JP 2005274400A JP 2005274400 A JP2005274400 A JP 2005274400A JP 2007088761 A JP2007088761 A JP 2007088761A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switches
- switching
- pattern
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】 チャージインジェクションにより生じる電荷量は、スイッチ回路に入力される電圧等により異なるため、従来のサンプルホールド回路の出力補正方法では、真の回路出力値を得ることができなかった。
【解決手段】 複数の第1スイッチSWnA(n=1〜8)からなる第1スイッチ群及び複数の第2スイッチSWnB(n=1〜8)からなる第2スイッチ群を備えるサンプルホールド回路1と、チャージインジェクション効果の補正回路5とを備え、第2スイッチは第1スイッチと独立してスイッチング可能で、第1スイッチに対する実数倍のゲート面積を有し、前記サンプルホールド回路は、第1回目のサンプリング動作で何れかのスイッチングパターンによりサンプリングを行い、2回目のサンプリング動作で第1回目の動作とは異なるパターンによりサンプリングを行い、前記補正回路は第1回目と第2回目とのサンプリング動作の出力結果を用いて補正演算を行う。
【選択図】 図1
【解決手段】 複数の第1スイッチSWnA(n=1〜8)からなる第1スイッチ群及び複数の第2スイッチSWnB(n=1〜8)からなる第2スイッチ群を備えるサンプルホールド回路1と、チャージインジェクション効果の補正回路5とを備え、第2スイッチは第1スイッチと独立してスイッチング可能で、第1スイッチに対する実数倍のゲート面積を有し、前記サンプルホールド回路は、第1回目のサンプリング動作で何れかのスイッチングパターンによりサンプリングを行い、2回目のサンプリング動作で第1回目の動作とは異なるパターンによりサンプリングを行い、前記補正回路は第1回目と第2回目とのサンプリング動作の出力結果を用いて補正演算を行う。
【選択図】 図1
Description
本発明は、ゲート駆動型に構成されるスイッチを備えるサンプルホールド回路であって、該スイッチからのチャージインジェクションによる効果の補正を行う、サンプルホールド回路の出力補正装置および出力補正方法に関する。
A/Dコンバータ等に適用されるスイッチトキャパシタ回路においては、トランスファーゲート等のゲート駆動型のスイッチ素子が良く用いられている。
このトランスファーゲート等のゲート駆動型のスイッチ素子においては、オン状態からオフするときに、ゲート酸化膜下のチャネル層に充電された電荷が、該スイッチ素子の入力側と出力側とに再分配されるため、出力側のコンデンサに余分に電荷が充電されるチャージインジェクションが生じることとなって、回路出力の誤差の要因となる。
このトランスファーゲート等のゲート駆動型のスイッチ素子においては、オン状態からオフするときに、ゲート酸化膜下のチャネル層に充電された電荷が、該スイッチ素子の入力側と出力側とに再分配されるため、出力側のコンデンサに余分に電荷が充電されるチャージインジェクションが生じることとなって、回路出力の誤差の要因となる。
従って、チャージインジェクションによる回路出力の誤差を除去するために、様々な技術が考案されている。
例えば、特許文献1に示すように、差動入出力オペアンプ回路の入力端子に接続され、トランスファーゲート等のゲート駆動型のスイッチ素子にて構成されるスイッチ回路が、オン動作になるホールド動作移行時に、該差動入出力オペアンプ回路の正負入力端子間をショートさせることで、チャージインジェクションにより生じた電荷をキャンセルする技術が考案されている。
特開2002−133891号公報
例えば、特許文献1に示すように、差動入出力オペアンプ回路の入力端子に接続され、トランスファーゲート等のゲート駆動型のスイッチ素子にて構成されるスイッチ回路が、オン動作になるホールド動作移行時に、該差動入出力オペアンプ回路の正負入力端子間をショートさせることで、チャージインジェクションにより生じた電荷をキャンセルする技術が考案されている。
しかし、チャージインジェクションにより生じる電荷量は、差動入出力オペアンプ回路の入力端子に接続するスイッチ回路に入力される電圧等により異なるため、前述のように、ホールド動作移行時に差動入出力オペアンプ回路の正負入力端子間をショートさせたとしても、チャージインジェクションにより生じた電荷を完全に取り除くことはできず、回路出力の誤差が依然として残ることとなって、真の回路出力値を得ることができなかった。
上記課題を解決するサンプルホールド回路の出力補正装置および出力補正方法は、以下の特徴を有する。
即ち、請求項1記載の如く、ゲート駆動型に構成される複数の第1スイッチからなる第1スイッチ群、およびゲート駆動型に構成される複数の第2スイッチからなる第2スイッチ群を備えるサンプルホールド回路と、前記第1スイッチおよび第2スイッチからのチャージインジェクションによる効果を補正するための補正演算を行う補正回路とを備え、前記各第2スイッチは、該第2スイッチに対応する前記各第1スイッチと独立してスイッチング可能であるとともに、該第2スイッチに対応する前記各第1スイッチのゲート面積に対する実数倍のゲート面積を有しており、前記サンプルホールド回路は、第1回目のサンプリング動作にて、第1スイッチをスイッチングするパターン、第2スイッチをスイッチングするパターン、または第1スイッチと第2スイッチとの両方をスイッチングするパターンの何れかのスイッチングパターンによりサンプリングを行うとともに、第2回目のサンプリング動作にて、第1スイッチをスイッチングするパターン、第2スイッチをスイッチングするパターン、または第1スイッチと第2スイッチとの両方をスイッチングするパターンのうち、第1のサンプリング動作で行ったスイッチングパターンとは異なるスイッチングパターンによりサンプリングを行い、前記補正回路は、第1回目のサンプリング動作の出力結果と第2回目のサンプリング動作の出力結果とを用いて、補正演算を行う。
これにより、ゲート容量が異なるサンプルホールド回路でのサンプリング結果である、複数の出力値を得ることができ、サンプルホールド回路の出力値が、該サンプルホールド回路における各スイッチのゲート面積に対して線形性を有している特性を利用して、サンプルホールド回路の出力からチャージインジェクションにより生じた電荷の影響を取り除くことが可能となる。このため、各スイッチに入力される電圧が異なってチャージインジェクションにより生じる電荷量が互いに違ったとしても、該回路出力の誤差を除去して、真の回路出力値を得ることができる。
即ち、請求項1記載の如く、ゲート駆動型に構成される複数の第1スイッチからなる第1スイッチ群、およびゲート駆動型に構成される複数の第2スイッチからなる第2スイッチ群を備えるサンプルホールド回路と、前記第1スイッチおよび第2スイッチからのチャージインジェクションによる効果を補正するための補正演算を行う補正回路とを備え、前記各第2スイッチは、該第2スイッチに対応する前記各第1スイッチと独立してスイッチング可能であるとともに、該第2スイッチに対応する前記各第1スイッチのゲート面積に対する実数倍のゲート面積を有しており、前記サンプルホールド回路は、第1回目のサンプリング動作にて、第1スイッチをスイッチングするパターン、第2スイッチをスイッチングするパターン、または第1スイッチと第2スイッチとの両方をスイッチングするパターンの何れかのスイッチングパターンによりサンプリングを行うとともに、第2回目のサンプリング動作にて、第1スイッチをスイッチングするパターン、第2スイッチをスイッチングするパターン、または第1スイッチと第2スイッチとの両方をスイッチングするパターンのうち、第1のサンプリング動作で行ったスイッチングパターンとは異なるスイッチングパターンによりサンプリングを行い、前記補正回路は、第1回目のサンプリング動作の出力結果と第2回目のサンプリング動作の出力結果とを用いて、補正演算を行う。
これにより、ゲート容量が異なるサンプルホールド回路でのサンプリング結果である、複数の出力値を得ることができ、サンプルホールド回路の出力値が、該サンプルホールド回路における各スイッチのゲート面積に対して線形性を有している特性を利用して、サンプルホールド回路の出力からチャージインジェクションにより生じた電荷の影響を取り除くことが可能となる。このため、各スイッチに入力される電圧が異なってチャージインジェクションにより生じる電荷量が互いに違ったとしても、該回路出力の誤差を除去して、真の回路出力値を得ることができる。
また、請求項2記載の如く、前記第1スイッチと、該第1スイッチに対応する第2スイッチとは、互いに並列に接続されるトランスファーゲートにて構成される。
これにより、第1スイッチのゲート面積と第2スイッチのゲート面積との比を適宜比に設定することが容易となるため、該第1スイッチと第2スイッチとのチャージインジェクションによる効果の大きさの比を調整することが容易となる。
これにより、第1スイッチのゲート面積と第2スイッチのゲート面積との比を適宜比に設定することが容易となるため、該第1スイッチと第2スイッチとのチャージインジェクションによる効果の大きさの比を調整することが容易となる。
また、請求項3記載の如く、ゲート駆動型に構成される複数の第1スイッチからなる第1スイッチ群、およびゲート駆動型に構成される複数の第2スイッチからなる第2スイッチ群を備え、前記各第2スイッチは、該第2スイッチに対応する前記各第1スイッチと独立してスイッチング可能であるとともに、該第2スイッチに対応する前記各第1スイッチのゲート面積に対する実数倍のゲート面積を有しているサンプルホールド回路の出力補正方法であって、前記サンプルホールド回路における、第1回目のサンプリング動作にて、第1スイッチをスイッチングするパターン、第2スイッチをスイッチングするパターン、または第1スイッチと第2スイッチとの両方をスイッチングするパターンの何れかのスイッチングパターンによりサンプリングを行うとともに、第2回目のサンプリング動作にて、第1スイッチをスイッチングするパターン、第2スイッチをスイッチングするパターン、または第1スイッチと第2スイッチとの両方をスイッチングするパターンのうち、第1のサンプリング動作で行ったスイッチングパターンとは異なるスイッチングパターンによりサンプリングを行い、第1回目のサンプリング動作の出力結果と第2回目のサンプリング動作の出力結果とを用いて、サンプルホールド回路の出力の補正演算を行う。
これにより、ゲート容量が異なるサンプルホールド回路でのサンプリング結果である、複数の出力値を得ることができ、サンプルホールド回路の出力値が、該サンプルホールド回路における各スイッチのゲート面積に対して線形性を有している特性を利用して、サンプルホールド回路の出力からチャージインジェクションにより生じた電荷の影響を取り除くことが可能となる。このため、各スイッチに入力される電圧が異なってチャージインジェクションにより生じる電荷量が互いに違ったとしても、該回路出力の誤差を除去して、真の回路出力値を得ることができる。
これにより、ゲート容量が異なるサンプルホールド回路でのサンプリング結果である、複数の出力値を得ることができ、サンプルホールド回路の出力値が、該サンプルホールド回路における各スイッチのゲート面積に対して線形性を有している特性を利用して、サンプルホールド回路の出力からチャージインジェクションにより生じた電荷の影響を取り除くことが可能となる。このため、各スイッチに入力される電圧が異なってチャージインジェクションにより生じる電荷量が互いに違ったとしても、該回路出力の誤差を除去して、真の回路出力値を得ることができる。
本発明によれば、サンプルホールド回路の出力からチャージインジェクションにより生じた電荷の影響を取り除くことが可能となり、各スイッチに入力される電圧が異なってチャージインジェクションにより生じる電荷量が互いに違ったとしても、該回路出力の誤差を除去して、真の回路出力値を得ることができる。
次に、本発明を実施するための形態を、添付の図面を用いて説明する。
まず、スイッチ素子をトランスファーゲート等のゲート駆動型のスイッチ素子にて構成し、全差動アンプを用いたサンプルホールド回路における、一般的なチャージインジェクションの影響について説明する。
図7に示すように、スイッチ素子をゲート駆動型のスイッチ素子にて構成し、全差動アンプを用いたサンプルホールド回路1は、入力電圧VSPと入力電圧VSMとの差電圧をサンプルホールドし、出力電圧VOPと出力電圧VOMとの差電圧を出力する回路である。
このサンプルホールド回路1においては、φ1のタイミングでスイッチSWl〜SW6がオンして、回路の各コンデンサが入力電位に充電され、φ2のタイミングでスイッチSW7・SW8がオンして、充電保持された電位が出力されるように構成されている。
このサンプルホールド回路1においては、φ1のタイミングでスイッチSWl〜SW6がオンして、回路の各コンデンサが入力電位に充電され、φ2のタイミングでスイッチSW7・SW8がオンして、充電保持された電位が出力されるように構成されている。
図7に示すサンプルホールド回路1におけるチャージインジェクションは、各スイッチSWl〜SW6がオン状態からオフ状態へ切り換わる際に、該スイッチSWl〜SW6にチャージされた少量の電荷が、各コンデンサCSP・CSM・COP・COMへ注入される現象をいい、各コンデンサCSP・CSM・COP・COMの誤差電圧の原因となるものである。
また、図8には、図7に用いられている全差動アンプを示しており、入力電圧VIM・VIPと出力電圧VOP・VOMの関係は以下の数1および数2のようになっている。
なお、数1および数2における、Aは全差動アンプのゲインを示しており、VCCは電源電圧を示している。また、VCC/2は、図8において「▽」にて表わしている。
なお、数1および数2における、Aは全差動アンプのゲインを示しており、VCCは電源電圧を示している。また、VCC/2は、図8において「▽」にて表わしている。
次に、図9には、サンプルホールド回路1がタイミングφ1にある状態を示しており、スイッチSWl〜SW6がオンし、スイッチSW7とスイッチSW8はオフしている。このタイミングφ1の状態においては、入力電圧VSPおよび入力電圧VSMがサンプリングされて各コンデンサCSP・CSM・COP・COMに充電される。
この場合、入力側のコンデンサCSP・CSMの電圧V(CSP)・V(CSM)は、次の数3および数4に示す如く与えられる。
この場合、入力側のコンデンサCSP・CSMの電圧V(CSP)・V(CSM)は、次の数3および数4に示す如く与えられる。
また、前記数1から、次の数5が得られる。
この数5を解くと、次の数6が得られる。
この数5を解くと、次の数6が得られる。
そして、前記数2および数6から、次の数7、数8が得られる。
なお、前記数5、数6、数7、および数8において、VOFはオペアンプAMPのオフセット電圧を表わしている。
なお、前記数5、数6、数7、および数8において、VOFはオペアンプAMPのオフセット電圧を表わしている。
このように、入力側のコンデンサCSP・CSMに電圧が印加されるタイミングφ1の状態から、図10に示すタイミングφ2の状態へ移行すると、各コンデンサCSP・CSM・COP・COMの電圧V(CSP)・V(CSM)・V(COP)・V(COM)に基づく出力信号が出力されるが、タイミングφ1からタイミングφ2へ移行する際には、前記スイッチSWl〜SW6がオン状態からオフ状態へと移行するため、チャージインジェクションが発生する。
図11に示すように、各スイッチSW1〜SW8にて発生するチャージインジェクションによる誤差電圧を、それぞれVCInS、VCInD(n=1〜8)とし、SWl〜SW6オフ後の各コンデンサCSP・CSM・COP・COMの電圧を、それぞれV(CSP)’、V(CSM)’、V(COP)’、V(COM)’とすると、これらの各電圧は、次の数9、数10、数11、数12のように表わされる。
そして、スイッチSW7とスイッチSW8がオンしているタイミングφ2の状態における、オペアンプAMPからの出力電圧は、各コンデンサCSP・CSM・COP・COMの電圧が、前記数3、数4、数7、数8、数9、数10、数11、および数12にて与えられるため、次の数13のように表わすことができる。
なお、数13において、VCI=VCI1D−VCI2D−VCI5S+VCI6Sである(次の数14においても同様)。
さらに、数13を解くと、次の数14が得られる。
なお、数13において、VCI=VCI1D−VCI2D−VCI5S+VCI6Sである(次の数14においても同様)。
さらに、数13を解くと、次の数14が得られる。
このようにして得られた数14によると、このサンプルホールド回路1の出力(VOP−VOM)は、各スイッSW1〜SW6のチャージインジェクションによる誤差電圧に対して線形性があることがわかる。
なお、チャージインジェクションによる誤差電圧は、各スイッチSW1〜SW6のチャネル層に充電された電荷が各コンデンサCSP・CSM・COP・COMに移動することによって起り、その電荷量は各スイッチSW1〜SW6のゲート容量に依存し、ほぼゲート面積に比例する。
従って、スイッチのゲート面積をSn、チャネルに溜まる電荷量をQnとすると、次の数15、数16が成り立つ。
これらの、数位15、数16、および前記数14から、サンプルホールド回路1の出力は、それぞれのスイッチSW1〜SW6のゲート面積Snに対して、線形性があることがわかる。
従って、スイッチのゲート面積をSn、チャネルに溜まる電荷量をQnとすると、次の数15、数16が成り立つ。
これらの、数位15、数16、および前記数14から、サンプルホールド回路1の出力は、それぞれのスイッチSW1〜SW6のゲート面積Snに対して、線形性があることがわかる。
そこで、本発明においては、図1に示すように、スイッチトキャパシタ回路にて構成される前記サンプルホールド回路1におけるスイッチSW1〜SW8を、それぞれ独立に開閉可能な一対の第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bにて構成している。
スイッチSW1〜SW8においては、第1スイッチSW1Aと第2スイッチSW1Bとが、第1スイッチSW2Aと第2スイッチSW2Bとが、第1スイッチSW3Aと第2スイッチSW3Bとが、第1スイッチSW4Aと第2スイッチSW4Bとが、第1スイッチSW5Aと第2スイッチSW5Bとが、第1スイッチSW6Aと第2スイッチSW6Bとが、第1スイッチSW7Aと第2スイッチSW7Bとが、第1スイッチSW8Aと第2スイッチSW8Bとが、それぞれ対応している。
スイッチSW1〜SW8においては、第1スイッチSW1Aと第2スイッチSW1Bとが、第1スイッチSW2Aと第2スイッチSW2Bとが、第1スイッチSW3Aと第2スイッチSW3Bとが、第1スイッチSW4Aと第2スイッチSW4Bとが、第1スイッチSW5Aと第2スイッチSW5Bとが、第1スイッチSW6Aと第2スイッチSW6Bとが、第1スイッチSW7Aと第2スイッチSW7Bとが、第1スイッチSW8Aと第2スイッチSW8Bとが、それぞれ対応している。
第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bは、例えば図2に示すようなトランスファーゲートにて構成されており、該第2スイッチSW1B〜SW8Bのゲート面積SBは、前記第1スイッチのゲート面積SAに対する実数倍の面積に構成されている。
ここで、第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bのチャージインジェクションによる効果の大きさは、該第1スイッチSW1A〜SW8Aのゲート面積SAおよび第2スイッチSW1B〜SW8Bのゲート面積SBの大きさに比例する。
そして、第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bは、MOSFETを用いたトランスファーゲートにて構成されているので、ゲート面積SAとゲート面積SBとの比を適宜比に設定することが容易であり、該第1スイッチSW1A〜SW8Aと第2スイッチSW1B〜SW8Bとのチャージインジェクションによる効果の大きさの比を調整することが容易となっている。
ここで、第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bのチャージインジェクションによる効果の大きさは、該第1スイッチSW1A〜SW8Aのゲート面積SAおよび第2スイッチSW1B〜SW8Bのゲート面積SBの大きさに比例する。
そして、第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bは、MOSFETを用いたトランスファーゲートにて構成されているので、ゲート面積SAとゲート面積SBとの比を適宜比に設定することが容易であり、該第1スイッチSW1A〜SW8Aと第2スイッチSW1B〜SW8Bとのチャージインジェクションによる効果の大きさの比を調整することが容易となっている。
また、前記各第1スイッチSW1A〜SW8Aおよび各第2スイッチSW1B〜SW8Bは、本例においては、Nch−MOSFETとPch−MOSFETとのソース電極同士およびゲート電極同士を接続して構成しているが、Nch−MOSFETのみ、またはPch−MOSFETのみで構成することも可能である。
また、各第1スイッチSW1A〜SW8Aにて第1スイッチ群を構成し、各第2スイッチSW1B〜SW8Bにて第2スイッチ群を構成している。
さらに、スイッチSW1〜SW8は、φ1のタイミングでは、スイッチSW1〜SW6がオンされるとともに、スイッチSW7・SW8がオフされ、φ2のタイミングでは、スイッチSW1〜SW6がオフされるとともに、スイッチSW7・SW8がオンされるように制御される
そして、各スイッチSW1〜SW8がオン・オフの開閉動作を行う場合は、第1スイッチSW1A〜SW8Aのみが開閉動作を行うパターン、第2スイッチSW1B〜SW8Bのみが開閉動作を行うパターン、ならびに第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bの両方が開閉動作を行うパターンの何れかのパターンにて駆動される。
さらに、スイッチSW1〜SW8は、φ1のタイミングでは、スイッチSW1〜SW6がオンされるとともに、スイッチSW7・SW8がオフされ、φ2のタイミングでは、スイッチSW1〜SW6がオフされるとともに、スイッチSW7・SW8がオンされるように制御される
そして、各スイッチSW1〜SW8がオン・オフの開閉動作を行う場合は、第1スイッチSW1A〜SW8Aのみが開閉動作を行うパターン、第2スイッチSW1B〜SW8Bのみが開閉動作を行うパターン、ならびに第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bの両方が開閉動作を行うパターンの何れかのパターンにて駆動される。
例えば、各スイッチSW1〜SW8が、第1スイッチSW1A〜SW8Aのみが開閉動作を行うパターンで駆動される場合は、タイミングφ1では、第1スイッチSW1A〜SW6Aがオン状態に切り換えられ、第1スイッチSW7A・SW8Aがオフ状態に切り換えられるとともに、第2スイッチSW1B〜SW8Bの全てがオフ状態に保持される。
また、タイミングφ2では、第1スイッチSW1A〜SW6Aがオン状態からオフ状態へ切り換えられ、第1スイッチSW7A・SW8Aがオフ状態からオン状態へ切り換えられるとともに、第2スイッチSW1B〜SW8Bの全てがオフ状態に保持される。
また、タイミングφ2では、第1スイッチSW1A〜SW6Aがオン状態からオフ状態へ切り換えられ、第1スイッチSW7A・SW8Aがオフ状態からオン状態へ切り換えられるとともに、第2スイッチSW1B〜SW8Bの全てがオフ状態に保持される。
また、各スイッチSW1〜SW8が、第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bの両方が開閉動作を行うパターンで駆動される場合は、タイミングφ1では、第1スイッチSW1A〜SW6Aおよび第2スイッチSW1B〜SW6Bがオン状態に切り換えられ、第1スイッチSW7A・SW8Aおよび第2スイッチSW7B・SW8Bがオフ状態に切り換えられる。
また、タイミングφ2では、第1スイッチSW1A〜SW6Aおよび第2スイッチSW1B〜SW6Bがオン状態からオフ状態へ切り換えられ、第1スイッチSW7A・SW8Aおよび第2スイッチSW7B・SW8Bがオフ状態からオン状態へ切り換えられる。
また、タイミングφ2では、第1スイッチSW1A〜SW6Aおよび第2スイッチSW1B〜SW6Bがオン状態からオフ状態へ切り換えられ、第1スイッチSW7A・SW8Aおよび第2スイッチSW7B・SW8Bがオフ状態からオン状態へ切り換えられる。
次に、このように構成されるサンプルホールド回路1の出力を補正する、出力補正装置について説明する。
図3に示すサンプルホールド回路1の出力補正装置は、サンプルホールド回路1と、該サンプルホールド回路1の出力をA/D変換するA/Dコンバータ2と、デジタル変換されたサンプルホールド回路1の出力を一時的に保存する第1レジスタ4aおよび第2レジスタ4bと、サンプルホールド回路1の出力を第1レジスタ4aおよび第2レジスタ4bの何れに入力するかを選択するセレクタ3と、第1レジスタ4aおよび第2レジスタ4bからの出力信号が入力され、サンプルホールド回路1の出力の補正演算等を行う演算回路5とを、備えている。
図3に示すサンプルホールド回路1の出力補正装置は、サンプルホールド回路1と、該サンプルホールド回路1の出力をA/D変換するA/Dコンバータ2と、デジタル変換されたサンプルホールド回路1の出力を一時的に保存する第1レジスタ4aおよび第2レジスタ4bと、サンプルホールド回路1の出力を第1レジスタ4aおよび第2レジスタ4bの何れに入力するかを選択するセレクタ3と、第1レジスタ4aおよび第2レジスタ4bからの出力信号が入力され、サンプルホールド回路1の出力の補正演算等を行う演算回路5とを、備えている。
本例のサンプルホールド回路1においては、例えば各スイッチSW1〜SW8における各第1スイッチSW1A〜SW8Aのゲート面積SAと、各第2スイッチSW1B〜SW8Bのゲート面積SBとが同じ面積に構成されている。
そして、前記出力補正装置では、次のような手順でサンプルホールド回路1の出力補正が行われる。
図4に示すように、まず、サンプルホールド回路1において、各スイッチSW1〜SW8の各第1スイッチSW1A〜SW8Aと各第2スイッチSW1B〜SW8Bとの両方を用いて、第1回目のサンプリング動作を行う(S01)。
図4に示すように、まず、サンプルホールド回路1において、各スイッチSW1〜SW8の各第1スイッチSW1A〜SW8Aと各第2スイッチSW1B〜SW8Bとの両方を用いて、第1回目のサンプリング動作を行う(S01)。
第1回目のサンプリング動作では、例えば、各スイッチSW1〜SW8は、第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bの両方が開閉動作を行うパターンにて駆動される。
すなわち、第1回目のサンプリング動作では、前記タイミングφ1にて、各スイッチSW1〜SW6の第1スイッチSW1A〜SW6Aと各第2スイッチSW1B〜SW6Bとの両方をオンさせるとともに、各スイッチSW7・SW8の第1スイッチSW7A・SW8Aと各第2スイッチSW7B・SW8Bとの両方をオフさせ、その後タイミングφ2にて、各スイッチSW1〜SW6の第1スイッチSW1A〜SW6Aと各第2スイッチSW1B〜SW6Bとの両方をオンからオフに切り換えるとともに、各スイッチSW7・SW8の第1スイッチSW7A・SW8Aと各第2スイッチSW7B・SW8Bとの両方をオフからオンに切り換えることで、サンプリングが行われる。
すなわち、第1回目のサンプリング動作では、前記タイミングφ1にて、各スイッチSW1〜SW6の第1スイッチSW1A〜SW6Aと各第2スイッチSW1B〜SW6Bとの両方をオンさせるとともに、各スイッチSW7・SW8の第1スイッチSW7A・SW8Aと各第2スイッチSW7B・SW8Bとの両方をオフさせ、その後タイミングφ2にて、各スイッチSW1〜SW6の第1スイッチSW1A〜SW6Aと各第2スイッチSW1B〜SW6Bとの両方をオンからオフに切り換えるとともに、各スイッチSW7・SW8の第1スイッチSW7A・SW8Aと各第2スイッチSW7B・SW8Bとの両方をオフからオンに切り換えることで、サンプリングが行われる。
この第1回目のサンプリング動作が行われるときには、前記セレクタは、A/Dコンバータ2からの出力を第1レジスタ4aへ入力する側に接続されており、第1回目のサンプリング動作で得られたサンプルホールド回路1からの出力(VOP−VOM)は、A/Dコンバータ2によりデジタル信号に変換された後(S02)、第1レジスタ4aに入力保存される(S03)。この第1レジスタ4aに保存されるサンプルホールド回路1からの出力値を、V1とする。
次に、サンプルホールド回路1において、第2回目のサンプリング動作が行われる(S04)。第2回目のサンプリング動作では、例えば、各スイッチSW1〜SW8は、第1スイッチSW1A〜SW8Aのみが開閉動作を行うパターンにて駆動される。
すなわち、第2回目のサンプリング動作では、タイミングφ1にて、各スイッチSW1〜SW6の第1スイッチSW1A〜SW6Aをオンさせるとともに、各スイッチSW7・SW8の第1スイッチSW7A・SW8Aをオフさせ、その後タイミングφ2にて、各スイッチSW1〜SW6の第1スイッチSW1A〜SW6Aをオンからオフに切り換えるとともに、各スイッチSW7・SW8の第1スイッチSW7A・SW8Aをオフからオンに切り換えることで、サンプリングが行われる。
すなわち、第2回目のサンプリング動作では、タイミングφ1にて、各スイッチSW1〜SW6の第1スイッチSW1A〜SW6Aをオンさせるとともに、各スイッチSW7・SW8の第1スイッチSW7A・SW8Aをオフさせ、その後タイミングφ2にて、各スイッチSW1〜SW6の第1スイッチSW1A〜SW6Aをオンからオフに切り換えるとともに、各スイッチSW7・SW8の第1スイッチSW7A・SW8Aをオフからオンに切り換えることで、サンプリングが行われる。
この第2回目のサンプリング動作が行われるときには、前記セレクタは、A/Dコンバータ2からの出力を第2レジスタ4bへ入力する側に接続されており、第2回目のサンプリング動作で得られたサンプルホールド回路1からの出力(VOP−VOM)は、A/Dコンバータ2によりデジタル信号に変換された後(S05)、第2レジスタ4bに入力保存される(S06)。この第2レジスタ4bに保存されるサンプルホールド回路1からの出力値を、V2とする。
次に、第1レジスタ4aに保存されている出力値V1と、第2レジスタ4bに保存されている出力値V2とが演算回路5へ入力される。
該演算回路5では、前記出力値V1および出力値V2を用いて、次の数17により、チャージインジェクションによる誤差電圧を排除した補正出力値Vを算出する(S07)。
該演算回路5では、前記出力値V1および出力値V2を用いて、次の数17により、チャージインジェクションによる誤差電圧を排除した補正出力値Vを算出する(S07)。
ここで、S1は第1回目のサンプリング動作を行う際の各スイッチSW1〜SW8のゲート面積を示し、S2は第2回目のサンプリング動作を行う際の各スイッチSW1〜SW8のゲート面積を示している。
本例の場合、第1回目のサンプリング動作時のゲート面積S1は、第1スイッチSW1A〜SW8Aと第2スイッチSW1B〜SW8Bとの両方が開閉動作を行うので、第1スイッチのゲート面積SAに第2スイッチのゲート面積SBを加えた(SA+SB)となり、第2回目のサンプリング動作時のゲート面積S2は、第1スイッチSW1A〜SW8Aのみが開閉動作を行うので、第1スイッチのゲート面積である(SA)となる。
本例の場合、第1回目のサンプリング動作時のゲート面積S1は、第1スイッチSW1A〜SW8Aと第2スイッチSW1B〜SW8Bとの両方が開閉動作を行うので、第1スイッチのゲート面積SAに第2スイッチのゲート面積SBを加えた(SA+SB)となり、第2回目のサンプリング動作時のゲート面積S2は、第1スイッチSW1A〜SW8Aのみが開閉動作を行うので、第1スイッチのゲート面積である(SA)となる。
なお、第1スイッチSW1A〜SW8Aのゲート面積SAおよび第2スイッチSW1B〜SW8Bのゲート面積SBは、演算回路5に接続される記憶装置5aに予め記憶されており、演算回路5は、記憶装置5aから抽出したゲート面積SA・SB、および第1・第2レジスタ4a・4bに入力された出力値V1・V2に基づいて、補正出力値Vを算出する。
このように、前記数17により補正出力値Vを算出することができるのは、前述のように、また図5に示すように、サンプルホールド回路1の出力値V1・V2が、スイッチSW1〜SW8のゲート面積S1・S2に対して線形性を有していることによる。
このように、前記数17により補正出力値Vを算出することができるのは、前述のように、また図5に示すように、サンプルホールド回路1の出力値V1・V2が、スイッチSW1〜SW8のゲート面積S1・S2に対して線形性を有していることによる。
このように、サンプルホールド回路1にて、第1回目のサンプリング動作と第2回目のサンプリング動作とで、各スイッチSW1〜SW8のスイッチングパターンを異ならせてサンプリングを行い、第1回目のサンプリング動作の出力結果と第2回目のサンプリング動作の出力結果とを用いて、補正回路5にて補正演算を行うことで、サンプルホールド回路1の出力値V1・V2が、スイッチSW1〜SW8のゲート面積S1・S2に対して線形性を有している特性を利用して、サンプルホールド回路1の出力からチャージインジェクションにより生じた電荷の影響を取り除くことが可能となる。
従って、各スイッチSW1〜SW8に入力される電圧が異なってチャージインジェクションにより生じる電荷量が互いに違ったとしても、該回路出力の誤差を除去し、真の回路出力値を得ることができる。
従って、各スイッチSW1〜SW8に入力される電圧が異なってチャージインジェクションにより生じる電荷量が互いに違ったとしても、該回路出力の誤差を除去し、真の回路出力値を得ることができる。
なお、本例では、第1回目のサンプリング動作におけるスイッチングパターンを、第1スイッチSW1A〜SW8Aと第2スイッチSW1B〜SW8Bとの両方をスイッチングするパターンとし、第2回目のサンプリング動作におけるスイッチングパターンを、第1スイッチSW1A〜SW8Aをスイッチングするパターンとしているが、第1回目のサンプリング動作におけるスイッチングパターンは、第1スイッチSW1A〜SW8Aをスイッチングするパターン、第2スイッチSW1B〜SW8Bをスイッチングするパターン、または第1スイッチSW1A〜SW8Aと第2スイッチSW1B〜SW8Bとの両方をスイッチングするパターンの何れを選択しても良く、第2回目のサンプリング動作におけるスイッチングパターンは、第1スイッチSW1A〜SW8Aをスイッチングするパターン、第2スイッチSW1B〜SW8Bをスイッチングするパターン、または第1スイッチSW1A〜SW8Aと第2スイッチSW1B〜SW8Bとの両方をスイッチングするパターンのうち、第1のサンプリング動作で行ったスイッチングパターンとは異なるスイッチングパターンを選択することができる。
また、本例では、第1回目および第2回目のサンプリング動作による出力結果を用いて、補正回路5により出力値の補正演算を行っているが、3回以上のサンプリング動作による出力結果を用いて補正演算を行うことも可能である。
さらに、本例では、各第1スイッチSW1A〜SW8Aのゲート面積SAと、各第2スイッチSW1B〜SW8Bのゲート面積SBとが同じ面積に構成されているが、第2スイッチSW1B〜SW8Bのゲート面積SBが、対応する第1スイッチSW1A〜SW8Aのゲート面積SAに対して実数倍であれば、両ゲート面積SAとゲート面積SBとが異なっていても良い。
さらに、本例では、各第1スイッチSW1A〜SW8Aのゲート面積SAと、各第2スイッチSW1B〜SW8Bのゲート面積SBとが同じ面積に構成されているが、第2スイッチSW1B〜SW8Bのゲート面積SBが、対応する第1スイッチSW1A〜SW8Aのゲート面積SAに対して実数倍であれば、両ゲート面積SAとゲート面積SBとが異なっていても良い。
また、各スイッチSW1〜SW8のスイッチング動作を次のように行うことで、該スイッチSW1〜SW8を、第1スイッチSW1A〜SW8Aまたは第2スイッチSW1B〜SW8Bの何れか一方をスイッチングするパターンにて駆動する場合と同等のチャージインジェクション効果を得ながら、スイッチSW1〜SW8のスイッチング速度を向上させることができる。
つまり、スイッチSW1〜SW8を、オン→オフ動作するときには、以下のようにスイッチングすることで、動作速度の向上を図ることができる。
まず、図6(a)に示すように、第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bを同時にオンする。
次に、図6(b)に示すように、例えば一方の第1スイッチSW1A〜SW8Aを、他方の第2スイッチSW1B〜SW8Bに先駆けてオフする。
さらに、図6(c)に示すように、残りの第2スイッチSW1B〜SW8Bをオフする。
まず、図6(a)に示すように、第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bを同時にオンする。
次に、図6(b)に示すように、例えば一方の第1スイッチSW1A〜SW8Aを、他方の第2スイッチSW1B〜SW8Bに先駆けてオフする。
さらに、図6(c)に示すように、残りの第2スイッチSW1B〜SW8Bをオフする。
前記図6(a)に示すように、第1スイッチSW1A〜SW8Aおよび第2スイッチSW1B〜SW8Bを同時にオンすることで、何れか一方のみをオンした場合に比べて電荷のトランスファーゲートへの移動速度を上昇することができる。
次に、前記図6(b)に示すように、一方の第1スイッチSW1A〜SW8Aをオフすることで、該第1スイッチSW1A〜SW8Aの電荷が、他方のオン状態にある第2スイッチSW1B〜SW8Bに再分配される。
そして、残った第2スイッチSW1B〜SW8Bをオフすると、該第2スイッチSW1B〜SW8Bのみのチャージインジェクション効果が得られる。
このようなスイッチングを行うことで、スイッチSW1〜SW8を構成するトランスファーゲートへの電荷のチャージ速度を速くすることができ、スイッチング速度を上昇させることが可能となる。
次に、前記図6(b)に示すように、一方の第1スイッチSW1A〜SW8Aをオフすることで、該第1スイッチSW1A〜SW8Aの電荷が、他方のオン状態にある第2スイッチSW1B〜SW8Bに再分配される。
そして、残った第2スイッチSW1B〜SW8Bをオフすると、該第2スイッチSW1B〜SW8Bのみのチャージインジェクション効果が得られる。
このようなスイッチングを行うことで、スイッチSW1〜SW8を構成するトランスファーゲートへの電荷のチャージ速度を速くすることができ、スイッチング速度を上昇させることが可能となる。
1 サンプルホールド回路
2 A/Dコンバータ
4a 第1レジスタ
4b 第2レジスタ
5 演算回路
SW1〜SW8 スイッチ
SW1A〜SW8A 第1スイッチ
SW1B〜SW8B 第2スイッチ
2 A/Dコンバータ
4a 第1レジスタ
4b 第2レジスタ
5 演算回路
SW1〜SW8 スイッチ
SW1A〜SW8A 第1スイッチ
SW1B〜SW8B 第2スイッチ
Claims (3)
- ゲート駆動型に構成される複数の第1スイッチからなる第1スイッチ群、およびゲート駆動型に構成される複数の第2スイッチからなる第2スイッチ群を備えるサンプルホールド回路と、前記第1スイッチおよび第2スイッチからのチャージインジェクションによる効果を補正するための補正演算を行う補正回路とを備え、
前記各第2スイッチは、該第2スイッチに対応する前記各第1スイッチと独立してスイッチング可能であるとともに、該第2スイッチに対応する前記各第1スイッチのゲート面積に対する実数倍のゲート面積を有しており、
前記サンプルホールド回路は、第1回目のサンプリング動作にて、第1スイッチをスイッチングするパターン、第2スイッチをスイッチングするパターン、または第1スイッチと第2スイッチとの両方をスイッチングするパターンの何れかのスイッチングパターンによりサンプリングを行うとともに、第2回目のサンプリング動作にて、第1スイッチをスイッチングするパターン、第2スイッチをスイッチングするパターン、または第1スイッチと第2スイッチとの両方をスイッチングするパターンのうち、第1のサンプリング動作で行ったスイッチングパターンとは異なるスイッチングパターンによりサンプリングを行い、
前記補正回路は、第1回目のサンプリング動作の出力結果と第2回目のサンプリング動作の出力結果とを用いて、補正演算を行う、
ことを特徴とするサンプルホールド回路の出力補正装置。 - 前記第1スイッチと、該第1スイッチに対応する第2スイッチとは、互いに並列に接続されるトランスファーゲートにて構成されることを特徴とする請求項1に記載のサンプルホールド回路の出力補正装置。
- ゲート駆動型に構成される複数の第1スイッチからなる第1スイッチ群、およびゲート駆動型に構成される複数の第2スイッチからなる第2スイッチ群を備え、
前記各第2スイッチは、該第2スイッチに対応する前記各第1スイッチと独立してスイッチング可能であるとともに、該第2スイッチに対応する前記各第1スイッチのゲート面積に対する実数倍のゲート面積を有しているサンプルホールド回路の出力補正方法であって、
前記サンプルホールド回路における、第1回目のサンプリング動作にて、第1スイッチをスイッチングするパターン、第2スイッチをスイッチングするパターン、または第1スイッチと第2スイッチとの両方をスイッチングするパターンの何れかのスイッチングパターンによりサンプリングを行うとともに、
第2回目のサンプリング動作にて、第1スイッチをスイッチングするパターン、第2スイッチをスイッチングするパターン、または第1スイッチと第2スイッチとの両方をスイッチングするパターンのうち、第1のサンプリング動作で行ったスイッチングパターンとは異なるスイッチングパターンによりサンプリングを行い、
第1回目のサンプリング動作の出力結果と第2回目のサンプリング動作の出力結果とを用いて、サンプルホールド回路の出力の補正演算を行う、
ことを特徴とするサンプルホールド回路の出力補正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005274400A JP2007088761A (ja) | 2005-09-21 | 2005-09-21 | サンプルホールド回路の出力補正装置および出力補正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005274400A JP2007088761A (ja) | 2005-09-21 | 2005-09-21 | サンプルホールド回路の出力補正装置および出力補正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007088761A true JP2007088761A (ja) | 2007-04-05 |
Family
ID=37975312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005274400A Pending JP2007088761A (ja) | 2005-09-21 | 2005-09-21 | サンプルホールド回路の出力補正装置および出力補正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007088761A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101151985B1 (ko) | 2009-12-18 | 2012-06-01 | 산요 세미컨덕터 컴퍼니 리미티드 | 충전 회로, 증폭 회로 |
WO2014175110A1 (ja) * | 2013-04-23 | 2014-10-30 | 株式会社島津製作所 | 電荷電圧変換回路 |
-
2005
- 2005-09-21 JP JP2005274400A patent/JP2007088761A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101151985B1 (ko) | 2009-12-18 | 2012-06-01 | 산요 세미컨덕터 컴퍼니 리미티드 | 충전 회로, 증폭 회로 |
WO2014175110A1 (ja) * | 2013-04-23 | 2014-10-30 | 株式会社島津製作所 | 電荷電圧変換回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101126035B1 (ko) | 높은 동작 주파수에서 전하결합소자 안의 일정한 전하량을 감산/가산하기 위한 장치 | |
JP5062293B2 (ja) | サンプルホールド回路及びa/d変換装置 | |
JP4556824B2 (ja) | 差動増幅器とデジタル・アナログ変換器、並びに表示装置 | |
EP1801976A1 (en) | Sample hold circuit, and pipeline ad converter using the circuit | |
JP2007159087A (ja) | サンプルホールド回路およびマルチプライングd/aコンバータ | |
JP2006115003A (ja) | サンプルホールド回路およびそれを用いたパイプラインad変換器 | |
CN102282837B (zh) | 减少多通道成像系统中的失配的抖动技术 | |
CN103684461A (zh) | 取样电路,减少取样电路中失真的方法以及包括这种取样电路的模拟数字转换器 | |
JP5818170B2 (ja) | A/d変換器、イメージセンサデバイス及びアナログ信号からディジタル信号を生成する方法 | |
EP1339169B1 (en) | Method of calibrating an analog-to-digital converter and a circuit implementing the same | |
US6954169B1 (en) | 1/f noise, offset-voltage charge injection induced error cancelled op-amp sharing technique | |
US7598896B2 (en) | A/D converter with noise cancel function | |
EP2378668A1 (en) | AD converter | |
US7830159B1 (en) | Capacitor mismatch measurement method for switched capacitor circuits | |
US10715757B2 (en) | A/D converter | |
JP3597812B2 (ja) | 擬似差動増幅回路及び擬似差動増幅回路を使用したa/d変換器 | |
JP2007088761A (ja) | サンプルホールド回路の出力補正装置および出力補正方法 | |
US10312925B1 (en) | Multiplying DAC of pipelined ADC | |
JP5507406B2 (ja) | スイッチトキャパシタ回路、サンプル・ホールド回路、および、a/d変換装置 | |
JP2005217870A (ja) | A/d変換装置 | |
EP2654204B1 (en) | Distortion cancellation in analog circuits | |
US20100289936A1 (en) | Buffer circuit, image sensor chip comprising the same, and image pickup device | |
US20040239378A1 (en) | Sample-and-hold with no-delay reset | |
JP2001273786A (ja) | サンプル・ホールド回路 | |
US20110291873A1 (en) | Differential amplifier and pipeline a/d converter using the same |