JP2010200519A

JP2010200519A - 昇圧チョッパ回路

Info

Publication number: JP2010200519A
Application number: JP2009043588A
Authority: JP
Inventors: Katsuji Iida; 克二飯田; Hiroshi Unno; 洋海野
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2009-02-26
Filing date: 2009-02-26
Publication date: 2010-09-09

Abstract

【課題】簡単な回路構成で、高い昇圧比を高精度に得ることができる昇圧チョッパ回路を提供する。
【解決手段】入力電圧を十数倍に昇圧して、外部機器に電圧を供給する昇圧チョッパ回路であって、電圧を昇圧する回路ブロックを複数系統備え、その複数の回路ブロックを同一の制御信号で制御する。
【選択図】図１

Description

本発明は、昇圧チョッパ回路に関し、特に、簡易な構成で高い昇圧比を実現できる昇圧チョッパ回路に関する。

図５に従来の昇圧チョッパ回路の一例を示す。図５に示すように、従来の昇圧チョッパ回路は、電圧入力端とダイオードＤ１００のアノード間に設けられたリアクトルＬ１００と、ダイオードＤ１００のカソード（電圧出力端）とグランドとの間に設けられたコンデンサーＣ１００と、出力電圧を検出するために電圧出力端とグランドの間に直列に設けられた抵抗Ｒ１００、Ｒ２００と、リアクトル１００とダイオード１００との接続点とグランドとの間に設けられたスイッチング素子ＳＷ１００と、出力電圧の変化を検出して、スイッチング素子ＳＷ１００のゲート信号を制御する制御回路１００と、電圧出力端とグランドとの間に設けられた負荷２００とから構成されている。

この種の昇圧チョッパ回路は、スイッチング素子ＳＷ１００がオン状態のときに、リアクトルＬ１００にエネルギーを蓄積し、スイッチング素子ＳＷ１００がオフ状態になると、入力電圧Ｖｉ（＝Ｅ１）とリアクトルＬ１００に蓄積されたエネルギーとが加算されて出力側に伝達されることにより、入力電圧よりも高い出力電圧を負荷に供給するものである。

つまり、図６に示すように、リアクトルＬ１００には、スイッチング素子ＳＷ１００がオフ状態のときに−（Ｅ０−Ｅ１）の負の電圧（Ｖ_Ｌ１００）が印加されている。ところが、スイッチング素子ＳＷ１００がオン状態になると、リアクトルＬ１００には、入力電圧Ｅ１が直接印加され、リアクトルＬ１００には、スイッチング素子ＳＷ１００のオン時間に比例して流れる電流がＩ１からＩ２に増加する。

ここで、回路に損失が無いとした場合、出力電力をＰｏとすると（Ｉ_１＋Ｉ_２）／２＝Ｐｏ／Ｅ１となり、Ｉ_２−Ｉ_１は入力電圧Ｅ１およびスイッチング素子ＳＷ１００のオン時間に比例し、リアクトルＬ１００のインダクタンスに反比例する。この間、負荷電流Ｉｏ（＝Ｐｏ／Ｅｏ）はコンデンサーＣ１００から供給される。コンデンサーＣ１００は、静電容量が十分大きく、コンデンサー電圧（＝出力電圧Ｅｏ）の変動はほとんど無い。

スイッチング素子ＳＷ１００がオフすると、リアクトルＬ１００の電流は、ダイオードＤ１００に転流し、コンデンサーＣ１００および負荷電流Ｉ_ｏに分流する。この時、リアクトルＬ１００には、−(Ｅｏ−Ｅ１）の負の電圧が印加されるので、Ｉ_２からＩ_１へと減少する。Ｉ_２−Ｉ_１は印加電圧（Ｅｏ−Ｅ１）およびスイッチング素子ＳＷ１００のオフ時間に比例し、リアクトルＬ１００のインダクタンスに反比例する。したがって、スイッチング素子ＳＷ１００のオン−オフの比率を制御することにより、所望の出力電圧が得られることになる。

ここで、図７に従来の昇圧チョッパ回路におけるデューティー（周期Ｔに対するスイッチング素子ＳＷ１００のオン時間の比。図中、Ｄ）と昇圧比（図中、Ｅ０／Ｅ１）の関係を示す。この図に示すように、図５のような従来の昇圧チョッパ回路を用いても、理論上は、高い昇圧比（図中、Ｅ０／Ｅ１）を得ることができる。

この回路では、デューティー比をＤ、スイッチング周期をＴとすると、以下の数１の関係が得られ、これからＥ０とＥ１の関係は、数２のようになる。これにより、数２からデューティーＤと昇圧比（Ｅ０／Ｅ１）との関係は数３のように導かれる。

したがって、上記数３の関係をグラフに表すと、図７のようになる。つまり、本回路では、図７に示すように、昇圧比（図中、Ｅ０／Ｅ１）の高い部分では、グラフの傾きが小さいために、わずかなデューティー（図中、Ｄ）変動により昇圧比（図中、Ｅ０／Ｅ１）が大きく変動してしまう。そのため、図５のような従来の昇圧チョッパ回路において、高い昇圧比（図中、Ｅ０／Ｅ１）を実現しようとしても、安定的な制御が困難であるという問題がある。

また、図７から明らかなように、昇圧比が十数倍となるとデューティー比が０．９２と、ほとんどスイッチング素子がオン状態となるようにしなければならない。このように大きなデューティー比の取れる制御用集積回路が存在しない上に、入力電圧の急降や負荷の急増のような過渡変動時に、一時的に、スイッチング素子のオン時間を延ばして出力電圧の降下を小さく抑える必要があるが、延ばせるオン時間がほとんど無く過渡変動が大きくなってしまう問題がある。

これを回避するために、現状では、インバータ回路、フライバックコンバータおよびフォワードコンバータ等が用いられているが、これらの回路では、入力電流が非連続であるために、入力および出力に平滑回路が必要となり、回路の大型化、効率の低下およびコストの上昇という問題がある。

上記のような問題に対して、昇圧チョッパ回路を多段接続して、昇圧比を高めるとともに、目標の高電圧への到達時間を短縮して昇圧電圧の立ち上がり応答性を向上させることができる技術が提案されている（例えば、特許文献１参照。）。

特開平７−１９４０９８号公報

しかしながら、特許文献１に記載の技術においては、ある程度昇圧比を高められるものの、本発明において対象としているような大きな電力を得ることはできず、しかも、回路構成が大きく、回路のコストが増大するという問題がある。

そこで、本発明は、上述の課題に鑑みてなされたものであり、簡単な回路構成で、高い昇圧比を高精度に得ることができる昇圧チョッパ回路を提供することを目的とする。

本発明は、上記の課題を解決するために以下の事項を提案している。

（１）本発明は、入力電圧を十数倍に昇圧して、外部機器に電圧を供給する昇圧チョッパ回路であって、電圧を昇圧する回路ブロックを複数系統備え、該複数の回路ブロックを同一の制御信号で制御することを特徴とする昇圧チョッパ回路を提案している。

この発明によれば、電圧を昇圧する回路ブロックを複数系統備え、この複数の回路ブロックを同一の制御信号で制御するため、簡単な回路構成で、高い昇圧比を高精度に得ることができる。

（２）本発明は、電圧入力端に接続された第１のインダクタと、該第１のインダクタと第２のインダクタとの間に配置された第１のダイオードと、該第１のダイオードのカソードと前記第２のインダクタとの接続点とグランド間に配置された第１のコンデンサーと、前記第２のインダクタの他端にアノードが接続された第２のダイオードと、該第２のダイオードのカソードとグランド間に設けられた第２のコンデンサーと、前記第１のインダクタと前記第１のダイオードのアノードとの接続点にアノードが接続された第３のダイオードと、該第３のダイオードのカソードおよび前記第２のインダクタと前記第２のダイオードのアノードとの接続点とグランド間に配置されたスイッチング素子と、該スイッチング素子に供給するゲート電圧を制御する制御手段と、前記第２のダイオードのカソードとグランド間に直列に配置され、出力電圧の分圧値を前記制御手段に供給する第１および第２の抵抗と、からなり、前記第１のインダクタと、前記第１のダイオードと、前記スイッチング素子と、前記第１のコンデンサーとが第１の昇圧回路ブロックを形成し、前記第２のインダクタと、前記第２のダイオードと、前記スイッチング素子と、前記第２のコンデンサーとが第２の昇圧回路ブロックを形成することを特徴とする昇圧チョッパ回路を提案している。

この発明によれば、第１のインダクタと、第１のダイオードと、スイッチング素子と、第１のコンデンサーとで形成された第１の昇圧回路ブロックと、第２のインダクタと、第２のダイオードと、スイッチング素子と、第２のコンデンサーとで形成された第２の昇圧回路ブロックとで昇圧を行うため、簡単な回路構成で、高い昇圧比を高精度に得ることができる。

（３）本発明は、電圧入力端に接続された第１のインダクタと、アノードが該第１のインダクタに接続され、カソードが第２のインダクタに接続された第１のダイオードと、前記第１のダイオードのアノードとグランド間に配置された第１のスイッチング素子と、前記第１のダイオードのカソードとグランド間に配置された第１のコンデンサーと、前記第１のダイオードのカソードと第２のダイオードのアノードとの間に配置された第２のインダクタと、前記第２のダイオードのアノードとグランド間に配置された第２のスイッチング素子と、前記第２のダイオードのカソードとグランド間に配置された第２のコンデンサーと、前記第１および第２のスイッチング素子に供給するゲート電圧を制御する制御手段と、前記第２のダイオードのカソードとグランド間に直列に配置され、出力電圧の分圧値を前記制御手段に供給する第１および第２の抵抗と、からなり、前記第１のインダクタと、前記第１のダイオードと、前記第１のコンデンサーと、前記第１のスイッチング素子とが第１の昇圧回路ブロックを形成し、前記第２のインダクタと、前記第２のダイオードと、前記第２のコンデンサー、第２のスイッチング素子とが第２の昇圧回路ブロックを形成することを特徴とする昇圧チョッパ回路を提案している。

この発明によれば、第１のインダクタと、第１のダイオードと、第１のコンデンサーと、第１のスイッチング素子とで形成される第１の昇圧回路ブロックと第２のインダクタと、第２のダイオードと、第２のコンデンサーと、第２のスイッチング素子とで形成される第２の昇圧回路ブロックとで昇圧を行うため、簡単な回路構成で、高い昇圧比を高精度に得ることができる。

本発明によれば、電圧を昇圧する回路ブロックを複数系統備え、この複数の回路ブロックを同一の制御信号で制御するため、簡単な回路構成で、高い昇圧比を得ることができるという効果がある。また、本発明によれば、高い昇圧比の領域において、デューティーの制御ゲインを従来よりも低く抑えることができるため、精度の高い制御が可能となるという効果がある。

本発明の第１の実施形態に係る昇圧チョッパ回路の構成を示す図である。図１に示した昇圧チョッパ回路における各部の波形を示す図である。第１の実施形態に係る昇圧チョッパ回路におけるデューティーと昇圧比との関係を示す図である。本発明の第２の実施形態に係る昇圧チョッパ回路の構成を示す図である。従来の昇圧チョッパ回路の構成を示す図である。図５に示した昇圧チョッパ回路における各部の波形を示す図である。図５に示した昇圧チョッパ回路におけるデューティーと昇圧比との関係を示す図である。

以下、本発明の実施の形態について図面を参照しながら説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。

＜第１の実施形態＞
図１から図３を用いて、本発明の第１の実施形態について説明する。

＜昇圧チョッパ回路の構成＞
図１に示すように、本実施形態に係る昇圧チョッパ回路は、電源Ｖｉと、リアクトルＬ１と、制御回路１１と、ダイオードＤ３と、スイッチング素子ＳＷ１と、ダイオードＤ１と、コンデンサーＣ１と、リアクトルＬ２と、ダイオードＤ２と、コンデンサーＣ２と、抵抗Ｒ１、Ｒ２と、負荷１２とから構成されている。

電源Ｖｉの負端子はグランドに接続され、正端子は、リアクトルＬ１に接続されている。リアクトルＬ１の他端は、ダイオードＤ３およびダイオードＤ１のアノードに接続され、ダイオードＤ３のカソードおよびリアクトルＬ２の一端とダイオードＤ２のアノードとの接続点とグランド間に、スイッチング素子ＳＷ１が接続されている。

リアクトルＬ２の他端は、ダイオードＤ１のカソードに接続されている。ダイオードＤ２のカソードは、コンデンサーＣ２に接続され、コンデンサーＣ２の他端は、グランドに接続されている。また、ダイオードＤ２のカソードとグランドとの間には、負荷１２が接続されるとともに、直列接続された抵抗Ｒ１、Ｒ２が設けられ、これらの接続点は、制御回路１１に接続されている。

本実施形態に係る昇圧チョッパ回路は、リアクトルＬ１と、ダイオードＤ１と、スイッチング素子ＳＷ１と、コンデンサーＣ１とで形成された第１の昇圧回路ブロックと、リアクトルＬ２と、ダイオードＤ２と、スイッチング素子ＳＷ１と、コンデンサーＣ２とで形成された第２の昇圧回路ブロックとで多段昇圧を行うものである。

＜回路の動作＞
次に、図２を用いて、本実施形態に係る昇圧チョッパ回路の動作について、説明する。
まず、制御回路１１のゲート信号により、スイッチング素子ＳＷ１がオンすると、リアクトルＬ１にかかる電圧が−（Ｅ２−Ｅ１）の負電圧からＥ１の正電圧に切り替わる。これにより、リアクトルＬ１に流れる電流Ｉ_Ｌ１は、Ｉ_１からＩ_２まで上昇する。回路に損失が無いとした場合、出力電力をＰｏとすると、（Ｉ１＋Ｉ２）／２＝Ｐｏ／Ｅ１となり、Ｉ_２−Ｉ_１は入力電圧Ｅ１およびスイッチング素子ＳＷ１のオン時間に比例し、第１のリアクトルＬ１のインダクタンスに反比例する。この間、第１のダイオードＤ１は非導通となるため、第２のリアクトルＬ２の電流Ｉ_Ｌ２は、第１のコンデンサーＣ１から流れる。第１のコンデンサーＣ１は、静電容量が十分大きく、コンデンサー電圧（Ｅ２）の変動はほとんど無い。

また、このとき、リアクトルＬ２にかかる電圧は、−（Ｅｏ−Ｅ２）からＥ２に切り替わる。これにより、リアクトルＬ２に流れる電流Ｉ_Ｌ２は、Ｉ_３からＩ_４まで上昇する。回路に損失が無いとした場合、出力電力をＰｏとすると（Ｉ_３＋Ｉ_４）／２＝Ｐｏ／Ｅ２となり、（Ｉ_２−Ｉ_１）は、中間電圧Ｅ２およびスイッチング素子ＳＷ１のオン時間に比例し、第２のリアクトルＬ２のインダクタンスに反比例する。この間、第２のダイオードＤ２は、非導通となるため、負荷電流Ｉ_ｏは、第２のコンデンサーＣ２から供給される。第２のコンデンサーＣ２は、静電容量が十分大きく、コンデンサー電圧（Ｅｏ）の変動はほとんど無い。

次に、スイッチング素子ＳＷ１がオフすると、リアクトルＬ１にかかる電圧が、−（Ｅ２−Ｅ１）の負電圧となり、リアクトルＬ１に流れる電流が、Ｉ_２からＩ_１に減少する。Ｉ_２−Ｉ_１は、印加電圧（Ｅ２−Ｅ１）およびスイッチング素子ＳＷ１のオフ時間に比例し、リアクトルＬ１のインダクタンスに反比例する。一方、リアクトルＬ２にかかる電圧が、−（Ｅｏ−Ｅ２）の負電圧となり、リアクトルＬ２に流れる電流が、Ｉ_４からＩ_３に減少する。Ｉ_４−Ｉ_３は、印加電圧（Ｅｏ−Ｅ２）およびスイッチング素子ＳＷ１のオフ時間に比例し、リアクトルＬ２のインダクタンスに反比例する。したがって、スイッチング素子ＳＷ１のオン−オフの比率を制御することにより、所望の出力電圧が得られることになる。

したがって、本実施形態によれば、リアクトルＬ１と、ダイオードＤ１と、スイッチング素子ＳＷ１と、コンデンサーＣ１とで形成された第１の昇圧回路ブロックと、リアクトルＬ２と、ダイオードＤ２と、スイッチング素子ＳＷ１と、コンデンサーＣ２とで形成された第２の昇圧回路ブロックとで昇圧を行うことにより、簡単な回路構成で、高い昇圧比の昇圧チョッパ回路を構成することができる。

また、本実施形態における昇圧チョッパ回路では、デューティー比をＤ、スイッチング周期をＴとすると、以下の数４の関係が得られる。

上記数４の式から、Ｅ１とＥ２との関係は、数５のようになる。

一方、Ｅ２とＥ０との関係は、数６のようになるため、これから、Ｅ０は、Ｅ２を用いて、数７のように表される。

ここで、数５と数７から、Ｅ０とＥ１との関係は、数８のようになるため、これにより、デューティーＤと昇圧比（Ｅ０／Ｅ１）との関係は数９のように導かれる。

また、デューティーＤに対するＥｏ／Ｅ１の変化率ｄ（Ｅｏ／Ｅ１）／ｄＤを求めると、従来方式および新方式ではそれぞれ数１０および数１１となる。

同じ昇圧率（Ｅｏ／Ｅ１）で、従来方式と新方式で比較すると、例えばＥ１＝１２ＶからＥｏ＝１５０Ｖに昇圧する場合、デューティーＤは、従来方式でＤ＝０．９２、新方式でＤ＝０．７１７２であるから、これらを数１０および数１１に代入すると、従来方式では、１５６．２５、新方式で８８．３８８となり、新方式の方が、変化率が小さく（約１／２）なり、同じ閉ループ利得であれば、より精度の高い制御が可能であり、誤差増幅器の利得が同じであれば、より安定な制御が可能となる。

＜第２の実施形態＞
図４を用いて、第２の実施形態について、説明する。

図４に示すように、本実施形態に係る昇圧チョッパ回路は、電源Ｖｉと、リアクトルＬ１１と、制御回路１３と、ダイオードＤ１１と、スイッチング素子ＳＷ１１と、コンデンサーＣ１１と、リアクトルＬ１２と、スイッチング素子ＳＷ１２と、ダイオードＤ１２と、コンデンサーＣ１２と、抵抗Ｒ１１、Ｒ１２と、負荷１２とから構成されている。

電源Ｖｉの負端子はグランドに接続され、正端子は、リアクトルＬ１１に接続されている。リアクトルＬ１１の他端は、ダイオードＤ１１およびスイッチング素子ＳＷ１１のドレインに接続されている。また、スイッチング素子ＳＷ１１のソースは、グランドに接続されている。さらに、ダイオードＤ１１のカソードとリアクトルＬ１２との接続点とグランドとの間には、コンデンサーＣ１１が設けられている。

リアクトルＬ１２の一端は、ダイオードＤ１１のカソードに接続され、その他端は、ダイオードＤ１２のカソードおよびスイッチング素子ＳＷ１２のドレインに接続されている。また、スイッチング素子ＳＷ１２のソースは、グランドに接続されている。ダイオードＤ１２のカソードは、コンデンサーＣ１２に接続され、コンデンサーＣ１２の他端は、グランドに接続されている。また、ダイオードＤ１２のカソードとグランドとの間には、負荷１２が接続されるとともに、直列接続された抵抗Ｒ１１、Ｒ１２が設けられ、これらの接続点は、制御回路１３に接続されている。

本実施形態に係る昇圧チョッパ回路は、リアクトルＬ１１と、ダイオードＤ１１と、コンデンサーＣ１１と、スイッチング素子ＳＷ１１とで形成された第１の昇圧回路ブロックと、リアクトルＬ１２と、ダイオードＤ１２と、コンデンサーＣ１２と、スイッチング素子ＳＷ１２とで形成された第２の昇圧回路ブロックとで昇圧を行うものである。なお、スイッチング素子ＳＷ１１およびスイッチング素子ＳＷ１２のゲート信号は、制御回路１３から供給される共通の制御信号によりコントロールされている。

なお、本実施形態は、第１の実施形態とは異なり、スイッチング素子が共通ではなく、個別に設けられている。また、この両方のスイッチング素子は全く同じ位相で動作するので詳しい動作説明は省略する。

したがって、本実施形態によれば、リアクトルＬ１１と、ダイオードＤ１１と、コンデンサーＣ１１と、スイッチング素子ＳＷ１１とで形成された第１の昇圧回路ブロックと、リアクトルＬ１２と、ダイオードＤ１２と、コンデンサーＣ１２と、スイッチング素子ＳＷ１２とで形成された第２の昇圧回路ブロックとをスイッチング素子ＳＷ１１およびスイッチング素子ＳＷ１２のゲート信号を制御回路１３から供給される共通の制御信号によりコントロールすることによって、多段昇圧を行うことにより、簡単な回路構成で、高い昇圧比の昇圧チョッパ回路を構成することができる。

以上、この発明の実施形態につき、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。なお、本実施形態においては、電圧を昇圧する回路ブロックを複数系統備える多段昇圧の構成について、説明したが、これに限らず、一般的な昇圧チョッパ回路を多段で構成してもよい。

１１・・・制御回路
１２・・・負荷
１３・・・制御回路
Ｖｉ・・・電源
Ｌ１・・・リアクトル
Ｄ１・・・ダイオード
Ｄ２・・・ダイオード
Ｄ３・・・ダイオード
ＳＷ１・・・スイッチング素子
Ｃ１・・・コンデンサー
Ｌ２・・・リアクトル
Ｃ２・・・コンデンサー
Ｒ１・・・抵抗
Ｒ２・・・抵抗
Ｌ１１・・・リアクトル
Ｄ１１・・・ダイオード
ＳＷ１１・・・スイッチング素子
Ｃ１１・・・コンデンサー
Ｌ１２・・・リアクトル
ＳＷ１２・・・スイッチング素子
Ｄ１２・・・ダイオード
Ｃ１２・・・コンデンサー
Ｒ１１・・・抵抗
Ｒ１２・・・抵抗

Claims

入力電圧を十数倍に昇圧して、外部機器に電圧を供給する昇圧チョッパ回路であって、
電圧を昇圧する回路ブロックを複数系統備え、
該複数の回路ブロックを同一の制御信号で制御することを特徴とする昇圧チョッパ回路。
電圧入力端に接続された第１のインダクタと、
該第１のインダクタと第２のインダクタとの間に配置された第１のダイオードと、
該第１のダイオードのカソードと前記第２のインダクタとの接続点とグランド間に配置された第１のコンデンサーと、
前記第２のインダクタの他端にアノードが接続された第２のダイオードと、
該第２のダイオードのカソードとグランド間に設けられた第２のコンデンサーと、
前記第１のインダクタと前記第１のダイオードのアノードとの接続点にアノードが接続された第３のダイオードと、
該第３のダイオードのカソードおよび前記第２のインダクタと前記第２のダイオードのアノードとの接続点とグランド間に配置されたスイッチング素子と、
該スイッチング素子に供給するゲート電圧を制御する制御手段と、
前記第２のダイオードのカソードとグランド間に直列に配置され、出力電圧の分圧値を前記制御手段に供給する第１および第２の抵抗と、
からなり、
前記第１のインダクタと、前記第１のダイオードと、前記スイッチング素子と、前記第１のコンデンサーとが第１の昇圧回路ブロックを形成し、
前記第２のインダクタと、前記第２のダイオードと、前記スイッチング素子と、前記第２のコンデンサーとが第２の昇圧回路ブロックを形成することを特徴とする昇圧チョッパ回路。
電圧入力端に接続された第１のインダクタと、
アノードが該第１のインダクタに接続され、カソードが第２のインダクタに接続された第１のダイオードと、
前記第１のダイオードのアノードとグランド間に配置された第１のスイッチング素子と、
前記第１のダイオードのカソードとグランド間に配置された第１のコンデンサーと、
前記第１のダイオードのカソードと第２のダイオードのアノードとの間に配置された第２のインダクタと、
前記第２のダイオードのアノードとグランド間に配置された第２のスイッチング素子と、
前記第２のダイオードのカソードとグランド間に配置された第２のコンデンサーと、
前記第１および第２のスイッチング素子に供給するゲート電圧を制御する制御手段と、
前記第２のダイオードのカソードとグランド間に直列に配置され、出力電圧の分圧値を前記制御手段に供給する第１および第２の抵抗と、
からなり、
前記第１のインダクタと、前記第１のダイオードと、前記第１のコンデンサーと、前記第１のスイッチング素子とが第１の昇圧回路ブロックを形成し、
前記第２のインダクタと、前記第２のダイオードと、前記第２のコンデンサー、第２のスイッチング素子とが第２の昇圧回路ブロックを形成することを特徴とする昇圧チョッパ回路。