KR20120024454A

KR20120024454A - 스위칭 레귤레이터 제어 회로, 스위칭 레귤레이터, 및 전자 기기

Info

Publication number: KR20120024454A
Application number: KR1020110084777A
Authority: KR
Inventors: 신고 하시구찌; 히데오 하라; 기요따까 우메모또
Original assignee: 로무 가부시키가이샤
Priority date: 2010-08-25
Filing date: 2011-08-24
Publication date: 2012-03-14
Also published as: JP2012050191A; CN102386770A; US20120049821A1; EP2424096A2; TW201244354A

Abstract

본 발명에 따른 스위칭 레귤레이터는, 소정의 발진 주파수를 갖는 클럭 신호를 생성하는 발진 회로와, 출력 회로에 접속되는 스위칭 소자를 구동하기 위한 스위칭 신호를 생성하는 스위칭 신호 생성 회로를 구비하고, 상기 스위칭 신호 생성 회로는, 상기 스위칭 신호의 주파수가 상기 클럭 신호의 주파수에 근접하도록, 상기 스위칭 신호의 온 시간을 변화시키고, 또한, 상기 출력 회로로부터 출력되는 출력 전압이 소정의 기준 전압에 근접하도록, 상기 스위칭 신호가 온으로 되는 타이밍을 변화시킨다.

Description

스위칭 레귤레이터 제어 회로, 스위칭 레귤레이터, 및 전자 기기{SWITCHING REGULATOR CONTROL CIRCUIT, SWITCHING REGULATOR, AND ELECTRONIC DEVICE}

본 발명은, 전원 장치에 관한 것으로, 특히 스위칭 레귤레이터에 관한 것이다.

다양한 전자 기기에서, 내부에 사용되는 전자 회로에 적절한 전압을 공급하기 위해서, 스위칭 레귤레이터 등의 승압형 또는 강압형 DC/DC 컨버터가 널리 이용되고 있다. 이와 같은 스위칭 레귤레이터는, 스위칭 소자의 온 오프를 제어하기 위한 스위칭 신호를 생성하는 스위칭 레귤레이터 제어 회로를 갖고 있다.

이 스위칭 신호로서는, 주파수가 일정하고 그 펄스폭에 따라서 스위칭 소자를 온 오프시키는 PWM[Pulse Width Modulation](펄스폭 변조) 신호가 널리 이용되고 있다(일본 특개 2003-219638호 공보나 일본 특개 2003-319643호 공보를 참조). 그런데, 이와 같은 PWM 신호를 이용한 주파수 고정 방식에서는, 한번 스위칭 소자가 온되고 나서, 다음에 온될 때까지의 기간은, 스위칭 주파수의 역수로 제공되는 주기 시간으로 고정되어 있기 때문에, 스위칭 주파수보다도 고속의 부하 변동이나 입력 전압의 변동에 대해서는 추종할 수 없어, 출력이 불안정하게 된다고 하는 과제를 갖고 있었다.

이에 대하여, 고속의 부하 응답성이 요구되는 어플리케이션에 대응하기 위해서, 스위칭 신호의 펄스폭, 즉 온 시간 Ton을 고정해 놓고, 하이 레벨로 되는 타이밍, 즉 주파수를 변화시키는 방식(이하, 온 시간 고정 방식이라고 함)이 생각된다. 이 온 시간 고정 방식에 의하면, 주파수 고정 방식에 비해 부하 변동이나 입력 전압 변동에 대하여 고속으로 응답할 수 있다.

또한, 온 시간 고정 방식의 스위칭 레귤레이터에 관련되는 종래 기술의 일례로서는, 본원 출원인에 의해 개시된 국제 공개 제2006/046372호 공보를 예로 들 수 있다.

이와 같은 스위칭 레귤레이터가 탑재되는 전자 기기에서는, 복수의 상이한 전압이 필요로 되는 경우가 있어, 강압형 스위칭 레귤레이터를 복수 채널 설치하고, 동일한 입력 전압을 상이한 강압율로 강압하여 출력하는 경우가 있다. 이때, 복수 채널의 스위칭 신호가 동시에 온으로 되어, 각 채널의 스위칭 소자가 동시에 온하면, 입력 전압을 공급하는 입력 전원으로부터 공급되는 입력 전류의 순시값이 급격하게 증가하게 된다. 강압형 스위칭 레귤레이터의 입력 전류의 변동이 커지면, 입력 전원의 전류 용량을 크게 하거나, 또는 평활화용의 입력 컨덴서의 용량을 크게 할 필요가 있다. 또한, 입력 전류가 순간적으로 증대되면, 스위칭 노이즈가 증가하기 때문에, 주변 회로의 오동작이나, EMI[Electro Magnetic Interference]의 증가가 문제로 된다.

여기서, 상기의 문제를 상이한 2개의 방식의 스위칭 레귤레이터에 대하여 생각해 본다. 강압형 스위칭 레귤레이터의 듀티비 Duty는, 정상 상태에서, Duty=Vout/Vin으로 주어진다. PWM 신호를 이용하는 주파수 고정 방식에서는, 동일한 오실레이터로부터 복수 채널의 스위칭 신호를 생성할 수 있고, 복수의 스위칭 신호의 주파수를 듀티비에 의하지 않고 동일하게 할 있기 때문에, 복수 채널간의 동기를 용이하게 취할 수 있고, 스위칭 신호가 온으로 되는 타이밍을 용이하게 시프트시킬 수 있다. 한편, 온 시간 고정 방식의 스위칭 레귤레이터의 경우, 각 채널에서의 스위칭 신호의 온 시간 Ton을 동일하게 설정한 경우, 듀티비가 변화하면 스위칭 신호의 주파수가 변화하게 되어, 각 채널간의 동기를 취하는 것이 곤란해져, 복수의 스위칭 신호가 동시에 온할 가능성이 있다. 이 때문에, 온 시간 고정 방식의 스위칭 레귤레이터를 복수 채널화하여 사용하는 경우, 입력 전류의 증가나 EMI의 증가가 발생한다고 하는 문제가 있다.

또한, 온 시간 고정 방식의 스위칭 레귤레이터를 정상 시(출력 불변 시)에 일정한 동작 주파수에서 구동하기 위해서는, 하기의 문제점이 있었다.

온 시간 고정 방식의 스위칭 레귤레이터에서, 이상적인 온 시간 Ton은, Ton=α×(Vout/Vin)으로 제공되지만, IC 내부의 지연이나 소자 변동에 의한 오차 A의 영향을 고려하면, 실제의 온 시간 Ton'는, Ton'=α×(Vout/Vin)±A로 된다. 또한, 상기 식 중의 부호 α는 IC 고유의 회로 상수이다.

도 16은 스위칭 레귤레이터의 동작 주파수가 변동하게 되는 모습을 도시한 타임 차트로서, (a) 오차 A가 없는 이상적인 상태(A=0), (b) 오차 A가 온 시간 Ton을 길게 하는 방향으로 작용한 상태(A>0), 및, (c) 오차 A가 온 시간 Ton을 짧게 하는 방향으로 작용한 상태(A<0)에서의 각각의 스위칭 전압 Vsw(도 15를 참조)가 도시되어 있다.

도 16 중의 부호 (a)와 (b)를 대비하면 알 수 있는 바와 같이, 실제의 온 시간 Ton'가 이상적인 온 시간 Ton보다도 오차 A만큼 길어지면, 그 영향을 받아서 오프 시간 Toff도 길어지기 때문에, 결과적으로, 스위칭 레귤레이터의 동작 주파수가 소정의 목표값보다도 낮아지게 된다.

또한, 도 16 중의 부호 (a)와 (c)를 대비하면 알 수 있는 바와 같이, 실제의 온 시간 Ton'가 이상적인 온 시간 Ton보다도 오차 A만큼 짧아지면, 그 영향을 받아서 오프 시간 Toff도 짧아지기 때문에, 결과적으로, 스위칭 레귤레이터의 동작 주파수가 소정의 목표값보다도 높아지게 된다.

예를 들면, 입력 전압 Vin이 높을수록, 혹은, 출력 전압 Vout의 목표값이 낮게 설정되어 있을수록, 상기 식에 의해 구해지는 온 시간 Ton(Ton')은 짧아지기 때문에, 메인 컴퍼레이터 CMP(도 15를 참조)에서의 신호 지연에 기인하는 오차 A(>0)의 영향이 상대적으로 커져 간다(도 17을 참조). 즉, 입력 전압 Vin이 높을수록, 혹은, 출력 전압 Vout의 목표값이 낮게 설정되어 있을수록, 이상적인 온 시간 Ton에 대한 오차 A의 비율이 커지고, 나아가서는, 스위칭 레귤레이터의 동작 주파수가 저하되어 간다(도 18을 참조).

또한, 스위칭 레귤레이터의 동작 주파수는, 부하 상태(부하 전류 Iout의 크기)에 따라서도 변동하게 된다. 구체적으로는, 부하 전류 Iout가 클수록, 스위칭 레귤레이터의 출력단을 형성하는 트랜지스터 N1에서의 전압 강하(=트랜지스터 N1의 온 저항값×트랜지스터 N1에 흐르는 전류값)가 커져, 스위칭 전압 Vsw의 하이 레벨 전위가 저하된다(도 19를 참조). 즉, 부하 전류 Iout가 클수록, 트랜지스터 N1에서의 에너지 로스가 커져, 온 시간 Ton에서의 부하에의 공급 전력이 감소하게 되기 때문에, 그 영향을 받아서 오프 시간 Toff가 짧아지고, 나아가서는, 스위칭 레귤레이터의 동작 주파수가 높아진다(도 20을 참조).

이와 같이, 스위칭 레귤레이터의 동작 주파수에 의도하지 않은 변동이 생긴 경우, 출력 리플의 증대 등, 스위칭 레귤레이터 자체의 성능 저하가 생기는 것은 물론, 스위칭 레귤레이터의 동작 주파수가 음성 신호나 무선 신호의 주파수 대역과 겹친 경우에는, 음성 출력이나 무선 통신에 지장을 발생시키는 등, 스위칭 레귤레이터를 전원으로서 탑재한 어플리케이션 자체의 성능을 손상시킬 우려도 있었다.

본 발명은, 본원의 발명자들에 의해 발견된 상기의 문제점을 감안하여 이루어진 것으로, 정상 시(출력 불변 때)에 일정한 동작 주파수에서 구동하는 온 시간 고정 방식의 스위칭 레귤레이터를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해서, 본 발명에 따른 스위칭 레귤레이터는, 소정의 발진 주파수를 갖는 클럭 신호를 생성하는 발진 회로와, 출력 회로에 접속되는 스위칭 소자를 구동하기 위한 스위칭 신호를 생성하는 스위칭 신호 생성 회로를 구비하고, 상기 스위칭 신호 생성 회로는, 상기 스위칭 신호의 주파수가 상기 클럭 신호의 주파수에 근접하도록, 상기 스위칭 신호의 온 시간을 변화시키고, 또한 상기 출력 회로로부터 출력되는 출력 전압이 소정의 기준 전압에 근접하도록, 상기 스위칭 신호가 온으로 되는 타이밍을 변화시키는 구성으로 되어 있다.

또한, 본 발명의 그 밖의 특징, 요소, 스텝, 이점, 및, 특성에 대해서는, 이하에 계속되는 최량의 형태의 상세한 설명이나 이것에 관한 첨부의 도면에 의해, 더욱 명백하게 된다.

도 1은 본 발명의 제1 실시 형태에 따른 스위칭 레귤레이터(100)의 구성을 도시하는 회로도.
도 2는 제1 온 시간 제어 회로(34)의 구성을 도시하는 회로도.
도 3은 제1 스위칭 레귤레이터부(200)의 신호 파형을 도시하는 타임 차트.
도 4는 제2 온 시간 제어 회로(44)의 구성을 도시하는 회로도.
도 5는 제2 온 시간 제어 회로(44)의 신호 파형을 도시하는 타임 차트.
도 6은 제2 온 시간 제어 회로(44)에서, 온 시간 보정 회로(70)에 의한 제2 온 시간의 보정을 행하지 않는 경우의 스위칭 레귤레이터(100)의 신호 파형을 도시하는 타임 차트.
도 7은 제2 온 시간 제어 회로(44)에서, 온 시간 보정 회로(70)에 의한 제2 온 시간의 보정을 행한 경우의 스위칭 레귤레이터(100)의 신호 파형을 도시하는 타임 차트.
도 8은 제1 실시 형태에 따른 스위칭 레귤레이터(100)를 탑재한 전자 기기(400)의 구성을 도시하는 블록도.
도 9는 본 발명의 제2 실시 형태에 따른 스위칭 레귤레이터(500)의 구성을 도시하는 회로도.
도 10은 온 시간 제어 회로 CTRL의 구성을 도시하는 회로도.
도 11은 온 시간 제어 회로 CTRL의 신호 파형을 도시하는 타임 차트.
도 12는 온 시간 제어 회로 CTRL에서, 온 시간 보정 회로 X에 의한 온 시간의 보정을 행한 경우의 스위칭 레귤레이터(500)의 신호 파형을 도시하는 타임 차트.
도 13은 온 시간 보정 동작을 보다 상세하게 설명하기 위한 타임 차트.
도 14는 본 발명의 제3 실시 형태에 따른 스위칭 레귤레이터(600)의 구성을 도시하는 회로도.
도 15는 온 시간 고정 방식의 스위칭 레귤레이터의 일 종래예를 도시하는 회로도.
도 16은 스위칭 레귤레이터의 동작 주파수가 변동하는 모습을 도시한 타임 차트.
도 17은 입력 전압 Vin과 스위칭 전압 Vsw의 관계를 도시하는 파형도.
도 18은 입력 전압 Vin과 동작 주파수의 관계를 도시하는 상관도.
도 19는 부하 전류 Iout와 스위칭 전압 Vsw의 관계를 도시하는 파형도.
도 20은 부하 전류 Iout와 동작 주파수의 관계를 도시하는 상관도.

<제1 실시 형태>

도 1은 본 발명에 따른 스위칭 레귤레이터의 제1 실시 형태를 도시하는 회로도이다. 이후의 도면에서, 동일한 구성 요소에는 동일한 부호를 붙이고, 적절히 설명을 생략한다. 도 8은 도 1의 스위칭 레귤레이터(100)를 탑재한 전자 기기(400)의 구성을 도시하는 블록도이다. 전자 기기(400)는, 예를 들면 퍼스널 컴퓨터나 디지털 가전, 혹은 휴대 전화 단말기나 CD[Compact Disc] 플레이어, PDA[Personal Digital/Data Assistant] 등의 전지 구동형 소형 정보 단말기이다. 이하에서는, 전자 기기(400)는 휴대 전화 단말기로서 설명한다.

전자 기기(400)는, 전지(310), 전원 장치(320), 아날로그 회로(330), 디지털 회로(340), 마이크로프로세서(350), LED[Light Emitting Diode](360)를 포함한다. 전지(310)는, 예를 들면 리튬 이온 전지이며, 직류 전압인 전지 전압 Vbat로서 3?4V 정도를 출력한다. 아날로그 회로(330)는, 파워 앰프나 안테나 스위치, LNA[Low Noise Amplifier], 믹서나 PLL[Phase Locked Loop] 등의 고주파 회로를 포함하고, 전원 전압 Vcc=3.4V 정도에서 안정 동작하는 회로 블록을 포함한다. 또한, 디지털 회로(340)는, 각종 DSP[Digital Signal Processor] 등을 포함하고, 전원 전압 Vdd=3.4V 정도에서 안정 동작하는 회로 블록을 포함한다. 마이크로프로세서(350)는, 전자 기기(400) 전체를 통괄적으로 제어하는 블록이며, 전원 전압 1.5V에서 동작한다. LED(360)는, RGB 3색의 LED 소자를 포함하고, 액정의 백라이트나, 조명으로서 이용되며, 그 구동에는, 4V 이상의 구동 전압이 요구된다.

전원 장치(320)는, 다채널의 스위칭 전원 장치이며, 각 채널마다의 필요에 따라서, 전지 전압 Vbat를 강압 또는 승압하는 복수의 스위칭 레귤레이터부를 구비하고, 아날로그 회로(330), 디지털 회로(340), 마이크로프로세서(350), LED(360)에 대하여 적절한 전원 전압을 공급한다. 이와 같은 전원 장치(320)에서는, 각 채널마다 스위칭 동작을 비동기로 행한 경우, 각 채널의 스위칭 소자가 동시에 온하는 경우가 있기 때문에, 전지(310)로부터의 입력 전류가 순시적으로 커져, EMI가 증가한다고 하는 문제가 있다.

도 8에 도시한 바와 같은 다채널의 전원 장치(320)로서, 제1 실시 형태에 따른 도 1의 스위칭 레귤레이터(100)를 이용하면, 채널간의 스위칭 동작을 동기시킴으로써, EMI 등의 문제를 바람직하게 해결할 수 있다. 이하, 도 1로 되돌아가서, 제1 실시 형태에 따른 스위칭 레귤레이터(100)의 구성에 대하여 상세하게 설명한다.

제1 실시 형태에 따른 스위칭 레귤레이터(100)는, 마스터 채널과 슬레이브 채널을 구비하고, 2개의 출력 전압을 출력하는 강압형의 DC/DC 컨버터이다. 이 스위칭 레귤레이터(100)는, 마스터 채널에 대응하는 제1 스위칭 레귤레이터부(200)와, 슬레이브 채널에 대응하는 제2 스위칭 레귤레이터부(300)를 포함하고, 입력 단자(102), 제1 출력 단자(104), 및, 제2 출력 단자(106)를 구비한다. 제1 스위칭 레귤레이터부(200) 및 제2 스위칭 레귤레이터부(300)는, 각각, 입력 단자(102)에 입력된 입력 전압 Vin을 강압하여, 제1 출력 단자(104)로부터 제1 출력 전압 Vout1을, 제2 출력 단자(106)로부터 제2 출력 전압 Vout2를 출력한다.

이 스위칭 레귤레이터(100)는, 제1 스위칭 소자(12), 제2 스위칭 소자(22), 및 각각에 접속되는 제1 출력 회로(14), 제2 출력 회로(24), 스위칭 신호를 생성하는 스위칭 레귤레이터 제어 회로(1000)를 포함한다. 스위칭 레귤레이터 제어 회로(1000)는, 제1 스위칭 소자(12)를 구동하기 위한 제1 스위칭 신호 SW1을 생성하는 제1 스위칭 신호 생성 회로(10) 및 제2 스위칭 소자(22)를 구동하기 위한 제2 스위칭 신호 SW2를 생성하는 제2 스위칭 신호 생성 회로(20)를 포함하고, 이들이 일체 집적화되어 구성된다.

또한, 제1 스위칭 레귤레이터부(200)는, 제1 스위칭 신호 생성 회로(10)와, 제1 스위칭 소자(12)와, 제1 출력 회로(14)를 포함한다. 마찬가지로, 제2 스위칭 레귤레이터부(300)는, 제2 스위칭 신호 생성 회로(20), 제2 스위칭 소자(22), 제2 출력 회로(24)를 포함한다. 제1 스위칭 레귤레이터부(200), 제2 스위칭 레귤레이터부(300)의 구성, 동작은 마찬가지이기 때문에, 이하, 제1 스위칭 레귤레이터부(200)에 대하여 설명한다.

제1 출력 회로(14)는, 제1 인덕터 L1, 제1 출력 컨덴서 Co1을 포함하고, 제1 스위칭 소자(12)와 접속되어 있다. 또한, 제1 스위칭 소자(12)는, 입력 단자(102) 및 접지 전위간에 직렬로 접속되는 제1 메인 트랜지스터 Tr1, 제1 동기 정류 트랜지스터 Tr2를 포함하고, 각각의 게이트 단자에 입력되는 구동 신호에 의해 온, 오프가 제어된다.

이들 제1 메인 트랜지스터 Tr1, 제1 동기 정류 트랜지스터 Tr2가 교대로 온 오프 함으로써, 제1 인덕터 L1에는 제1 메인 트랜지스터 Tr1 및 제1 동기 정류 트랜지스터 Tr2를 통하여 교대로 전류가 공급되어, 입력 전압 Vin이 강압된다. 또한, 제1 출력 회로(14)를 구성하는 제1 인덕터 L1 및 제1 출력 컨덴서 Co1은 로우 패스 필터를 구성하고, 제1 출력 전압 Vout1을 평활화하고, 제1 출력 단자(104)로부터 출력한다.

제1 스위칭 신호 생성 회로(10)는, 제1 전압 비교기(30), 제1 플립플롭(32), 제1 온 시간 제어 회로(34), 제1 구동 회로(36)를 포함한다.

이 제1 스위칭 신호 생성 회로(10)는, 제1 스위칭 소자(12)를 구동하기 위한 제1 스위칭 신호 SW1을 생성하고, 이 제1 스위칭 신호 SW1에 기초하여 제1 스위칭 소자(12)를 구동한다. 제1 스위칭 신호 생성 회로(10)에서 생성되는 제1 스위칭 신호 SW1은, 그 하이 레벨 기간(즉, 제1 메인 트랜지스터 Tr1의 온 시간)이 고정되고, 그 주파수(즉, 제1 메인 트랜지스터 Tr1의 온 타이밍)가 변화하는 펄스 신호로 되어 있다.

여기서, 제1 스위칭 신호 생성 회로(10)에서는, 제1 전압 비교기(30), 제1 플립플롭(32), 제1 온 시간 제어 회로(34)에 의해 온 시간이 고정된 제1 스위칭 신호 SW1이 생성된다.

제1 전압 비교기(30)는, 제1 기준 전압 Vref1 및 제1 출력 전압 Vout1의 대소 관계를 비교하여, Vref1>Vout1일 때 하이 레벨을, Vref1<Vout1일 때 로우 레벨을 출력한다. 이 제1 전압 비교기(30)의 출력 VS1은, 제1 플립플롭(32)의 세트 단자 S에 입력되고 있다. 따라서, 제1 플립플롭(32)은, Vref1>Vout1로 되어 세트되고 나서, 다음에 리세트될 때까지의 기간, 그 출력 신호인 제1 스위칭 신호 SW1을 하이 레벨로 한다.

제1 온 시간 제어 회로(34)에는 제1 플립플롭(32)의 반전 출력 VQ1'가 입력되고 있어, 제1 플립플롭(32)이 세트되고 나서 소정의 온 시간이 경과한 후에 제1 플립플롭(32)을 리세트한다. 도 2는 제1 온 시간 제어 회로(34)의 구성을 도시하는 회로도이다.

제1 온 시간 제어 회로(34)는, 정전류를 컨덴서에 흘려, 소정의 전압에 도달할 때까지의 경과 시간을 계측하는 타이머 회로이다. 이 제1 온 시간 제어 회로(34)는, 제1 트랜지스터 M1, 제1 컨덴서 C1, 제3 전압 비교기(52), 제1 정전류원(50)을 포함한다.

제1 트랜지스터 M1의 게이트에는, 제1 플립플롭(32)의 반전 출력 VQ1'가 입력된다. 제1 출력 전압 Vout1이 제1 기준 전압 Vref1보다 낮아져 제1 플립플롭(32)이 세트되면, 반전 출력 VQ1'는 로우 레벨로 되고, 제1 트랜지스터 M1은 오프한다.

제1 정전류원(50)에 의해 생성되는 제1 정전류 Ion1은, 제1 트랜지스터 M1이 온일 때 제1 트랜지스터 M1을 통하여 접지에 흐르고, 제1 트랜지스터 M1이 오프일 때, 제1 컨덴서 C1을 충전한다.

즉, 제1 출력 전압 Vout1이 제1 기준 전압 Vref1보다 낮아져 제1 플립플롭(32)이 세트되면, 반전 출력 VQ1'가 하이 레벨로부터 로우 레벨로 절환되고, 제1 정전류 Ion1에 의해 제1 컨덴서 C1의 충전이 개시된다.

제1 컨덴서 C1에 나타나는 전압 Vx는, 충전 개시로부터의 경과 시간, 즉 제1 플립플롭(32)이 세트되고 나서의 경과 시간 t를 이용하여, Vx=Ion1/C1×t로 공급된다. 제3 전압 비교기(52)는, 전압 Vx와 제3 기준 전압 Vref3을 비교하여, Vx <Vref3일 때 로우 레벨을 출력하고, Vx>Vref3일 때 하이 레벨을 출력한다. 즉, 제1 온 시간 제어 회로(34)는, 제1 플립플롭(32)이 세트되고 나서의 시간을 측정하는 타이머 회로로서 동작하고, 전압 Vx가 제3 기준 전압 Vref3에 도달할 때까지의 기간, 즉 Ton1=C1×Vref3/Ion1로 제공되는 일정 기간 경과 후에 그 출력을 하이 레벨로 한다. 후술하는 바와 같이, 기간 Ton1은, 제1 스위칭 신호 SW1을 하이 레벨로 유지해야 할 온 시간을 제공하게 된다. 이후, 이 소정 기간 Ton1을 제1 온 시간이라고 한다.

도 1로 되돌아간다. 제1 온 시간 제어 회로(34)의 출력 VR1은, 제1 플립플롭(32)의 리세트 단자에 입력되고 있기 때문에, 제1 플립플롭(32)은, 세트되고 나서 제1 온 시간 Ton1 경과한 후에 다시 리세트되게 된다. 그 결과, 제1 플립플롭(32)의 출력 SW1은, 제1 온 시간 제어 회로(34)에 의해 카운트되는 제1 온 시간 Ton1 동안 하이 레벨로 된다.

다음으로, 도 2의 제1 온 시간 제어 회로(34)에서의, 제1 온 시간 Ton1의 설정에 대하여 설명한다.

제1 스위칭 신호 SW1의 제1 온 시간 Ton1은, 제1 온 시간 제어 회로(34)에서 결정되며, Ton1=C1×Vref3/Ion1로 제공되는 것은 전술한 대로이다. 여기서, 제3 기준 전압 Vref3을, 제1 출력 전압 Vout1의 목표값인 제1 기준 전압 Vref1과 동일하게, 혹은 비례하도록 설정한다. 또한 제1 정전류 Ion1의 값을, 입력 전압 Vin에 비례하도록 설정한다. 그 결과, Vref3=Vref1×b1, Ion1=Vin×a1이 성립하게 된다. 이들을 상기의 제1 온 시간 Ton1에 대입하면, Ton1=C1×(Vref1×b1)/(Vin×a1)이 성립하는 것을 알 수 있다.

한편, 제1 스위칭 신호 SW1의 주기인 제1 주기 시간 Tp1과 제1 온 시간 Ton1 사이에는, 듀티비 D1을 이용하여, Ton1=D1×Tp1이 성립하고, 제1 스위칭 신호 SW1의 정상 상태에서의 듀티비 D1은, D1=Vref1/Vin으로 주어진다. 따라서, 제1 주기 시간 Tp1은 결국, Tp1=Ton1×Vin/Vref1로 된다. 이 제1 주기 시간 Tp1에, 상기 제1 온 시간 Ton1을 대입하면, Tp1=C1×(Vref1×b1)/(Vin×a1)×Vin/Vref1=C1×b1/a1이 얻어진다. 즉, 제1 정전류 Ion1이 입력 전압 Vin에 비례하고, 제3 기준 전압 Vref3을 제1 기준 전압 Vref1에 비례하도록 설정한 경우, 제1 주기 시간 Tp1, 혹은 그 역수로 주어지는 주파수 fp1은, 입력 전압 Vin 및 제1 출력 전압 Vout1의 목표값에 상관없이 일정하게 할 수 있다.

도 3은 제1 스위칭 레귤레이터부(200)의 각 신호 파형을 도시하는 타임 차트이다. 또한, 이 타임 차트는, 이해의 용이 및 보기 쉽게 하기 위해서, 종축, 횡축 모두 실제의 스케일과는 상이하게 도시되어 있다.

제1 스위칭 신호 SW1이 로우 레벨로 되어, 제1 메인 트랜지스터 Tr1이 오프하고 있는 시각 T0부터 시각 T1 동안, 제1 출력 전압 Vout1은 서서히 저하한다. 시각 T1에, 제1 출력 전압 Vout1이, 그 목표값인 제1 기준 전압 Vref1보다 낮아지면, 제1 전압 비교기(30)의 출력 VS1이 하이 레벨로 되어 제1 플립플롭(32)이 세트된다.

제1 온 시간 제어 회로(34)는, 제1 플립플롭(32)이 세트되고 나서의 경과 시간을 측정한다. 제1 온 시간 제어 회로(34)에서 전압 Vx가 상승하여, 시각 T1로부터 제1 온 시간 Ton1 경과 후의 시각 T2에 제3 기준 전압 Vref3보다 커지면, 제3 전압 비교기(52)의 출력 VR1이 하이 레벨로 되어, 제1 플립플롭(32)이 리세트된다. 시각 T1부터 시각 T2에서의 제1 스위칭 신호 SW1의 하이 레벨 시간 중에는, 제1 메인 트랜지스터 Tr1이 온되어, 제1 출력 전압 Vout1은 상승한다. 그 후, 제1 스위칭 신호 SW1이 로우 레벨로 되어, 제1 메인 트랜지스터 Tr1이 오프하면, 제1 출력 전압 Vout1은 다시 저하를 시작하고, 시각 T3에 Vout1<Vref1로 되어 다시 제1 플립플롭(32)이 세트되고, 제1 스위칭 신호 SW1이 하이 레벨로 되어, 제1 메인 트랜지스터 Tr1이 온으로 된다.

이와 같이 하여 제1 스위칭 신호 생성 회로(10)는, 제1 메인 트랜지스터 Tr1의 온 시간을 소정의 제1 온 시간 Ton1로 고정하면서, 제1 출력 전압 Vout1이 소정의 제1 기준 전압 Vref1에 근접하도록, 제1 메인 트랜지스터 Tr1이 온으로 되는 타이밍(바꿔 말하면, 제1 오프 시간 Toff1)을 변화시켜 제1 스위칭 신호 SW1을 생성한다.

제1 스위칭 신호 SW1은, 제1 구동 회로(36)에 입력되고 있고, 제1 구동 회로(36)는, 제1 스위칭 신호 SW1에 기초하여 제1 스위칭 소자(12)를 구동하기 위한 구동 신호를 생성한다. 본 실시 형태에서는, 제1 스위칭 신호 SW1의 하이 레벨 시간(제1 온 시간 Ton1)에 제1 메인 트랜지스터 Tr1이 온하고 제1 동기 정류 트랜지스터 Tr2가 오프하도록, 또한, 제1 스위칭 신호 SW1의 로우 레벨 시간(제1 오프 시간 Toff1)에 제1 메인 트랜지스터 Tr1이 오프하고 제1 동기 정류 트랜지스터 Tr2가 온하도록 구동 신호는 생성된다. 그 결과, 제1 출력 전압 Vout1은, 제1 기준 전압 Vref1에 근접하도록 제어되게 된다.

다음으로, 도 1로 되돌아가서, 슬레이브 채널인 제2 스위칭 레귤레이터부(300)에 대하여 설명한다. 제2 스위칭 레귤레이터부(300)의 기본적인 구성 및 동작은 전술한 제1 스위칭 레귤레이터부(200)와 마찬가지이기 때문에, 이하 그 상위점을 중심으로 설명한다.

제2 스위칭 레귤레이터부(300)는, 제2 스위칭 신호 생성 회로(20), 제2 스위칭 소자(22), 제2 출력 회로(24)를 포함한다. 제2 스위칭 소자(22) 및 제2 출력 회로(24)의 구성, 동작은 각각 제1 스위칭 소자(12) 및 제1 출력 회로(14)와 마찬가지이다.

제2 스위칭 신호 생성 회로(20)는, 제2 전압 비교기(40), 제2 플립플롭(42), 제2 온 시간 제어 회로(44), 제2 구동 회로(46)를 포함한다. 이 중, 제2 전압 비교기(40), 제2 플립플롭(42), 제2 구동 회로(46)의 구성 및 동작은 제1 스위칭 신호 생성 회로(10)와 마찬가지이기 때문에, 이하, 제2 온 시간 제어 회로(44)에 대하여 설명한다.

제2 온 시간 제어 회로(44)는, 제2 플립플롭(42)이 세트되고 나서 제2 스위칭 신호 SW2를 하이 레벨로 유지해야 할 제2 온 시간 Ton2가 경과한 후에, 제2 플립플롭(42)을 리세트한다. 이 제2 온 시간 제어 회로(44)에는, 제2 플립플롭(42)의 반전 출력 VQ2' 외에, 제1 스위칭 신호 SW1이 입력되고 있어, 제1 스위칭 신호 SW1의 상승부터 제2 스위칭 신호 SW2의 상승까지의 경과 시간에 기초하여 제2 스위칭 신호 SW2의 제2 온 시간 Ton2를 변화시킨다.

도 4는 제2 온 시간 제어 회로(44)의 구성을 도시하는 회로도이다. 제2 온 시간 제어 회로(44)는, 타이머 회로(80)와, 온 시간 보정 회로(70)를 포함한다.

타이머 회로(80)의 구성, 동작은, 도 2의 제1 온 시간 제어 회로(34)와 마찬가지이며, 도면 중의 Ich2로 나타내어지는 충전 전류에 의해 제2 컨덴서 C2를 충전하고, 제2 컨덴서 C2에 나타나는 전압 Vy가 소정의 제4 기준 전압 Vref4에 도달할 때까지의 시간을 측정한다. 따라서, 이 타이머 회로(80)에 의해 측정되는 제2 온 시간 Ton2는, Ton2=C2×Vref4/Ich2로 제공된다.

온 시간 보정 회로(70)는, 동기 보정 전류 Isync를 출력하고 있다. 제2 컨덴서 C2를 충전하는 충전 전류 Ich2는, 제2 정전류원(60)으로부터 출력되는 제2 정전류 Ion2 및 온 시간 보정 회로(70)로부터 출력되는 동기 보정 전류 Isync의 합으로 공급되어, Ich2=Ion2+Isync가 성립하고 있다. 따라서, 동기 보정 전류 Isync가 플러스일 때, 타이머 회로(80)에 의해 측정되는 제2 온 시간 Ton2는 짧아지고, 동기 보정 전류 Isync가 마이너스일 때, 제2 온 시간 Ton2는 길어진다. 즉, 온 시간 보정 회로(70)는 이 동기 보정 전류 Isync의 값을 변화시킴으로써, 제2 온 시간 Ton2를 조절할 수 있다. 이하, 동기 보정 전류 Isync=0일 때의 제2 온 시간을 기준 제2 온 시간 Ton2로 하고, 온 시간 보정 회로(70)에 의한 보정 후의 제2 온 시간을 보정 제2 온 시간 Ton2'로 하여 구별한다.

이 제2 온 시간 제어 회로(44)에서도, 기준 제2 온 시간 Ton2는 전술한 제1 온 시간 제어 회로(34)에서의 제1 온 시간 Ton1과 마찬가지로, 제2 스위칭 신호 SW2의 주기인 제2 주기 시간 Tp2가, 입력 전압 Vin 및 제2 출력 전압 Vout2의 목표값인 제2 기준 전압 Vref2에 상관없이 일정해지도록 설정한다.

즉, 제2 정전류 Ion2가 입력 전압 Vin에 비례하고, 제4 기준 전압 Vref4가 제2 출력 전압 Vout2의 목표값인 제2 기준 전압 Vref2에 비례하도록 설정한다. 제2 정전류 Ion2를 Ion2=Vin×a2, 제4 기준 전압 Vref4를 Vref4=b2×Vref2로 하면, 제2 주기 시간 Tp2는, Tp2=C2×b2/a2로 되어, 입력 전압 Vin 및 제2 출력 전압 Vout2의 목표값에 상관없이 일정하게 할 수 있다.

본 실시 형태에서는, 제1 온 시간 제어 회로(34) 및 제2 온 시간 제어 회로(44)에서, C1×b1/a1=C2×b2/a2가 성립하도록, 각 상수를 결정한다. 이 경우, 제1 출력 회로(14), 제2 출력 회로(24)에 사용되는 인덕터 L1 및 L2나 출력 컨덴서 Co1 및 Co2, 제1 스위칭 소자(12), 제2 스위칭 소자(22)에서의 전력 손실을 무시할 수 있는 이상적인 회로에서는, 정상 상태에서의 제1 스위칭 신호 SW1의 제1 주기 시간 Tp1과, 제2 스위칭 신호 SW2의 제2 주기 시간 Tp2를 동일하게, 즉 제1 스위칭 신호 SW1과 제2 스위칭 신호 SW2의 주파수를 동일하게 할 수 있다.

그러나 실제의 회로에서는, 이들 소자에는 저항 성분이 포함되고, 각 소자의 변동도 존재하기 때문에, C1×b1/a1=C2×b2/a2로 한 경우에서도, 제1 스위칭 신호 SW1과 제2 스위칭 신호 SW2의 주파수 fp1, fp2는 약간 어긋나게 된다.

온 시간 보정 회로(70)는, 제2 스위칭 신호 SW2의 주파수 fp2가 제1 스위칭 신호 SW1의 주파수 fp1에 근접하도록, 제2 스위칭 신호 SW2의 기준 제2 온 시간 Ton2의 길이를 조절한다. 이를 위해서, 제1 스위칭 신호 SW1의 상승부터 제2 스위칭 신호 SW2의 상승까지의 경과 시간에 기초하여 동기 보정 전류 Isync를 생성한다. 도 4에 도시한 바와 같이, 온 시간 보정 회로(70)는, 단안정 회로(68), 제3 트랜지스터 M3, 제3 정전류원(66), 제3 컨덴서 C3, 연산 증폭기(64), 트랜지스터 Q1, Q2, Q3, 제4 정전류원(72), 저항 R1을 포함한다.

제1 스위칭 신호 SW1은, 단안정 회로(68)에 입력된다. 이 단안정 회로(68)는 제1 스위칭 신호 SW1이 하이 레벨이 되고 나서 일정 기간 그 출력을 하이 레벨로 계속해서 유지한다. 단안정 회로(68)의 출력은 N형의 MOSFET 트랜지스터인 제3 트랜지스터 M3의 게이트에 접속되어 있다. 제3 트랜지스터 M3은, 단안정 회로(68)의 출력이 하이 레벨로 되면 온하여, 제3 컨덴서 C3에 축적된 전하를 방전하여, 제3 컨덴서 C3에 나타나는 전압 Vz를 0V까지 저하시킨다.

제3 컨덴서 C3에는 제3 정전류원(66)이 접속되어 있고, 정전류 Ib가 공급되고 있다. 제3 컨덴서 C3에 나타나는 전압 Vz는, 정전류 Ib에 의한 충전에 의해 시간에 비례하여 상승하고, 충전 개시로부터의 경과 시간 t를 이용하여 Vz=Ib/C3×t로 나타내어진다. 제3 컨덴서 C3은, 연산 증폭기(64)의 비반전 입력 단자에 접속된다.

연산 증폭기(64)의 출력은 트랜지스터 Q3의 베이스와 접속되어 있고, 반전 입력 단자는 트랜지스터 Q3의 에미터와 접속된다. 트랜지스터 Q3의 에미터와 접지간에는 저항 R1이 설치된다. 여기서, 연산 증폭기(64)의 비반전 입력 단자와 반전 입력 단자의 전압은 동일하게 되도록 귀환되기 때문에, 저항 R1과 트랜지스터 Q3의 접속점에는 전압 Vz가 나타난다. 이 결과, 저항 R1에는, Id=Vz/R1로 공급되는 전류 Id가 흐르게 된다.

트랜지스터 Q1 및 트랜지스터 Q2는 커런트 미러 회로를 구성하고 있고, 트랜지스터 Q1의 콜렉터에는, 정전류 Ic를 생성하는 제4 정전류원(72)이 접속되어 있다. 그 결과, 온 시간 보정 회로(70)로부터는, 정전류 Ic와 전류 Id의 차가 동기 보정 전류 Isync로서 출력되게 된다. 즉, 동기 보정 전류 Isync는 제1 스위칭 신호 SW1의 상승으로부터의 경과 시간 t의 함수로 되어, Isync(t)=Id-Ic=Vz/R1-Ic=(Ib/C3/R1)×t-Ic로 나타내어진다.

동기 보정 전류 Isync는 시간의 함수로 되기 때문에, 충전 전류 Ich2도 시간의 함수로서 공급되며, Ich2(t)=Ion2+Isync(t)로 나타낼 수 있다.

제2 컨덴서 C2의 충전은, 제2 스위칭 신호 SW2의 상승으로부터 개시된다. 제2 스위칭 신호 SW2가 시각 t1에 상승한 것으로 하면, 시각 t2에서의 전압 Vy는, 충전 전류 Ich2를 시각 t1부터 t2까지 적분한 값에 비례한다. 시각 t2에 전압 Vy가 제4 기준 전압 Vref4에 도달한 것으로 하면, 보정 제2 온 시간 Ton2'는 Ton2'＝t2-t1로 제공된다.

또한, 제1 스위칭 신호 SW1이 상승하는 시각이 t=0에 상당하기 때문에, 제2 스위칭 신호 SW2가 상승하는 시각 t1은, 제1 스위칭 신호 SW1의 상승부터 제2 스위칭 신호 SW2의 상승까지의 경과 시간에 상당한다.

보정 제2 온 시간 Ton2'는, 전술한 적분에 의해 얻어지는 방정식을 풂으로써 얻어지고, 제1 스위칭 신호 SW1의 상승부터 제2 스위칭 신호 SW2의 상승까지의 경과 시간 t1에 의해 변화하고, 경과 시간 t1이 길 때에는 보정 제2 온 시간 Ton2'는 길어지고, 반대로 경과 시간 t1이 짧을 때에는 보정 제2 온 시간 Ton2'는 짧아진다.

도 5는 제2 온 시간 제어 회로(44)의 전류, 전압 파형을 도시하는 타임 차트이다.

시각 T1에 제1 스위칭 신호 SW1이 하이 레벨로 된다. 이때, 단안정 회로(68)의 출력이 소정의 기간만큼 하이 레벨로 되기 때문에, 트랜지스터 M3이 온하여, 제3 컨덴서 C3에 축적된 전하가 방전되고, 제3 컨덴서 C3에 나타나는 전압 Vz는 0V까지 감소한다. 단안정 회로(68)의 출력이 로우 레벨로 되면, 트랜지스터 M3이 오프하여, 제3 컨덴서 C3은 정전류 Ib에 의해 충전되고, 전압 Vz는 기울기 Ib/C3으로 상승한다. 저항 R1에 흐르는 전류 Id는, 전압 Vz에 비례하여 시간과 함께 증가해 간다.

동기 보정 전류 Isync에 주목하면, Isync=Id-Ic가 성립하기 때문에, Id=0으로 되는 시각 T1에서는 Isync=-Ic로 되어 마이너스의 값을 취하고, 그 후, 전류 Id가 증가함에 따라서 동기 보정 전류 Isync는 마이너스로부터 플러스로 증가해 간다. 여기서, 동기 보정 전류 Isync는, 시각 T1로부터 제1 스위칭 신호 SW1의 주기 시간 Tp1의 절반으로 되는 Tp1/2가 경과한 시각 T3에 0으로 되도록 조절해 둔다.

전류 Id는, 기울기 Ib/(C3×R1)로 시간과 함께 증가하고, 동기 보정 전류 Isync의 기울기도 이것과 동일하게 된다. 동기 보정 전류 Isync는, 제1 스위칭 신호 SW1의 주기 시간 Tp1의 1/2의 시간 Tp1/2에서 Ic만큼 증가시키면 되기 때문에, Ic=Ib/(C3×R1)×Tp1/2가 성립하도록, 전류값 Ib 및 저항 R1, 용량값 C3을 결정하면 된다.

온 시간 보정 회로(70)에서 이상과 같이 동기 보정 전류 Isync를 생성한 경우, 타이머 회로(80)에서의 충전 전류 Ich2는, 제2 정전류원(60)에 의해 생성되는 제2 정전류 Ion2에, 시간과 함께 변화하는 동기 보정 전류 Isync가 합성된 전류로 된다.

이상과 같이 구성된 스위칭 레귤레이터(100)의 동작에 대하여 설명한다. 이하의 설명에서는, 입력 전압 Vin=10V, 제1 기준 전압 Vref1=2V, 제2 기준 전압 Vref2=2.5V로 가정한다. 이때의 정상 상태에서의 제1 스위칭 신호 SW1의 듀티비는 D1=20％, 제2 스위칭 신호 SW2의 듀티비는 D2=25％로 된다.

처음에 본 발명의 효과를 보다 명확하게 하기 위해서, 제2 온 시간 제어 회로(44)에서, 온 시간 보정 회로(70)에 의한 제2 온 시간의 보정을 행하지 않는 경우의 동작에 대하여 설명한다.

도 6은 제2 온 시간 제어 회로(44)에서, 온 시간 보정 회로(70)에 의한 제2 온 시간의 보정을 행하지 않는 경우의 스위칭 레귤레이터(100)의 신호 파형을 도시하는 타임 차트이다.

전술한 바와 같이 제1 온 시간 제어 회로(34) 및 제2 온 시간 제어 회로(44)에서, 이상 상태에서의 제1 스위칭 신호 SW1과 제2 스위칭 신호 SW2의 주파수는 동일하게 되도록 설정되어 있지만, 실제의 회로에서는, 회로 내의 각 소자에 저항 성분이 포함되고, 각 소자의 변동도 존재하기 때문에, 제1 스위칭 신호 SW1과 제2 스위칭 신호 SW2의 주기 시간 Tp1, Tp2에는 어긋남이 생긴다. 이때, 제2 스위칭 신호 SW2는, 제1 스위칭 신호 SW1과 완전히 독립적으로 온 오프를 반복하기 때문에, 1주기마다 제1 스위칭 신호 SW1의 상승부터 제2 스위칭 신호 SW2a의 상승까지의 경과 시간 td(이하, 간단히 경과 시간 td라고 함)가 어긋나서, 도 6에 사선으로 나타내는 타이밍에서 서로의 온 시간이 겹치게 되어, EMI의 증가 등의 문제가 발생한다.

다음으로 제2 온 시간 제어 회로(44)에서, 온 시간 보정 회로(70)에 의한 제2 온 시간의 보정을 행한 경우의 동작에 대하여 설명한다.

도 7은, 제2 온 시간 제어 회로(44)에서, 온 시간 보정 회로(70)에 의한 제2 온 시간의 보정을 행하는 경우의 스위칭 레귤레이터(100)의 신호 파형을 도시하는 타임 차트이다.

마스터 채널인 제1 스위칭 레귤레이터부(200)는 안정적으로 제1 출력 전압 Vout1을 출력하는 정상 상태로 되어 있고, 온 시간 Ton1과 오프 시간 Toff1(=Tp-Ton1)이 듀티비 20％로 반복하여 나타나고 있다.

시각 T1에 제1 스위칭 신호 SW1이 하이 레벨로 된다. 그 후, 시각 T2에 제2 출력 전압 Vout2가 제2 기준 전압 Vref2까지 내려가면 제2 스위칭 신호 SW2가 하이 레벨로 된다. 제2 스위칭 신호 SW2가 하이 레벨로 되면, 제2 스위칭 신호 생성 회로(20)의 제2 온 시간 제어 회로(44)에서, 제2 스위칭 신호 SW2의 보정 제2 온 시간 Ton2'가 결정된다.

전술한 바와 같이 제2 온 시간 제어 회로(44)에서는, 타이머 회로(80)의 제2 컨덴서 C2를 충전하는 충전 전류 Ich2는, 제1 스위칭 신호 SW1이 상승하면, 서서히 증가하기 시작한다. 제2 스위칭 신호 SW2가 상승한 시각 T2에서, 충전 전류 Ich2는, 제2 정전류 Ion2보다도 작아져 있다. 그 결과, 제2 컨덴서 C2를 제4 기준 전압 Vref4까지 충전하는 데에 요하는 시간, 즉 보정 제2 온 시간 Ton2'는, 기준 제2 온 시간 Ton2보다도 길어진다. 제2 온 시간 제어 회로(44)는 제2 스위칭 신호 SW2가 하이 레벨이 되고 나서 보정 제2 온 시간 Ton2' 경과 후의 시각 T3에 제2 플립플롭(42)을 리세트하고, 제2 스위칭 신호 SW2를 로우 레벨로 한다. 시각 T2부터 시각 T3까지의 제2 스위칭 신호 SW2의 하이 레벨 시간 중, 제2 출력 전압 Vout2는 상승하고, 시각 T3에 제2 스위칭 신호 SW2가 로우 레벨로 되면, 제2 출력 전압 Vout2는 내려가기 시작한다.

다음으로 시각 T4에서 다시 제1 스위칭 신호 SW1이 하이 레벨로 된다. 그 사이, 제2 출력 전압 Vout2는 서서히 저하하고 있으며, 제2 기준 전압 Vref2까지 저하한 시각 T5에 제2 스위칭 신호 SW2가 하이 레벨로 된다. 전회의 보정 제2 온 시간 Ton2'가 기준 제2 온 시간 Ton2보다도 길게 설정되어 있었기 때문에, 제1 스위칭 신호 SW1이 상승하고 나서 제2 스위칭 신호 SW2가 상승할 때까지의 경과 시간 td2는, 전회의 경과 시간 td1보다도 길어져, 제2 스위칭 신호 SW2의 상승은 지연된다.

시각 T5에 제2 스위칭 신호 SW2가 하이 레벨로 되면, 다시 제2 온 시간 제어 회로(44)에 의해 제2 온 시간 Ton2가 조절된다. 제2 스위칭 신호 SW2가 상승하는 시각 T5에서의 충전 전류 Ich2는, 제2 정전류 Ion2보다도 낮기 때문에, 보정 제2 온 시간 Ton2''는, 기준 제2 온 시간 Ton2보다도 길어져, 시각 T6에 제2 스위칭 신호 SW2가 로우 레벨로 된다.

다음으로, 시각 T7에서 다시 제1 스위칭 신호 SW1이 하이 레벨로 되고, 시각 T8에서 제2 스위칭 신호 SW2가 하이 레벨로 된다. 전회의 보정 제2 온 시간 Ton2''의 조절에 의해, 제1 스위칭 신호 SW1의 상승부터 제2 스위칭 신호 SW2의 상승까지의 경과 시간 td3은, 경과 시간 td2보다도 길어진다.

제2 온 시간 Ton2의 보정량은, 동기 보정 전류 Isync에 의해 정해져 있고, 이 동기 보정 전류 Isync는, 제1 스위칭 신호 SW1의 상승으로부터 제1 주기 시간 Tp1의 1/2의 시간 경과 후에 0으로 되도록 설정되어 있다. 따라서, 제2 스위칭 신호 SW2의 상승의 시각이 서서히 조정되어, 제2 스위칭 신호 SW2의 상승 시간은, 제1 스위칭 신호 SW1의 상승으로부터, Tp1/2 경과 후의 시각에 수속되게 된다.

이와 같이 하여, 본 실시 형태에 따른 스위칭 레귤레이터(100)에서는, 제1 스위칭 신호 SW1의 상승부터 제2 스위칭 신호 SW2의 상승까지의 경과 시간에 따라서, 제2 스위칭 신호 SW2의 제2 온 시간 Ton2를 보정하고, 보정 후의 제2 온 시간 Ton2'(도면에서는, 보정량이 변화해 가는 모습을 Ton2', Ton2'', Ton2'''로서 묘사)에 의해 스위칭 소자를 구동함으로써, 제1 스위칭 신호 SW1과 제2 스위칭 신호 SW2의 주기를 근접하게 하여, 서로 동기를 취하는 것이 가능하게 된다.

또한, 제2 온 시간 제어 회로(44)의 온 시간 보정 회로(70)에서, 충전 전류 Ich2의 보정량을, 제1 스위칭 신호 SW1의 상승으로부터, 제1 스위칭 신호 SW1의 주기 시간의 1/2 지연된 시각에서 0으로 설정함으로써, 제1 스위칭 신호 SW1과 제2 스위칭 신호 SW2의 온 시간이 시간적으로 시프트하여 생성되게 되어, 서로 위상이 180도 어긋나서 온 오프를 반복하게 된다.

이 결과, 제1 스위칭 신호 SW1 및 제2 스위칭 신호 SW2가 동시에 하이 레벨로 되는 것을 방지할 수 있고, 나아가서는, 제1 메인 트랜지스터 Tr1과 제2 메인 트랜지스터 Tr3이 동시에 온하는 것을 방지할 수 있으므로, 입력 단자(102)에 흐르는 입력 전류가 순시적으로 증가하는 것을 방지하여, 입력 단자(102)에 접속되는 전원의 전류 용량을 억제할 수 있다. 또한 입력 단자(102)에 접속되는 평활화용의 입력 컨덴서의 용량을 작게 억제하거나, 혹은 불필요하게 할 수 있다. 또한, 순시적인 입력 전류의 증가를 억제할 수 있기 때문에, EMI에 의한 회로에의 영향을 저감할 수 있어, 회로를 안정적으로 동작시킬 수 있다.

또한, 제1 실시 형태는 예시이며, 그들의 각 구성 요소나 각 처리 프로세스의 조합에 다양한 변형예가 가능한 것, 또한 그와 같은 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해되는 바이다.

예를 들면, 제1 실시 형태에서의 제1 온 시간 제어 회로(34), 제2 온 시간 제어 회로(44)에서는, 제3 기준 전압 Vref3 및 제4 기준 전압 Vref4를 각각 제1 기준 전압 Vref1 및 제2 기준 전압 Vref2에 비례시키고, 제1 정전류 Ion1 및 제2 정전류 Ion2를 각각 제1 기준 전압 Vref1 및 제2 기준 전압 Vref2에 비례시켜, 이상 상태에서의 제1 주기 시간 Tp1과 제2 주기 시간 Tp2가 동일하게 되도록 설정하였다. 그러나, 본 발명은, 반드시 제1 주기 시간 Tp1과 제2 주기 시간 Tp2를 동일하게 설정하지 않아도, 제2 온 시간 제어 회로(44)에서의 온 시간 보정 회로(70)에서 귀환에 의해 제2 스위칭 신호 SW2의 제2 온 시간 Ton2가 보정되기 때문에, 2개의 주기 시간은 근접하게 되어 동기 제어를 행하는 것이 가능하게 된다.

또한, 제1 실시 형태에서, 동기 보정 전류 Isync가, 제1 스위칭 신호 SW1의 상승 후, 제1 주기 시간 Tp1의 1/2 경과 후에 0으로 되도록 설정하였지만, 반드시 주기 시간의 1/2로 설정할 필요는 없다. 즉, 제2 온 시간 제어 회로(44)는, 제1 스위칭 신호의 상승 후, 동기 보정 전류 Isync가 0으로 되는 시각에 제2 스위칭 신호 SW2가 하이 레벨로 되도록 귀환 제어가 행해지기 때문에, 제2 스위칭 신호 SW2를 하이 레벨로 하고자 하는 시각에서 동기 보정 전류 Isync가 0으로 되도록 설정함으로써, 제2 온 시간 Ton2를 제1 온 시간 Ton1에 대하여 임의로 시프트시킬 수 있다.

또한, 제1 실시 형태에서는, 도 5에 도시한 바와 같이, 온 시간 보정 회로(70)에서 생성되는 동기 보정 전류 Isync는, 제1 스위칭 신호 SW1의 상승으로부터의 경과 시간 td에 의존하고, 또한 충전 전류 Ich2도 시간과 함께 변화하는 경우에 대하여 설명하였지만 이것에도 한정되지 않는다. 예를 들면, 동기 보정 전류 Isync를 도 5에 도시한 바와 같이 경과 시간 td의 함수로서 규정해 놓고, 제2 스위칭 신호 SW2가 상승한 시각에서의 동기 보정 전류 Isync의 값을 동기 보정 전류값으로 하고, 제2 정전류 Ion2에 합성하여 충전 전류 Ich2로 해도 된다. 이 경우라도, 보정 제2 온 시간 Ton2는, 경과 시간 td에 대하여 일의로 정해지고, 귀환에 의해 제2 스위칭 신호 SW2의 상승 시각을 동기 보정 전류 Isync가 0으로 되는 시각에 수속시킬 수 있어, 제2 스위칭 신호 SW2를 제1 스위칭 신호 SW1과 동기시킬 수 있다.

또한, 제1 실시 형태에서, 제1 스위칭 신호 SW1 및 제2 스위칭 신호 SW2의 온 시간을 설정하는 제1 온 시간 제어 회로(34) 및 제2 온 시간 제어 회로(44)를 아날로그 회로에 의해 구성하였지만, 다른 형식의 타이머 회로나 디지털 회로에 의해 구성해도 된다.

제2 온 시간 제어 회로(44)를 디지털 회로에 의해 구성한 경우에도, 제2 온 시간 Ton2를, 경과 시간 td의 함수로서 결정하면 되어, 제1 실시 형태에 따른 제2 온 시간 제어 회로(44)와 마찬가지의 동작을 행할 수 있다.

또한, 제1 실시 형태에서는, 2채널의 출력을 갖는 스위칭 레귤레이터(100)를 예로 설명을 행하였지만, 마스터 채널, 제1 슬레이브 채널, 제2 슬레이브 채널의 3채널을 구비하는 스위칭 레귤레이터에도 적용할 수 있다.

이때, 제1 슬레이브 채널, 제2 슬레이브 채널 각각의 온 시간 제어 회로에 온 시간 보정 회로를 설치하고, 마스터 채널의 스위칭 신호의 상승으로부터, 그 주기 시간의 1/3의 시간 경과 후에, 제1 슬레이브 채널의 스위칭 신호가 상승하도록 제어하고, 그 주기 시간의 2/3의 시간 경과 후에, 제2 슬레이브 채널의 스위칭 신호가 상승하도록 제어하면 된다. 마찬가지로 하여, 채널수를 더 증가시키는 것도 가능하다.

또한, 제1 실시 형태에서, 스위칭 레귤레이터(100)를 구성하는 소자는 모두가, 일체 집적화, 혹은 복수의 집적 회로에 집적화되어 있어도 되고, 또한, 그 일부가 디스크리트 부품으로 구성되어 있어도 된다.

예를 들면, 제1 실시 형태에 따른 스위칭 레귤레이터 제어 회로(1000)가, 제1 스위칭 소자(12) 및 제2 스위칭 소자(22)와 일체 집적화되어 있어도 된다. 어느 부분을 어느 정도 집적화할지는, 회로에 요구되는 사양, 코스트나 점유 면적 등에 의해 결정하면 된다.

또한, 제1 실시 형태에서는, 강압형의 스위칭 레귤레이터에 대하여 설명하였다. 이 강압형의 스위칭 레귤레이터에서, 제1 동기 정류 트랜지스터 Tr2, 제2 동기 정류 트랜지스터 Tr4는 정류 다이오드이어도 된다. 또한, 본 발명은 강압형의 스위칭 레귤레이터에 한정되지 않고, 승압형, 혹은 승강압형의 스위칭 레귤레이터에도 적용할 수 있다. 그 밖에, 스위치드 캐패시터형의 DC/DC 컨버터이어도 되고, 넓게 펄스 신호에 의해 스위칭 소자가 스위칭 제어되는 전원 장치에 적용할 수 있다.

또한, 제1 실시 형태에서의 각 블록의 회로 구성에서, MOSFET와 바이폴라 트랜지스터는 자유롭게 변경할 수 있다. 어느 트랜지스터를 이용할지에 대해서는 회로에 요구되는 설계 사양, 사용하는 반도체 제조 프로세스 등에 따라서 정하면 된다.

또한, 본 발명은 H브릿지 회로 등을 구성하는 스위칭 트랜지스터에 펄스 신호를 공급하여 모터를 구동하는 구동 회로에도 적용할 수 있고, 넓게 펄스 변조에 의해 구동되는 스위칭 소자를 구동하는 제어 회로에 적용할 수 있다.

<제2 실시 형태>

제2 실시 형태에 따른 스위칭 레귤레이터(500)는, 소정의 발진 주파수를 갖는 클럭 신호 CLK를 생성하는 발진 회로 OSC와, 출력 회로(501)와, 출력 회로(501)에 접속되는 스위칭 소자(502)와, 스위칭 소자(502)를 구동하기 위한 스위칭 신호 SW를 생성하는 스위칭 신호 생성 회로(503)를 포함하는 스위칭 레귤레이터 제어 회로(1000)를 구비하고, 입력 전압 Vin을 강압하여 출력 전압 Vout를 생성하는 강압형의 DC/DC 컨버터이다.

출력 회로(501)는, 인덕터 L과 출력 컨덴서 Co를 포함하고, 스위칭 소자(502)와 접속되어 있다. 또한, 스위칭 소자(502)는, 입력 전압 Vin이 인가되는 입력 단자와 접지 전압이 인가되는 접지 단자 사이에 직렬 접속된 메인 트랜지스터 N1과 동기 정류 트랜지스터 N2를 포함하고, 각각의 게이트 단자에 입력되는 구동 신호에 의해 온, 오프가 제어된다.

이들 메인 트랜지스터 N1과 동기 정류 트랜지스터 N2가 교대로 온 오프함으로써, 인덕터 L에는 메인 트랜지스터 N1 및 동기 정류 트랜지스터 N2를 통하여 교대로 전류가 공급되어, 입력 전압 Vin이 강압된다. 또한, 출력 회로(501)를 구성하는 인덕터 L 및 출력 컨덴서 Co는 로우 패스 필터를 구성하고, 출력 전압 Vout를 평활화하여 출력 단자로부터 출력한다.

스위칭 신호 생성 회로(503)는, 전압 비교기 CMP, 플립플롭 FF, 온 시간 제어 회로 CTRL, 및, 구동 회로 DRV를 포함한다. 또한, 상기의 플립플롭 FF와 온 시간 제어 회로 CTRL에 의해, 스위칭 신호 생성부 SG가 형성되어 있다.

이 스위칭 신호 생성 회로(503)는, 스위칭 소자(502)를 구동하기 위한 스위칭 신호 SW를 생성하고, 이 스위칭 신호 SW에 기초하여 스위칭 소자(502)를 구동한다. 스위칭 신호 생성 회로(503)에서 생성되는 스위칭 신호 SW는, 그 주파수가 클럭 신호 CLK의 주파수에 근접하도록, 그 하이 레벨 기간(즉, 메인 트랜지스터 N1의 온 시간)이 변화되고, 또한, 출력 전압 Vout가 소정의 기준 전압 Vref에 근접하도록, 그 주파수(즉, 메인 트랜지스터 N1의 온 타이밍)가 변화되는 펄스 신호로 되어 있다.

여기서, 스위칭 신호 생성 회로(503)에서는, 전압 비교기 CMP, 플립플롭 FF, 온 시간 제어 회로 CTRL에 의해, 온 시간 Ton이 가변으로 된 스위칭 신호 SW가 생성된다.

전압 비교기 CMP는, 기준 전압 Vref와 출력 전압 Vout의 대소 관계를 비교하여, Vref>Vout일 때 하이 레벨을, Vref <Vout일 때 로우 레벨을 출력한다. 이 전압 비교기 CMP의 출력 VS는, 플립플롭 FF의 세트 단자 S에 입력되고 있다. 따라서, 플립플롭 FF는, Vref>Vout로 되어 세트되고 나서, 다음에 리세트될 때까지의 기간, 그 출력 신호인 스위칭 신호 SW를 하이 레벨로 한다.

온 시간 제어 회로 CTRL은, 플립플롭 FF가 세트되고 나서 스위칭 신호 SW를 하이 레벨로 유지해야 할 온 시간 Ton이 경과한 후에, 플립플롭 FF를 리세트한다. 구체적으로 설명하면, 온 시간 제어 회로 CTRL의 출력 VR은, 플립플롭 FF의 리세트 단자에 입력되고 있기 때문에, 플립플롭 FF는, 세트되고 나서 온 시간 Ton 경과 후에 다시 리세트되게 된다. 그 결과, 플립플롭 FF로부터 출력되는 스위칭 신호 SW는, 온 시간 제어 회로 CTRL에 의해 카운트되는 온 시간 Ton 동안만큼 하이 레벨로 된다.

또한, 이 온 시간 제어 회로 CTRL에는, 플립플롭 FF의 반전 출력 VQ' 외에, 클럭 신호 CLK가 입력되고 있어, 클럭 신호 CLK의 상승부터 스위칭 신호 SW의 상승까지의 경과 시간에 기초하여, 스위칭 신호 SW의 온 시간 Ton을 변화시킨다.

스위칭 신호 SW는, 구동 회로 DRV에 입력되고 있고, 구동 회로 DRV는, 스위칭 신호 SW에 기초하여 스위칭 소자(502)를 구동하기 위한 구동 신호를 생성한다. 본 실시 형태에서는, 스위칭 신호 SW의 하이 레벨 시간(온 시간 Ton)에 메인 트랜지스터 N1이 온하고 동기 정류 트랜지스터 N2가 오프하도록, 또한, 스위칭 신호 SW의 로우 레벨 시간(오프 시간 Toff)에 메인 트랜지스터 N1이 오프하고 동기 정류 트랜지스터 N2가 온하도록 구동 신호는 생성된다. 그 결과, 출력 전압 Vout는, 기준 전압 Vref에 근접하도록 제어되게 된다.

도 10은 온 시간 제어 회로 CTRL의 구성을 도시하는 회로도이다. 온 시간 제어 회로 CTRL은, 온 시간 보정 회로 X와, 타이머 회로 Y를 포함한다.

타이머 회로 Y는, 정전류원 Y1과, 트랜지스터 Y2와, 컨덴서 Y3(용량값 : CY3)과, 전압 비교기 Y4를 포함하여 이루어지고, 충전 전류 I6(=I4+I5)을 컨덴서 Y3에 유입시켜 얻어지는 충전 전압 V2가 소정 전압 V3에 도달할 때까지의 경과 시간을 계측한다. 따라서, 이 타이머 회로 Y에 의해 측정되는 온 시간 Ton은, Ton=CY3×V3/I6으로 제공된다.

트랜지스터 Y2의 게이트에는, 플립플롭 FF의 반전 출력 VQ'가 입력되고 있다. 출력 전압 Vout가 기준 전압 Vref보다 낮아져 플립플롭 FF가 세트되면, 반전 출력 VQ'는 로우 레벨로 되고, 트랜지스터 Y2는 오프한다.

충전 전류 I6(온 시간 보정 회로 X에 의해 생성되는 보정 전류 I4와, 정전류원 Y1에 의해 생성되는 정전류 I5의 합산 전류)은, 트랜지스터 Y2가 온일 때 트랜지스터 Y2를 통하여 접지에 흐르고, 트랜지스터 Y2가 오프일 때, 컨덴서 Y3을 충전한다.

즉, 출력 전압 Vout가 기준 전압 Vref보다 낮아져 플립플롭 FF가 세트되면, 반전 출력 VQ'가 하이 레벨로부터 로우 레벨로 절환되고, 충전 전류 I6에 의해 컨덴서 Y3의 충전이 개시된다.

컨덴서 Y3에 나타나는 전압 V2는, 충전 개시로부터의 경과 시간, 즉 플립플롭 FF가 세트되고 나서의 경과 시간 t를 이용하여, V2=I6/CY3×t로 공급된다. 전압 비교기 Y4는, 전압 V2와 기준 전압 V3을 비교하여, V2<V3일 때 로우 레벨을 출력하고, V2>V3일 때 하이 레벨을 출력한다. 즉, 온 시간 제어 회로 CTRL은, 플립플롭 FF가 세트되고 나서의 시간을 측정하는 타이머 회로로서 동작하고, 전압 V2가 기준 전압 V3에 도달할 때까지의 기간, 즉 Ton=CY3×V3/I6으로 제공되는 일정 기간 경과 후에 그 출력을 하이 레벨로 한다. 후술하는 바와 같이, 기간 Ton은, 스위칭 신호 SW를 하이 레벨로 유지해야 할 온 시간을 제공하게 된다.

온 시간 보정 회로 X는, 보정 전류 I4를 출력하고 있다. 컨덴서 Y3을 충전하는 충전 전류 I6은, 정전류원 Y1로부터 출력되는 정전류 I5와 온 시간 보정 회로 X로부터 출력되는 보정 전류 I4의 합으로 공급되어, I6=I4+I5가 성립하고 있다. 따라서, 보정 전류 I4가 플러스일 때, 타이머 회로 Y에 의해 측정되는 온 시간 Ton은 짧아지고, 보정 전류 I4가 마이너스일 때, 온 시간 Ton은 길어진다. 즉, 온 시간 보정 회로 X는, 이 보정 전류 I4의 값을 변화시킴으로써, 온 시간 Ton을 조절할 수 있다. 이하, 보정 전류 I4=0일 때의 온 시간을 기준 온 시간 Ton으로 하고, 온 시간 보정 회로 X에 의한 보정 후의 온 시간을 보정 온 시간 Ton'로 하여 구별한다.

온 시간 보정 회로 X는, 스위칭 신호 SW의 주파수가 클럭 신호 CLK의 주파수에 근접하도록, 스위칭 신호 SW의 기준 온 시간 Ton의 길이를 조절한다. 이를 위해서, 클럭 신호 CLK의 상승부터 스위칭 신호 SW의 상승까지의 경과 시간에 기초하여 보정 전류 I4를 생성한다. 도 10에 도시한 바와 같이, 온 시간 보정 회로 X는, 단안정 회로 X1, 트랜지스터 X2, 정전류원 X3, 컨덴서 X4(용량값 : CX4), 연산 증폭기 X5, 트랜지스터 X6, X7, X8, 저항 X9(저항값 : RX9), 정전류원 X10을 포함한다.

클럭 신호 CLK는, 단안정 회로 X1에 입력된다. 이 단안정 회로 X1은, 클럭 신호 CLK가 하이 레벨이 되고 나서 일정 기간 그 출력을 하이 레벨로 계속해서 유지한다. 단안정 회로 X1의 출력은, N형의 MOSFET 트랜지스터인 트랜지스터 X2의 게이트에 접속되어 있다. 트랜지스터 X2는, 단안정 회로 X1의 출력이 하이 레벨 로 되면 온하여, 컨덴서 X4에 축적된 전하를 방전하여, 컨덴서 X4에 나타나는 전압 V1을 0V까지 저하시킨다.

컨덴서 X4에는 정전류원 X3이 접속되어 있고, 정전류 I1이 공급되고 있다. 컨덴서 X4에 나타나는 전압 V1은, 정전류 I1에 의한 충전에 의해, 시간에 비례하여 상승하고, 충전 개시로부터의 경과 시간 t를 이용하여 V1=I1/CX4×t로 나타내어진다. 컨덴서 X4는, 연산 증폭기 X5의 비반전 입력 단자에 접속된다.

연산 증폭기 X5의 출력은 트랜지스터 X8의 베이스와 접속되어 있고, 반전 입력 단자는 트랜지스터 X8의 에미터와 접속된다. 트랜지스터 X8의 에미터와 접지간에는 저항 X9가 설치된다. 여기서, 연산 증폭기 X5의 비반전 입력 단자와 반전 입력 단자의 전압은 동일하게 되도록 귀환되기 때문에, 저항 X9와 트랜지스터 X8의 접속점에는 전압 V1이 나타난다. 이 결과, 저항 X9에는, I2=V1/RX9로 공급되는 전류 I2가 흐르게 된다.

트랜지스터 X6 및 트랜지스터 X7은 커런트 미러 회로를 구성하고 있고, 트랜지스터 X6의 콜렉터에는, 정전류 I3을 생성하는 정전류원 X10이 접속되어 있다. 그 결과, 온 시간 보정 회로 X로부터는, 정전류 I2와 전류 I3의 차가 보정 전류 I4로서 출력되게 된다. 즉, 보정 전류 I4는, 클럭 신호 CLK의 상승으로부터의 경과 시간 t의 함수로 되어, I4(t)=I2-I3=V1/RX9-I3=(I1/CX4/RX9)×t-I3으로 나타내어진다.

보정 전류 I4는 시간의 함수로 되기 때문에, 충전 전류 I6도 시간의 함수로서 공급되어, I6(t)=I5+I4(t)로 나타낼 수 있다.

컨덴서 Y3의 충전은, 스위칭 신호 SW의 상승으로부터 개시된다. 스위칭 신호 SW가 시각 t1에 상승한 것으로 하면, 시각 t2에서의 전압 V2는, 충전 전류 I6을 시각 t1부터 t2까지 적분한 값에 비례한다. 시각 t2에 전압 V2가 기준 전압 V3에 도달한 것으로 하면, 보정 온 시간 Ton'는 Ton'＝t2-t1로 제공된다.

또한, 클럭 신호 CLK가 상승하는 시각이 t=0에 상당하기 때문에, 스위칭 신호 SW가 상승하는 시각 t1은, 클럭 신호 CLK의 상승부터 스위칭 신호 SW의 상승까지의 경과 시간에 상당한다.

보정 온 시간 Ton'는, 전술한 적분에 의해 얻어지는 방정식을 풂으로써 얻어지며, 클럭 신호 CLK의 상승부터 스위칭 신호 SW의 상승까지의 경과 시간 t1에 의해 변화하여, 경과 시간 t1이 길 때에는 보정 온 시간 Ton'는 길어지고, 반대로 경과 시간 t1이 짧을 때에는 보정 온 시간 Ton'는 짧아진다.

도 11은 온 시간 제어 회로 CTRL의 전류, 전압 파형을 도시하는 타임 차트이다.

시각 T1에 클럭 신호 CLK가 하이 레벨로 된다. 이때, 단안정 회로 X1의 출력이 소정의 기간만큼 하이 레벨로 되기 때문에, 트랜지스터 X2가 온하여 컨덴서 X4에 축적된 전하가 방전되고, 컨덴서 X4에 나타나는 전압 V1은 0V까지 감소한다. 단안정 회로 X1의 출력이 로우 레벨로 되면, 트랜지스터 X2가 오프하여, 컨덴서 X4는 정전류 I1에 의해 충전되고, 전압 V1은 기울기 I1/CX4로 상승한다. 저항 X9에 흐르는 전류 I2는, 전압 V1에 비례하여 시간과 함께 증가해 간다.

보정 전류 I4에 주목하면, I4=I2-I3이 성립하기 때문에, I2=0으로 되는 시각 T1에서는 I4=-I3으로 되어 마이너스의 값을 취하고, 그 후, 전류 I2가 증가함에 따라서 보정 전류 I4는 마이너스로부터 플러스로 증가해 간다. 여기서, 보정 전류 I4는, 시각 T1로부터 클럭 신호 CLK의 주기 시간 Tosc의 절반으로 되는 Tosc/2가 경과한 시각 T3에 0으로 되도록 조절해 둔다.

전류 I2는, 기울기 I1/(CX4×RX9)로 시간과 함께 증가하고, 보정 전류 I4의 기울기도 이것과 동일하게 된다. 보정 전류 I4는, 클럭 신호 CLK의 주기 시간 Tosc의 1/2의 시간 Tosc/2에서 I3만큼 증가시키면 되기 때문에, I3=I1/(CX4×RX9)×Tosc/2가 성립하도록, 전류값 I1, 저항값 RX9, 및, 용량값 CX4를 결정하면 된다.

온 시간 보정 회로 X에서 이상과 같이 보정 전류 I4를 생성한 경우, 타이머 회로 Y에서의 충전 전류 I6은, 정전류원 Y1에 의해 생성되는 정전류 I5에, 시간과 함께 변화하는 보정 전류 I4가 합성된 전류로 된다.

이상과 같이 구성된 스위칭 레귤레이터(500)의 동작에 대하여 설명한다. 이하의 설명에서는, 입력 전압 Vin=10V, 기준 전압 Vref=2V로 가정한다. 이때의 정상 상태에서의 스위칭 신호 SW의 듀티비 D는 20％로 된다.

도 12는, 온 시간 제어 회로 CTRL에서, 온 시간 보정 회로 X에 의한 온 시간의 보정을 행하는 경우의 스위칭 레귤레이터(500)의 신호 파형을 도시하는 타임 차트이다.

발진 회로 OSC는, 소정의 주기 시간 Tosc를 갖고, 클럭 신호 CLK에 펄스를 발생시키고 있다.

시각 T1에 클럭 신호 CLK가 하이 레벨로 된다. 그 후, 시각 T2에 출력 전압 Vout가 기준 전압 Vref까지 내려가면 스위칭 신호 SW가 하이 레벨로 된다. 스위칭 신호 SW가 하이 레벨로 하면, 스위칭 신호 생성 회로(503)의 온 시간 제어 회로 CTRL에서, 스위칭 신호 SW의 보정 온 시간 Ton'가 결정된다.

전술한 바와 같이 온 시간 제어 회로 CTRL에서는, 타이머 회로 Y의 컨덴서 Y3을 충전하는 충전 전류 I6은, 클럭 신호 CLK가 상승하면, 서서히 증가하기 시작한다. 스위칭 신호 SW가 상승한 시각 T2에서, 충전 전류 I6은, 정전류 I5보다도 작아져 있다. 그 결과, 컨덴서 Y3을 기준 전압 V3까지 충전하는 데에 요하는 시간, 즉 보정 온 시간 Ton'는, 기준 온 시간 Ton보다도 길어진다. 온 시간 제어 회로 CTRL은, 스위칭 신호 SW가 하이 레벨로 되고 나서 보정 온 시간 Ton' 경과 후의 시각 T3에 플립플롭 FF를 리세트하고, 스위칭 신호 SW를 로우 레벨로 한다. 시각 T2부터 시각 T3까지의 스위칭 신호 SW의 하이 레벨 시간 중에 출력 전압 Vout는 상승하고, 시각 T3에 스위칭 신호 SW가 로우 레벨로 되면, 출력 전압 Vout는 내려가기 시작한다.

다음으로 시각 T4에서 다시 클럭 신호 CLK가 하이 레벨로 된다. 그 사이, 출력 전압 Vout는 서서히 저하하고 있고, 기준 전압 Vref까지 저하한 시각 T5에 스위칭 신호 SW가 하이 레벨로 된다. 전회의 보정 온 시간 Ton'가 기준 온 시간 Ton보다도 길게 설정되어 있었기 때문에, 클럭 신호 CLK가 상승하고 나서 스위칭 신호 SW가 상승할 때까지의 경과 시간 td2는, 전회의 경과 시간 td1보다도 길어져, 스위칭 신호 SW의 상승은 지연된다.

시각 T5에 스위칭 신호 SW가 하이 레벨로 하면, 다시 온 시간 제어 회로 CTRL에 의해 온 시간 Ton이 조절된다. 스위칭 신호 SW가 상승하는 시각 T5에서의 충전 전류 I6은, 정전류 I5보다도 낮기 때문에, 보정 온 시간 Ton''는, 기준 온 시간 Ton보다도 길어져, 시각 T6에 스위칭 신호 SW가 로우 레벨로 된다.

다음으로, 시각 T7에서 다시 클럭 신호 CLK가 하이 레벨로 되고, 시각 T8에서 스위칭 신호 SW가 하이 레벨로 된다. 전회의 보정 온 시간 Ton''의 조절에 의해, 클럭 신호 CLK의 상승부터 스위칭 신호 SW의 상승까지의 경과 시간 td3은, 경과 시간 td2보다도 길어진다.

온 시간 Ton의 보정량은, 보정 전류 I4에 의해 정해져 있고, 이 보정 전류 I4는, 클럭 신호 CLK의 상승으로부터 주기 시간 Tosc의 1/2의 시간 경과 후에 0으로 되도록 설정되어 있다. 따라서, 스위칭 신호 SW의 상승의 시각이 서서히 조정되어, 스위칭 신호 SW의 상승 시간은, 클럭 신호 CLK의 상승으로부터, Tosc/2 경과 후의 시각에 수속되게 된다.

이와 같이 하여, 본 실시 형태에 따른 스위칭 레귤레이터(500)에서는, 클럭 신호 CLK의 상승부터 스위칭 신호 SW의 상승까지의 경과 시간에 따라서 스위칭 신호 SW의 온 시간 Ton을 보정하고, 보정 후의 온 시간 Ton'(도면에서는 보정량이 변화해 가는 모습을 Ton', Ton'', Ton'''로서 묘사)에 의해 스위칭 소자를 구동함으로써, 클럭 신호 CLK와 스위칭 신호 SW의 주기를 근접시키는 것이 가능하게 된다.

도 13은 온 시간 보정 동작을 보다 상세하게 설명하기 위한 타임 차트로서, 클럭 신호 CLK와, (a) 오차 A가 없는 이상적인 상태(A=0), (b) 오차 A가 온 시간 Ton을 길게 하는 방향으로 작용한 상태(A>0), 및, (c) 오차 A가 온 시간 Ton을 짧게 하는 방향으로 작용한 상태(A<0)에서의 각각의 스위칭 전압 Vsw가 묘사되어 있다.

도 13에 도시한 바와 같이, 본 실시 형태의 스위칭 레귤레이터(500)에서는, 오차 A가 플러스의 값인 경우에는, 그것을 상쇄하도록 보정량 B가 마이너스의 값으로 설정되고, 반대로, 오차 A가 마이너스의 값인 경우에는, 그것을 상쇄하도록 보정량 B가 플러스의 값으로 설정된다.

따라서, 본 실시 형태의 스위칭 레귤레이터(500)이면, 그 정상 시(출력 불변 시)에, 스위칭 신호 SW를 일정한 동작 주파수(=1/Tosc)에서 펄스 구동할 수 있으므로, 출력 리플의 저감 등, 스위칭 레귤레이터(500) 자체의 성능 향상을 도모하는 것은 물론, 스위칭 레귤레이터(500)를 전원으로서 탑재한 어플리케이션 자체의 성능(음성 출력이나 무선 통신의 노이즈 내성 등)을 높이는 것도 가능하게 된다.

또한, 스위칭 신호 SW의 발진 정밀도는, 클럭 신호 CLK의 발진 정밀도에 의존하므로, 발진 회로 OSC(PLL 회로)를 고정밀도화하여, 클럭 신호 CLK의 발진 정밀도를 높임으로써, 용이하게 스위칭 신호 SW의 발진 정밀도를 높이는 것이 가능하게 된다.

<제3 실시 형태>

도 14는 본 발명의 제3 실시 형태에 따른 스위칭 레귤레이터(600)의 구성을 도시하는 회로도이다. 본 실시 형태는, 상술한 제1 실시 형태와 제2 실시 형태를 조합한 구성이다. 구체적으로는, 도 1의 스위칭 레귤레이터(100)에 도 9의 발진 회로 OSC를 추가한 후에, 도 1의 제1 온 시간 제어 회로(34)를 도 9의 온 시간 제어 회로 CTRL로 치환한 구성이라고 할 수 있다.

본 실시 형태에 따른 스위칭 레귤레이터(600)이면, 제1 스위칭 신호 SW1과 제2 스위칭 신호 SW2의 주기를 근접시켜 서로 동기를 취하면서, 정상 시(출력 불변 시)에, 제1 스위칭 신호 SW1과 제2 스위칭 신호 SW2를 모두 일정한 동작 주파수(=1/Tosc)에서 구동하는 것이 가능하게 된다.

또한, 제1 실시 형태에서도 설명한 바와 같이, 제2 온 시간 제어 회로(44)의 온 시간 보정 회로(70)에서, 충전 전류 Ich2의 보정량을, 제1 스위칭 신호 SW1의 상승으로부터, 제1 스위칭 신호 SW1의 주기 시간의 1/2 지연된 시각에서 0으로 설정함으로써, 제1 스위칭 신호 SW1과 제2 스위칭 신호 SW2의 온 시간이 시간적으로 시프트하여 생성되게 되므로, 제1 메인 트랜지스터 Tr1과 제2 메인 트랜지스터 Tr3의 동시 온을 방지하는 것이 가능하게 된다.

<발명의 효과>

본 발명에 따르면, 정상 시(출력 불변 시)에 일정한 동작 주파수에서 구동하는 온 시간 고정 방식의 스위칭 레귤레이터를 제공하는 것이 가능하게 된다.

<산업상 이용가능성>

본 발명은, 온 시간 고정 방식의 스위칭 레귤레이터, 및, 이것을 전원으로서 이용한 전자 기기에 이용 가능한 기술이다.

<그 밖의 변형예>

또한, 본 발명의 구성은, 상기 실시 형태 외에, 발명의 주지를 일탈하지 않는 범위에서 다양한 변경을 가하는 것이 가능하다. 즉, 상기 실시 형태는, 모든 점에서 예시로서, 제한적인 것은 아니라고 생각되어야 하며, 본 발명의 기술적 범위는, 상기 실시 형태의 설명이 아니라, 특허 청구 범위에 의해 나타내어지는 것이며, 특허 청구 범위와 균등한 의미 및 범위 내에 속하는 모든 변경이 포함된다고 이해되어야 한다.

SW1 : 제1 스위칭 신호
SW2 : 제2 스위칭 신호
10 : 제1 스위칭 신호 생성 회로
12 : 제1 스위칭 소자
14 : 제1 출력 회로
20 : 제2 스위칭 신호 생성 회로
22 : 제2 스위칭 소자
24 : 제2 출력 회로
30 : 제1 전압 비교기
32 : 제1 플립플롭
34 : 제1 온 시간 제어 회로
40 : 제2 전압 비교기
42 : 제2 플립플롭
44 : 제2 온 시간 제어 회로
70, X : 온 시간 보정 회로
80, Y : 타이머 회로
100, 500, 600 : 스위칭 레귤레이터
1000 : 스위칭 레귤레이터 제어 회로
CTRL : 온 시간 보정 회로
OSC : 클럭 생성 회로

Claims

소정의 발진 주파수를 갖는 클럭 신호를 생성하는 발진 회로, 및
출력 회로에 접속되는 스위칭 소자를 구동하기 위한 스위칭 신호를 생성하는 스위칭 신호 생성 회로
를 갖고,
상기 스위칭 신호 생성 회로는, 상기 스위칭 신호의 주파수가 상기 클럭 신호의 주파수에 근접하도록, 상기 스위칭 신호의 온 시간을 변화시키고, 또한, 상기 출력 회로로부터 출력되는 출력 전압이 소정의 기준 전압에 근접하도록, 상기 스위칭 신호가 온으로 되는 타이밍을 변화시키는 스위칭 레귤레이터 제어 회로.
제1항에 있어서,
상기 스위칭 신호 생성 회로는, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간을 검출하고, 그 경과 시간이 소정의 목표값에 근접하도록 상기 스위칭 신호의 온 시간을 변화시키는 스위칭 레귤레이터 제어 회로.
제2항에 있어서,
상기 스위칭 신호 생성 회로는,
상기 출력 전압과 상기 기준 전압을 비교하는 전압 비교기,
상기 전압 비교기의 출력에 의해 세트되는 플립플롭, 및
상기 플립플롭의 출력의 상승으로부터 상기 스위칭 신호의 온 시간이 경과하면 상기 플립플롭을 리세트하는 온 시간 제어 회로
를 포함하고,
상기 스위칭 신호 생성 회로는, 상기 플립플롭의 출력을 상기 스위칭 신호로서 출력하고,
상기 온 시간 제어 회로는, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간을 검출하고, 그 경과 시간이 소정의 목표값에 근접하도록 상기 스위칭 신호의 온 시간을 변화시키는 스위칭 레귤레이터 제어 회로.
제3항에 있어서,
상기 온 시간 제어 회로는,
정전류를 컨덴서에 흘려 소정의 전압에 도달할 때까지의 경과 시간을 상기 스위칭 신호의 온 시간으로서 계측하는 타이머 회로와,
상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간에 기초하여 상기 타이머 회로에서의 상기 정전류의 값을 증감시키는 온 시간 보정 회로를 포함하는 스위칭 레귤레이터 제어 회로.
제4항에 있어서,
상기 온 시간 보정 회로는, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간이 짧을 때, 상기 정전류를 감소시키고, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간이 길 때, 상기 정전류를 증가시키는 스위칭 레귤레이터 제어 회로.
제5항에 있어서,
상기 온 시간 보정 회로는, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간이, 상기 클럭 신호의 주기 시간의 대략 1/2일 때에 상기 정전류의 보정량을 0으로 하는 스위칭 레귤레이터 제어 회로.
제1항에 있어서,
제2 출력 회로에 접속되는 제2 스위칭 소자를 구동하기 위한 제2 스위칭 신호를 생성하는 제2 스위칭 신호 생성 회로를 더 갖고,
상기 제2 스위칭 신호 생성 회로는, 상기 제2 스위칭 신호의 주파수가 상기 제1 스위칭 신호의 주파수에 근접하도록, 상기 제2 스위칭 신호의 온 시간을 변화시키고, 또한 상기 제2 출력 회로로부터 출력되는 제2 출력 전압이 소정의 제2 기준 전압에 근접하도록, 상기 제2 스위칭 신호가 온으로 되는 타이밍을 변화시키는 스위칭 레귤레이터 제어 회로.
제7항에 있어서,
상기 제2 스위칭 신호 생성 회로는, 상기 제2 스위칭 신호의 온 시간이 상기 제1 스위칭 신호의 온 시간과 겹치지 않도록 상기 소정의 목표값을 설정하는 스위칭 레귤레이터 제어 회로.
스위칭 레귤레이터 제어 회로, 및
상기 스위칭 레귤레이터 제어 회로에 의해 온 오프되는 스위칭 소자
를 갖고,
상기 스위칭 레귤레이터 제어 회로는,
소정의 발진 주파수를 갖는 클럭 신호를 생성하는 발진 회로, 및
출력 회로에 접속되는 상기 스위칭 소자를 구동하기 위한 스위칭 신호를 생성하는 스위칭 신호 생성 회로를 포함하고,
상기 스위칭 신호 생성 회로는, 상기 스위칭 신호의 주파수가 상기 클럭 신호의 주파수에 근접하도록, 상기 스위칭 신호의 온 시간을 변화시키고, 또한, 상기 출력 회로로부터 출력되는 출력 전압이 소정의 기준 전압에 근접하도록, 상기 스위칭 신호가 온으로 되는 타이밍을 변화시키는 스위칭 레귤레이터.
제9항에 있어서,
상기 스위칭 신호 생성 회로는, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간을 검출하고, 그 경과 시간이 소정의 목표값에 근접하도록 상기 스위칭 신호의 온 시간을 변화시키는 스위칭 레귤레이터.
제10항에 있어서,
상기 스위칭 신호 생성 회로는,
상기 출력 전압과 상기 기준 전압을 비교하는 전압 비교기,
상기 전압 비교기의 출력에 의해 세트되는 플립플롭, 및
상기 플립플롭의 출력의 상승으로부터 상기 스위칭 신호의 온 시간이 경과하면 상기 플립플롭을 리세트하는 온 시간 제어 회로
를 포함하고,
상기 스위칭 신호 생성 회로는, 상기 플립플롭의 출력을 상기 스위칭 신호로서 출력하고,
상기 온 시간 제어 회로는, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간을 검출하고, 그 경과 시간이 소정의 목표값에 근접하도록 상기 스위칭 신호의 온 시간을 변화시키는 스위칭 레귤레이터.
제11항에 있어서,
상기 온 시간 제어 회로는,
정전류를 컨덴서에 흘려 소정의 전압에 도달할 때까지의 경과 시간을 상기 스위칭 신호의 온 시간으로서 계측하는 타이머 회로, 및
상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간에 기초하여 상기 타이머 회로에서의 상기 정전류의 값을 증감시키는 온 시간 보정 회로를 포함하는 스위칭 레귤레이터.
제12항에 있어서,
상기 온 시간 보정 회로는, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간이 짧을 때, 상기 정전류를 감소시키고, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간이 길 때, 상기 정전류를 증가시키는 스위칭 레귤레이터.
제13항에 있어서,
상기 온 시간 보정 회로는, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간이, 상기 클럭 신호의 주기 시간의 대략 1/2일 때에 상기 정전류의 보정량을 0으로 하는 스위칭 레귤레이터.
제9항에 있어서,
상기 스위칭 레귤레이터 제어 회로에 의해 온 오프되는 제2 스위칭 소자를 더 갖고,
상기 스위칭 레귤레이터 제어 회로는,
제2 출력 회로에 접속되는 상기 제2 스위칭 소자를 구동하기 위한 제2 스위칭 신호를 생성하는 제2 스위칭 신호 생성 회로를 더 포함하고,
상기 제2 스위칭 신호 생성 회로는, 상기 제2 스위칭 신호의 주파수가 상기 제1 스위칭 신호의 주파수에 근접하도록, 상기 제2 스위칭 신호의 온 시간을 변화시키고, 또한 상기 제2 출력 회로로부터 출력되는 제2 출력 전압이 소정의 제2 기준 전압에 근접하도록, 상기 제2 스위칭 신호가 온으로 되는 타이밍을 변화시키는 스위칭 레귤레이터.
제15항에 있어서,
상기 제2 스위칭 신호 생성 회로는, 상기 제2 스위칭 신호의 온 시간이 상기 제1 스위칭 신호의 온 시간과 겹치지 않도록 상기 소정의 목표값을 설정하는 스위칭 레귤레이터.
소정의 직류 전압을 생성하는 전압원, 및
상기 직류 전압을 승압 또는 강압하여 부하에 출력하는 스위칭 레귤레이터
를 갖고,
상기 스위칭 레귤레이터는,
스위칭 레귤레이터 제어 회로, 및
상기 스위칭 레귤레이터 제어 회로에 의해 온 오프되는 스위칭 소자를 포함하고,
상기 스위칭 레귤레이터 제어 회로는,
소정의 발진 주파수를 갖는 클럭 신호를 생성하는 발진 회로, 및
출력 회로에 접속되는 상기 스위칭 소자를 구동하기 위한 스위칭 신호를 생성하는 스위칭 신호 생성 회로를 포함하고,
상기 스위칭 신호 생성 회로는, 상기 스위칭 신호의 주파수가 상기 클럭 신호의 주파수에 근접하도록, 상기 스위칭 신호의 온 시간을 변화시키고, 또한, 상기 출력 회로로부터 출력되는 출력 전압이 소정의 기준 전압에 근접하도록, 상기 스위칭 신호가 온으로 되는 타이밍을 변화시키는 전자 기기.
제17항에 있어서,
상기 스위칭 신호 생성 회로는, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간을 검출하고, 그 경과 시간이 소정의 목표값에 근접하도록 상기 스위칭 신호의 온 시간을 변화시키는 전자 기기.
제18항에 있어서,
상기 스위칭 신호 생성 회로는,
상기 출력 전압과 상기 기준 전압을 비교하는 전압 비교기,
상기 전압 비교기의 출력에 의해 세트되는 플립플롭, 및
상기 플립플롭의 출력의 상승으로부터 상기 스위칭 신호의 온 시간이 경과하면 상기 플립플롭을 리세트하는 온 시간 제어 회로를 포함하고,
상기 스위칭 신호 생성 회로는, 상기 플립플롭의 출력을 상기 스위칭 신호로서 출력하고,
상기 온 시간 제어 회로는, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간을 검출하고, 그 경과 시간이 소정의 목표값에 근접하도록 상기 스위칭 신호의 온 시간을 변화시키는 전자 기기.
제19항에 있어서,
상기 온 시간 제어 회로는,
정전류를 컨덴서에 흘려 소정의 전압에 도달할 때까지의 경과 시간을 상기 스위칭 신호의 온 시간으로서 계측하는 타이머 회로, 및
상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간에 기초하여 상기 타이머 회로에서의 상기 정전류의 값을 증감시키는 온 시간 보정 회로를 포함하는 전자 기기.
제20항에 있어서,
상기 온 시간 보정 회로는, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간이 짧을 때, 상기 정전류를 감소시키고, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간이 길 때, 상기 정전류를 증가시키는 전자 기기.
제21항에 있어서,
상기 온 시간 보정 회로는, 상기 클럭 신호의 상승으로부터 상기 스위칭 신호의 상승까지의 경과 시간이, 상기 클럭 신호의 주기 시간의 대략 1/2일 때에 상기 정전류의 보정량을 0으로 하는 전자 기기.
제17항에 있어서,
상기 스위칭 레귤레이터는,
상기 스위칭 레귤레이터 제어 회로에 의해 온 오프되는 제2 스위칭 소자를 더 갖고,
상기 스위칭 레귤레이터 제어 회로는,
제2 출력 회로에 접속되는 상기 제2 스위칭 소자를 구동하기 위한 제2 스위칭 신호를 생성하는 제2 스위칭 신호 생성 회로를 더 포함하고,
상기 제2 스위칭 신호 생성 회로는, 상기 제2 스위칭 신호의 주파수가 상기 제1 스위칭 신호의 주파수에 근접하도록, 상기 제2 스위칭 신호의 온 시간을 변화시키고, 또한 상기 제2 출력 회로로부터 출력되는 제2 출력 전압이 소정의 제2 기준 전압에 근접하도록, 상기 제2 스위칭 신호가 온으로 되는 타이밍을 변화시키는 전자 기기.
제23항에 있어서,
상기 제2 스위칭 신호 생성 회로는, 상기 제2 스위칭 신호의 온 시간이 상기 제1 스위칭 신호의 온 시간과 겹치지 않도록 상기 소정의 목표값을 설정하는 전자 기기.