JP2015116042A - 直流電圧変換装置及び直流電圧変換装置の逆流防止方法 - Google Patents
直流電圧変換装置及び直流電圧変換装置の逆流防止方法 Download PDFInfo
- Publication number
- JP2015116042A JP2015116042A JP2013256285A JP2013256285A JP2015116042A JP 2015116042 A JP2015116042 A JP 2015116042A JP 2013256285 A JP2013256285 A JP 2013256285A JP 2013256285 A JP2013256285 A JP 2013256285A JP 2015116042 A JP2015116042 A JP 2015116042A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output
- switching element
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】出力側からの逆流が生じない限り、出力電流が流れるスイッチング素子をオン又はオン/オフに駆動して損失を低減することが可能な直流電圧変換装置、及び該直流変換装置の逆流防止方法を提供する。
【解決手段】フルブリッジ回路1の入力側レグの上アームが有するFET11のドレインから入力された直流電圧を変換して出力側レグの上アームが有するFET13のドレインから出力する。FET13は、正の出力電流が流れるように並列的に接続されたボディダイオードD3を含んでいる。第1電流検出器3が検出した出力電流が−1Aより絶対値が大きい負の電流である場合、コンパレータ回路5の出力信号がHレベルとなるため、駆動回路2がFET13の駆動を禁止する。その後、第2電流検出器4が検出した出力電流が10Aより多い場合、制御部6がコンパレータ回路5をリセットさせるため、駆動回路2がFET13の駆動の禁止を解除する。
【選択図】図1
【解決手段】フルブリッジ回路1の入力側レグの上アームが有するFET11のドレインから入力された直流電圧を変換して出力側レグの上アームが有するFET13のドレインから出力する。FET13は、正の出力電流が流れるように並列的に接続されたボディダイオードD3を含んでいる。第1電流検出器3が検出した出力電流が−1Aより絶対値が大きい負の電流である場合、コンパレータ回路5の出力信号がHレベルとなるため、駆動回路2がFET13の駆動を禁止する。その後、第2電流検出器4が検出した出力電流が10Aより多い場合、制御部6がコンパレータ回路5をリセットさせるため、駆動回路2がFET13の駆動の禁止を解除する。
【選択図】図1
Description
本発明は、インダクタに流れる電流をスイッチング素子でスイッチングして他のスイッチング素子に還流させることにより、入力された電圧を変換する直流電圧変換装置、及び該直流電圧変換装置の逆流防止方法に関する。
従来、2つのレグに含まれる4つのアームの夫々にスイッチング素子を有するフルブリッジ回路と、各レグ夫々の上下アームの接続点の間に介装されたインダクタとを備えており、各スイッチング素子を適当に駆動することによって、一のレグの上アームの一端に入力された電圧を変換して他のレグの上アームの一端から出力する直流電圧変換装置が知られている。
例えば、一のレグの上アームが有するスイッチング素子がインダクタに流入する電流をオン/オフし、同下アームが有するスイッチング素子がインダクタに流れる電流を同期整流して還流させることにより、電圧が降圧される。また、他のレグの下アームが有するスイッチング素子がインダクタに流れる電流をオン/オフし、同上アームが有するスイッチング素子がインダクタに流れる電流を同期整流して還流させることにより、電圧が昇圧される。
ところで、この種の直流電圧変換装置では、変換された電圧の負荷側にバッテリやキャパシタ等の電圧源となり得るものが接続されている場合、出力電圧が急激に低下したり、何らかの原因によって出力電圧よりも負荷側の電圧源の電圧が高くなったりするときに、負荷側から出力側のレグの上アームを介して電流が逆流する虞があった。
これに対し、特許文献1には、入力側のレグの下アームが有するスイッチング素子と、出力側のレグの上アームが有するスイッチング素子とをオフすることによって同期整流を停止させておき、これらのスイッチング素子に含まれるボディダイオードが整流を行うように構成された双方向コンバータが開示されている。
しかしながら、特許文献1に開示された技術によれば、同期整流による損失の低減が期待できないため、ボディダイオードが導通してスイッチング素子における損失及び発熱量が増大するという問題がある。
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、出力側からの逆流が生じない限り、出力電流が流れるスイッチング素子をオン又はオン/オフに駆動して損失を低減することが可能な直流電圧変換装置、及び該直流変換装置の逆流防止方法を提供することにある。
本発明に係る直流電圧変換装置は、第1乃至第4アームの夫々にスイッチング素子を有するフルブリッジ回路と、第1及び第2アームの接続点と第3及び第4アームの接続点との間に介装されたインダクタと、各スイッチング素子を駆動する駆動部とを備え、前記第1アームの一端に入力された電圧を変換して前記第3アームの一端から出力する直流電圧変換装置において、出力電流を検出する電流検出部と、該電流検出部が検出した電流が、負の第1閾値より絶対値が大きい負の電流であるか否かを判定する判定部とを備え、前記駆動部は、前記判定部が、前記第1閾値より絶対値が大きい負の電流であると判定した場合、前記第3アームが有するスイッチング素子の駆動を禁止するようにしてあることを特徴とする。
本発明に係る直流電圧変換装置は、一端同士が接続された第1及び第2スイッチング素子と、該第1及び第2スイッチング素子の接続点に一端が接続されたインダクタと、前記第1及び第2スイッチング素子を駆動する駆動部とを備え、前記第1スイッチング素子(又は前記インダクタ)の他端に印加された電圧を降圧(又は昇圧)して前記インダクタ(又は前記第2スイッチング素子)の他端から出力する直流電圧変換装置において、出力電流を検出する電流検出部と、該電流検出部が検出した電流が、負の第1閾値より絶対値が大きい負の電流であるか否かを判定する判定部とを備え、前記駆動部は、前記判定部が、前記第1閾値より絶対値が大きい負の電流であると判定した場合、前記第2スイッチング素子の駆動を禁止するようにしてあることを特徴とする。
本発明に係る直流電圧変換装置は、前記電流検出部は、検出した電流に応じた電圧を前記判定部に与えるようにしてあり、前記判定部は、ヒステリシス特性を有するコンパレータを含み、該コンパレータにて前記電流検出部から与えられた電圧が第1トリップ電圧を超えるか否かを判定するようにしてあることを特徴とする。
本発明に係る直流電圧変換装置は、前記第3アームが有するスイッチング素子又は第2スイッチング素子は、正の出力電流が流れる方向に並列的に接続されたダイオードを含み、出力電流を検出する第2の電流検出部と、該第2の電流検出部が検出した出力電流が所定電流より多いか否かを判定する第2の判定部とを備え、前記駆動部は、前記第2の判定部が多いと判定した場合、前記スイッチング素子又は第2スイッチング素子の駆動の禁止を解除するようにしてあることを特徴とする。
本発明に係る直流電圧変換装置は、前記第3アームが有するスイッチング素子又は第2スイッチング素子は、正の出力電流が流れる方向に並列的に接続されたダイオードを含み、前記判定部は、前記コンパレータにて前記電流検出部から与えられた電圧が第2トリップ電圧を超えるか否かを判定することにより、前記電流検出部が検出した出力電流が正の第2閾値より絶対値が大きい正の電流であるか否かを判定するようにしてあり、前記駆動部は、前記判定部が、前記第2閾値より絶対値が大きい正の電流であると判定した場合、前記スイッチング素子又は第2スイッチング素子の駆動の禁止を解除するようにしてあることを特徴とする。
本発明に係る直流電圧変換装置の逆流防止方法は、第1乃至第4アームの夫々にスイッチング素子を有するフルブリッジ回路と、第1及び第2アームの接続点と第3及び第4アームの接続点との間に介装されたインダクタと、出力側から逆流する電流を検出する電流検出部と、各スイッチング素子を駆動する駆動部とを備え、前記第1アームの一端に入力された電圧を変換して前記第3アームの一端から出力する直流電圧変換装置で出力電流の逆流を防止する方法であって、前記電流検出部が検出した電流が所定電流より多いか否かを判定し、多いと判定した場合、前記第3アームが有するスイッチング素子の駆動を禁止することを特徴とする。
本発明にあっては、フルブリッジ(Hブリッジ)回路に含まれる2つのレグの間にインダクタが介装されており、入力側レグの上アームの一端から入力された電圧を変換して出力側レグの上アームの一端から出力する。電流検出器が検出した出力電流が負の第1閾値より絶対値が大きい負の電流である場合、駆動部は出力側レグの上アームが有するスイッチング素子の駆動を禁止する。
これにより、出力側から電流が逆流する場合、出力側レグの上アームのスイッチング素子がオフとなって、出力側からの電流の流入が阻止される。
これにより、出力側から電流が逆流する場合、出力側レグの上アームのスイッチング素子がオフとなって、出力側からの電流の流入が阻止される。
本発明にあっては、第1及び第2スイッチング素子の一端同士の接続点にインダクタの一端が接続されており、第1スイッチング素子の他端に印加された電圧を降圧及び同期整流してインダクタの他端から出力するか、又はインダクタの他端に印加された電圧を昇圧及び同期整流して第2スイッチング素子の他端から出力する。電流検出器が検出した出力電流が負の第1閾値より絶対値が大きい負の電流である場合、駆動部は同期整流を行う第2スイッチング素子の駆動を禁止する。
これにより、出力側から電流が逆流する場合、第2スイッチング素子による同期整流がオフとなって、出力側からの電流の流入が阻止される。
これにより、出力側から電流が逆流する場合、第2スイッチング素子による同期整流がオフとなって、出力側からの電流の流入が阻止される。
本発明にあっては、ヒステリシス特性を有するコンパレータにて、電流検出部から出力電流に応じて与えられた電圧が、出力電流に係る負の第1閾値に対応して設定された第1トリップ電圧を超えるか否かを判定する。
これにより、出力電流が第1閾値より絶対値が大きい負の電流であるか否かがコンパレータにて判定される。
これにより、出力電流が第1閾値より絶対値が大きい負の電流であるか否かがコンパレータにて判定される。
本発明にあっては、出力側レグの上アームが有するスイッチング素子又は第2スイッチング素子が、正の出力電流が流れるように並列的に接続されたダイオードを含んでいる。上記何れかのスイッチング素子の駆動が禁止された後に、第2の電流検出部が検出した出力電流が所定電流より多い場合、駆動部は上記何れかのスイッチング素子の駆動の禁止を解除する。
これにより、負の出力電流が検出されて特定のスイッチング素子がオフとなった後に出力電流が正の電流になった場合、ダイオードに出力電流が流れるようになり、その出力電流が所定電流を超えたときに、特定のスイッチング素子のオフが解除される。
これにより、負の出力電流が検出されて特定のスイッチング素子がオフとなった後に出力電流が正の電流になった場合、ダイオードに出力電流が流れるようになり、その出力電流が所定電流を超えたときに、特定のスイッチング素子のオフが解除される。
本発明にあっては、出力側レグの上アームが有するスイッチング素子又は第2スイッチング素子が、正の出力電流が流れるように並列的に接続されたダイオードを含んでいる。上記何れかのスイッチング素子の駆動が禁止された後に、電流検出部から出力電流に応じて与えられた電圧が、出力電流に係る正の第2閾値に対応して設定された第2トリップ電圧を超えるか否かを上記コンパレータにて判定する。コンパレータにて第2トリップ電圧を超えると判定した場合、即ち出力電流が第2閾値より絶対値が大きい正の電流であると判定した場合、駆動部は上記何れかのスイッチング素子の駆動の禁止を解除する。
これにより、負の出力電流が検出されて特定のスイッチング素子がオフとなった後に出力電流が正の電流になった場合、ダイオードに出力電流が流れるようになり、その出力電流が第2の閾値を超えたときに、特定のスイッチング素子のオフが解除される。
これにより、負の出力電流が検出されて特定のスイッチング素子がオフとなった後に出力電流が正の電流になった場合、ダイオードに出力電流が流れるようになり、その出力電流が第2の閾値を超えたときに、特定のスイッチング素子のオフが解除される。
本発明によれば、出力側から電流が逆流する場合、出力側からの電流の流入が阻止される。
従って、出力側からの逆流が生じない限り、出力電流が流れるスイッチング素子をオン又はオン/オフに駆動して損失を低減することが可能となる。
従って、出力側からの逆流が生じない限り、出力電流が流れるスイッチング素子をオン又はオン/オフに駆動して損失を低減することが可能となる。
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
(実施の形態1)
図1は、本発明の実施の形態1に係る直流電圧変換装置の構成例を示す回路図である。直流電圧変換装置は、第1,第2,第3,第4アームの夫々にNチャネル型のMOSFET(スイッチング素子に相当:以下FETという)11,12,13,14を有するフルブリッジ回路1と、FET11及び12の接続点とFET13及び14の接続点との間に介装されたインダクタ15と、FET11,12,13,14夫々のゲートに接続された駆動回路2とを備え、第1アームの一端に入力された直流電圧を変換して第3アームの一端から出力する。
(実施の形態1)
図1は、本発明の実施の形態1に係る直流電圧変換装置の構成例を示す回路図である。直流電圧変換装置は、第1,第2,第3,第4アームの夫々にNチャネル型のMOSFET(スイッチング素子に相当:以下FETという)11,12,13,14を有するフルブリッジ回路1と、FET11及び12の接続点とFET13及び14の接続点との間に介装されたインダクタ15と、FET11,12,13,14夫々のゲートに接続された駆動回路2とを備え、第1アームの一端に入力された直流電圧を変換して第3アームの一端から出力する。
直流電圧変換装置は、また、第3アームの一端から出力された直流電圧を平滑するコンデンサC1と、出力電流を検出する第1電流検出器(電流検出部に相当)3及び第2電流検出器(第2の電流検出部に相当)4と、第1電流検出器3が検出した電流に応じた電圧と所定のトリップ電圧(第1トリップ電圧に相当)とを比較判定するヒステリシスコンパレータ回路(判定部及びコンパレータに相当:以下、単にコンパレータ回路という)5と、装置内の各部を制御する制御部6とを備える。
フルブリッジ回路1は、FET11及び12が入力側のレグを、FET13及び14が出力側のレグを構成しており、FET11,12,13,14の夫々が、ドレイン及びソース間に並列的に接続されたボディダイオード(ダイオードに相当)D1,D2,D3,D4を含んでなる。FET12及び14のソースは接地電位に接続されている。
フルブリッジ回路1の各アームが有するスイッチング素子はNチャネル型のFET11乃至14に限定されず、Pチャネル型のFET、IGBT等の他のスイッチング素子を用いてもよい。但し、IGBTのようなボディダイオード(寄生ダイオード)を含まないスイッチング素子を用いた場合は、少なくとも第3アームが有するスイッチング素子と並列にダイオードを接続しておくこととする。
駆動回路2は、制御部6から与えられた制御信号に基づいて、FET11,12,13,14夫々のゲートに駆動信号を与える。ここでは、制御部6によって制御される駆動回路2が、駆動部に相当する。FET12のゲートには、FET11のゲートに与えられる駆動信号をインバータ21で反転した駆動信号が与えられる。FET13のゲートには、FET14のゲートに与えられる駆動信号をNORゲート22で反転した駆動信号が与えられる。NORゲート22の入力端子のうち、FET13のゲートに接続されていない方の入力端子23は、後述するコンパレータ回路5によって通常L(ロウ)レベルに保持される。なお、駆動信号にいわゆるデッドタイムを与える回路については、図示及び説明を省略する。
第1電流検出器3は、出力電流が流れる電路に直列に介装された電流検出用の抵抗器R31と、該抵抗器R31の一端及び他端夫々にその一端が接続された抵抗器R32及びR33と、該抵抗器R32及びR33夫々の他端に反転入力端子及び非反転入力端子が接続された差動増幅器30とを有する。差動増幅器30の出力端子及び反転入力端子の間には、抵抗器R34が接続されている。差動増幅器30の非反転入力端子及び接地電位の間には、抵抗器R35が接続されている。第1電流検出器3の出力電圧は、コンパレータ回路5の入力端子に与えられる。
第2電流検出器4は、抵抗器R31の他端及び一端夫々にその一端が接続された抵抗器R42及びR43と、該抵抗器R42及びR43夫々の他端に反転入力端子及び非反転入力端子が接続された差動増幅器40とを有する。差動増幅器40の出力端子及び反転入力端子の間には、抵抗器R44が接続されている。差動増幅器40の非反転入力端子及び接地電位の間には、抵抗器R45が接続されている。第2電流検出器4の出力電圧は、制御部6に与えられる。
なお、本装置にて出力電流に基づく制御が行われる場合は、出力電流の検出に用いられる電流検出器が第2電流検出器4を兼ねるようにしてもよい。
なお、本装置にて出力電流に基づく制御が行われる場合は、出力電流の検出に用いられる電流検出器が第2電流検出器4を兼ねるようにしてもよい。
コンパレータ回路5は、該コンパレータ回路5の入力端子に一端が接続された抵抗器R51と、該抵抗器R51の他端に非反転入力端子が接続されたオープンコレクタ出力の差動増幅器50と、該差動増幅器の非反転入力端子にコレクタが接続されたNPN型のエミッタ接地のトランジスタQ1とを有する。差動増幅器50の非反転入力端子及び出力端子の間には、抵抗器R52が接続されている。差動増幅器50の非反転入力端子は、Vcc(5V)及び接地電位の間に直列に接続された抵抗器R53及びR54の接続点に接続されている。差動増幅器50の非反転入力端子及び接地電位の間には、差動増幅器50の入力ノイズを低減するためのコンデンサC2が接続されている。
差動増幅器50の出力端子は、抵抗器R55によってVccにプルアップされており、NORゲート22の入力端子23及び制御部6に接続されている。これにより、入力端子23及び制御部6には、差動増幅器50の出力端子、即ちコンパレータ回路5の出力端子から、H/L(ハイ/ロウ)レベルの出力電圧が与えられる。トランジスタQ1のベースは、抵抗器R56を介して制御部6に接続されている。抵抗器R56の一端には、制御部6から通常L(ロウ)レベルの信号が与えられており、トランジスタQ1がオフに保持される。
制御部6は、CPU61を有するマイクロコンピュータからなる。CPU61は、プログラム等の情報を記憶するROM62、一時的に発生した情報を記憶するRAM63、駆動回路2及びコンパレータ回路5とインタフェースするためのI/Oポート64、並びにアナログの電圧をデジタルの電圧値に変換するA/D変換器65と互いにバス接続されている。I/Oポート64には、コンパレータ回路5のH/Lレベルの出力電圧が与えられる。I/Oポート64からは、抵抗器R56の一端にトランジスタQ1の駆動信号が与えられる。A/D変換器65には、第2電流検出器40の出力電圧が与えられる。
上述の構成において、FET11のドレインに印加された直流電圧がフルブリッジ回路1、インダクタ15及び駆動回路2によって降圧される場合、FET11のゲートにPWM制御された駆動信号が与えられてFET11がインダクタ15に流入する電流をスイッチングし、FET12が同期整流によってインダクタ15に流れる電流を還流させる。また、FET11のドレインに印加された直流電圧がフルブリッジ回路1及び駆動回路2によって昇圧される場合、FET14のゲートにPWM制御された駆動信号が与えられてFET14がインダクタ15に流れる電流をスイッチングし、FET13が同期整流によってインダクタ15に流れる電流を還流させる。
フルブリッジ回路1及び駆動回路2による昇圧及び降圧は、夫々別々に行われることがあるが、同時的に行われることもある。例えば、昇圧なしに降圧のみが行われる場合、駆動信号によってFET13はオンに保持され、FET14はオフに保持される。また例えば、降圧なしに昇圧のみが行われる場合、駆動信号によってFET11はオンに保持され、FET12はオフに保持される。更に例えば、昇降圧が同時的に行われる場合、PWM制御された駆動信号によってFET11及び14がオン/オフし、同期整流を行うFET12及び13もオン/オフを繰り返す。
次に、第1電流検出器3及び第2電流検出器4の検出特性について説明する。第1電流検出器3及び第2電流検出器4では、差動信号の平衡度を保つために、抵抗器R32及びR33の抵抗値、抵抗器R34及びR35の抵抗値、抵抗器R42及びR43の抵抗値、抵抗器R44及びR45の抵抗値を、夫々同じ値にしてある。この場合、第1電流検出器3及び第2電流検出器4の夫々は、出力電流に応じて抵抗器R31の両端に生じる検出電圧を、−(抵抗器R34の抵抗値/抵抗器R32の抵抗値)倍及び(抵抗器R44の抵抗値/抵抗器R42の抵抗値)倍に増幅する。このように、第1電流検出器3及び第2電流検出器4夫々における出力電流の検出感度は、特定の2つの抵抗器の抵抗値の比と、抵抗器R31の抵抗値とを適当に選択することによって広範囲に変化させることが可能である。
図2のAは本発明の実施の形態1に係る直流電圧変換装置における第1電流検出器3の検出特性を示す特性図であり、Bは同第2電流検出器4の検出特性を示す特性図である。図2A及び2Bの夫々において、横軸は抵抗器R31の一端から他端に流れる出力電流を表し、縦軸は第1電流検出器3及び第2電流検出器4夫々の出力電圧を表す。差動増幅器30及び40のオフセット電圧を無視した場合、検出感度が一定であるから、これらの入出力特性は各図の原点を通る直線の一部によって示される。但し、差動増幅器30及び40が単一電源で動作する場合、これらの入出力特性を示す半直線又は線分が原点に届くことはない。
例えば図2Aでは、負の出力電流、即ち逆流する出力電流が−1Aまで増大した場合、第1電流検出器3の出力電圧が1.5Vとなることが示される。また図2Bでは、正の出力電流が10Aまで増大した場合、第2電流検出器4の出力電圧が1.5Vとなることが示される。このように本実施の形態1では、第1電流検出器3及び第2電流検出器4夫々の検出感度を、−1.5V/A及び0.15V/Aとするが、これに限定されるものではない。図2Bに示す直線の傾きは、第2電流検出器4の出力電圧を出力電流に換算するためにRAM63に記憶される(詳細については、後述する図4のステップS15参照)
次に、コンパレータ回路5のヒステリシス特性について説明する。コンパレータ回路5に含まれる差動増幅器50は、抵抗器R52によって正帰還がかけられているため、その入出力特性はヒステリシスを有するものとなる。コンパレータ回路5の出力レベルが、L(ロウ)レベルからH(ハイ)レベルに変化するときの入力電圧をUTP(Upper Trip Point :第1トリップ電圧に相当)、HレベルからLレベルに変化するときの入力電圧をLTP(Lower Trip Point :第1トリップ電圧に相当)とする。UTP及びLTPの夫々は、以下の式(1)及び(2)によって表されることが知られている。
UTP=Vr+Ra(Vr−Vol)・・・・・・・・(1)
LTP=Vr+Ra(Vr−Voh)・・・・・・・・(2)
但し
Vr:差動増幅器50の反転入力端子に印加される基準電圧
Ra:抵抗器R52の抵抗値/抵抗器R51の抵抗値
Voh:差動増幅器のHレベルの出力電圧
Vol:差動増幅器のLレベルの出力電圧
LTP=Vr+Ra(Vr−Voh)・・・・・・・・(2)
但し
Vr:差動増幅器50の反転入力端子に印加される基準電圧
Ra:抵抗器R52の抵抗値/抵抗器R51の抵抗値
Voh:差動増幅器のHレベルの出力電圧
Vol:差動増幅器のLレベルの出力電圧
本実施の形態1では、一例としてVrを1Vとし、Raを0.5とする。Volは簡単のために0Vとする。差動増幅器50はオープンコレクタ出力であり、その出力端子が抵抗器R55によってVccにプルアップされているため、Vohは5Vである。これにより、UTP及びLTPの夫々は、式(1)及び(2)より1.5V及び−1Vと算出される。
図3は、本発明の実施の形態1に係る直流電圧変換装置におけるコンパレータ回路5の比較特性を示す特性図である。図の横軸はコンパレータ回路5の入力電圧を表し、縦軸はコンパレータ回路5の出力電圧を表す。
図3は、本発明の実施の形態1に係る直流電圧変換装置におけるコンパレータ回路5の比較特性を示す特性図である。図の横軸はコンパレータ回路5の入力電圧を表し、縦軸はコンパレータ回路5の出力電圧を表す。
コンパレータ回路5の入力電圧(即ち第1電流検出器3の出力電圧:以下同様)が1.5Vに上昇した場合、コンパレータ回路5の出力電圧は0Vから5Vに瞬時に変化する。その後コンパレータ回路5の入力電圧が−1Vに低下した場合、コンパレータ回路5の出力電圧は5Vから0Vに瞬時に変化する。但し、本実施の形態1では、第1電流検出器3の出力電圧が負の電圧になることがないため、コンパレータ回路5の出力電圧が5Vに変化した後は、その出力電圧が5Vに保持される。
一方、本装置が初期化される場合等において、コンパレータ回路5の出力電圧を0Vにするときには、制御部6のI/Oポート64から抵抗器R56の一端にHレベルの駆動信号が与えられる。これにより、トランジスタQ1のコレクタの電圧、即ち差動増幅器50の非反転入力端子の電圧が0Vとなるのに対して、差動増幅器50の反転入力端子には1Vの基準電圧が印加されているため、差動増幅器50の出力電圧、即ちコンパレータ回路5の出力電圧が0Vにリセットされる。
さて、本装置に入力された直流電圧が降圧若しくは昇圧される場合又は昇降圧される場合、上述したように、出力側のレグの上アームが有するFET13は、常時オンとなっているか又はオン/オフを繰り返している。この状態で、出力電圧の負荷としてバッテリやキャパシタ等の電圧源となり得るものが接続されている場合、出力電圧が急激に低下したり、何らかの原因によって出力電圧よりも負荷側の電圧源の電圧が高くなったりするときに、負荷側からFET13及びインダクタ15を介して電流が逆流する虞がある。逆流した電流は、降圧及び昇降圧の場合にFET12を介して接地電位に流入し、昇圧の場合にFET11を介して入力側に流出する。
そこで、本実施の形態1では、第1電流検出器3が検出した出力電流が、−1A(負の第1閾値に相当)より絶対値が大きい負の電流であるとコンパレータ回路5が判定した場合、出力側のレグの上アームが有するFET13の駆動が禁止されるようにする。具体的には、コンパレータ回路5が出力したHレベルの信号がNORゲート22の入力端子23に与えられることにより、FET13のゲートにLレベルの駆動信号が印加されてFET13が強制的にオフとなる。この状態は、コンパレータ回路5によって保持される。FET13の駆動を禁止するときの電流は−1Aに限定されない。
FET13が強制的にオフとなった後であっても、FET13には、正の出力電流が流れる方向に並列的に接続されたボディダイオードD3が含まれているため、出力電流はボディダイオードD3を介して流れ得る状態となっている。その後、出力電圧の急激な低下が解消したり、出力電圧よりも負荷側の電圧源の電圧が高い状況が解消したりする結果、正の出力電流が流れ始めた場合、第2電流検出器4が検出した出力電流が、10A(所定電流に相当)より絶対値が大きい正の電流であると判定されたときに、制御部6がコンパレータ回路5をリセットする。具体的には、I/Oポート64から抵抗器R56の一端にHレベルの駆動信号が与えられて、差動増幅器50の出力がLレベルに復帰する。FET13の駆動の禁止を解除するときの電流は10Aに限定されない。
以下では、上述した制御部6の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ROM62に予め格納されている制御プログラムに従って、制御部6のCPU61により実行される。
図4は、本発明の実施の形態1に係る直流電圧変換装置でコンパレータ回路5をリセットするCPU61の処理手順を示すフローチャートである。図4の処理は、本装置で降圧、昇圧又は昇降圧が行われる場合に適時起動される。
図4は、本発明の実施の形態1に係る直流電圧変換装置でコンパレータ回路5をリセットするCPU61の処理手順を示すフローチャートである。図4の処理は、本装置で降圧、昇圧又は昇降圧が行われる場合に適時起動される。
図4の処理が起動された場合、CPU61は、コンパレータ回路5の初期状態を明確にするために、コンパレータ回路5をリセットする(S11)。具体的には、I/Oポート64によって抵抗器R56の一端にHレベルのパルス的な駆動信号を与える。その後、CPU61は、I/Oポート64によってコンパレータ回路5の出力レベルを取り込み(S12)、取り込んだ出力レベルがHレベルであるか否か、即ち第1電流検出器3で検出された電流が−1Aより絶対値が大きい負の電流であるか否かを判定する(S13)。これにより、FET13の駆動が禁止されたか否かが判定される。
取り込んだ出力レベルがHレベルではない場合(S13:NO)、CPU61は、コンパレータ回路5の出力レベルの取り込み及び判定を繰り返すために、ステップS12に処理を移す。取り込んだ出力レベルがHレベルである場合(S13:YES)、即ちFET13の駆動が禁止された場合、CPU61は、正の出力電流に応じて第2電流検出器4が出力した電圧をA/D変換器65で変換して取り込む(S14)。次いで、CPU61は、取り込んだ電圧を図2Bに示す直線の傾きに基づいて出力電流に換算し(S15)、換算した出力電流が10Aより多いか否かを判定する(S16:第2の判定部に相当)。
出力電流が10Aより多くない場合(S16:NO)、CPU61は、正の出力電流値の取り込み及び判定を繰り返すために、ステップS14に処理を移す。出力電流が10Aより多い場合(S16:YES)、CPU61は、I/Oポート64によって抵抗器R56の一端にHレベルのパルス的な駆動信号を与えることにより、コンパレータ回路5をリセットして(S17)図4の処理を終了する。
以上のように本実施の形態1によれば、フルブリッジ回路1に含まれる2つのレグの間にインダクタ15が介装されており、入力側レグの上アームが有するFET11のドレインから入力された直流電圧を変換して出力側レグの上アームが有するFET13のドレインから出力する。第1電流検出器3が検出した出力電流が−1Aより絶対値が大きい負の電流である場合、コンパレータ回路5の出力信号がHレベルとなり、この出力信号が入力される駆動回路2がFET13の駆動を禁止する。
これにより、出力側から電流が逆流する場合、FET13がオフとなって、出力側からの電流の流入が阻止される。
従って、出力側からの逆流が生じない限り、出力電流が流れるFET13をオン又はオン/オフに駆動して損失を低減することが可能となる。
これにより、出力側から電流が逆流する場合、FET13がオフとなって、出力側からの電流の流入が阻止される。
従って、出力側からの逆流が生じない限り、出力電流が流れるFET13をオン又はオン/オフに駆動して損失を低減することが可能となる。
また、本実施の形態1によれば、ヒステリシス特性を有するコンパレータ回路5にて、第1電流検出器3から出力電流に応じて与えられた電圧が、出力電流に係る負の第1閾値である−1Aに対応して設定された1.5VのUTPを超えるか否かを判定する。
従って、出力電流が−1Aより絶対値が大きい負の電流であるか否かをコンパレータ回路5にて判定することが可能となる。
従って、出力電流が−1Aより絶対値が大きい負の電流であるか否かをコンパレータ回路5にて判定することが可能となる。
更に、本実施の形態1によれば、出力側レグの上アームが有するFET13が、正の出力電流が流れるように並列的に接続されたボディダイオードD3を含んでいる。FET13の駆動が禁止された後に、第2電流検出器4が検出した出力電流が10Aより多い場合、制御部6がコンパレータ回路5をリセットさせるため、駆動回路2がFET13の駆動の禁止を解除する。
従って、負の出力電流が検出されてFET13がオフとなった後に出力電流が正の電流になった場合、ボディダイオードD3に出力電流が流れるようになり、その出力電流が10Aを超えたときに、FET13のオフを解除することが可能となる。
従って、負の出力電流が検出されてFET13がオフとなった後に出力電流が正の電流になった場合、ボディダイオードD3に出力電流が流れるようになり、その出力電流が10Aを超えたときに、FET13のオフを解除することが可能となる。
なお、本実施の形態1では、第2電流検出器4の出力電圧をA/D変換器65で変換して取り込み、取り込んだ電圧から換算した出力電流が10Aより多くなったときに、CPU61がI/Oポート64によってコンパレータ回路5をリセットしたが、これに限定されるものではない。例えば、第2電流検出器4の出力電圧と所定の閾値とを他のコンパレータ回路で比較判定し、出力電圧が所定の閾値より高くなったときに他のコンパレータ回路の出力電圧を抵抗器R56の一端に与えることによってコンパレータ回路5をリセットするようにしてもよい。この場合はCPU61により処理が不要となる。
(実施の形態2)
実施の形態1が、第2電流検出器4で検出された出力電流に基づいてCPU61がコンパレータ回路5をリセットする形態であるのに対し、実施の形態2は、第1電流検出器3で検出された出力電流に応じてコンパレータ回路5に与えられる電圧によって、コンパレータ回路5がリセットされる形態である。
図5は、本発明の実施の形態2に係る直流電圧変換装置の構成例を示す回路図である。
実施の形態1が、第2電流検出器4で検出された出力電流に基づいてCPU61がコンパレータ回路5をリセットする形態であるのに対し、実施の形態2は、第1電流検出器3で検出された出力電流に応じてコンパレータ回路5に与えられる電圧によって、コンパレータ回路5がリセットされる形態である。
図5は、本発明の実施の形態2に係る直流電圧変換装置の構成例を示す回路図である。
ここでは、実施の形態1における図1に示す回路図との違いについて説明する。図5に示す回路図では、第2電流検出器4と、第1電流検出器3が有する差動増幅器30の非反転入力端子及び接地電位の間に接続されていた抵抗器R35とが削除されている。差動増幅器30の非反転入力端子は、Vcc及び接地電位の間に直列に接続された抵抗器R36及びR37の接続点に対して抵抗器R38を介して接続されている。
その他、実施の形態1に対応する箇所には同様の符号を付して、その説明を省略する。
その他、実施の形態1に対応する箇所には同様の符号を付して、その説明を省略する。
抵抗器R36及びR37は、差動増幅器30の非反転入力端子に対して正の入力オフセット電圧を与えるものである。差動増幅器30における差動信号の平衡度を保つために、抵抗器R36及びR37の並列抵抗値と抵抗器R38の抵抗値との和が、抵抗器R34の抵抗値と等しくなるようにしてある。
図6は、本発明の実施の形態2に係る直流電圧変換装置における第1電流検出器3の検出特性を示す特性図である。差動増幅器30の非反転入力端子に正のオフセット電圧が与えられているため、第1電流検出器3の検出特性は、図2Aに示す検出特性を横軸の正方向にシフトしたものとなる。本実施の形態2では、後述するコンパレータ回路5の比較特定と整合させるため、−1A及び10A夫々の出力電流に応じた出力電圧が3V及び0.5Vとなるようにするが、これに限定されるものではない。
次に、コンパレータ回路5のヒステリシス特性について説明する。
図7のAは本発明の実施の形態2に係る直流電圧変換装置におけるコンパレータ回路5の比較特性を示す特性図であり、BはAの縦軸と横軸とを入れ替えて表示した特性図である。図7Aの横軸及び図7Bの縦軸はコンパレータ回路5の入力電圧を表し、図7Aの縦軸及び図7Bの横軸はコンパレータ回路5の出力電圧を表す。
図7のAは本発明の実施の形態2に係る直流電圧変換装置におけるコンパレータ回路5の比較特性を示す特性図であり、BはAの縦軸と横軸とを入れ替えて表示した特性図である。図7Aの横軸及び図7Bの縦軸はコンパレータ回路5の入力電圧を表し、図7Aの縦軸及び図7Bの横軸はコンパレータ回路5の出力電圧を表す。
本実施の形態2では、実施の形態1における式(1)及び(2)で用いられるVrを2Vとし、Raを0.5とする。Volは0Vであり、Vohは5Vである。これにより、UTP及びLTPの夫々は、式(1)及び(2)より3V及び0.5Vと算出される。これにより、図7A及び7Bに示すように、コンパレータ回路5の入力電圧が3Vに上昇した場合、コンパレータ回路5の出力電圧は0Vから5Vに瞬時に変化する。その後コンパレータ回路5の入力電圧が0.5Vに低下した場合、コンパレータ回路5の出力電圧は5Vから0Vに瞬時に変化する。
次に、図6及び7Bを用い、出力電流の変化に応じてFET13の駆動が禁止され、駆動の禁止が解除される様子を説明する。本装置における初期化処理では、CPU61がI/Oポート64によって抵抗器R56の一端にHレベルのパルス的な駆動信号を与えることにより、コンパレータ回路5の出力電圧の初期状態が0Vとなる。
図6に示すように、装置から外部に流れ出す正の出力電流が減少して、装置に逆流する負の電流となり、その絶対値が−1Aの絶対値より大きくなった場合、第1電流検出器3の出力電圧は3Vより高くなる。この出力電圧は、そのままコンパレータ回路5の入力電圧となる。
図7Bに移って、縦軸に示すコンパレータ回路5の入力電圧が3Vより高くなった場合、横軸に示すコンパレータ回路5の出力電圧は0Vから5Vに瞬時に変化する。これにより、NORゲート22の入力端子23にHレベルの出力電圧が与えられ、FET13の駆動が禁止される。
図6に戻って、その後、出力電流が装置から外部に流れ出す正の電流となり、その絶対値が10A(正の第2閾値に相当)より大きくなった場合、ボディダイオードD3を介して流れる出力電流によって、第1電流検出器3の出力電圧は0.5Vより低くなる。
再び図7Bに移って、縦軸に示すコンパレータ回路5の入力電圧が0.5Vより低くなった場合、横軸に示すコンパレータ回路5の出力電圧は5Vから0Vに瞬時に変化する。これにより、NORゲート22の入力端子23にLレベルの出力電圧が与えられ、FET13の駆動の禁止が解除される。
以上のように本実施の形態2によれば、FET13の駆動が禁止された後に、第1電流検出器3から出力電流に応じて与えられた電圧が、出力電流に係る正の第2閾値である10Aに対応して設定された0.5Vを超えるか否かをコンパレータ回路5にて判定する。コンパレータ回路5にて0.5Vを超えると判定した場合、即ち出力電流が10Aより絶対値が大きい正の電流であると判定した場合、コンパレータ回路5の出力信号がLレベルとなり、この出力信号が入力される駆動回路2がFET13の駆動の禁止を解除する。
従って、負の出力電流が検出されてFET13がオフとなった後に出力電流が正の電流になった場合、ボディダイオードD3に出力電流が流れるようになり、その出力電流が10Aを超えたときに、FET13のオフを解除することが可能となる。
従って、負の出力電流が検出されてFET13がオフとなった後に出力電流が正の電流になった場合、ボディダイオードD3に出力電流が流れるようになり、その出力電流が10Aを超えたときに、FET13のオフを解除することが可能となる。
(実施の形態3)
実施の形態1及び2は、フルブリッジ回路1に含まれる入力側レグの上アームが有するスイッチング素子の一端から入力された直流電圧を変換して出力側レグの上アームが有するスイッチング素子の一端から出力する形態であった。これに対し、実施の形態3は、第2スイッチング素子とインダクタ15の一端との接続点にその一端が接続された第1スイッチング素子の他端に印加された電圧を降圧及び同期整流してインダクタ15の他端から出力する形態である。
図8は、本発明の実施の形態3に係る直流電圧変換装置の構成例を示す回路図である。
実施の形態1及び2は、フルブリッジ回路1に含まれる入力側レグの上アームが有するスイッチング素子の一端から入力された直流電圧を変換して出力側レグの上アームが有するスイッチング素子の一端から出力する形態であった。これに対し、実施の形態3は、第2スイッチング素子とインダクタ15の一端との接続点にその一端が接続された第1スイッチング素子の他端に印加された電圧を降圧及び同期整流してインダクタ15の他端から出力する形態である。
図8は、本発明の実施の形態3に係る直流電圧変換装置の構成例を示す回路図である。
ここでは、実施の形態2における図5に示す回路図との違いについて説明する。図8に示す回路図では、FET14が削除され、FET13が導線に置き換えられている。駆動回路2は、制御部6から与えられた制御信号に基づいて、FET11(第1スイッチング素子に相当)及びFET12(第2スイッチング素子に相当)夫々のゲートに駆動信号を与える。FET12のゲートには、FET11のゲートに与えられる駆動信号をNORゲート24で反転させた駆動信号が与えられる。NORゲート24の入力端子のうち、FET11のゲートに接続されていない方の入力端子25は、コンパレータ回路5の出力端子に接続されている。
上述の構成において、FET11のドレインに印加された直流電圧が降圧される場合、FET11のゲートにPWM制御された駆動信号が与えられてFET11がインダクタ15に流入する電流をスイッチングし、FET12が同期整流によってインダクタ15に流れる電流を還流させる。
本実施の形態3では、第1電流検出器3が検出した出力電流が、−1Aより絶対値が大きい負の電流であるとコンパレータ回路5が判定した場合、FET12の駆動が禁止される。具体的には、コンパレータ回路5が出力したHレベルの信号がNORゲート24の入力端子25に与えられることにより、FET12のゲートにLレベルの駆動信号が印加されてFET12が強制的にオフとなる。この状態は、コンパレータ回路5によって保持される。
FET12が強制的にオフとなった後であっても、FET12には、正の出力電流が流れる方向に並列的に接続されたボディダイオードD2が含まれているため、出力電流はボディダイオードD2を介して流れ得る状態となっている。その後、正の出力電流が流れ始め、第1電流検出器3が検出した出力電流が、10Aより絶対値が大きい正の電流であるとコンパレータ回路5が判定した場合、NORゲート24の入力端子25にLレベルの出力電圧が与えられて、FET12の駆動の禁止が解除される。
以上のように本実施の形態3によれば、FET11及び12の一端同士の接続点にインダクタ15の一端が接続されており、FET11のドレインに印加された直流電圧を降圧及び同期整流してインダクタ15の他端から出力する。第1電流検出器3が検出した出力電流が−1Aより絶対値が大きい負の電流である場合、コンパレータ回路5の出力信号がHレベルとなり、この出力信号が入力される駆動回路2が、同期整流を行うFET12の駆動を禁止する。
従って、出力側から電流が逆流する場合、FET12による同期整流がオフとなって、出力側からの電流の流入を阻止することが可能となる。
従って、出力側から電流が逆流する場合、FET12による同期整流がオフとなって、出力側からの電流の流入を阻止することが可能となる。
また、本実施の形態3によれば、FET12が、正の出力電流が流れるように並列的に接続されたボディダイオードD2を含んでいる。FET12の駆動が禁止された後に、第1電流検出器3が検出した出力電流が10Aより多い場合、コンパレータ回路5の出力信号がLレベルとなり、この出力信号が入力される駆動回路2がFET12の駆動の禁止を解除する。
従って、負の出力電流が検出されてFET12がオフとなった後に出力電流が正の電流になった場合、ボディダイオードD2に出力電流が流れるようになり、その出力電流が10Aを超えたときに、FET12のオフを解除することが可能となる。
従って、負の出力電流が検出されてFET12がオフとなった後に出力電流が正の電流になった場合、ボディダイオードD2に出力電流が流れるようになり、その出力電流が10Aを超えたときに、FET12のオフを解除することが可能となる。
(実施の形態4)
実施の形態1及び2は、フルブリッジ回路1に含まれる入力側レグの上アームが有するスイッチング素子の一端から入力された直流電圧を変換して出力側レグの上アームが有するスイッチング素子の一端から出力する形態であった。これに対し、実施の形態4は、第1及び第2スイッチング素子の一端同士の接続点にその一端が接続されたインダクタ15の他端に印加された電圧を昇圧及び同期整流して第2スイッチング素子の他端から出力する形態である。
図9は、本発明の実施の形態4に係る直流電圧変換装置の構成例を示す回路図である。
実施の形態1及び2は、フルブリッジ回路1に含まれる入力側レグの上アームが有するスイッチング素子の一端から入力された直流電圧を変換して出力側レグの上アームが有するスイッチング素子の一端から出力する形態であった。これに対し、実施の形態4は、第1及び第2スイッチング素子の一端同士の接続点にその一端が接続されたインダクタ15の他端に印加された電圧を昇圧及び同期整流して第2スイッチング素子の他端から出力する形態である。
図9は、本発明の実施の形態4に係る直流電圧変換装置の構成例を示す回路図である。
ここでは、実施の形態2における図5に示す回路図との違いについて説明する。図9に示す回路図では、FET12が削除され、FET11が導線に置き換えられている。駆動回路2は、制御部6から与えられた制御信号に基づいて、FET14(第1スイッチング素子に相当)及びFET13(第2スイッチング素子に相当)夫々のゲートに駆動信号を与える。FET13のゲートには、FET14のゲートに与えられる駆動信号をNORゲート22で反転させた駆動信号が与えられる。NORゲート22の入力端子のうち、FET14のゲートに接続されていない方の入力端子23は、コンパレータ回路5の出力端子に接続されている。
上述の構成において、インダクタ15の他端に印加された直流電圧が昇圧される場合、FET14のゲートにPWM制御された駆動信号が与えられてFET11がインダクタ15に流入する電流をスイッチングし、FET13が同期整流によってインダクタ15に流れる電流を還流させる。
本実施の形態4では、第1電流検出器3が検出した出力電流が、−1Aより絶対値が大きい負の電流であるとコンパレータ回路5が判定した場合、FET13の駆動が禁止される。具体的には、コンパレータ回路5が出力したHレベルの信号がNORゲート22の入力端子23に与えられることにより、FET13のゲートにLレベルの駆動信号が印加されてFET13が強制的にオフとなる。この状態は、コンパレータ回路5によって保持される。
FET13が強制的にオフとなった後であっても、FET13には、正の出力電流が流れる方向に並列的に接続されたボディダイオードD3が含まれているため、出力電流はボディダイオードD3を介して流れ得る状態となっている。その後、正の出力電流が流れ始め、第1電流検出器3が検出した出力電流が、10Aより絶対値が大きい正の電流であるとコンパレータ回路5が判定した場合、NORゲート22の入力端子23にLレベルの出力電圧が与えられて、FET13の駆動の禁止が解除される。
以上のように本実施の形態4によれば、FET13及び14の一端同士の接続点にインダクタ15の一端が接続されており、インダクタ15の他端に印加された直流電圧を昇圧及び同期整流してFET13のドレインから出力する。第1電流検出器3が検出した出力電流が−1Aより絶対値が大きい負の電流である場合、コンパレータ回路5の出力信号がHレベルとなり、この出力信号が入力される駆動回路2が、同期整流を行うFET13の駆動を禁止する。
従って、出力側から電流が逆流する場合、FET13による同期整流がオフとなって、出力側からの電流の流入を阻止することが可能となる。
従って、出力側から電流が逆流する場合、FET13による同期整流がオフとなって、出力側からの電流の流入を阻止することが可能となる。
また、本実施の形態4によれば、FET13が、正の出力電流が流れるように並列的に接続されたボディダイオードD3を含んでいる。FET13の駆動が禁止された後に、第1電流検出器3が検出した出力電流が10Aより多い場合、コンパレータ回路5の出力信号がLレベルとなり、この出力信号が入力される駆動回路2が、FET13の駆動の禁止を解除する。
従って、負の出力電流が検出されてFET13がオフとなった後に出力電流が正の電流になった場合、ボディダイオードD3に出力電流が流れるようになり、その出力電流が10Aを超えたときに、FET13のオフを解除することが可能となる。
従って、負の出力電流が検出されてFET13がオフとなった後に出力電流が正の電流になった場合、ボディダイオードD3に出力電流が流れるようになり、その出力電流が10Aを超えたときに、FET13のオフを解除することが可能となる。
なお、実施の形態3及び4では、第1電流検出器3及びコンパレータ回路5が、−1A及び10Aの出力電流を検出したが、実施の形態1のように、CPU61が、第2電流検出器4及びA/D変換器65を用いて10Aの出力電流を検出してもよい。
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
1 フルブリッジ回路
11、12、13、14 FET
15 インダクタ
D1、D2、D3、D4 ボディダイオード
2 駆動回路
3 第1電流検出器
4 第2電流検出器
5 コンパレータ回路
6 制御部
61 CPU
62 ROM
11、12、13、14 FET
15 インダクタ
D1、D2、D3、D4 ボディダイオード
2 駆動回路
3 第1電流検出器
4 第2電流検出器
5 コンパレータ回路
6 制御部
61 CPU
62 ROM
Claims (6)
- 第1乃至第4アームの夫々にスイッチング素子を有するフルブリッジ回路と、第1及び第2アームの接続点と第3及び第4アームの接続点との間に介装されたインダクタと、各スイッチング素子を駆動する駆動部とを備え、前記第1アームの一端に入力された電圧を変換して前記第3アームの一端から出力する直流電圧変換装置において、
出力電流を検出する電流検出部と、
該電流検出部が検出した電流が、負の第1閾値より絶対値が大きい負の電流であるか否かを判定する判定部とを備え、
前記駆動部は、前記判定部が、前記第1閾値より絶対値が大きい負の電流であると判定した場合、前記第3アームが有するスイッチング素子の駆動を禁止するようにしてあること
を特徴とする直流電圧変換装置。 - 一端同士が接続された第1及び第2スイッチング素子と、該第1及び第2スイッチング素子の接続点に一端が接続されたインダクタと、前記第1及び第2スイッチング素子を駆動する駆動部とを備え、前記第1スイッチング素子(又は前記インダクタ)の他端に印加された電圧を降圧(又は昇圧)して前記インダクタ(又は前記第2スイッチング素子)の他端から出力する直流電圧変換装置において、
出力電流を検出する電流検出部と、
該電流検出部が検出した電流が、負の第1閾値より絶対値が大きい負の電流であるか否かを判定する判定部とを備え、
前記駆動部は、前記判定部が、前記第1閾値より絶対値が大きい負の電流であると判定した場合、前記第2スイッチング素子の駆動を禁止するようにしてあること
を特徴とする直流電圧変換装置。 - 前記電流検出部は、検出した電流に応じた電圧を前記判定部に与えるようにしてあり、
前記判定部は、ヒステリシス特性を有するコンパレータを含み、該コンパレータにて前記電流検出部から与えられた電圧が第1トリップ電圧を超えるか否かを判定するようにしてあること
を特徴とする請求項1又は2に記載の直流電圧変換装置。 - 前記第3アームが有するスイッチング素子又は第2スイッチング素子は、正の出力電流が流れる方向に並列的に接続されたダイオードを含み、
出力電流を検出する第2の電流検出部と、
該第2の電流検出部が検出した出力電流が所定電流より多いか否かを判定する第2の判定部とを備え、
前記駆動部は、前記第2の判定部が多いと判定した場合、前記スイッチング素子又は第2スイッチング素子の駆動の禁止を解除するようにしてあること
を特徴とする請求項3に記載の直流電圧変換装置。 - 前記第3アームが有するスイッチング素子又は第2スイッチング素子は、正の出力電流が流れる方向に並列的に接続されたダイオードを含み、
前記判定部は、前記コンパレータにて前記電流検出部から与えられた電圧が第2トリップ電圧を超えるか否かを判定することにより、前記電流検出部が検出した出力電流が正の第2閾値より絶対値が大きい正の電流であるか否かを判定するようにしてあり、
前記駆動部は、前記判定部が、前記第2閾値より絶対値が大きい正の電流であると判定した場合、前記スイッチング素子又は第2スイッチング素子の駆動の禁止を解除するようにしてあること
を特徴とする請求項3に記載の直流電圧変換装置。 - 第1乃至第4アームの夫々にスイッチング素子を有するフルブリッジ回路と、第1及び第2アームの接続点と第3及び第4アームの接続点との間に介装されたインダクタと、出力側から逆流する電流を検出する電流検出部と、各スイッチング素子を駆動する駆動部とを備え、前記第1アームの一端に入力された電圧を変換して前記第3アームの一端から出力する直流電圧変換装置で出力電流の逆流を防止する方法であって、
前記電流検出部が検出した電流が所定電流より多いか否かを判定し、
多いと判定した場合、前記第3アームが有するスイッチング素子の駆動を禁止すること
を特徴とする直流電圧変換装置の逆流防止方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013256285A JP2015116042A (ja) | 2013-12-11 | 2013-12-11 | 直流電圧変換装置及び直流電圧変換装置の逆流防止方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013256285A JP2015116042A (ja) | 2013-12-11 | 2013-12-11 | 直流電圧変換装置及び直流電圧変換装置の逆流防止方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015116042A true JP2015116042A (ja) | 2015-06-22 |
Family
ID=53529383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013256285A Pending JP2015116042A (ja) | 2013-12-11 | 2013-12-11 | 直流電圧変換装置及び直流電圧変換装置の逆流防止方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015116042A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018083870A1 (ja) * | 2016-11-07 | 2018-05-11 | 株式会社デンソー | 電流保護回路 |
JP2022532311A (ja) * | 2021-02-03 | 2022-07-14 | 深▲せん▼市正浩創新科技股▲ふん▼有限公司 | 双方向dc/dcコンバータ及びエネルギ貯蔵システム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09140126A (ja) * | 1995-05-30 | 1997-05-27 | Linear Technol Corp | 適応スイッチ回路、適応出力回路、制御回路およびスイッチング電圧レギュレータを動作させる方法 |
JPH11235022A (ja) * | 1998-02-10 | 1999-08-27 | Sharp Corp | 同期整流回路 |
JP2003319643A (ja) * | 2002-04-24 | 2003-11-07 | Rohm Co Ltd | スイッチング電源装置 |
JP2006333689A (ja) * | 2005-05-30 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | Dc−dcコンバータ |
JP2011050221A (ja) * | 2009-08-28 | 2011-03-10 | Seiko Instruments Inc | 同期整流型電圧変換装置 |
JP2011188694A (ja) * | 2010-03-11 | 2011-09-22 | Panasonic Corp | 同期整流型dc/dcコンバータ |
JP2013110795A (ja) * | 2011-11-17 | 2013-06-06 | Renesas Electronics Corp | Dcーdcコンバータ |
-
2013
- 2013-12-11 JP JP2013256285A patent/JP2015116042A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09140126A (ja) * | 1995-05-30 | 1997-05-27 | Linear Technol Corp | 適応スイッチ回路、適応出力回路、制御回路およびスイッチング電圧レギュレータを動作させる方法 |
JPH11235022A (ja) * | 1998-02-10 | 1999-08-27 | Sharp Corp | 同期整流回路 |
JP2003319643A (ja) * | 2002-04-24 | 2003-11-07 | Rohm Co Ltd | スイッチング電源装置 |
JP2006333689A (ja) * | 2005-05-30 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | Dc−dcコンバータ |
JP2011050221A (ja) * | 2009-08-28 | 2011-03-10 | Seiko Instruments Inc | 同期整流型電圧変換装置 |
JP2011188694A (ja) * | 2010-03-11 | 2011-09-22 | Panasonic Corp | 同期整流型dc/dcコンバータ |
JP2013110795A (ja) * | 2011-11-17 | 2013-06-06 | Renesas Electronics Corp | Dcーdcコンバータ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018083870A1 (ja) * | 2016-11-07 | 2018-05-11 | 株式会社デンソー | 電流保護回路 |
JP2022532311A (ja) * | 2021-02-03 | 2022-07-14 | 深▲せん▼市正浩創新科技股▲ふん▼有限公司 | 双方向dc/dcコンバータ及びエネルギ貯蔵システム |
KR20220112744A (ko) * | 2021-02-03 | 2022-08-11 | 에코플로우 인크. | 쌍방향dc/dc컨버터 및 에너지 저장 시스템 |
JP7169467B2 (ja) | 2021-02-03 | 2022-11-10 | 深▲せん▼市正浩創新科技股▲ふん▼有限公司 | 双方向dc/dcコンバータ及びエネルギ貯蔵システム |
KR102633598B1 (ko) * | 2021-02-03 | 2024-02-02 | 에코플로우 인크. | 쌍방향dc/dc컨버터 및 에너지 저장 시스템 |
EP4290752A4 (en) * | 2021-02-03 | 2024-07-24 | Ecoflow Inc | BIDIRECTIONAL DC/DC CONVERTER AND ENERGY STORAGE SYSTEM |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6486139B2 (ja) | デッドタイム調整回路 | |
US9444336B2 (en) | Switching regulator | |
US8576529B2 (en) | Power stage control circuit | |
US8564993B2 (en) | Switch control circuit, switch control method, power converter, and power conversion method for controlling conducting statuses of switch elements in bridgeless switching circuit | |
US9287796B2 (en) | Isolated power converter circuit and control method thereof | |
US20140169050A1 (en) | Blanking control circuit for controlling synchronous rectifier and method of controlling synchronous rectifier using the circuit | |
US10305382B2 (en) | Multiphase converter | |
JP2017205001A (ja) | 電力変換装置 | |
US20070014063A1 (en) | Single pin multi-function signal detection method and structure therefor | |
CN107960144B (zh) | 逆变器装置 | |
JP2007159344A (ja) | 電流制限回路、電源回路、及び電流制限方法 | |
JP2015116042A (ja) | 直流電圧変換装置及び直流電圧変換装置の逆流防止方法 | |
US20190305681A1 (en) | Dc/dc converter having failure detection based on voltage sensor values | |
JP2019176651A (ja) | 車載用のdcdcコンバータ | |
WO2014167847A1 (ja) | Led駆動装置 | |
JP6637754B2 (ja) | 電源回路およびそれを備える電子装置 | |
JP6686611B2 (ja) | 電圧変換装置 | |
JP6981437B2 (ja) | 故障検出装置 | |
KR101358263B1 (ko) | 보이스 코일 모터 구동장치와 이를 포함하는 단말장치 및 그 오류 검출방법 | |
JP5141611B2 (ja) | リモートセンシング電位検出型車両用電源装置 | |
JP2021044645A (ja) | 短絡検出回路 | |
JP6150425B2 (ja) | スイッチング電源装置 | |
JP6568019B2 (ja) | 電力変換装置 | |
JP7412388B2 (ja) | 電力変換装置 | |
JP2020036479A (ja) | スイッチの駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180403 |