JP2014236643A - スイッチングレギュレータ - Google Patents

Abstract

【課題】負荷の変動に拘わらずセンス抵抗で生じる消費電力の低減が図れるスイッチングレギュレータを提供すること。【解決手段】レギュレータ１０は、電流容量が異なる２つのスイッチ１１，１２を有する。レギュレータ１０は、出力端子ＯＵＴに接続される負荷回路の負荷電流Ｉｏｕｔを検出するセンス抵抗Ｒｓを有し、制御回路１３がセンス抵抗Ｒｓの端子間電圧Ｖｒｓに応じて駆動するスイッチ１１，１２を変更する。センス抵抗Ｒｓは、クランプ回路２０が接続され、端子間電圧Ｖｒｓがクランプ回路２０により基準電位Ｖｃｌｍｐにクランプされる。【選択図】図１

Description

本願に開示の技術は、スイッチングレギュレータに関するものである。

スイッチングレギュレータは、供給される入力電圧から出力端子に接続される負荷回路に供給する出力電圧を生成する。スイッチングレギュレータには、負荷回路に出力する出力電圧と、出力端子の前段に接続されるセンス抵抗の端子間電圧とに応じてスイッチの駆動を制御するものがある（例えば、特許文献１，２など）。このスイッチングレギュレータは、出力電圧が所望の電位に維持されるようにスイッチを駆動制御する際、スイッチにおける損失を低減するために例えば電流容量の異なる複数のスイッチを備え、流れる電流の大きさに応じてスイッチを切り替える制御を行う。例えば、スイッチングレギュレータは、負荷回路の負荷が増大しセンス抵抗を流れる負荷電流が増大する重負荷の場合には、電流容量の大きなスイッチを駆動してスイッチにおける損失を低減させる。

特開平８−１４９８０４号公報 特開２００６−２３８６０３号公報

上記したスイッチングレギュレータは、軽負荷から重負荷までの負荷の変動に対して増減する負荷電流によってセンス抵抗に生じる端子間電圧が、例えばコンパレータなどの検出回路により検出される。センス抵抗の抵抗値は、負荷が低減するのにともなって減少する負荷電流の変化を捉えて電流容量の異なるスイッチを切り替えるために、可能な限り大きい抵抗値が設定される。しかしながら、センス抵抗の抵抗値を大きくすると、重負荷となり負荷電流が増大するのにともなってセンス抵抗で生じる消費電力も増大することが問題となる。

本願に開示される技術は、上記の課題に鑑み提案されたものであって、負荷の変動に拘わらずセンス抵抗で生じる消費電力の低減が図れるスイッチングレギュレータを提供することを目的とする。

本願に開示される技術に係るスイッチングレギュレータは、出力端子に接続される外部負荷に流れる負荷電流を検出し、入力電圧に基づいて出力電圧が出力される出力端子に接続されるセンス抵抗と、センス抵抗に接続され、負荷電流に応じて変動するセンス抵抗の両端子の端子間電圧をクランプするクランプ回路と、を備える。

本願に開示される技術に係るスイッチングレギュレータによれば、負荷の変動に応じて、センス抵抗の端子間電圧をクランプするので、軽負荷でのセンス抵抗におけるセンス能力を確保しながら、重負荷でのセンス抵抗での消費電力の低減が図れる。

実施形態のスイッチングレギュレータの回路図。 レギュレータの動作を示すタイミングチャート。 第１の別例のスイッチングレギュレータの回路図。 第１の別例のレギュレータの動作を示すタイミングチャート。 第２の別例のスイッチングレギュレータの回路図。 第２の別例のレギュレータの動作を示すタイミングチャート。

図１を参照し、本実施形態に係るスイッチングレギュレータ（以下、「レギュレータ」という）１０の構成について説明する。
図１に示すレギュレータ１０は、複数（本実施形態では２つ）のスイッチ１１，１２と、各スイッチ１１，１２を駆動する制御回路１３と、出力端子ＯＵＴに接続されるセンス抵抗Ｒｓと、センス抵抗Ｒｓの両端に接続されるクランプ回路２０とを含む。レギュレータ１０は、降圧型のＤＣ／ＤＣコンバータであり、外部から供給される入力電圧Ｖｉｎから出力端子ＯＵＴに接続される負荷回路（図示略）に供給する出力電圧Ｖｏｕｔを生成する。スイッチ１１，１２の各々は、入力端子に直流の入力電圧Ｖｉｎが接続されている。スイッチ１１，１２は、例えばｐＭＯＳトランジスタである。スイッチ１２は、例えばスイッチ１１に比べて電流容量が大きいｐＭＯＳトランジスタである。スイッチ１１，１２は、ゲート端子に制御回路１３からゲート電圧が入力されスイッチング動作を行う。

スイッチ１１，１２の出力側には、ダイオード１５と、コイル１６と、コンデンサ１７とで構成されるフィルタ回路が接続されている。スイッチ１１，１２の各々の出力端子は、ダイオード１５のカソード端子及びコイル１６の入力側にそれぞれ接続されている。ダイオード１５のアノード端子は、グランドＧＮＤに接続されている。コイル１６の出力側は、センス抵抗Ｒｓの入力側に接続されるとともに、コンデンサ１７を介してグランドＧＮＤに接続されている。

センス抵抗Ｒｓは、レギュレータ１０の出力端子ＯＵＴに接続される負荷回路に供給される負荷電流を検出するためのものであり、出力側が出力端子ＯＵＴに接続されている。制御回路１３は、出力端子ＯＵＴの出力電圧Ｖｏｕｔが入力される。また、制御回路１３は、発振回路１８に接続されており、発振回路１８からレギュレータ１０の回路動作の基準となる基準クロックＣＬＫが入力される。制御回路１３は、出力電圧Ｖｏｕｔに基づいて、例えば、各スイッチ１１，１２をスイッチング制御して駆動する時間（デューティ比）を変更し出力電圧Ｖｏｕｔを一定に維持する制御を行う。

また、センス抵抗Ｒｓの両端には、コンパレータ１９が接続されている。コンパレータ１９の非反転入力端子には、センス抵抗Ｒｓの入力側が接続されている。また、コンパレータ１９の反転入力端子には、センス抵抗Ｒｓの出力側の電位より基準電圧Ｖｒｅｆ１だけ高い電位の電圧が入力される。コンパレータ１９は、センス抵抗Ｒｓの端子間電圧Ｖｒｓと基準電圧Ｖｒｅｆ１とを比較した結果を出力電圧Ｖ１として制御回路１３に出力する。制御回路１３は、センス抵抗Ｒｓに流れる負荷電流Ｉｏｕｔの増減を出力電圧Ｖ１により検出する。制御回路１３は、出力電圧Ｖ１に基づいて駆動する各スイッチ１１，１２を切り替える。例えば、制御回路１３は、負荷電流Ｉｏｕｔが小さい軽負荷の場合にはスイッチ１１を駆動する。また、制御回路１３は、負荷電流Ｉｏｕｔが大きい重負荷の場合にはスイッチ１１，１２の両方を駆動する。これにより、負荷電流Ｉｏｕｔに応じて電流容量の異なるスイッチ１１，１２を駆動することによって、スイッチ１１，１２における損失が低減できる。この場合、基準電圧Ｖｒｅｆ１の値は、スイッチ１１を駆動する軽負荷の状態からスイッチ１１，１２の両方を駆動する重負荷の状態に移行する際のセンス抵抗Ｒｓの端子間電圧Ｖｒｓの電位が設定される。なお、スイッチ１１，１２は、例えば、同一の電流容量のｐＭＯＳトランジスタでもよい。また、制御回路１３は、軽負荷の場合にスイッチ１１のみを、重負荷の場合にスイッチ１２のみを駆動する設定としてもよい。

また、センス抵抗Ｒｓの両端には、クランプ回路２０が接続されている。クランプ回路２０は、ｐＭＯＳトランジスタＭ１と、増幅回路２２とを有する。センス抵抗Ｒｓの入力端側は、ｐＭＯＳトランジスタＭ１のソース端子と、増幅回路２２の反転入力端子とのそれぞれに接続されている。ｐＭＯＳトランジスタＭ１のドレイン端子は、センス抵抗Ｒｓの出力側に接続され、ｐＭＯＳトランジスタＭ１がセンス抵抗Ｒｓに並列接続されている。また、増幅回路２２の非反転入力端子には、センス抵抗Ｒｓの出力側の電位より基準電位Ｖｃｌｍｐだけ高い電位の電圧が入力される。ｐＭＯＳトランジスタＭ１のゲート端子には、増幅回路２２の出力電圧Ｖｇとして入力される。

増幅回路２２は、センス抵抗Ｒｓの出力側の電位から基準電位Ｖｃｌｍｐだけ高い電位の電圧と、センス抵抗Ｒｓの入力側の電圧との差を増幅する。すなわち、端子間電圧Ｖｒｓと基準電位Ｖｃｌｍｐとの差を増幅して出力電圧ＶｇとしてｐＭＯＳトランジスタＭ１のゲート端子に出力する。従って、センス抵抗Ｒｓの端子間電圧Ｖｒｓの電位が基準電位Ｖｃｌｍｐより高い場合にｐＭＯＳトランジスタＭ１が駆動される。ｐＭＯＳトランジスタＭ１は、増幅回路２２の出力電圧Ｖｇに応じて導通する。これにより、端子間電圧Ｖｒｓは、基準電位Ｖｃｌｍｐより高い電位となる変化が制限される。

次に、上記したレギュレータ１０の動作について図２に示すタイミングチャートを用いて説明する。例えば、コンパレータ１９の出力電圧Ｖ１は、負荷電流Ｉｏｕｔが１０ｍＡの場合に信号レベルが切り替わる設定とする。この場合の基準電圧Ｖｒｅｆ１を５ｍＶとすると、センス抵抗Ｒｓの抵抗値が０．５Ω（＝５ｍＶ／１０ｍＡ）となる。また、基準電位Ｖｃｌｍｐを１０ｍＶとする。

まず、時間Ｔ１において、制御回路１３は、スイッチ１１（図中ではＳＷ１１と表記）を駆動し出力電圧Ｖｏｕｔが一定値に安定している状態から出力端子ＯＵＴに接続される負荷回路の負荷が増大しセンス抵抗Ｒｓに流れる負荷電流Ｉｏｕｔが増大する。次に、時間Ｔ２において、負荷電流Ｉｏｕｔが１０ｍＡ（端子間電圧Ｖｒｓが５ｍＶ）まで増大する。制御回路１３は、コンパレータ１９の出力電圧Ｖ１の信号レベルのハイレベルへの遷移を検出し負荷電流Ｉｏｕｔが１０ｍＡまで増大したことを検出する。制御回路１３は、スイッチ１１に加えてスイッチ１２（図中ではＳＷ１２と表記）を駆動する。

また、増幅回路２２の出力電圧Ｖｇは、端子間電圧Ｖｒｓの増加にともなって低減する。しかしながら、この時点では、未だｐＭＯＳトランジスタＭ１は非導通の状態に維持される。時間Ｔ３において、負荷電流Ｉｏｕｔが２０ｍＡを越えると、端子間電圧Ｖｒｓは、基準電位Ｖｃｌｍｐ（＝１０ｍＶ）を越える。これにより、増幅回路２２の出力電圧Ｖｇがさらに低下してｐＭＯＳトランジスタＭ１のオン抵抗を低減して導通状態とし、負荷電流Ｉｏｕｔの一部が分流する。これにより、センス抵抗Ｒｓに流れる電流分が減少して端子間電圧Ｖｒｓが減少、その結果、出力電圧Ｖｇが増大してｐＭＯＳトランジスタＭ１のオン抵抗が増大して流れる電流が絞られる。これで、再びセンス抵抗Ｒｓに流れる電流分が増大して端子間電圧Ｖｒｓが増大、出力電圧Ｖｇが低下してｐＭＯＳトランジスタＭ１が導通状態となり、負荷電流Ｉｏｕｔの一部が分流する。以後、このようなフィードバック制御が行われ、端子間電圧Ｖｒｓはクランプされる。端子間電圧Ｖｒｓが１０ｍＶにクランプされてセンス抵抗Ｒｓに流れる電流分が制限される一方で、負荷電流Ｉｏｕｔの残余の電流分はｐＭＯＳトランジスタを介して流れる。負荷の増大にともなって増大する電流分はｐＭＯＳトランジスタを介して流れる。重負荷の場合にも、センス抵抗Ｒｓの端子間電圧Ｖｒｓがクランプされながら負荷電流Ｉｏｕｔを流すことができる。例えば、負荷回路としてメモリをレギュレータ１０に接続する場合には、メモリに対するアクセスが発生する時間、この場合時間Ｔ２から時間Ｔ４まで負荷電流Ｉｏｕｔが増大する。この間も、センス抵抗Ｒｓの端子間電圧Ｖｒｓが１０ｍＶにクランプされる。

時間Ｔ４において、負荷電流Ｉｏｕｔは、１０Ａで最大値となり、その後減少する。ここで、例えばクランプ回路２０が設けられていないレギュレータでは、負荷電流Ｉｏｕｔの増大にともなって端子間電圧Ｖｒｓが５Ｖ（＝１０Ａ×０．５Ω）まで増大することとなる。従って、クランプ回路２０が設けられていないレギュレータでは、時間Ｔ４におけるセンス抵抗Ｒｓで生じる消費電力Ｐｒｓが５０Ｗ（＝１０Ａ×５Ｖ）となる。その一方で、重負荷における消費電力Ｐｒｓの増加を抑えるためにセンス抵抗Ｒｓの抵抗値を小さくすると相対的に端子間電圧Ｖｒｓが小さくなり、軽負荷の場合に生じる負荷電流Ｉｏｕｔの微細な変化をコンパレータ１９により検出することが困難となる。結果として、負荷の変動に対して電流容量の異なるスイッチ１１，１２を精度良く切り替えることが困難となり、スイッチ１１，１２における損失の低減が図れず変換効率の低下を招くこととなる。

また、他の方法として、重負荷において負荷電流Ｉｏｕｔが増大した場合にセンス抵抗Ｒｓを短絡させる方法が考えられるが、このような構成では、一度短絡させると重負荷から軽負荷に負荷回路の状態が遷移し負荷電流Ｉｏｕｔが減少する変化を検出することが困難となる。結果として、重負荷から軽負荷の状態に戻るのに合わせてスイッチ１１のみを駆動する状態に自動的に復帰させることが困難となる。

これに対し、本実施形態のレギュレータ１０では、クランプ回路２０を備えることによって、図２に示すように、重負荷の場合には端子間電圧Ｖｒｓが１０ｍＶにクランプされる。従って、本実施形態のレギュレータ１０では、時間Ｔ４におけるセンス抵抗Ｒｓで生じる消費電力Ｐｒｓが０．１Ｗ（＝１０Ａ×１０ｍＶ）に抑制される。これにより、重負荷におけるセンス抵抗Ｒｓの消費電力Ｐｒｓの増大が抑制されるとともに、負荷の変動に対してスイッチ１１，１２を適切に切り替えることができ変換効率の向上が図れる。

また、時間Ｔ５において、負荷電流Ｉｏｕｔが２０ｍＡまで減少し、１０ｍＶにクランプされていた端子間電圧Ｖｒｓが減少を開始する。時間Ｔ６において、負荷電流Ｉｏｕｔが１０ｍＡ（端子間電圧Ｖｒｓが５ｍＶ）まで減少する。制御回路１３は、コンパレータ１９の出力電圧Ｖ１の信号レベルのローレベル遷移を検出し、負荷電流Ｉｏｕｔが１０ｍＡまで減少したことを検出する。制御回路１３は、スイッチ１２の駆動を停止させる。これにより、重負荷から軽負荷へ状態の遷移に合わせて電流容量の小さいスイッチ１１のみを駆動する状態に自動的に復帰させることができる。つまり、負荷の変動に対してスイッチ１１，１２を切り替えて変換効率が向上できる。

以上、記述したように、本実施形態によれば、以下の効果を奏する。
レギュレータ１０は、入力電圧Ｖｉｎに接続される２つのスイッチ１１，１２を有する。レギュレータ１０は、出力端子ＯＵＴに接続される負荷回路の負荷電流Ｉｏｕｔを検出するセンス抵抗Ｒｓを有し、制御回路１３がセンス抵抗Ｒｓの端子間電圧Ｖｒｓに応じて駆動するスイッチ１１，１２を変更する。センス抵抗Ｒｓは、クランプ回路２０が接続され、端子間電圧Ｖｒｓがクランプ回路２０により基準電位Ｖｃｌｍｐにクランプされる。これにより、重負荷の場合に増大する負荷電流Ｉｏｕｔによってセンス抵抗Ｒｓで生じる消費電力Ｐｒｓが抑制されるとともに、負荷の変動に対して負荷電流Ｉｏｕｔの変化を検出してスイッチ１１，１２を適切に切り替えることができ変換効率の向上が図れる。つまり、軽負荷でのセンス抵抗Ｒｓにおけるセンス能力を確保しながら、重負荷でのセンス抵抗Ｒｓでの消費電力Ｐｒｓの低減が図れる。

なお、本願に開示される技術は上記実施形態に限定されるものではなく、趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、上記実施形態では、制御回路１３がセンス抵抗Ｒｓの端子間電圧Ｖｒｓに基づいて駆動するスイッチ１１，１２を変更する構成としたが、これに限定されない。例えば、図３に示すように、制御回路１３がクランプ回路２０の出力電圧Ｖｇに基づいて駆動するスイッチ１１，１２を変更する構成としてもよい。なお、図３に示すレギュレータ１０Ａでは、上記実施形態のレギュレータ１０と同一の構成については、同一符号を付し説明を適宜省略する。

図３に示すように、レギュレータ１０Ａは、コンパレータ１９Ａを有する。コンパレータ１９Ａの反転入力端子には、クランプ回路２０の増幅回路２２の出力電圧Ｖｇが入力される。また、コンパレータ１９Ａの非反転入力端子には、基準電圧Ｖｒｅｆ２が入力される。増幅回路２２は、電源電圧として出力電圧Ｖｏｕｔが入力され、端子間電圧Ｖｒｓが基準電位Ｖｃｌｍｐに比べて低い、即ちクランプ回路２０が駆動しない間は出力電圧Ｖｇが出力電圧Ｖｏｕｔと同等の高い電圧レベルとなる。この場合、コンパレータ１９Ａに入力される基準電圧Ｖｒｅｆ２は、クランプ回路２０（ｐＭＯＳトランジスタＭ１）の駆動が検出可能な電位が設定される。例えば、ｐＭＯＳトランジスタＭ１のゲート・ソース間の閾値電圧Ｖｔｈを用いて、基準電圧Ｖｒｅｆ２＝出力電圧Ｖｏｕｔ−閾値電圧Ｖｔｈの関係式により設定される。この場合、センス抵抗Ｒｓの端子間電圧Ｖｒｓは小さな電圧であることを前提とすれば、センス抵抗Ｒｓの入力側の端子（ｐＭＯＳトランジスタのソース端子）の電圧は略出力電圧Ｖｏｕｔであるとすることができる。ｐＭＯＳトランジスタＭ１は、ソース電圧から閾値電圧Ｖｔｈ低下した電圧がゲート端子に印加されると導通し始めるので、上記の関係式により設定される電圧を基準電圧Ｖｒｅｆ２とすれば、出力電圧Ｖｇがこの電圧を下回る場合にｐＭＯＳトランジスタＭ１は導通することとなる。コンパレータ１９Ａは、出力電圧Ｖｇと基準電圧Ｖｒｅｆ２とを比較した結果を出力電圧Ｖ２として制御回路１３に出力する。

次に、レギュレータ１０Ａの動作について図４に示すタイミングチャートを用いて説明する。例えば、コンパレータ１９Ａの出力電圧Ｖ２は、負荷電流Ｉｏｕｔが１０ｍＡの場合に信号レベルが切り替わる設定とする。また、センス抵抗Ｒｓの抵抗値を０．５Ω、基準電位Ｖｃｌｍｐを５ｍＶとする。

まず、時間Ｔ２１において、制御回路１３は、スイッチ１１を駆動している状態から負荷電流Ｉｏｕｔが増大する。時間Ｔ２２において、出力電圧Ｖｇは、端子間電圧Ｖｒｓの増加にともなって出力電圧Ｖｏｕｔに比べて電位が低下する。時間Ｔ２３において負荷電流Ｉｏｕｔが１０ｍＡ（端子間電圧Ｖｒｓが５ｍＶ）まで増大すると、増幅回路２２の出力電圧Ｖｇがさらに低下して、ｐＭＯＳトランジスタＭ１を導通して端子間電圧Ｖｒｓをクランプ状態とする。ｐＭＯＳトランジスタＭ１が導通するので、出力電圧Ｖｇは基準電圧Ｖｒｅｆ２＝出力電圧Ｖｏｕｔ−閾値電圧Ｖｔｈを下回る。制御回路１３は、コンパレータ１９Ａの出力電圧Ｖ２の信号レベルのハイレベル遷移を検出する。これにより、スイッチ１１に加えてスイッチ１２が駆動される。端子間電圧Ｖｒｓが５ｍＶにクランプされる一方で、負荷電流Ｉｏｕｔは負荷の増大にともなって増大が継続される。負荷電流Ｉｏｕｔは、時間Ｔ２４において電流値が１０Ａで最大値となる。従って、このような構成においても、センス抵抗Ｒｓにおける消費電力Ｐｒｓの増大が抑制されるとともに、負荷の変動に対してスイッチ１１，１２を適切に切り替えることができ変換効率の向上が図れる。

また、時間Ｔ２５において、負荷電流Ｉｏｕｔが１０ｍＡ（端子間電圧Ｖｒｓが５ｍＶ）まで減少し、制御回路１３は、出力電圧Ｖ２に基づいて出力電圧Ｖｇが基準電圧Ｖｒｅｆ２まで上昇したことを検出してスイッチ１２を停止させる。これにより、重負荷から軽負荷へ状態の遷移に合わせて電流容量の小さいスイッチ１１のみを駆動することができる。

また、上記実施形態では、レギュレータ１０が、２つのスイッチ１１，１２を有する構成としたが、これに限定されず、３個以上の複数のスイッチを有する構成に変更してもよい。例えば、図５に示すように、レギュレータ１０Ｂは、３つのスイッチ１１，１２，１２Ａと、スイッチ１２，１２Ａの各々を駆動するタイミングを検出する２つのコンパレータ１９Ｂ，１９Ｃとを有する。スイッチ１２Ａは、スイッチ１１，１２に対して並列に接続され、制御回路１３から出力されるゲート電圧によりスイッチング動作が制御される。スイッチ１２Ａは、例えば、スイッチ１１，１２に比べて電流容量が大きいｐＭＯＳトランジスタである。

コンパレータ１９Ｂは、反転入力端子にクランプ回路２０の出力電圧Ｖｇが入力され、非反転入力端子に基準電圧Ｖｒｅｆ３が入力される。クランプ回路２０の増幅回路２２は、電源電圧として出力電圧Ｖｏｕｔが入力される。この場合、コンパレータ１９Ｂに入力される基準電圧Ｖｒｅｆ３は、クランプ回路２０（ｐＭＯＳトランジスタＭ１）の駆動が検出可能な電位が設定される。例えば、ｐＭＯＳトランジスタＭ１のゲート・ソース間の閾値電圧Ｖｔｈを用いて、基準電圧Ｖｒｅｆ３＝出力電圧Ｖｏｕｔ−閾値電圧Ｖｔｈの関係式により設定される。コンパレータ１９Ｂは、出力電圧Ｖｇと基準電圧Ｖｒｅｆ３とを比較した結果を出力電圧Ｖ３として制御回路１３に出力する。制御回路１３は、例えば、出力電圧Ｖ３に基づいてスイッチ１２を駆動する。

また、コンパレータ１９Ｃは、反転入力端子に出力電圧Ｖｇが入力され、非反転入力端子に基準電圧Ｖｒｅｆ４が入力される。コンパレータ１９Ｃは、スイッチ１１，１２の駆動後にさらに増加する負荷電流Ｉｏｕｔに対し、低下する出力電圧Ｖｇを所定値で検出して３つ目のスイッチ１２Ａを駆動するタイミングを出力電圧Ｖ４として出力する。従って、基準電圧Ｖｒｅｆ４は、基準電圧Ｖｒｅｆ３に比べて低いレベルの電位が設定される。出力電圧Ｖｏｕｔ、基準電圧Ｖｒｅｆ３及び基準電圧Ｖｒｅｆ４の電圧レベルの関係は、Ｖｏｕｔ＞Ｖｒｅｆ３＞Ｖｒｅｆ４となる。例えば、基準電圧Ｖｒｅｆ４は、ｐＭＯＳトランジスタＭ１のドレイン電流が１００ｍＡの場合のゲート・ソース電圧Ｖｇｓを用いて、基準電圧Ｖｒｅｆ４＝出力電圧Ｖｏｕｔ−ゲート・ソース電圧Ｖｇｓの関係式により設定される。ＭＯＳトランジスタでは、一般的に、ドレイン電流が大きいほどゲート・ソース電圧Ｖｇｓを大きくすることが必要であり、基準電圧Ｖｒｅｆ４は基準電圧Ｖｒｅｆ３の場合より大きな負荷電流Ｉｏｕｔに対する基準電圧である。コンパレータ１９Ｃは、出力電圧Ｖｇと基準電圧Ｖｒｅｆ４とを比較した結果を出力電圧Ｖ４として制御回路１３に出力する。制御回路１３は出力電圧Ｖ４に基づいてスイッチ１２Ａを駆動する。

次に、レギュレータ１０Ｂの動作について図６に示すタイミングチャートを用いて説明する。例えば、コンパレータ１９Ｂの出力電圧Ｖ３は、負荷電流Ｉｏｕｔが１０ｍＡの場合に信号レベルが切り替わる設定とする。また、コンパレータ１９Ｃの出力電圧Ｖ４は、負荷電流Ｉｏｕｔが１００ｍＡの場合に信号レベルが切り替わる設定とする。また、センス抵抗Ｒｓの抵抗値を０．５Ω、基準電位Ｖｃｌｍｐを５ｍＶとする。

まず、時間Ｔ３１において、制御回路１３は、スイッチ１１を駆動している状態から負荷電流Ｉｏｕｔが増大する。時間Ｔ３２において、出力電圧Ｖｇは、端子間電圧Ｖｒｓの増加にともなって出力電圧Ｖｏｕｔに比べて電位が低下する。時間Ｔ３３において負荷電流Ｉｏｕｔが１０ｍＡ（端子間電圧Ｖｒｓが５ｍＶ）まで増大すると、増幅回路２２の出力電圧Ｖｇがさらに低下して、ｐＭＯＳトランジスタＭ１を導通して端子間電圧Ｖｒｓをクランプ状態とする。ｐＭＯＳトランジスタＭ１が導通するので、出力電圧Ｖｇは基準電圧Ｖｒｅｆ３＝出力電圧Ｖｏｕｔ−閾値電圧Ｖｔｈを下回る。制御回路１３は、コンパレータ１９Ｂの出力電圧Ｖ３に基づいてスイッチ１１に加えてスイッチ１２を駆動する。端子間電圧Ｖｒｓが５ｍＶにクランプされる一方で、負荷電流Ｉｏｕｔは増大が継続される。

時間Ｔ３４において、負荷電流Ｉｏｕｔは１００ｍＡまで増大する。端子間電圧Ｖｒｓは５ｍＶにクランプされたままとなる。制御回路１３は、コンパレータ１９Ｃの出力電圧Ｖ４の信号レベルのハイレベル遷移を検出する。これにより、スイッチ１１，１２に加えてスイッチ１２Ａが駆動される。そして、負荷電流Ｉｏｕｔは、時間Ｔ３５において電流値が１０Ａで最大値となる。従って、このような構成では、センス抵抗Ｒｓにおける消費電力Ｐｒｓの増大が抑制されるとともに、負荷の変動に対してスイッチ１１，１２に加えてさらに電流容量が大きいスイッチ１２Ａを適切なタイミングで駆動することで変換効率がより向上できる。また、スイッチ１２，１２Ａは、負荷電流Ｉｏｕｔの減少に応じて適宜駆動が停止される。従って、重負荷から軽負荷へ状態の遷移に合わせて電流容量の小さいスイッチ１１，１２を駆動することができる。

なお、上記したスイッチングレギュレータ１０，１０Ａ，１０Ｂは、スイッチングレギュレータの一例として、スイッチ１１，１２，１２Ａは、スイッチの一例として、制御回路１３は、制御回路の一例として、コンパレータ１９，１９Ａ〜１９Ｃは、コンパレータの一例として、クランプ回路２０は、クランプ回路の一例として、増幅回路２２は、増幅器の一例として、出力端子ＯＵＴは、出力端子の一例として、出力電圧Ｖｏｕｔは、出力電圧の一例として、負荷電流Ｉｏｕｔは、負荷電流の一例として、ｐＭＯＳトランジスタＭ１は、ｐＭＯＳトランジスタの一例として、端子間電圧Ｖｒｓは、端子間電圧の一例として、センス抵抗Ｒｓは、センス抵抗の一例として、基準電圧Ｖｒｅｆ１は、第１基準電圧の一例として、出力電圧Ｖ１〜Ｖ４は、出力信号の一例として、出力電圧Ｖｇは、出力電圧の一例として、基準電圧Ｖｒｅｆ２〜Ｖｒｅｆ４は、第２基準電圧の一例として挙げられる。

１０，１０Ａ，１０Ｂ スイッチングレギュレータ
１１，１２，１２Ａ スイッチ
１３ 制御回路
１９，１９Ａ〜１９Ｃ コンパレータ
２０ クランプ回路
ＯＵＴ 出力端子
Ｖｏｕｔ 出力電圧
Ｉｏｕｔ 負荷電流
Ｍ１ ｐＭＯＳトランジスタ
Ｒｓ センス抵抗
Ｖｒｓ 端子間電圧
Ｖｒｅｆ１〜Ｖｒｅｆ４ 基準電圧
Ｖ１〜Ｖ４ 出力電圧
Ｖｇ 出力電圧

Claims (4)

1. 出力端子に接続される外部負荷に流れる負荷電流を検出し、入力電圧に基づいて出力電圧が出力される前記出力端子に接続されるセンス抵抗と、
   前記センス抵抗に接続され、前記負荷電流に応じて変動する前記センス抵抗の両端子の端子間電圧をクランプするクランプ回路と、
   を備えることを特徴とするスイッチングレギュレータ。
2. 前記クランプ回路は、
   前記端子間電圧の差電圧を反転増幅する増幅器と、
   前記センス抵抗に並列接続され、前記増幅器の出力電圧に応じて導通制御されるＰＭＯＳトランジスタとを備えることを特徴とする請求項１に記載のスイッチングレギュレータ。
3. 前記入力電圧が供給され、前記出力電圧を出力するスイッチング制御される複数のスイッチと、
   前記端子間電圧と第１基準電圧とを比較するコンパレータとを備え、
   前記コンパレータの出力信号に基づいて、前記複数のスイッチのうちの少なくとも一つのスイッチをスイッチング制御することを特徴とする請求項１又は請求項２のいずれかに記載のスイッチングレギュレータ。
4. 前記入力電圧が供給され、前記出力電圧を出力するスイッチング制御される複数のスイッチと、
   前記増幅器の出力電圧と第２基準電圧とを比較するコンパレータとを備え、
   前記コンパレータの出力信号に基づいて、前記複数のスイッチのうちの少なくとも一つのスイッチをスイッチング制御することを特徴とする請求項１又は請求項２のいずれかに記載のスイッチングレギュレータ。

Images