JP2011087405A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータ Download PDFInfo
- Publication number
- JP2011087405A JP2011087405A JP2009238533A JP2009238533A JP2011087405A JP 2011087405 A JP2011087405 A JP 2011087405A JP 2009238533 A JP2009238533 A JP 2009238533A JP 2009238533 A JP2009238533 A JP 2009238533A JP 2011087405 A JP2011087405 A JP 2011087405A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- switching regulator
- switch element
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】ヒステリティック制御方式のスイッチングレギュレータについて電圧バッファを用いずに安定的な疑似リップル電圧を生成する。
【解決手段】スイッチ素子(1)をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータは、出力電圧をフィードバックした電圧を第1の入力信号、基準電圧を第2の入力信号として、これら第1および第2の入力信号の差分を増幅する差動増幅回路(6)と、差動増幅回路(6)における第1および第2の入力信号のいずれか一方の増幅経路に、スイッチ素子(1)が所定の論理遷移をするごとに所定の時間変化をする電流を供給する疑似リップル発生器(7)と、差動増幅回路(6)の差動出力が入力される比較器(8)とを備えている。
【選択図】図1
【解決手段】スイッチ素子(1)をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータは、出力電圧をフィードバックした電圧を第1の入力信号、基準電圧を第2の入力信号として、これら第1および第2の入力信号の差分を増幅する差動増幅回路(6)と、差動増幅回路(6)における第1および第2の入力信号のいずれか一方の増幅経路に、スイッチ素子(1)が所定の論理遷移をするごとに所定の時間変化をする電流を供給する疑似リップル発生器(7)と、差動増幅回路(6)の差動出力が入力される比較器(8)とを備えている。
【選択図】図1
Description
本発明は、スイッチングレギュレータに関し、特に、ヒステリティック制御方式のスイッチングレギュレータにおける疑似リップル電圧の生成に関する。
一般に、スイッチングレギュレータは、効率よく電力を変換することができるため多くの電子機器の電源回路として用いられる。特にバッテリーを入力電圧源とする携帯機器では、長時間の使用を可能とするため使用状況に応じて電子回路に供給する電力を適時変更するなどの制御が行われる。したがって、使用状況の変化に高速に応答するスイッチングレギュレータが求められている。
このようなスイッチングレギュレータとして、誤差増幅器を用いたフィードバック制御ではなく、比較器を用いて出力電圧が所定の範囲内となるようにスイッチ素子を制御するヒステリティック制御を行うものがある。ヒステリティック制御では、誤差増幅器のスルーレートによって決まる動作時間を要しないため高速に応答することができる。
安定したヒステリティック制御を行うためには、出力リップルの振幅を大きくする必要があるが、振幅を大きくしすぎると適切な出力電圧を得ることができないという問題がある。そこで、基準電圧に出力リップルと逆波形の電圧を重畳した疑似リップル電圧を用いて、出力電圧が疑似リップル電圧を下回ったときにスイッチ素子を一定時間オン制御するようにしている(例えば、特許文献1参照)。
基準電圧に所定の電圧を重畳する場合にこれら電圧を単に直列接続したのでは基準電圧源に流出入する電流によって基準電圧が変動してしまう。したがって、電圧バッファなどを用いて基準電圧源の電流能力を高める必要がある。しかし、電圧バッファを採用するとスイッチングレギュレータの回路規模が大きくなり、また、消費電力も増大してしまう。
上記問題に鑑み、本発明は、ヒステリティック制御方式のスイッチングレギュレータについて電圧バッファを用いずに安定的な疑似リップル電圧を生成することを課題とする。
上記課題を解決するために本発明によって次のような手段を講じた。すなわち、スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、出力電圧をフィードバックした電圧を第1の入力信号、基準電圧を第2の入力信号として、これら第1および第2の入力信号の差分を増幅する差動増幅回路と、差動増幅回路における第1および第2の入力信号のいずれか一方の増幅経路に、スイッチ素子が所定の論理遷移をするごとに所定の時間変化をする電流を供給する疑似リップル発生器と、差動増幅回路の差動出力が入力される比較器とを備えているものとする。
この構成によると、疑似リップル発生器から供給される電流が差動増幅回路の差動出力のオフセット電圧として現れる。これにより、差動増幅回路、疑似リップル発生器、および比較器は、全体として、疑似リップル発生器の出力電流によって決まるオフセット電圧を有し、出力電圧をフィードバックした電圧と基準電圧とを比較する比較器として機能する。
本発明によると、ヒステリティック制御方式のスイッチングレギュレータについて電圧バッファを用いずに安定的な疑似リップル電圧を生成することができる。これにより、スイッチングレギュレータの回路規模および消費電力を低減することができる。
図1は、本発明の一実施形態に係るスイッチングレギュレータの構成を示す。本実施形態に係るスイッチングレギュレータは、インダクタ3に接続されたスイッチ素子1、2を交互にオンオフすることによって例えばバッテリー等からの入力電圧Vinを降圧して、コンデンサ4で平滑化した出力電圧Voutを出力負荷5に供給する。
差動増幅回路6は、出力電圧Voutをフィードバックした電圧Vfbと基準電圧Vrefとの差分を増幅する。具体的には、差動増幅回路6は、エミッタどうしが接続され、ベースに電圧VfbおよびVrefがそれぞれ入力されるトランジスタ61,62、これらトランジスタのエミッタの接続点に電流Iaを供給する定電流源63、トランジスタ61,62のコレクタにそれぞれ接続され、互いに同じ抵抗値の抵抗素子64,65を備えている。抵抗素子64,65は互いに接続されており、その接続点に電圧VCCが印加される。
疑似リップル発生器7は、スイッチ素子1がターンオフするごとに初期値から増加する電流Irを生成し、抵抗素子64の抵抗値を所定比に分割する点に供給する。電流Irは電流Iaに対して十分に小さいものとする。
比較器8は、差動増幅回路6の差動出力を比較する。具体的には、比較器8の正入力端はトランジスタ61のコレクタに接続され、負入力端はトランジスタ62のコレクタに接続されている。
一定時間トリガ回路9は、比較器8の出力を受けて、その出力がLレベルからHレベルに遷移したとき、出力を一定時間Hレベルにする。一定時間トリガ回路9の出力がスイッチ素子1の制御信号となる。また、一定時間トリガ回路9の出力反転がスイッチ素子2の制御信号となる。
以上のように構成されたスイッチングレギュレータにおいて、抵抗素子64の分割比をR1/(R1+R2)、定電流源63の電流をIa、トランジスタ61,62の熱電圧をVt=kT/q(ただし、k:ボルツマン定数、T:絶対温度、q:電子の電荷量)とすると、トランジスタ61,62の平衡条件は次式のようになる。
Vfb=Vref+2Vt×R1/(R1+R2)×Ir/Ia
したがって、Vos=2Vt×R1/(R1+R2)×Ir/Iaとして、差動増幅回路6、疑似リップル発生器7、および比較器8は、全体として、オフセット電圧Vosを有し、電圧Vfbと基準電圧Vrefとを比較する比較器として機能する。ここで、電流Iaは定電流であり、熱電圧Vtは約26mVの定電圧であることから、電圧Vosは電流Irに比例する。電流Irがゼロの場合には電圧Vosはゼロである。また、電圧Vosの最大値は抵抗素子64の分割比または電流Iaの大きさで決まる。このように、電圧Vosは任意に調節可能である。
したがって、Vos=2Vt×R1/(R1+R2)×Ir/Iaとして、差動増幅回路6、疑似リップル発生器7、および比較器8は、全体として、オフセット電圧Vosを有し、電圧Vfbと基準電圧Vrefとを比較する比較器として機能する。ここで、電流Iaは定電流であり、熱電圧Vtは約26mVの定電圧であることから、電圧Vosは電流Irに比例する。電流Irがゼロの場合には電圧Vosはゼロである。また、電圧Vosの最大値は抵抗素子64の分割比または電流Iaの大きさで決まる。このように、電圧Vosは任意に調節可能である。
図2は、本実施形態に係るスイッチングレギュレータの各種信号波形を示す。スイッチ素子1の制御信号がLレベルとなりスイッチ素子1がターンオフすると、電流Irは初期値から増加する。これに伴い、電圧Vosが上昇する。一方、電圧Vfbは下降し、やがて基準電圧Vrefと電圧Vosとの和を下回る。すると、比較器8の出力はLレベルからHレベルに遷移する。この遷移をトリガとして、一定時間トリガ回路9の出力はHレベルとなる。これにより、スイッチ素子1がオンするため電圧Vfbは上昇に転ずる。一方、電流Irは減少し、電圧Vosは下降する。そのため、電圧Vfbが基準電圧Vrefと電圧Vosとの和を上回って比較器8の出力はすぐにLレベルとなる。一定時間トリガ回路9の出力は、時間TonにわたってHレベルであり、その間スイッチ素子1はオン制御され続ける。時間Tonが経過すると、一定時間トリガ回路9の出力はLレベルとなる。これにより、スイッチ素子1がターンオフするため電圧Vfbは下降する一方、電圧Vosは上昇する。以後、これらの動作を繰り返す。
抵抗素子64の分割点への電流Irの供給に代えて、抵抗素子65において抵抗素子64の分割点に相当する点に逆向きの電流Irを供給するようにしてもよい。また、抵抗素子64,65のそれぞれの分割点に互いに逆向きの電流Irを供給するようにしてもよい。
また、トランジスタ61のコレクタに電流Irを供給するようにしてもよい。図3は、変形例に係るスイッチングレギュレータの構成を示す。本変形例では疑似リップル発生器7の電流Irがトランジスタ61のコレクタに供給される。また、これとは逆向きの電流Irがトランジスタ62のコレクタに供給される。この構成ではトランジスタ61,62の平衡条件は次式のようになる。
Vfb=Vref+4Vt×Ir/Ia
したがって、Vos=4Vt×Ir/Iaとして、比較器8は、オフセット電圧Vosを有し、電圧Vfbと基準電圧Vrefとを比較する比較器として機能する。電圧Vosは電流Irに比例し、また、その最大値は電流Iaの大きさで決まる。
したがって、Vos=4Vt×Ir/Iaとして、比較器8は、オフセット電圧Vosを有し、電圧Vfbと基準電圧Vrefとを比較する比較器として機能する。電圧Vosは電流Irに比例し、また、その最大値は電流Iaの大きさで決まる。
図4は、変形例に係るスイッチングレギュレータの各種信号波形を示す。電圧Vosは厳密に出力リップルを模擬する必要はなく、スイッチ素子1のオン制御中は電圧Vosを所定値に固定してもよい。例えば、スイッチ素子1のオン制御中は電流Irを所定の負値に固定して電圧Vosを所定値に固定する。
ところで、スイッチ素子1のスイッチング周期をTとすると、スイッチ素子1の固定オン時間Tonは、
Ton=Vout/Vin×T
で表される。したがって、一定時間トリガ回路9において出力電圧Voutに比例し、入力電圧Vinに反比例するように固定オン時間Tonを適応的に調整することで、入力電圧Vinおよび出力電圧Voutが変動してもスイッチ素子1のスイッチング周波数をほぼ一定に保つことができる。
Ton=Vout/Vin×T
で表される。したがって、一定時間トリガ回路9において出力電圧Voutに比例し、入力電圧Vinに反比例するように固定オン時間Tonを適応的に調整することで、入力電圧Vinおよび出力電圧Voutが変動してもスイッチ素子1のスイッチング周波数をほぼ一定に保つことができる。
また、Ron,Roffをそれぞれ仮想的な抵抗値として、疑似リップル発生器7は、スイッチ素子1のオン制御中は、
Ir=−Vout(Vin−Vout)/Vin/Ron
で表される一定の電流Irを、スイッチ素子1のオフ制御中は、
Ir=−Vout(Vin−Vout)/Vin/Ron+Vout/Roff×t
で表される時間変化する電流Irを、それぞれ出力してもよい。さらに、
Roff=Ron×T
という条件を満たすと、スイッチ素子1のオフ制御中に下降する電圧Vfbがちょうど基準電圧Vrefと等しくなったときにスイッチ素子1のオン制御を開始することができる。すなわち、入力電圧Vinが変動しても出力電圧Voutをほぼ一定に保つことができる。
Ir=−Vout(Vin−Vout)/Vin/Ron
で表される一定の電流Irを、スイッチ素子1のオフ制御中は、
Ir=−Vout(Vin−Vout)/Vin/Ron+Vout/Roff×t
で表される時間変化する電流Irを、それぞれ出力してもよい。さらに、
Roff=Ron×T
という条件を満たすと、スイッチ素子1のオフ制御中に下降する電圧Vfbがちょうど基準電圧Vrefと等しくなったときにスイッチ素子1のオン制御を開始することができる。すなわち、入力電圧Vinが変動しても出力電圧Voutをほぼ一定に保つことができる。
比較器8の入力極性を逆にしてもよい。すなわち、比較器8の正入力端にトランジスタ62のコレクタを接続し、負入力端にトランジスタ62のコレクタを接続してもよい。また、スイッチ素子1,2の制御信号の極性も逆にする。例えば、一定時間トリガ回路9の出力をスイッチ素子2の制御信号とし、一定時間トリガ回路9の出力反転をスイッチ素子1の制御信号とする。このように変形することで、スイッチ素子1はオフ時間が一定となるようにスイッチング制御される。
図5は、オフ時間固定のスイッチングレギュレータの各種信号波形を示す。スイッチ素子1の制御信号がHレベルとなりスイッチ素子1がターンオンすると、電流Irは初期値から減少する。これに伴い、電圧Vosが下降する。一方、電圧Vfbは上昇し、やがて基準電圧Vrefと電圧Vosとの和を上回る。すると、比較器8の出力はLレベルからHレベルに遷移する。この遷移をトリガとして、一定時間トリガ回路9の出力はHレベルとなる。これにより、スイッチ素子1がオフするため電圧Vfbは下降に転ずる。一方、電流Irおよび電圧Vosは正の所定値に固定される。そのため、電圧Vfbが基準電圧Vrefと電圧Vosとの和を下回って比較器8の出力はすぐにLレベルとなる。一定時間トリガ回路9の出力は、時間ToffにわたってHレベルであり、その間スイッチ素子1はオフ制御され続ける。時間Toffが経過すると、一定時間トリガ回路9の出力はLレベルとなる。これにより、スイッチ素子1がターンオンするため電圧Vfbは上昇する一方、電圧Vosは下降する。以後、これらの動作を繰り返す。
オフ時間固定の場合、スイッチ素子1の固定オフ時間Toffは、
Toff=(Vin−Vout)/Vin×T
で表される。したがって、一定時間トリガ回路9において入力電圧Vinと出力電圧Voutとの差に比例し、入力電圧Vinに反比例するように固定オフ時間Toffを適応的に調整することで、入力電圧Vinおよび出力電圧Voutが変動してもスイッチ素子1のスイッチング周波数をほぼ一定に保つことができる。
Toff=(Vin−Vout)/Vin×T
で表される。したがって、一定時間トリガ回路9において入力電圧Vinと出力電圧Voutとの差に比例し、入力電圧Vinに反比例するように固定オフ時間Toffを適応的に調整することで、入力電圧Vinおよび出力電圧Voutが変動してもスイッチ素子1のスイッチング周波数をほぼ一定に保つことができる。
また、Ron,Roffをそれぞれ仮想的な抵抗値として、疑似リップル発生器7は、スイッチ素子1のオフ制御中は、
Ir=Vout(Vin−Vout)/Vin/Roff
で表される一定の電流Irを、スイッチ素子1のオン制御中は、
Ir=Vout(Vin−Vout)/Vin/Roff−(Vin−Vout)/Ron×t
で表される時間変化する電流Irを、それぞれ出力してもよい。さらに、
Ron=Roff×T
という条件を満たすと、スイッチ素子1のオン制御中に上昇する電圧Vfbがちょうど基準電圧Vrefと等しくなったときにスイッチ素子1のオフ制御を開始することができる。すなわち、入力電圧Vinが変動しても出力電圧Voutをほぼ一定に保つことができる。
Ir=Vout(Vin−Vout)/Vin/Roff
で表される一定の電流Irを、スイッチ素子1のオン制御中は、
Ir=Vout(Vin−Vout)/Vin/Roff−(Vin−Vout)/Ron×t
で表される時間変化する電流Irを、それぞれ出力してもよい。さらに、
Ron=Roff×T
という条件を満たすと、スイッチ素子1のオン制御中に上昇する電圧Vfbがちょうど基準電圧Vrefと等しくなったときにスイッチ素子1のオフ制御を開始することができる。すなわち、入力電圧Vinが変動しても出力電圧Voutをほぼ一定に保つことができる。
以上、本実施形態によると、電圧バッファを用いずに簡易な回路構成でヒステリティック制御に必要な疑似リップル電圧を生成することができる。これにより、スイッチングレギュレータの回路規模および消費電力を低減することができる。
なお、電圧Vfbは出力電圧Voutそのものでなくとも出力電圧Voutに比例していればよい。例えば、電圧Vfbとして出力電圧Voutを抵抗分圧した電圧を用いてもよい。また、スイッチ素子2をダイオードに置き換えてもよい。また、一定時間トリガ回路9は省略可能である。
本発明に係るスイッチングレギュレータは電圧バッファを用いずに安定的な疑似リップル電圧を生成することができるため、小型化および低消費電力が求められる電源装置として有用である。
1 スイッチ素子
6 差動増幅回路
61 トランジスタ(第1のトランジスタ)
62 トランジスタ(第2のトランジスタ)
64 抵抗素子(第1の抵抗素子)
65 抵抗素子(第2の抵抗素子)
7 疑似リップル発生器
8 比較器
9 一定時間トリガ回路
6 差動増幅回路
61 トランジスタ(第1のトランジスタ)
62 トランジスタ(第2のトランジスタ)
64 抵抗素子(第1の抵抗素子)
65 抵抗素子(第2の抵抗素子)
7 疑似リップル発生器
8 比較器
9 一定時間トリガ回路
Claims (5)
- スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、
前記出力電圧をフィードバックした電圧を第1の入力信号、基準電圧を第2の入力信号として、これら第1および第2の入力信号の差分を増幅する差動増幅回路と、
前記差動増幅回路における前記第1および第2の入力信号のいずれか一方の増幅経路に、前記スイッチ素子が所定の論理遷移をするごとに所定の時間変化をする電流を供給する疑似リップル発生器と、
前記差動増幅回路の差動出力が入力される比較器とを備えている
ことを特徴とするスイッチングレギュレータ。 - 請求項1のスイッチングレギュレータにおいて、
前記差動増幅回路は、
エミッタどうしが接続され、ベースに前記第1および第2の入力信号がそれぞれ入力される第1および第2のトランジスタと、
前記第1および第2のトランジスタのそれぞれのコレクタに接続され、互いに同じ抵抗値の第1および第2の抵抗素子とを有するものであり、
前記疑似リップル発生器は、前記第1および第2の抵抗素子のいずれか一方における所定の分圧点に前記電流を供給する
ことを特徴とするスイッチングレギュレータ。 - 請求項1のスイッチングレギュレータにおいて、
前記差動増幅回路は、エミッタどうしが接続され、ベースに前記第1および第2の入力信号がそれぞれ入力される第1および第2のトランジスタを有するものであり、
前記疑似リップル発生器は、前記第1および第2のトランジスタのいずれか一方のコレクタに前記電流を供給する
ことを特徴とするスイッチングレギュレータ。 - 請求項1のスイッチングレギュレータにおいて、
前記比較部の出力が所定の論理遷移をしたとき出力を一定時間アクティブにする一定時間トリガ回路を備え、
前記スイッチ素子は、前記一定時間トリガ回路の出力がアクティブとなっている間、オン制御されるものであり、
前記疑似リップル発生器は、前記スイッチ素子がターンオフするごとに初期値から増加する電流を出力するものである
ことを特徴とするスイッチングレギュレータ。 - 請求項1のスイッチングレギュレータにおいて、
前記比較部の出力が所定の論理遷移をしたとき出力を一定時間アクティブにする一定時間トリガ回路を備え、
前記スイッチ素子は、前記一定時間トリガ回路の出力がアクティブとなっている間、オフ制御されるものであり、
前記疑似リップル発生器は、前記スイッチ素子がターンオンするごとに初期値から減少する電流を出力するものである
ことを特徴とするスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009238533A JP2011087405A (ja) | 2009-10-15 | 2009-10-15 | スイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009238533A JP2011087405A (ja) | 2009-10-15 | 2009-10-15 | スイッチングレギュレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011087405A true JP2011087405A (ja) | 2011-04-28 |
Family
ID=44079952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009238533A Pending JP2011087405A (ja) | 2009-10-15 | 2009-10-15 | スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011087405A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10097175B2 (en) | 2016-12-28 | 2018-10-09 | Kabushiki Kaisha Toshiba | Semiconductor device and DC-DC converter |
WO2023032577A1 (ja) * | 2021-08-30 | 2023-03-09 | 株式会社デンソー | スイッチング電源装置 |
-
2009
- 2009-10-15 JP JP2009238533A patent/JP2011087405A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10097175B2 (en) | 2016-12-28 | 2018-10-09 | Kabushiki Kaisha Toshiba | Semiconductor device and DC-DC converter |
WO2023032577A1 (ja) * | 2021-08-30 | 2023-03-09 | 株式会社デンソー | スイッチング電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5427193B2 (ja) | スイッチングレギュレータ | |
JP5877074B2 (ja) | コンパレータ、それを用いたオシレータ、dc/dcコンバータの制御回路、dc/dcコンバータ、電子機器 | |
US8928248B2 (en) | Step up/down converter | |
JP5274527B2 (ja) | Dc−dcコンバータ | |
JP6257363B2 (ja) | スイッチングレギュレータ制御回路及びスイッチングレギュレータ | |
JP5330084B2 (ja) | 電流検出回路及びこれを用いたスイッチングレギュレータ | |
JP2006158067A (ja) | 電源ドライバ回路 | |
JP2013094015A (ja) | スイッチングレギュレータ | |
Cheng et al. | A high-accuracy and high-efficiency on-chip current sensing for current-mode control CMOS DC-DC buck converter | |
JP2019071715A (ja) | スイッチングレギュレータ | |
JP5630895B2 (ja) | スイッチング電源回路 | |
JP2010246294A (ja) | 電源回路および電子機器 | |
JP2011087405A (ja) | スイッチングレギュレータ | |
JP2016092957A (ja) | スイッチング電源装置 | |
US10931198B2 (en) | Buck-boost power converter controller | |
CN112787505A (zh) | 一种dc-dc变换器及其控制电路和控制方法 | |
JP2017139946A (ja) | スイッチング電源回路、負荷駆動装置、液晶表示装置 | |
JP2014207820A (ja) | スイッチングレギュレータおよびその制御回路、それを用いた電子機器 | |
JP6224365B2 (ja) | 電源装置及び半導体装置 | |
US20180314286A1 (en) | Startup current limiters | |
JP6181983B2 (ja) | スイッチングレギュレータ | |
KR20190008149A (ko) | 스위칭 레귤레이터 | |
JP2014079047A (ja) | Dc/dcコンバータ | |
JP2010063290A (ja) | 電源制御回路 | |
JP2009005492A (ja) | 半導体装置及びdcdcコンバータ |