JP2014079047A - Dc/dcコンバータ - Google Patents
Dc/dcコンバータ Download PDFInfo
- Publication number
- JP2014079047A JP2014079047A JP2012224004A JP2012224004A JP2014079047A JP 2014079047 A JP2014079047 A JP 2014079047A JP 2012224004 A JP2012224004 A JP 2012224004A JP 2012224004 A JP2012224004 A JP 2012224004A JP 2014079047 A JP2014079047 A JP 2014079047A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- capacitor
- output
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】DC/DCコンバータにおいて直流電源の最大出力点追従制御を小さな回路規模および低消費電力で実現する。
【解決手段】DC/DCコンバータは、スイッチング素子と、スイッチング素子のオン時間に直流電源の出力電流を受けるインダクタとを含んで構成され、直流電源の出力電圧を変換する変換回路と、直流電源の出力電圧およびインダクタ電流に応じてスイッチング素子のオン/オフ比を制御する制御回路とを備える。制御回路は、コンデンサ60と、直流電源の出力電圧に対応するコンデンサ60の充電電流I2を生成する電圧電流変換部42Aと、インダクタ電流をコンデンサ60の充電時間に変換する電圧時間変換部42Bと、コンデンサ60の充電電圧V2に応じたMPPT制御により、スイッチング素子のオン・オフを制御する制御信号CLKを生成するパルス発生器84とを含む。
【選択図】図2
【解決手段】DC/DCコンバータは、スイッチング素子と、スイッチング素子のオン時間に直流電源の出力電流を受けるインダクタとを含んで構成され、直流電源の出力電圧を変換する変換回路と、直流電源の出力電圧およびインダクタ電流に応じてスイッチング素子のオン/オフ比を制御する制御回路とを備える。制御回路は、コンデンサ60と、直流電源の出力電圧に対応するコンデンサ60の充電電流I2を生成する電圧電流変換部42Aと、インダクタ電流をコンデンサ60の充電時間に変換する電圧時間変換部42Bと、コンデンサ60の充電電圧V2に応じたMPPT制御により、スイッチング素子のオン・オフを制御する制御信号CLKを生成するパルス発生器84とを含む。
【選択図】図2
Description
この発明は、DC/DCコンバータに関し、例えば、太陽電池などの直流電源の最大出力点追従制御を実行するDC/DCコンバータに好適に用いられるものである。
太陽電池は、照度および温度などの環境の変動に対して、取り出し得る出力電力が変動する。従来より、太陽電池の出力電力を電圧変換するDC/DCコンバータにおいては、入力直流電圧が太陽電池の最大出力電力に対応した最適動作電圧になるように制御する、最大電力点追従制御(MPPT:Maximum Power Point Tracking)が行なわれている(たとえば特許文献1〜3参照)。
たとえば特開平10−23686号公報(特許文献1)には、太陽電池からの直流電圧を所定の直流電圧に変換するチョッパ回路と、太陽電池の出力電圧と出力電流とから太陽電池の最大出力電力点を検出し、この電力検出信号に基づいて太陽電池の出力電流に追従するようにチョッパ回路が最大の出力電力で動作するためのパルス幅変調制御を行なうパルス幅変調制御器とを備えた電源装置が開示される。この特許文献1では、MPPT制御を実現するために、パルス幅変調制御器は、太陽電池の出力電圧と出力電流値とに対応した電力検出信号を発生する電力検出手段と、電力検出信号に基づいて最大出力電力点を判断する最大出力電力点判断手段とを含む。なお、電力検出手段は、太陽電池の出力電圧を検出して電圧検出信号を発生する電圧検出手段と、太陽電池の出力電流を検出して電流検出信号を発生する電流検出手段と、電圧検出信号と電流検出信号とを乗算して電力検出信号を発生する乗算器とから構成される。
上記の特許文献1に記載された技術において、パルス幅変調制御器をデジタル回路で実現しようとすると、電圧検出信号および電流検出信号をそれぞれデジタル値に変換するためのA/D(アナログ/デジタル)コンバータ、およびこれら2つのデジタル値を乗算するデジタル乗算器が少なくとも必要となる。これらの演算回路は、多くの素子数および配線数により構成されるため、パルス幅変調制御器の回路規模および消費電力が増大するという問題が生じる。
また、MPPT制御は、通常、定期的に発生する割込み要求に応答して、マイクロコンピュータで実行される基本処理に割込んで実行される。この割込処理においてデジタル回路の処理負荷が増大すると、マイクロコンピュータ全体の処理効率が低下してしまうという問題がある。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によるDC/DCコンバータは、スイッチング素子と、スイッチング素子のオン時間に直流電源の出力電流を受けるインダクタとを含んで構成され、スイッチング素子のオン/オフ比に応じた電圧変換比で直流電源の出力電圧を変換する変換回路と、直流電源の出力電圧およびインダクタ電流に応じて、スイッチング素子のオン/オフ比を制御する制御回路とを備える。制御回路は、コンデンサと、直流電源の出力電圧およびインダクタ電流の一方に対応した電流値を有するコンデンサの充電電流を生成する充電電流生成部と、直流電源の出力電圧およびインダクタ電流の他方に対応した大きさを有するコンデンサの充電時間を生成する充電時間生成部とを含む。制御回路は、コンデンサの充電電圧に応じてMPPT制御を行なうことにより、スイッチング素子のオン・オフを制御する制御信号を生成する。
上記の一実施の形態によれば、DC/DCコンバータにおいて、直流電源の最大出力点追従制御を、小さな回路規模、低消費電力および少ない処理負荷で実現できる。
以下、一実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
[従来のDC/DCコンバータの概略構成]
最初に、従来のDC/DCコンバータの概略構成および問題点について、図面を用いて説明する。図8は、従来のDC/DCコンバータの構成を示す回路図である。
最初に、従来のDC/DCコンバータの概略構成および問題点について、図面を用いて説明する。図8は、従来のDC/DCコンバータの構成を示す回路図である。
図8を参照して、従来のDC/DCコンバータ1000は、入力ノード15に直流電源である太陽電池9の出力電圧(たとえば1〜2V)を受ける。DC/DCコンバータ1000は、太陽電池9の出力電圧(以下、「入力直流電圧Vin」とも称する。)を昇圧して、出力ノード16に昇圧電圧Vout(たとえば3V)を出力する昇圧コンバータである。
具体的には、DC/DCコンバータ1000は、昇圧チョッパにより構成される変換回路100と、制御回路200と、分圧回路30とを備える。入力ノード15には直流電源である太陽電池が接続される。出力ノード16は、負荷(負荷電流Iload)に接続される。制御回路20を駆動するための電源電圧は、出力ノード16(以下、「電源ノードVDD」とも称する。)から供給される。
(変換回路100の構成および動作)
変換回路100は、インダクタ11と、ダイオード12と、コンデンサ13と、スイッチング素子としてのNMOS(Negative-channel Metal Oxide Transistor)トランジスタNDRと、抵抗素子R3とを含む。インダクタ11およびダイオード12は、入力ノード15と出力ノード16との間にこの順で直列に接続される。NMOSトランジスタNDRおよび抵抗素子R3は、インダクタ11およびダイオード12の接続ノード14と接地ノードGNDとの間にこの順で直列に接続される。コンデンサ13は、出力ノード16と接地ノードGNDとの間に接続される。
変換回路100は、インダクタ11と、ダイオード12と、コンデンサ13と、スイッチング素子としてのNMOS(Negative-channel Metal Oxide Transistor)トランジスタNDRと、抵抗素子R3とを含む。インダクタ11およびダイオード12は、入力ノード15と出力ノード16との間にこの順で直列に接続される。NMOSトランジスタNDRおよび抵抗素子R3は、インダクタ11およびダイオード12の接続ノード14と接地ノードGNDとの間にこの順で直列に接続される。コンデンサ13は、出力ノード16と接地ノードGNDとの間に接続される。
出力電圧Voutを入力直流電圧Vinより高くするには、インダクタ11の電流を出力ノード16に供給する一方で、出力ノード16からインダクタ11への逆流を防止する必要がある。その整流方式には、ダイオード整流と同期整流との2方式がある。図8にはダイオード整流方式の構成例が示されている。ダイオード12は、接続ノード14から出力ノード16の方向が順方向となるように接続され、これによって電流の逆流が防止される。
変換回路100における昇圧動作は以下のように行なわれる。NMOSトランジスタNDRをオン(導通)すると、インダクタ11に電流ILが蓄積される。次に、NMOSトランジスタNDRをオフ(非導通)すると、ダイオード12を介してインダクタ11に蓄積された電流が出力ノード16に供給される。NMOSトランジスタNDRのオン・オフを繰り返すことによって、入力直流電圧Vinを昇圧した電圧が負荷に供給される。
(制御回路200の構成および動作)
制御回路200は、NMOSトランジスタNDRのオン時間Tonおよびオフ時間Toffを制御する。具体的には、制御回路200は、入力直流電圧Vinが太陽電池9の最大出力電力に対応した最適動作電圧になるように制御する最大出力点追従制御(MPPT制御)を行なうことによって、NMOSトランジスタNDRのオン時間とオフ時間の比(以下、「Ton/Toff比」と称する。)を設定する。また、制御回路200は、MPPT制御の実行中において出力電圧Voutがその期待値Vout0を超えた場合には、NMOSトランジスタNDRのスイッチングを停止させる。
制御回路200は、NMOSトランジスタNDRのオン時間Tonおよびオフ時間Toffを制御する。具体的には、制御回路200は、入力直流電圧Vinが太陽電池9の最大出力電力に対応した最適動作電圧になるように制御する最大出力点追従制御(MPPT制御)を行なうことによって、NMOSトランジスタNDRのオン時間とオフ時間の比(以下、「Ton/Toff比」と称する。)を設定する。また、制御回路200は、MPPT制御の実行中において出力電圧Voutがその期待値Vout0を超えた場合には、NMOSトランジスタNDRのスイッチングを停止させる。
制御回路200は、増幅器AMPと、MPPT回路204と、比較器CMP3と、ANDゲート202とを含む。
増幅器AMPの入力端子は、NMOSトランジスタNDRおよび抵抗素子R3の接続ノード17に接続される。NMOSトランジスタNDRをオンすると、インダクタ電流ILが抵抗素子R3を流れる。このとき接続ノード17にかかる電圧は、インダクタ電流ILおよび抵抗素子R3の抵抗値R3を用いて、IL×R3で与えられる。すなわち、インダクタ電流ILは、抵抗素子R3によって電圧に変換される。増幅器AMPは、この接続ノード17の電圧を増幅して電圧VLを生成し、MPPT回路204に与える。すなわち、電圧VLは、インダクタ電流ILに比例した電圧値を有する。
MPPT回路204は、増幅器AMPの出力電圧VLと、入力直流電圧Vinとを受ける。MPPT回路204は、これら2つの電圧VL,Vinに基づいて、NMOSトランジスタNDRのオン・オフを制御する制御信号であるクロック信号CLKを生成する。クロック信号CLKは、図9に示すように、NMOSトランジスタNDRのオン時間とオフ時間との比(Ton/Toff比)に従ってH(論理ハイ)レベルとL(論理ロー)レベルとが切替わる信号である。
図10は、図8におけるMPPT回路204の概略的な構成を示すブロック図である。
図10を参照して、MPPT回路204は、S/H(Sample/Hold:サンプル/ホールド)回路206,208と、ADC(Analog to Digital Converter:AD変換器)210,212と、MPY(Digital Multiplier:デジタル乗算器)214と、MEM(Memory:メモリ)216と、ADD(Adder:加算器)218と、パルス発生器220とを含む。なお、ADC210,212、MPY214、MEM216よびADD218は、デジタル回路として一体化されてDC/DCコンバータ1000が搭載されるマイクロコンピュータチップに内蔵される。
図10を参照して、MPPT回路204は、S/H(Sample/Hold:サンプル/ホールド)回路206,208と、ADC(Analog to Digital Converter:AD変換器)210,212と、MPY(Digital Multiplier:デジタル乗算器)214と、MEM(Memory:メモリ)216と、ADD(Adder:加算器)218と、パルス発生器220とを含む。なお、ADC210,212、MPY214、MEM216よびADD218は、デジタル回路として一体化されてDC/DCコンバータ1000が搭載されるマイクロコンピュータチップに内蔵される。
S/H回路206は、増幅器AMPから与えられる電圧VLを、クロック信号CLKに応答して保持および出力する。S/H回路208は、入力直流電圧Vinを、クロック信号CLKに応答して保持および出力する。S/H回路206,208の動作は、制御信号PCHKがHレベルのときに実行される。
図11は、図10におけるS/H回路206,208の構成の一例を示す回路図である。なお、S/H回路206,208は、同じ回路構成からなる。図11を参照して、S/H回路206,208は、差動増幅器300と、PMOS(Positive-channel Metal Oxide Transistor)トランジスタ302と、NANDゲート304と、コンデンサ306とを含む。
差動増幅器300は、その非反転入力端子(+端子)に入力電圧Vsを受け、反転入力端子(−端子)が出力端子に接続される。すなわち、差動増幅器300は、反転入力端子と出力端子とが結合されてボルテージフォロワを構成しており、出力端子の電圧(出力電圧Vh)は非反転入力端子の電圧(入力電圧Vs)と等しくなる。
PMOSトランジスタ302は、ソースが差動増幅器300の出力端子に接続され、ドレインが出力ノード308に接続される。コンデンサ306は、出力ノード308および接地ノードGNDの間に接続される。
NANDゲート304は、パルス発生器220(図10)から出力されるクロック信号CLKと、図示しない制御部から出力される制御信号PCHKとの論理積を反転させた信号をPMOSトランジスタ302のゲートに出力する。
なお、制御信号PCHKは、太陽電池9の出力電力のモニタ(以下、「電力モニタ」とも称する。)を指示するための指令である。制御信号PCHKは、一例として、クロック信号CLKの複数倍の周期を有する信号である。太陽電池9の出力電力は照度および温度などの周囲の環境の変化に応じて変化する。そのため、太陽電池9の出力電力が変化した場合に追随するために、従来のDC/DCコンバータは、定期的に電力モニタを実行する。この電力モニタは、以下に説明するように、制御信号PCHKがHレベルとなるときに実行される。
PMOSトランジスタ302は、制御信号PCHKがHレベルのとき、クロック信号CLKに応じてオン状態またはオフ状態に切替わる。詳細には、クロック信号CLKがHレベルのとき、NANDゲート304からLレベルの信号を受けてPMOSトランジスタ302はオン状態になる。クロック信号CLKがHレベルの間、入力電圧VsがPMOSトランジスタ302を介してコンデンサ306に充電される。そして、クロック信号CLKがLレベルに切替わった時点で、NANDゲート304からHレベルの信号を受けてPMOSトランジスタ302がオフ状態になり、その時点の入力電圧Vsがコンデンサ306に保持される。S/H回路206,208が保持および出力する電圧Vhについて、以下では、「モニタ電圧」とも称する。
図12は、図11のS/H回路206,208の動作を説明するためのタイミング図である。図12には、クロック信号CLKおよび制御信号PCHKの波形とともに、インダクタ11を流れるインダクタ電流ILおよび入力直流電圧Vinの波形が示される。
図11、図12を参照して、制御信号PCHKがHレベルの間(時刻t1〜t3の間)、クロック信号CLKに基づいて電力モニタが実行される。なお、時刻t1から時刻t2までがNMOSトランジスタNDRのオン時間Tonに相当し、時刻t2から時刻t3までがNMOSトランジスタNDRのオフ時間Toffに相当する。
インダクタ電流ILは、NMOSトランジスタNDRがオン状態となったとき(時刻t1)から徐々に増加し、オン状態からオフ状態に切替わる瞬間(時刻t2)に最大値になる。このときのインダクタ電流ILに比例した大きさを有する増幅器AMPの出力電圧VLは、S/H回路208により保持される。S/H回路208は、保持した電圧VLをモニタ電圧VLhとして出力する。
入力直流電圧Vinは、NMOSトランジスタNDRがオン状態となったとき(時刻t1)から徐々に減少し、オン状態からオフ状態に切替わる瞬間(時刻t2)に最小値になる。このときの入力直流電圧VinはS/H回路206により保持される。S/H回路206は、保持した入力直流電圧Vinをモニタ電圧Vinhとして出力する。
図13は、太陽電池9の出力電流と出力電圧との関係の一例を示す図である。図13には、太陽電池9の出力電流Iと出力電圧Vとの関係とともに、出力電力P(=V×I)と出力電圧Vとの関係も示されている。なお、図8のDC/DCコンバータにおいて、太陽電池9の出力電流Iはインダクタ電流ILに対応し、太陽電池9の出力電圧Vは入力直流電圧Vinに対応する。
図13を参照して、太陽電池9においては、出力電流Iが増加すると出力電圧Vが低下するという特性があり、太陽電池9の出力電力Pは出力電圧Vに応じてなだらかな山状の曲線に沿って変化する。したがって、NMOSトランジスタNDRのオン時間Tonが長くなるにつれて太陽電池9の出力電流I(インダクタ電流IL)が増加するため、出力電圧V(入力直流電圧Vin)が低下する。太陽電池9の出力電力Pが最大Pmaxになる点は最大電力点と呼ばれ、そのときの太陽電池9の出力電圧Vmaxは最適動作電圧と呼ばれる。
換言すると、太陽電池9の出力電圧Vが最適動作電圧に一致するように出力電流Iを取り出すと、太陽電池9から最大電力を取り出すことができる。照度および温度などの周囲の環境の変化に応じて、最大電力点および最適動作電圧も変化する。このため、MPPT回路204は、入力直流電圧Vinの最小値に対応するモニタ電圧Vinh、およびインダクタ電流ILの最大値に対応するモニタ電圧VLhに基づいて、出力電圧Vが最適動作電圧に一致するように、NMOSトランジスタNDRのTon/Toff比を調整する。このTon/Toff比の調整は、図10のデジタル回路により実行される。
具体的には、図10のデジタル回路において、ADC210は、S/H回路206から出力されるモニタ電圧Vinhを、複数ビットからなるデジタル値に変換してMPY214へ出力する。ADC212は、S/H回路208から出力されるモニタ電圧VLhを、複数ビットからなるデジタル値に変換してMPY214へ出力する。
MPY214は、ADC210の出力とADC212の出力とを乗算する。上記のように、モニタ電圧VLhは、インダクタ電流ILの最大値に対応しており、インダクタ電流ILの最大値と抵抗素子R3の抵抗値R3との積で与えられる。モニタ電圧Vinhは、入力直流電圧Vinの最小値に対応する。したがって、モニタ電圧Vinhおよびモニタ電圧VLhの乗算(Vinh×VLh)によって、実質的に太陽電池8の出力電力P(Vinh×IL)を取得できるため、乗算値(Vinh・VLh)について、以下では、「モニタ電力」とも称する。MPY214は、得られたモニタ電力をADD218およびMEM216に出力する。
ADD218は、正の入力に、MPY214から今回の電力モニタで取得したモニタ電力を受け、負の入力に、MEM216から前回の電力モニタで取得したモニタ電力を受ける。これにより、ADD218からは、今回のモニタ電力から前回のモニタ電力が減算され、2つのモニタ電力の差分値(=今回のモニタ電力−前回のモニタ電力)が出力される。
パルス発生器220は、ADD218により演算された差分値に応じて、いわゆる山登り法を用いて、Ton/Toff比を調整する。パルス発生器220は、ADD218からの差分値に応じてオン時間Tonを所定の単位時間Δtだけ増加および減少させることにより、太陽電池9の出力電力Pが増加する方向に、出力電圧V(入力直流電圧Vin)を微小電圧ΔVだけ変化させる。
具体的に説明すると、パルス発生器220は、差分値が正値のとき、すなわち、前回のモニタ電力より今回のモニタ電力が大きいときには、前回の電力モニタ時に行なったオン時間Tonの調整と同様の操作を行なう。したがって、前回の電力モニタ時にオン時間Tonを単位時間Δtだけ増加させた場合には、今回の電力モニタ時においてオン時間Tonをさらに単位時間Δtだけ増加させる。あるいは、前回の電力モニタ時にオン時間Tonを単位時間Δtだけ減少させた場合には、今回の電力モニタ時においてオン時間Tonをさらに単位時間Δtだけ減少させる。
これに対して、差分値が負値のとき、すなわち、前回のモニタ電力より今回のモニタ電力が小さいときには、パルス発生器220は、前回の電力モニタ時に行なったオン時間Tonの調整とは異なる操作を行なう。したがって、前回の電力モニタ時にオン時間Tonを単位時間Δtだけ減少させた場合には、今回の電力モニタ時にはオン時間Tonを単位時間Δtだけ増加させる。あるいは、前回の電力モニタ時にオン時間Tonを単位時間Δtだけ増加させた場合には、今回の電力モニタ時にはオン時間Tonを単位時間Δtだけ減少させる。
パルス発生器220は、上記の方法によってオン時間Tonの調整を行なうと、調整後のオン時間Tonにより設定されるTon/Toff比に従ってクロック信号CLKを生成する。
再び図8を参照して、分圧回路30は、出力ノード16および接地ノードGNDの間に直列接続された抵抗素子R1およびR2により構成される。分圧回路30の分圧比kは、抵抗素子R1,R2の抵抗値R1,R2を用いて、R2/(R1+R2)で与えられる。分圧回路30の出力ノード31から出力される分圧電圧Vout2は、分圧回路30の分圧比kおよび出力電圧Voutを用いて、k×Voutで表される。
比較器CMP3は、参照電圧Vrefと、分圧回路30から出力された分圧電圧Vout2とを比較する。なお、参照電圧Vrefは、出力電圧Voutの期待値Vout0および分圧回路30の分圧比kを用いて、k×Vout0で与えられる。比較器CMP3は、分圧電圧Vout2が参照電圧Vrefを超えているとき、Lレベルとなる信号を出力する。
ANDゲート202は、MPPT回路204から出力されるクロック信号CLKおよび比較器CMP3の出力の論理積を、クロック信号CLK_drとしてNMOSトランジスタNDRのゲートに出力する。
このように、制御回路200は、基本的には、MPPT制御によって、モニタ電圧Vinhおよびモニタ電圧VLhの乗算値(モニタ電力に相当)に応じてTon/Toff比を設定し、その設定したTon/Toff比でHレベルとLレベルとが切替わるクロック信号CLK_drを変換回路100へ出力する回路構成となっている。そして、制御回路200は、出力電圧Voutの分圧電圧Vout2のフィードバックを受けることにより、出力電圧Voutが期待値Vout0に達したときにクロック信号CLK_drをLレベルに固定することにより、変換回路100における昇圧動作を停止させる。
ここで、MPPT回路204(図10)において、ADC210,212、MPY214、MEM216、およびADD218はデジタル回路で構成される。これらの演算回路は、多くの素子数および配線数で構成されるため、制御回路200全体が大規模にならざるを得ないという問題がある。また、デジタル回路の消費電力が大きくなることによって、太陽電池9の出力電力のうち、MPPT制御に消費される電力の占める割合が増大してしまい、DC/DCコンバータにおける電力変換効率を低下させる可能性がある。
さらに、MPPT制御は、定期的にHレベルに活性化される制御信号PCHKを割込み要求として、マイクロコンピュータで実行される基本処理に割込んで実行される。この割込処理においてデジタル回路の処理負荷が増大することによって、マイクロコンピュータ全体の処理効率が低下してしまう虞がある。
そこで、一実施の形態によるDC/DCコンバータでは、デジタル回路で構成されているMPPT回路をアナログ回路で構成することにより、回路規模を低減するとともに、消費電力の低減による電力変換効率の向上を実現する。また、DC/DCコンバータを搭載したマイクロコンピュータの処理効率を向上する。
[一実施の形態によるDC/DCコンバータの構成]
図1は、一実施の形態によるDC/DCコンバータの構成を示す回路図である。DC/DCコンバータ1は、入力ノード15に入力される直流電源の出力電圧(入力直流電圧Vin)を昇圧して、出力ノード16に昇圧電圧Voutを出力する昇圧コンバータである。DC/DCコンバータ1は、外付けのインダクタ11と、マイクロコンピュータ(半導体装置)に内蔵された回路部分とを含む。DC/DCコンバータ1は、太陽電池9または燃料電池など電圧が変動する直流電源に対して用いることができる。太陽電池9の場合には、上述したように、直流電源によって生成される電力は、照度および温度などの周囲の環境の変化に応じて変化する。
図1は、一実施の形態によるDC/DCコンバータの構成を示す回路図である。DC/DCコンバータ1は、入力ノード15に入力される直流電源の出力電圧(入力直流電圧Vin)を昇圧して、出力ノード16に昇圧電圧Voutを出力する昇圧コンバータである。DC/DCコンバータ1は、外付けのインダクタ11と、マイクロコンピュータ(半導体装置)に内蔵された回路部分とを含む。DC/DCコンバータ1は、太陽電池9または燃料電池など電圧が変動する直流電源に対して用いることができる。太陽電池9の場合には、上述したように、直流電源によって生成される電力は、照度および温度などの周囲の環境の変化に応じて変化する。
図1を参照して、一実施の形態によるDC/DCコンバータ1は、昇圧チョッパにより構成される変換回路10と、制御回路20と、分圧回路30と、インダクタ11を流れるインダクタ電流ILを検出するインダクタ電流検出部18とを備える。制御回路20は、出力ノード16の電圧Voutを電源電圧として用いる。
(変換回路10の構成)
変換回路10は、インダクタ11と、ダイオード12と、スイッチング素子としてのNMOSトランジスタNDRとを含む。
変換回路10は、インダクタ11と、ダイオード12と、スイッチング素子としてのNMOSトランジスタNDRとを含む。
NMOSトランジスタNDRは、インダクタ11およびダイオード12の接続ノード14と接地ノードGNDとの間に接続される。一実施の形態による変換回路10は、抵抗素子R3を含まない点において、従来のDC/DCコンバータ1000における変換回路100(図6参照)と異なる。NMOSトランジスタNDRのゲートには、制御回路20からクロック信号CLK_drが入力される。NMOSトランジスタNDRは、クロック信号CLK_drの論理レベルに応じてオン状態およびオフ状態に切替わる。DC/DCコンバータ1の昇圧動作は、前述の従来のDC/DCコンバータの昇圧動作と同じであるため、ここでの詳細な説明は繰り返さない。
(制御回路20の構成)
制御回路20は、インダクタ電流検出部21により検出されたインダクタ電流ILおよび入力直流電圧Vinに基づいて、MPPT制御によってNMOSトランジスタNDRのTon/Toff比を設定する。制御回路20は、その設定したTon/Toff比でHレベルとLレベルとが切替わるクロック信号CLK_drを生成して変換回路10へ出力する。さらに、制御回路20は、出力電圧Voutの分圧電圧Vout2のフィードバックを受けることにより、出力電圧Voutが期待値Vout0に達したときにクロック信号CLK_drをLレベルに固定することにより、変換回路10における昇圧動作を停止させる。
制御回路20は、インダクタ電流検出部21により検出されたインダクタ電流ILおよび入力直流電圧Vinに基づいて、MPPT制御によってNMOSトランジスタNDRのTon/Toff比を設定する。制御回路20は、その設定したTon/Toff比でHレベルとLレベルとが切替わるクロック信号CLK_drを生成して変換回路10へ出力する。さらに、制御回路20は、出力電圧Voutの分圧電圧Vout2のフィードバックを受けることにより、出力電圧Voutが期待値Vout0に達したときにクロック信号CLK_drをLレベルに固定することにより、変換回路10における昇圧動作を停止させる。
具体的には、制御回路20は、過電流保護回路21と、MPPT回路25と、比較器CMP1と、ANDゲート26とを含む。
過電流保護回路21は、インダクタ電流ILが過電流となった場合に、NMOSトランジスタNDRのスイッチングを停止させるための回路である。過電流保護回路21は、電流検出回路22と、PMOSトランジスタ23,24と、抵抗素子Rmxとを含む。
PMOSトランジスタ24および抵抗素子Rmxは、この順で電源ノードVDDおよび接地ノードGNDの間に接続される。PMOSトランジスタ23は、PMOSトランジスタ24とともにカレントミラーを構成する。
電流検出回路22は、インダクタ電流検出部18により検出されたインダクタ電流ILを、微小電流Idに変換する。電流検出回路22の出力電流Idは、PMOSトランジスタ23,24により構成されるカレントミラーによってコピーされて抵抗素子Rmxに供給される。抵抗素子Rmxにかかる電圧VLは、電流検出回路22の出力電流Idおよび抵抗素子Rmxの抵抗値Rmxを用いて、Id×Rmxで与えられる。
このように、一実施の形態によるDC/DCコンバータ1では、過電流保護回路21を用いてインダクタ電流ILに対応する電圧VLを生成する。これにより、NMOSトランジスタNDRに直列接続される抵抗素子R3(図6参照)が不要となる。さらに、抵抗素子R3にかかる電圧を増幅するための増幅器AMPの設置も不要となる。
MPPT回路25は、過電流保護回路21の出力電圧VLと、入力直流電圧Vinとを受ける。MPPT回路25は、これら2つの電圧VL,Vinに基づいて、NMOSトランジスタNDRのオン・オフを制御する制御信号であるクロック信号CLKを生成する。
分圧回路30は、従来のDC/DCコンバータにおける分圧回路30と同じ構成からなる。分圧回路30は、出力電圧Voutを分圧比k(=R2/(R1+R2))で分圧して分圧電圧Vout2を生成する。
比較器CMP1は、従来のDC/DCコンバータにおける比較器CMP3と同じ構成からなる。比較器CMP1は、参照電圧Vrefと、分圧回路30から出力された分圧電圧Vout2とを比較する。比較器CMP1は、分圧電圧Vout2が参照電圧Vrefを超えているとき、Lレベルとなる信号を出力する。
ANDゲート26は、MPPT回路25から出力されるクロック信号CLKおよび比較器CMP1の出力の論理積を、クロック信号CLK_drとしてNMOSトランジスタNDRのゲートに出力する。
(MPPT回路25の構成)
図2は、図1におけるMPPT回路25の構成を示す回路図である。
図2は、図1におけるMPPT回路25の構成を示す回路図である。
図2を参照して、MPPT回路25は、S/H回路40,41と、アナログ乗算回路42と、比較器CMP2と、Dフリップフロップ82と、パルス発生器84と、クロック生成回路90とを含む。
S/H回路40は、過電流保護回路21から与えられる電圧VLを、クロック信号CLKに応答して保持および出力する。S/H回路41は、入力直流電圧Vinを、クロック信号CLKに応答して保持および出力する。S/H回路40,41は、従来のMPPT回路204におけるS/H回路206,208(図11参照)と同じ構成からなる。すなわち、S/H回路40,41は、制御信号PCHKがHレベルのときに、NMOSトランジスタNDRがオン状態からオフ状態に切替わる瞬間の入力直流電圧Vinおよび電圧VLをそれぞれ保持する。
図12で説明したように、入力直流電圧Vinは、NMOSトランジスタNDRがオン状態からオフ状態に切替わる瞬間に最小値となる。インダクタ電流ILは、NMOSトランジスタNDRがオン状態からオフ状態に切替わる瞬間に最大値となる。したがって、S/H回路40は、入力直流電圧Vinの最小値を保持し、モニタ電圧Vinhとして出力する。また、S/H回路41は、インダクタ電流ILの最大値に比例する電圧VLを保持し、モニタ電圧VLhとして出力する。
アナログ乗算回路42は、S/H回路40から出力されるモニタ電圧Vinhと、S/H回路41から出力されるモニタ電圧VLhとを乗算し、その乗算結果に比例した出力電圧V2を生成する。上述したように、モニタ電圧Vinhおよびモニタ電圧VLhの乗算(Vinh・VLh)により、実質的に太陽電池9の出力電力P(Vinh・IL)を取得することができる。したがって、この乗算値に比例したアナログ乗算回路42の出力電圧V2に基づいて、太陽電池9の出力電力Pを取得することができる。すなわち、アナログ乗算回路42の出力電圧V2は、上述した「モニタ電力」に相当する。アナログ乗算回路42は、生成した出力電圧(モニタ電力)V2を比較器CMP2に出力する。
アナログ乗算回路42はさらに、前回の電力モニタ時に生成した出力電圧(モニタ電力)V3を比較器CMP2に出力する。
比較器CMP2は、今回のモニタ電力V2と前回のモニタ電力V3とを比較し、モニタ電力V2がモニタ電力V3を超えているときにLレベルとなり、モニタ電力V2がモニタ電力V3を超えているときにHレベルとなる信号を出力する。
Dフリップフロップ82は、クロック生成回路90により生成されたクロック信号CLKAに基づいて動作する。Dフリップフロップ82は、クロック信号CLKAの立上りに応答して比較器CMP2の出力信号を取り込んでパルス発生器84へ供給する。
パルス発生器84は、比較器CMP2の出力信号に応じて、例えば上述した山登り法を用いて、NMOSトランジスタNDRのTon/Toff比を調整する。パルス発生器84は、比較器CMP2の出力信号に応じてオン時間Tonを所定の単位時間Δtだけ増加および減少させることにより、太陽電池9の出力電力Pが増加する方向に、出力電圧V(入力直流電圧Vin)を微小電圧ΔVだけ変化させる。
具体的に説明すると、前回のモニタ電力V3より今回のモニタ電力V2が大きいときには、パルス発生器84は、前回の電力モニタ時に行なったオン時間Tonの調整と同様の操作を行なう。したがって、前回の電力モニタ時にオン時間Tonを単位時間Δtだけ増加させた場合には、今回の電力モニタ時においてオン時間Tonをさらに単位時間Δtだけ増加させる。あるいは、前回の電力モニタ時にオン時間Tonを単位時間Δtだけ減少させた場合には、今回の電力モニタ時においてオン時間Tonをさらに単位時間Δtだけ減少させる。
これに対して、前回のモニタ電力V3より今回のモニタ電力V2が小さいときには、パルス発生器84は、前回の電力モニタ時に行なったオン時間Tonの調整とは異なる操作を行なう。したがって、前回の電力モニタ時にオン時間Tonを単位時間Δtだけ減少させた場合には、今回の電力モニタ時にはオン時間Tonを単位時間Δtだけ増加させる。あるいは、前回の電力モニタ時にオン時間Tonを単位時間Δtだけ増加させた場合には、今回の電力モニタ時にはオン時間Tonを単位時間Δtだけ減少させる。
パルス発生器84は、上記の方法によってオン時間Tonの調整を行なうと、調整後のオン時間Tonにより設定されるTon/Toff比に従ってクロック信号CLKを生成する。すなわち、パルス発生器84は、NMOSトランジスタNDRのオン・オフを制御する制御信号であるクロック信号CLKを生成する「制御信号生成部」に対応する。パルス発生器84により生成されたクロック信号CLKは、ANDゲート26に入力される。
(アナログ乗算回路42の構成)
以下、アナログ乗算回路42の具体的構成について説明する。図2に示すように、アナログ乗算回路42は、電圧電流変換部42Aと、電圧時間変換部42Bと、リセット部42Cと、記憶部42Dと、コンデンサ60とを含む。
以下、アナログ乗算回路42の具体的構成について説明する。図2に示すように、アナログ乗算回路42は、電圧電流変換部42Aと、電圧時間変換部42Bと、リセット部42Cと、記憶部42Dと、コンデンサ60とを含む。
1.電圧電流変換部42A
電圧電流変換部42Aは、S/H回路40のモニタ電圧(入力直流電圧)Vinhに対応する電流I2を生成する。電流I2は、入力直流電圧Vinhに比例した電流値を有する。具体的には、電流電圧変換部42Aは、差動増幅器44と、PMOSトランジスタ48,50と、NMOSトランジスタ46と、抵抗素子Rsとを含む。PMOSトランジスタ48、NMOSトランジスタ46および抵抗素子Rsは、この順で電源ノードVDDおよび接地ノードGNDの間に直列に接続される。
電圧電流変換部42Aは、S/H回路40のモニタ電圧(入力直流電圧)Vinhに対応する電流I2を生成する。電流I2は、入力直流電圧Vinhに比例した電流値を有する。具体的には、電流電圧変換部42Aは、差動増幅器44と、PMOSトランジスタ48,50と、NMOSトランジスタ46と、抵抗素子Rsとを含む。PMOSトランジスタ48、NMOSトランジスタ46および抵抗素子Rsは、この順で電源ノードVDDおよび接地ノードGNDの間に直列に接続される。
PMOSトランジスタ48のゲートは、そのドレインに接続されるとともに、PMOSトランジスタ50のゲートに接続される。すなわち、PMOSトランジスタ48および50は、カレントミラーを構成する。差動増幅器44は、非反転入力端子(+端子)に入力直流電圧Vinhを受ける。差動増幅器44の反転入力端子(−端子)は、NMOSトランジスタ46および抵抗素子Rsの接続ノードに接続される。NMOSトランジスタ46のゲートは差動増幅器44の出力端子に接続される。
上記の構成において、抵抗素子Rsの抵抗値をRsとすると、抵抗素子Rsを流れる電流I1は、
I1=Vinh/Rs ・・・(1)
で与えられる。電流I1は、PMOSトランジスタ48,50によって構成されるカレントミラーによってコピーされて、電流I2として電圧電流変換部42Aから出力される。すなわち、電流I2は、上記式(1)を用いて
I2=Vinh/Rs ・・・(2)
で与えられる。
I1=Vinh/Rs ・・・(1)
で与えられる。電流I1は、PMOSトランジスタ48,50によって構成されるカレントミラーによってコピーされて、電流I2として電圧電流変換部42Aから出力される。すなわち、電流I2は、上記式(1)を用いて
I2=Vinh/Rs ・・・(2)
で与えられる。
電圧電流変換部42AのPMOSトランジスタ50、電圧時間変換部42BのPMOSトランジスタ58、およびコンデンサ60は、電源ノードVDDおよび接地ノードGNDの間にこの順で直列に接続される。したがって、電流I2は、PMOSトランジスタ58がオンされる間、PMOSトランジスタ58を介してコンデンサ60に供給される。PMOSトランジスタ58のオン時間をTonpとすると、オン時間Tonpにコンデンサ60に蓄えられる電荷量ΔQは、
ΔQ=I2・Tonp ・・・(3)
で与えられる。コンデンサ60の充電電圧V2は、以下に説明するように、アナログ乗算回路42の乗算値(すなわち、モニタ電力)に相当する。コンデンサ60の充電電圧V2は、比較器CMP2の反転入力端子(−端子)に入力されるとともに、記憶部42Dにおける差動増幅器74の非反転入力端子(+端子)に入力される。
ΔQ=I2・Tonp ・・・(3)
で与えられる。コンデンサ60の充電電圧V2は、以下に説明するように、アナログ乗算回路42の乗算値(すなわち、モニタ電力)に相当する。コンデンサ60の充電電圧V2は、比較器CMP2の反転入力端子(−端子)に入力されるとともに、記憶部42Dにおける差動増幅器74の非反転入力端子(+端子)に入力される。
2.電圧時間変換部42B
電圧時間変換部42Bは、S/H回路41のモニタ電圧VLhを、コンデンサ60の充電時間に変換する。この充電時間は、上述したPMOSトランジスタ58のオン時間Tonpに対応する。
電圧時間変換部42Bは、S/H回路41のモニタ電圧VLhを、コンデンサ60の充電時間に変換する。この充電時間は、上述したPMOSトランジスタ58のオン時間Tonpに対応する。
電圧時間変換部42Bは、定電流源52と、比較器56と、PMOSトランジスタ58と、コンデンサ54とを含む。
定電流源52およびコンデンサ54は、電源ノードVDDおよび接地ノードGNDの間に、この順で直列に接続される。コンデンサ54は、定電流源52からの定電流Icsによって充電される。コンデンサ54の充電電圧V1は、比較器56の非反転入力端子(+端子)に入力される。比較器56の反転入力端子(−端子)には、S/H回路41からのモニタ電圧VLhが入力される。PMOSトランジスタ58のゲートは比較器56の出力端子に接続される。
比較器56は、コンデンサ54の充電電圧V1とモニタ電圧VLhとを比較し、比較結果をオン信号Sonとして出力する。オン信号Sonは、PMOSトランジスタ58のゲートに入力される。コンデンサ54の充電電圧V1がモニタ電圧VLh以下のとき、比較器56の出力信号(オン信号Son)はLレベルとなり、コンデンサ54の充電電圧V1がモニタ電圧VLhを超えたとき、比較器56の出力信号(オン信号Son)はHレベルとなる。このオン信号SonがLレベルとなる間にPMOSトランジスタ58がオンされることにより、コンデンサ60に電流I2が供給される。すなわち、オン信号SonがLレベルとなる時間は、PMOSトランジスタ58のオン時間Tonpに対応する。
このようにして、電圧時間変換部42Bは、モニタ電圧VLhとコンデンサ54の充電電圧V1との比較結果に応じて、PMOSトランジスタ58のオン時間Tonpを設定する。
3.リセット部42C
リセット部42Cは、コンデンサ60の充電電圧V2およびコンデンサ54の充電電圧V1をリセット(放電)するための回路である。リセット部42Cは、NMOSトランジスタ68,70,72と、インバータ(反転増幅器)62と、ANDゲート64と、ワンショットパルス発生器66とを含む。
リセット部42Cは、コンデンサ60の充電電圧V2およびコンデンサ54の充電電圧V1をリセット(放電)するための回路である。リセット部42Cは、NMOSトランジスタ68,70,72と、インバータ(反転増幅器)62と、ANDゲート64と、ワンショットパルス発生器66とを含む。
NMOSトランジスタ68は、コンデンサ54と並列に接続される。NMOSトランジスタ70は、PMOSトランジスタ58およびコンデンサ60の直列回路と並列に接続される。NMOSトランジスタ72は、コンデンサ60と並列に接続される。NMOSトランジスタ68,70,72の各ゲートは、ワンショットパルス発生器66に接続される。
インバータ62は、パルス発生器84から出力されるクロック信号CLKの論理レベルを反転させる。ANDゲート64は、クロック信号CLKの反転信号および制御信号PCHKを受け、これらの論理積信号を出力する。この論理積信号は、制御信号PCHKがHレベルのとき、クロック信号CLKがHレベルからLレベルに切替わった時点でLレベルからHレベルに切替わる信号となる。
ワンショットパルス発生器66は、ANDゲート64の論理積信号がHレベルに切替わった時点で所定の時間HレベルになるパルスVPを発生する。発生したパルスVPは、NMOSトランジスタ68,70,72の各ゲートに入力される。NMOSトランジスタ68が所定時間オン状態になることによって、コンデンサ54の充電電圧V1が放電(初期化)される。NMOSトランジスタ70およびNMOSトランジスタ72が所定時間オン状態になることによって、コンデンサ60の充電電圧V2が放電(初期化)される。
このような構成とすることにより、制御信号PCHKがHレベルのとき、クロック信号CLKがHレベルからLレベルに切替わった時点でコンデンサ54,60の充電電圧は初期化される。なお、このコンデンサ54,60の充電電圧が初期化される時点は、上述したS/H回路40,41において、入力直流電圧Vinおよび電圧VLが保持され、保持した電圧Vinh,VLhが出力される時点と一致している。
コンデンサ54は、この初期化以降、定電流源52から供給される定電流Icsによって充電される。コンデンサ60は、この初期化以降、PMOSトランジスタ58のオン時間Tonp、すなわち、比較器56のオン信号SonがLレベルの間、電流I2によって充電される。コンデンサ54の充電電圧V1がモニタ電圧VLhに達すると、比較器56のオン信号SonがLレベルからHレベルに切替わるため、PMOSトランジスタ58がオンされる。これにより、コンデンサ60の充電が停止する。このときのコンデンサ60の充電電圧V2がアナログ乗算回路42の乗算値に相当する。
ここで、コンデンサ54,60の充電時間、すなわち、PMOSトランジスタ58のオン時間Tonpは、コンデンサ54の容量をC1とすると、
Tonp=C1・VLh/Ics ・・・(4)
で表される。コンデンサ60の容量をC2とすると、コンデンサ60はPMOSトランジスタ58のオン時間Tonp、電流I2によって充電されるので、充電電圧V2は、
V2=I2・Tonp/C2
=I2・(C1・VLh/Ics)/C2 ・・・(5)
で表される。この式(5)中の電流I2を上記式(2)に置き換えることにより、充電電圧V2は、
V2=(Vinh/Rs)・(C1・VLh/Ics)/C2
=Vinh・VLh・C1/(Rs・Ics・C2) ・・・(6)
で与えられる。すなわち、コンデンサ60の充電電圧V2は、モニタ電圧Vinhおよびモニタ電圧VLhの乗算値(Vinh・VLh)に比例する。アナログ乗算回路42は、このコンデンサ60の充電電圧V2を、今回のモニタ電力として、比較器CMP2に出力するとともに記憶部42Dに格納する。
Tonp=C1・VLh/Ics ・・・(4)
で表される。コンデンサ60の容量をC2とすると、コンデンサ60はPMOSトランジスタ58のオン時間Tonp、電流I2によって充電されるので、充電電圧V2は、
V2=I2・Tonp/C2
=I2・(C1・VLh/Ics)/C2 ・・・(5)
で表される。この式(5)中の電流I2を上記式(2)に置き換えることにより、充電電圧V2は、
V2=(Vinh/Rs)・(C1・VLh/Ics)/C2
=Vinh・VLh・C1/(Rs・Ics・C2) ・・・(6)
で与えられる。すなわち、コンデンサ60の充電電圧V2は、モニタ電圧Vinhおよびモニタ電圧VLhの乗算値(Vinh・VLh)に比例する。アナログ乗算回路42は、このコンデンサ60の充電電圧V2を、今回のモニタ電力として、比較器CMP2に出力するとともに記憶部42Dに格納する。
4.記憶部42D
記憶部42Dは、クロック生成回路90から供給されるクロック信号CLKBに同期して、アナログ乗算回路42から出力される今回のモニタ電力V2を記憶するとともに、前回のモニタ電力V3を比較器CMP2に引き渡す。具体的には、記憶部42Dは、差動増幅器74と、PMOSトランジスタ76と、コンデンサ78とを含む。
記憶部42Dは、クロック生成回路90から供給されるクロック信号CLKBに同期して、アナログ乗算回路42から出力される今回のモニタ電力V2を記憶するとともに、前回のモニタ電力V3を比較器CMP2に引き渡す。具体的には、記憶部42Dは、差動増幅器74と、PMOSトランジスタ76と、コンデンサ78とを含む。
差動増幅器74は、その非反転入力端子(+端子)にモニタ電力V2を受け、反転入力端子(−端子)が出力端子に接続される。すなわち、差動増幅器74は、反転入力端子と出力端子とが結合されてボルテージフォロワを構成しており、出力端子の電圧は非反転入力端子の電圧(モニタ電力V2)と等しくなる。
PMOSトランジスタ76は、ソースが差動増幅器74の出力端子に接続され、ドレインが出力ノード77に接続される。コンデンサ78は、出力ノード77および接地ノードGNDの間に接続される。
PMOSトランジスタ76のゲートには、クロック生成回路90により生成されたクロック信号CLKBが与えられる。したがって、PMOSトランジスタ76はクロック信号CLKBがLレベルの間、オン状態になる。これにより、コンデンサ78は、差動増幅器74の出力電圧(モニタ電力V2)により充電される。クロック信号CLKBがHレベルに切替わると、PMOSトランジスタ76がオフされるため、コンデンサ78の充電が停止する。このときのコンデンサ78の充電電圧V3が、今回のモニタ電力として保存される。このようにして、クロック信号CLKBがLレベルとなるごとに、コンデンサ78の充電電圧V3が今回のモニタ電力に更新される。コンデンサ78に保存されたモニタ電力は、前回のモニタ電力V3として、比較器CMP2に与えられる。
以上説明したように、アナログ乗算回路42は、モニタ電圧Vinhに比例した電流値を有する電流I2を、モニタ電圧VLhとコンデンサ54の充電電圧V1との比較結果に応じて設定されるPMOSトランジスタ58のオン時間Tonpだけコンデンサ60に供給する。これにより、モニタ電圧Vinhおよびモニタ電圧VLhの乗算値に比例した大きさのコンデンサ60の充電電圧V2を生成することができる。
(クロック生成回路90の構成)
クロック生成回路90は、パルス発生器84から出力されるクロック信号CLKおよび制御信号PCHKに基づいて、Dフリップフロップ82に供給するクロック信号CLKAおよび記憶部42Dに供給するクロック信号CLKBを生成する。図3は、図2におけるクロック生成回路90の構成を示す回路図である。
クロック生成回路90は、パルス発生器84から出力されるクロック信号CLKおよび制御信号PCHKに基づいて、Dフリップフロップ82に供給するクロック信号CLKAおよび記憶部42Dに供給するクロック信号CLKBを生成する。図3は、図2におけるクロック生成回路90の構成を示す回路図である。
図3を参照して、クロック生成回路90は、直列接続された3個のDフリップフロップ92,94,96と、ANDゲート90,98,100と、インバータ102,104とを含む。
ANDゲート90は、パルス発生器84から出力されるクロック信号CLKおよびDフリップフロップ96の反転出力端子QBから出力される信号の論理積を、クロック信号CLK2として出力する。
Dフリップフロップ92は、クロック端子Tにクロック信号CLK2を受け、入力端子Dが反転出力端子QBに接続されている。Dフリップフロップ94は、クロック端子TがDフリップフロップ92の反転出力端子QBに接続され、入力端子Dが反転出力端子QBに接続されている。Dフリップフロップ96は、クロック端子TがDフリップフロップ94の反転出力端子QBに接続され、入力端子Dが反転出力端子QBに接続されている。Dフリップフロップ92,94,96は、いわゆる8進カウンタを構成する。Dフリップフロップ92,94,96の各々は、リセット端子Rにワンショットパルス発生器66が発生したパルスVPを受ける。
Dフリップフロップ92は、クロック信号CLK2を2分周した信号Q1を生成して出力端子Qから出力する。Dフリップフロップ92の出力端子Qから出力された信号Q1は、ANDゲート98,100に入力される。なお、ANDゲート100には、インバータ104によって論理レベルが反転された信号Q1が入力される。
Dフリップフロップ94は、クロック信号CLK2を2の2乗(=4)分周した信号Q2を生成して出力端子Qから出力する。Dフリップフロップ94の出力端子Qから出力された信号Q2は、ANDゲート98,100に入力される。なお、ANDゲート98には、インバータ102によって論理レベルが反転された信号が入力される。
Dフリップフロップ96は、クロック信号CLKを2の3乗(=8)分周した信号Q3を生成して出力端子Q3から出力する。Dフリップフロップ96の反転出力端子QBから出力された信号はANDゲート90に入力される。
ANDゲート98は、信号Q1と信号Q2の反転信号との論理積を、クロック信号CLKAとして出力する。ANDゲート100は、信号Q1の反転信号と信号Q2との論理積を、クロック信号CLKBとして出力する。
図4は、図3のクロック生成回路90の動作を説明するためのタイミング図である。図4の波形は、上から順に、制御信号PCHK、クロック信号CLK、パルスVP、クロック信号CLK2、8進カウンタの出力信号Q1,Q2,Q3、クロック信号CLKA,CLKBを示す。
図4を参照して、制御信号PCHKがHレベルのとき、クロック信号CLKがHレベルからLレベルに切替わった時点(時刻t12)で、ワンショットパルス発生器66からパルスVPが発生する。8進カウンタでは、Dフリップフロップ92,94,96の各々がパルスVPをリセット端子Rに受けてリセットされるため、出力信号Q1,Q2,Q3がLレベルとなる。
時刻t12にてリセットされた後、8進カウンタには、クロック信号CLKに同期したクロック信号CLK2が入力される。8進カウンタは、このクロック信号CLK2を受けて、信号Q1,Q2,Q3を出力する。
クロック信号CLKAは、時刻t12からクロック信号CLKの1サイクルが経過した時刻t13において、LレベルからHレベルに切替わる。クロック信号CLKAは、クロック信号CLKの1サイクルの間(時刻t13〜t14)、Hレベルとなる。このクロック信号CLKAがHレベルとなる間(時刻t13〜t14)、Dフリップフロップ82は、比較器CMP2の出力信号を取り込んで保持する。そして、クロック信号CLKAがLレベルに切替わる時点(時刻t14)において、Dフリップフロップ82の出力信号が確定する。すなわち、時刻t14においてモニタ電力V2およびV3の比較が完了する。
クロック信号CLKBは、時刻t12からクロック信号CLKの2サイクルが経過した時刻14において、HレベルからLレベルに切替わる。クロック信号CLKBは、クロック信号CLKの1サイクルの間(時刻t14〜t15)、Lレベルとなる。このクロック信号CLKBがLレベルとなる間(時刻t14〜t15)、記憶部42DのPMOSトランジスタ76がオン状態になる。これにより、今回のモニタ電力V2が記憶部42Dのコンデンサ78に供給され、コンデンサ78が充電される。すなわち、クロック信号CLKBがLレベルとなる間(時刻t14〜t15)、今回のモニタ電力V2が記憶部42Dに転送されて保存される。
[一実施の形態によるDC/DCコンバータの動作]
次に、以上に説明した一実施の形態によるDC/DCコンバータ1の動作について、図面を用いて説明する。
次に、以上に説明した一実施の形態によるDC/DCコンバータ1の動作について、図面を用いて説明する。
図5は、一実施の形態によるDC/DCコンバータ1の動作を説明するためのタイミング図である。図5の波形は、上から順に、クロック信号CLK、制御信号PCHK、パルスVP、クロック信号CLKA,CLKB、入力直流電圧Vin、コンデンサ54の充電電圧V1、過電流保護回路21の出力電圧VL、アナログ乗算回路42の乗算値V2(コンデンサ60の充電電圧)、記憶部42Dに保持される乗算値V3(コンデンサ78の充電電圧)を示す。
図5を参照して、時刻t11においてクロック信号CLKがHレベルに切替わることによって、NMOSトランジスタNDRがオン状態となると、インダクタ11に流れるインダクタ電流ILが徐々に増加する一方で、入力直流電圧Vinが徐々に低下する。インダクタ電流ILは、過電流保護回路21によって電圧VLに変換される。
次の時刻t12において、クロック信号CLKがLレベルに切替わると、NMOSトランジスタNDRがオフ状態となるため、インダクタ電流ILが徐々に減少する一方で、入力直流電圧Vinが徐々に増加する。NMOSトランジスタNDRがオン状態からオフ状態に切替わる瞬間(時刻t12)において、インダクタ電流ILは最大値になる。制御信号PCHKがHレベルのときには、S/H回路40,41は、インダクタ電流ILが最大となる時刻t12における入力直流電圧Vinおよび電圧VLを保持する。S/H回路40,42の出力電圧(モニタ電圧)Vinh,VLhは、アナログ乗算回路42に入力される。
アナログ乗算回路42においては、クロック信号CLKがHレベルからLレベルに切替わったときに(時刻t12)、リセット部42Cのワンショットパルス発生器66からパルスVPが発生する。発生したパルスVPがNMOSトランジスタ68,70,72のゲートに入力されることにより、コンデンサ54の充電電圧V1およびコンデンサ60の充電電圧V2が初期化される(V1=V2=0)。
電圧時間変換部42Bでは、時刻t12以降、コンデンサ54は定電流Icsによって充電される。コンデンサ54の充電電圧V1がモニタ電圧VLhに達するまでの間、PMOSトランジスタ58にゲートには、Lレベルの比較器56の出力信号(オン信号Son)が与えられる。これにより、PMOSトランジスタ58がオン状態になるため、電圧電流変換部42Aから供給される電流I2によってコンデンサ60が充電される。
次の時刻t20でコンデンサ54の充電電圧V1がモニタ電圧VLhに達すると、比較器56の出力信号SonがHレベルに切替わる。これにより、PMOSトランジスタ58がオフ状態になるため、コンデンサ60の充電が停止する。このときのコンデンサ60の充電電圧V2は、上記の式(6)に示したように、モニタ電圧Vinhおよびモニタ電圧VLhの乗算値(Vinh・VLh)に比例する。すなわち、コンデンサ60の充電電圧V2は、アナログ乗算回路42の乗算値(モニタ電力)に相当する。
時刻t12からクロック信号CLKの1サイクルが経過した時刻t13において、クロック信号CLKAはHレベルに切替わると、クロック信号CLKの1サイクルの間(時刻t13〜t14)、Hレベルとなる。クロック信号CLKAがHレベルとなる間(時刻t13〜t14)、Dフリップフロップ82は、比較器CMP2の出力信号を取り込んで保持する。クロック信号CLKAがLレベルに切替わる時刻t14において、Dフリップフロップ82の出力信号が確定し、今回のモニタ電力V2と前回のモニタ電力V3との比較が完了する。パルス発生器84は、比較器CMP2の出力信号に基づいて、例えば上述した山登り法を用いてNMOSトランジスタNDRのオン時間Tonを調整する。そして、パルス発生器84は、調整後のオン時間Tonにより設定されるTon/Toff比に従ってクロック信号CLKを生成する。パルス発生器84により生成されたクロック信号CLKは、ANDゲート26に入力される。
時刻t14において、クロック信号CLKBは、HレベルからLレベルに切替わると、クロック信号CLKの1サイクルの間(時刻t14〜t15)、Lレベルとなる。クロック信号CLKBがLレベルとなる間(時刻t14〜t15)、記憶部42Dでは、PMOSトランジスタ76がオン状態になるため、今回のモニタ電力V2がコンデンサ78に供給され、コンデンサ78が充電される。時刻t14から時刻t15までの間は、コンデンサ78の充電電圧V3が確定しないため、記憶部42Dの出力は不定となる。時刻t15においてクロック信号CLKBがHレベルに切替わることによって、コンデンサ78の充電が終了する。このときのコンデンサ78の充電電圧V3は、今回のモニタ電力V2に更新されている。
[一実施の形態の効果]
上記のとおり、一実施の形態によるDC/DCコンバータによれば、直流電源のMPPT制御を行なう制御回路をアナログ回路で実現したことにより、デジタル回路で制御回路を構成した場合と比較して、回路規模および消費電力を低減することができる。また、DC/DCコンバータを搭載したマイクロコンピュータの処理効率を向上できる。
上記のとおり、一実施の形態によるDC/DCコンバータによれば、直流電源のMPPT制御を行なう制御回路をアナログ回路で実現したことにより、デジタル回路で制御回路を構成した場合と比較して、回路規模および消費電力を低減することができる。また、DC/DCコンバータを搭載したマイクロコンピュータの処理効率を向上できる。
なお、上記の一実施の形態による制御回路20(図1および図2参照)において、コンデンサ60は「第1のコンデンサ」の一実施例に対応し、電圧電流変換部42Aは「充電電流生成部」の一実施例に対応し、電圧時間変換部42Bは「充電時間生成部」の一実施例に対応し、パルス発生器84は「制御信号生成部」の一実施例に対応する。上記の一実施の形態では、電圧電流変換部42Aによりモニタ電圧(入力直流電圧)Vinhに対応した電流I2(コンデンサ60の充電電流)を生成するとともに、電圧時間変換部42Bによりモニタ電圧VLをコンデンサ60の充電時間に変換する構成について説明したが、本発明の適用はこのような構成に限定されるものではない。具体的には、モニタ電圧VinhおよびVLhの一方に対応してコンデンサ60の充電電流を生成するとともに、モニタ電圧VinhおよびVLhの他方に対応してコンデンサ60の充電電圧を生成する構成であれば本発明を適用することが可能である点を確認的に記載する。したがって、上記の一実施の形態とは対照的に、モニタ電圧VLhに対応したコンデンサ60の充電電流を生成するとともに、モニタ電圧Vinhに対応したコンデンサ60の充電時間を生成する構成としても、上記の一実施の形態と同様の効果を得ることができる。
(過電流保護回路の変形例)
図6は、図1における過電流保護回路21の変形例としての過電流保護回路21Aの構成を示す回路図である。
図6は、図1における過電流保護回路21の変形例としての過電流保護回路21Aの構成を示す回路図である。
図6を参照して、過電流保護回路21Aは、図1に示す過電流保護回路21において、抵抗素子Rmxに代えて、ダイオード接続されたNMOSトランジスタNDを設けたものである。PMOSトランジスタ24およびNMOSトランジスタNDは、電源ノードVDDおよび接地ノードGNDの間にこの順で直列に接続される。NMOSトランジスタNDのドレイン−ソース間電圧Vdsは、過電流保護回路21Aの出力電圧VLとしてMPPT回路25に与えられる。
ここで、NMOSトランジスタの飽和領域のドレイン電流IDは、一般的に、ゲート−ソース間電圧Vgsおよび閾値電圧Vthを用いて、
ID=W/2L・μ・Cox・(Vgs-Vth)2 ・・・(7)
で与えられる。ただし、Wはチャネルの幅、Lはチャネルの長さ、μは電子移動度、Coxは単位面積当たりのゲート酸化膜容量である。
ID=W/2L・μ・Cox・(Vgs-Vth)2 ・・・(7)
で与えられる。ただし、Wはチャネルの幅、Lはチャネルの長さ、μは電子移動度、Coxは単位面積当たりのゲート酸化膜容量である。
本変形例では、ダイオード接続したことによりNMOSトランジスタNDのドレイン−ソース間電圧Vdsは、ゲート−ソース間電圧Vgsと等しくなる。したがって、NMOSトランジスタNDのドレイン電流IDはドレイン−ソース間電圧Vdsの2乗に比例する。
図7は、過電流保護回路21,21Aにおける電流Idと出力電圧VLとの関係の一例を示す図である。図7において、波形k1は過電流保護回路21における電流Idと出力電圧VLとの関係を示し、波形k2は過電流保護回路21Aにおける電流Idと出力電圧VLとの関係を示す。
図7を参照して、過電流保護回路21Aは、過電流保護回路21と比較して、電流Idの変化に対する出力電圧VLの変化の大きさが小さい。例えば、過電流保護回路21では、電流Idが10倍に増加したときには出力電圧VLも10倍に増加するが、過電流保護回路21Aでは、出力電圧VLの増加は√10倍に抑えられる。換言すると、過電流保護回路21Aは、同じ出力電圧VLの変化に対する電流Idの変化が、過電流保護回路21と比較してより広範囲となる。したがって、制御回路20に過電流保護回路21Aを用いることにより、DC/DCコンバータ1が対応できる太陽電池の電流範囲を広げることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1,1000 DC/DCコンバータ、10,100 変換回路、20,200 制御回路、11 インダクタ、12 ダイオード、13,54,60,78,306 コンデンサ、18 インダクタ電流検出部、21,21A 過電流保護回路、22 電流検出回路、23,24,48,50,58,76,302 PMOSトランジスタ、25,204 MPPT回路、26,64,90,98,100,202 ANDゲート、40,41,206,208 S/H回路、42 アナログ乗算回路、42A 電圧電流変換部、42B 電圧時間変換部、42C リセット部、42D 記憶部、44,56,74,300 差動増幅器、46,68,70,72,NDR,ND NMOSトランジスタ、52 定電流源、62,102,104 インバータ、66 ワンショットパルス発生器、82,92,94,96 Dフリップフロップ、84,220 パルス発生器、90 クロック生成回路、210,212 ADC、214 MPY、216 MEM、218 ADD、304 NANDゲート、CMP1,CMP2,CMP3 比較器、AMP 増幅器。
Claims (7)
- 直流電源の出力電圧を電圧変換するDC/DCコンバータであって、
スイッチング素子と、前記スイッチング素子のオン時間に前記直流電源の出力電流を受けるインダクタとを含んで構成され、前記スイッチング素子のオン/オフ比に応じた電圧変換比で前記直流電源の出力電圧を変換する変換回路と、
前記インダクタを流れるインダクタ電流を検出する電流検出部と、
前記直流電源の出力電圧および前記インダクタ電流に応じて、前記スイッチング素子のオン/オフ比を制御する制御回路とを備え、
前記制御回路は、
第1のコンデンサと、
前記直流電源の出力電圧および前記インダクタ電流の一方に対応した電流値を有する前記第1のコンデンサの充電電流を生成する充電電流生成部と、
前記直流電源の出力電圧および前記インダクタ電流の他方に対応した大きさを有する前記第1のコンデンサの充電時間を生成する充電時間生成部と、
前記第1のコンデンサの充電電圧に応じて、前記スイッチング素子のオン・オフを制御する制御信号を生成する制御信号生成部とを含む、DC/DCコンバータ。 - 前記充電電流生成部は、前記直流電源の出力電圧に対応した電流値を有する前記第1のコンデンサの充電電流を生成する電圧電流変換部を含み、
前記充電時間生成部は、
前記インダクタ電流に対応する大きさの電圧を生成する電流電圧変換部と、
前記電流電圧変換部により生成された前記電圧を前記第1のコンデンサの充電時間に変換する電圧時間変換部とを含み、
前記制御信号生成部は、前記第1のコンデンサの充電電圧に基づいて最大電力点追従制御を行なうことにより、前記制御信号を生成する、請求項1に記載のDC/DCコンバータ。 - 前記インダクタ電流は前記スイッチング素子がオン状態からオフ状態に切替わるときに最大値となる一方で、前記直流電源の出力電圧は前記スイッチング素子がオン状態からオフ状態に切替わるときに最小値となり、
前記電流電圧変換部は、前記インダクタ電流の最大値に対応する第1のモニタ電圧を生成し、
前記電圧電流変換部は、前記直流電源の出力電圧の最小値に対応する第2のモニタ電圧を生成するとともに、前記第2のモニタ電圧に基づいて前記第1のコンデンサの充電電流を生成し、
前記電圧時間変換部は、前記電圧電流変換部および前記第1のコンデンサの間に接続され、前記スイッチング素子がオン状態からオフ状態に切替わるときにオンされるスイッチを含み、前記第1のモニタ電圧に応じて前記スイッチのオン時間を設定し、
前記第1のコンデンサは、前記スイッチング素子がオン状態からオフ状態に切替わるときに初期化され、この初期化以降、前記スイッチのオン時間、前記充電電流によって充電される、請求項2に記載のDC/DCコンバータ。 - 前記電流電圧変換部は、前記インダクタ電流の最大値に比例した大きさの電圧を前記第1のモニタ電圧として生成し、
前記電圧電流変換部は、前記直流電源の出力電圧の最小値に比例した大きさの電圧を前記第2のモニタ電圧として生成するとともに、前記第2のモニタ電圧に比例した大きさの電流を前記第1のコンデンサの充電電流として生成する、請求項3に記載のDC/DCコンバータ。 - 前記電圧時間変換部は、
定電流源と、
前記定電流源から定電流の供給を受けて充電される第2のコンデンサと、
前記第2のコンデンサの充電電圧と前記第2のモニタ電圧とを比較し、前記第2のモニタ電圧が前記第2のコンデンサの充電電圧より低いときに前記スイッチをオンする信号を出力する比較器とをさらに含み、
前記第2のコンデンサは、前記スイッチング素子がオン状態からオフ状態に切替わるときに初期化され、この初期化以降、前記定電流によって充電される、請求項3に記載のDC/DCコンバータ。 - 前記制御回路は、前記直流電源の出力電力のモニタを指示するための指令に応答して、前記スイッチング素子のオン/オフ比を制御するように構成され、
前回の前記指令に応答して生成された前記第1のコンデンサの充電電圧を保持するための第3のコンデンサと、
前記第1のコンデンサの充電電圧と、前記第3のコンデンサの充電電圧とを比較する比較器とをさらに含み、
前記制御信号生成部は、前記比較器の出力信号に応じて前記スイッチング素子のオン時間を調整する、請求項1から5のいずれか1項に記載のDC/DCコンバータ。 - 前記電流電圧変換部は、前記インダクタ電流が過電流となるときに前記スイッチング素子のスイッチングを停止させる過電流保護回路である、請求項2に記載のDC/DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012224004A JP2014079047A (ja) | 2012-10-09 | 2012-10-09 | Dc/dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012224004A JP2014079047A (ja) | 2012-10-09 | 2012-10-09 | Dc/dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014079047A true JP2014079047A (ja) | 2014-05-01 |
Family
ID=50783928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012224004A Pending JP2014079047A (ja) | 2012-10-09 | 2012-10-09 | Dc/dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014079047A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101885296B1 (ko) | 2017-09-07 | 2018-09-10 | 고려대학교 산학협력단 | 태양 전지의 최대 전력점 추적을 위한 전력 감지 회로 및 그 방법 |
CN108923647A (zh) * | 2018-07-11 | 2018-11-30 | 汉能移动能源控股集团有限公司 | 直流电压转换器、最大功率跟踪方法、装置、设备及介质 |
CN114499128A (zh) * | 2022-04-14 | 2022-05-13 | 深圳市思远半导体有限公司 | 同步管的导通时间状态切换控制电路和直流转换器 |
-
2012
- 2012-10-09 JP JP2012224004A patent/JP2014079047A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101885296B1 (ko) | 2017-09-07 | 2018-09-10 | 고려대학교 산학협력단 | 태양 전지의 최대 전력점 추적을 위한 전력 감지 회로 및 그 방법 |
CN108923647A (zh) * | 2018-07-11 | 2018-11-30 | 汉能移动能源控股集团有限公司 | 直流电压转换器、最大功率跟踪方法、装置、设备及介质 |
CN114499128A (zh) * | 2022-04-14 | 2022-05-13 | 深圳市思远半导体有限公司 | 同步管的导通时间状态切换控制电路和直流转换器 |
CN114499128B (zh) * | 2022-04-14 | 2022-07-22 | 深圳市思远半导体有限公司 | 同步管的导通时间状态切换控制电路和直流转换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9912236B2 (en) | Soft start switching power supply system | |
US7518352B2 (en) | Bootstrap clamping circuit for DC/DC regulators and method thereof | |
JP5852380B2 (ja) | Dc/dcコンバータ | |
JP5877074B2 (ja) | コンパレータ、それを用いたオシレータ、dc/dcコンバータの制御回路、dc/dcコンバータ、電子機器 | |
US7906951B2 (en) | Switching regulator having reverse current detector | |
US20170279354A1 (en) | Hybrid Capacitive-Inductive Voltage Converter | |
US20120091978A1 (en) | Dc-dc converter | |
JP6556519B2 (ja) | スイッチング電源回路、液晶駆動装置、液晶表示装置 | |
JP5315988B2 (ja) | Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 | |
KR20140075102A (ko) | 에너지 변환 장치 | |
CN111869072B (zh) | 一种电压转换电路的控制电路 | |
US9276467B2 (en) | Control circuit for DC-DC converter, DC-DC converter, and control method of DC-DC converter | |
US10110129B2 (en) | Switching control circuit, switching power supply device and electronic apparatus | |
TW201828272A (zh) | 偏壓產生電路及其同步雙模式升壓直流-直流轉換器 | |
TW201541834A (zh) | Dc/dc轉換器 | |
JP6142917B2 (ja) | パワーデバイスの駆動回路 | |
US8174249B2 (en) | Voltage boosting/lowering circuit | |
JP2018007386A (ja) | Dc−dcコンバータおよび電源装置 | |
JP2015144414A (ja) | 発振器および電源装置 | |
JP2014079047A (ja) | Dc/dcコンバータ | |
JP2017204921A (ja) | スイッチング電源装置 | |
JP2013215034A (ja) | Dc−dcコンバータ | |
US20180181158A1 (en) | Startup current limiters | |
KR20110030373A (ko) | Dc―dc 컨버터 | |
JP2010273446A (ja) | 電源装置 |