JP2013215034A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】直流電源の無負荷電圧が変化する場合でも、その変化に応じてＤＣ−ＤＣコンバータの動作を適切に制御する。
【解決手段】ＤＣ−ＤＣコンバータ１は、直流電源Ｃｅｌｌからの入力電圧ＶＩＮをＤＣ−ＤＣ変換する変換部３と、入力電圧ＶＩＮが閾値電圧以下にならないように変換部３の動作を制御する制御部４とを含む。制御部３は、電圧モニタ期間を定期的に設け、各電圧モニタ期間では、直流電源Ｃｅｌｌから変換部３を介して電流が流れないようにしたときの入力電圧ＶＩＮを、無負荷電圧として検出する。制御部４は、直前の電圧モニタ期間のときに検出された無負荷電圧に所定の比率を乗じた電圧値を上記の閾値電圧に設定する。
【選択図】図１

Description

この発明はＤＣ−ＤＣコンバータに関し、たとえば、入力電源として太陽電池が用いられる場合に好適に利用できるものである。

太陽電池は照度および温度など環境の変動に対して、取り出し得る出力電力が変動する。環境の変動に対応して常に最大の電力を取り出すことが、充電などの用途には望ましい。これを実現しようとする手法を最大電力点追従法（ＭＰＰＴ：Maximum Power Point Tracking）と呼ぶ。

たとえば、特開２００９−２０７２３９号公報（特許文献１）に開示された技術は、太陽電池と蓄電池との間にＤＣ−ＤＣコンバータが接続されたシステムに関するものである。ＭＰＰＴ制御を実現するために、ＤＣ−ＤＣコンバータの出力電力（入力電力に比例する）の時間微分、もしくは出力電圧および出力電流のいずれか一方の時間微分を算出し、算出した時間微分に基づいてＤＣ−ＤＣコンバータの出力電圧を制御する。

特開２００９−２０７２３９号公報

上記の文献に記載された技術のように微分演算を算出するものでなく、簡易的なＭＰＰＴ制御方法がいくつか提案されている。その１つとして、太陽電池からＤＣ−ＤＣコンバータに入力される電圧が所定の閾値電圧以下に低下しないように、ＤＣ−ＤＣコンバータのインダクタに流れる平均電流を制限する方法がある。上記の閾値電圧は、太陽電池の最大電力点に対応する電圧値であり、たとえば、公称開放電圧の８０％程度に設定される。

しかしながら、上記の方法では、閾値電圧が固定化されているために、照度および温度などの環境の変動に対して追随できないという欠点がある。感温素子や照度センサを用いることによって太陽電池の特性を補償することも考えられるが、かえってシステムが複雑化してしまう。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によるＤＣ−ＤＣコンバータは、直流電源からの入力電圧をＤＣ−ＤＣ変換する変換部と、入力電圧が閾値電圧以下にならないように変換部の動作を制御する制御部とを含む。制御部は、電圧モニタ期間を定期的に設け、各電圧モニタ期間では、直流電源から変換部を介して電流が流れないようにしたときの入力電圧を、無負荷電圧として検出する。制御部は、直前の電圧モニタ期間のときに検出された無負荷電圧に所定の比率を乗じた電圧値を上記の閾値電圧に設定する。

上記の一実施の形態によれば、直流電源の無負荷電圧が変化する場合でも、その変化に応じてＤＣ−ＤＣコンバータの動作を適切に制御することができる。

実施の形態１によるＤＣ−ＤＣコンバータ１の概略的な構成を示すブロック図である。 図１の変換部３および変換制御部４の構成の一例を具体的に示した回路図である。 図２のサンプルホールド回路ＳＨの構成の一例を示す回路図である。 図２の定電圧制御回路Ｐの構成の一例を示す回路図である。 ＭＰＰＴ制御を行なわない場合における図２のＤＣ−ＤＣコンバータ１Ａの動作を示すタイミング図である。 ＭＰＰＴ制御モード時における図２のＤＣ−ＤＣコンバータ１Ａの動作を示すタイミング図である。 実施の形態２によるＤＣ−ＤＣコンバータ１Ｂの構成を示すブロック図である。 実施の形態３によるＤＣ−ＤＣコンバータ１Ｃの構成を示すブロック図である。 実施の形態４によるＤＣ−ＤＣコンバータ１Ｄの構成を示すブロック図である。 ＭＰＰＴ制御を行なわない場合における図９のＤＣ−ＤＣコンバータ１Ｄの動作を示すタイミング図である。 ＭＰＰＴ制御モード時における図９のＤＣ−ＤＣコンバータ１Ｄの動作を示すタイミング図である。 実施の形態５によるＤＣ−ＤＣコンバータ１Ｅの構成を示すブロック図である。

以下、各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない場合がある。

＜実施の形態１＞
［ＤＣ−ＤＣコンバータ１の概略的な構成］
図１は、実施の形態１によるＤＣ−ＤＣコンバータ１の概略的な構成を示すブロック図である。

図１を参照して、ＤＣ−ＤＣコンバータ１は、直流電源Ｃｅｌｌが接続される入力ノードＮＩＮと、負荷が接続される出力ノードＮＯＵＴと、直流電圧の変換を行なう変換部３と、変換部３の動作を制御する変換制御部４とを含む。

ＤＣ−ＤＣコンバータ１は、太陽電池または燃料電池など無負荷電圧が変動する直流電源Ｃｅｌｌに対して好適に用いられる。たとえば、太陽電池の場合には、直流電源Ｃｅｌｌによって生成される電力は、温度や照度などの環境の変化に応じて変化する。

変換部３は、入力ノードＮＩＮの電圧ＶＩＮ（入力電圧ＶＩＮとも称する）をＤＣ−ＤＣ変換することによって変換電圧ＶＯＵＴ（出力電圧ＶＯＵＴとも称する）を生成し、生成した変換電圧ＶＯＵＴを出力ノードＮＯＵＴに出力する。変換部３の回路形式は、昇圧型、降圧型、反転型、および昇降圧型のいずれであってもよく、非絶縁型および絶縁型のいずれであってもよい。図２以降のより具体的な説明では、変換部３が非絶縁型の昇圧コンバータ（昇圧チョッパとも称する）の場合を例示している。

変換制御部４は、変換部３の動作を制御することによって、出力ノードＮＯＵＴに出力される変換電圧ＶＯＵＴの大きさを調整する。変換制御部４は、さらに、ＭＰＰＴ（Maximum Power Point Tracking）制御モード（「入力電圧制御モード」とも称する）のときには、入力ノードＮＩＮの電圧ＶＩＮが閾値電圧以下とならないように変換部３の動作を制御する。この閾値電圧は、直流電源Ｃｅｌｌの無負荷電圧（開放電圧）に所定の比率を乗じた値に設定される。たとえば、太陽電池の場合には、最大電力点は無負荷電圧の約８０％程度であるので、上記の比率を８０％に設定することによって簡易的なＭＰＰＴ制御が実現できる。太陽電池の出力電圧は、開放電圧から最大電力点に対応する電圧まではあまり低下しないのに対して、上記の閾値電圧以下では、出力電流の増加に比べて出力電圧が急激に低下する。上記の制御方法によってこの急激な出力電圧の低下を防止する。

ここで、太陽電池の無負荷電圧は、照度および温度などの周囲の環境の変化に応じて変化する。実施の形態１のＤＣ−ＤＣコンバータ１では、直流電源Ｃｅｌｌの無負荷電圧が変化した場合に追随するために、ＭＰＰＴ制御モード時には定期的に電圧モニタ期間が設けられる。各電圧モニタ期間において、変換制御部４は、直流電源Ｃｅｌｌから変換部３を介して電流が流れないように変換部３を制御する（変換部３は、直流電源Ｃｅｌｌからの電流を遮断できるように構成されている）。この状態で、変換制御部４は、入力ノードＮＩＮの電圧を無負荷電圧として検出する。上記の閾値電圧は、直前の電圧モニタ期間に検出された無負荷電圧に所定の比率を乗算した値に設定される。

［変換制御部４の概略的な構成］
実施の形態１の場合、変換制御部４は、サンプルホールド（Ｓ＆Ｈ：Sample and Hold）回路ＳＨと、比較器ＣＭＰ１と、スイッチング制御回路５とを含む。これらの回路の動作を制御するために制御信号ＭＰＰＴ，ＢＲＫＤＣＢが変換制御部４に入力される。実施の形態１では、ＭＰＰＴ信号がハイレベル（Ｈレベル）のときがＭＰＰＴ制御モードに対応し、ＢＲＫＤＣＢ信号がローレベル（Ｌレベル）のときが電圧モニタ期間に対応する。

サンプルホールド回路ＳＨは、ＢＲＫＤＣＢ信号がＬレベルの期間（電圧モニタ期間）の間、入力ノードＮＩＮの電圧ＶＩＮに所定に比率（実施の形態１の場合、０．８）を乗じた電圧値を出力する。サンプルホールド回路ＳＨは、ＢＲＫＤＣＢ信号がＨレベルに切り替わった時点（電圧モニタ期間の終了時点）における入力ノードＮＩＮの電圧ＶＩＮを保持する。サンプルホールド回路ＳＨは、ＢＲＫＤＣＢ信号がＨレベルの期間は、保持した電圧に所定に比率（０．８）を乗じた閾値電圧を出力する。以上のサンプルホールド回路ＳＨの動作は、ＭＰＰＴ信号がＨレベルのときに実行される。ＭＰＰＴ信号がＬレベルのときは、サンプルホールド回路ＳＨに供給される電源電圧が遮断されることによって低消費電力化が図られる。なお、上記の出力電圧の比率は、他の倍率であってもよく、可変としてもよい。

比較器ＣＭＰ１は、サンプルホールド回路ＳＨの出力電圧（閾値電圧）と、入力ノードＮＩＮの電圧ＶＩＮとを比較する。比較器ＣＭＰ１は、入力電圧ＶＩＮが閾値電圧以下となった場合にＬレベルの信号を出力し、入力電圧ＶＩＮが閾値電圧を超えている場合にＨレベルの信号を出力する。以上の比較器ＣＭＰ１の動作は、ＭＰＰＴ信号がＨレベルのときに実行される。ＭＰＰＴ信号がＬレベルのときには、比較器ＣＭＰ１に供給される電源電圧が遮断されることによって低消費電力化が図られる。ＭＰＰＴ信号がＬレベルの場合、比較器ＣＭＰ１の出力はＨレベルに固定されているとする。

スイッチング制御回路５は、変換部３の動作を制御することによって、所定の目標電圧に一致するように出力電圧ＶＯＵＴを調整する。一般的に、変換部３は、インダクタと、インダクタに直列接続されたスイッチング素子を含む。インダクタを流れる電流はスイッチング素子のオンおよびオフに応じて増減する。スイッチング制御回路５は、上記のスイッチング素子のオンおよびオフを制御することによってインダクタを流れる平均電流を調整し、この結果として、変換部３の出力電流および電圧を調整する。

出力電圧ＶＯＵＴを制御する方式には種々のものが提案されており、特に限定されない。たとえば、電圧モード制御および電流モード制御のいずれでもよく、ＰＷＭ（Pulse Width Modulation）方式およびＰＦＭ（Pulse Frequency Modulation）方式のいずれでも構わない。図２以降のより具体的な説明では、スイッチング制御回路５が、ＰＦＭ方式の電圧モード制御の場合を例示している。

上記のスイッチング制御回路５の動作は、比較器ＣＭＰ１の出力がＨレベルであり、かつ、ＢＲＫＤＣＢ信号がＨレベルの場合に実行される。比較器ＣＭＰ１の出力がＬレベルの場合には、スイッチング制御回路５は、ＤＣ−ＤＣ変換動作を停止するように変換部３を制御する。ＢＲＫＤＣＢ信号がＬレベル（電圧モニタ期間）の場合には、スイッチング制御回路５は、直流電源Ｃｅｌｌからの電流が変換部３によって遮断されるように変換部３を制御する。

上記の説明では、変換制御部４がアナログ回路で構成される例を示したが、これに代えて、変換制御部４の大部分がデジタル回路で構成されるようにしてもよい。この場合、変換制御部４は、入力電圧ＶＩＮまたはその分圧電圧をＡＤ変換するためのＡＤ変換器を含む。

ＭＰＰＴ信号およびＢＲＫＤＣＢ信号は、集積回路（半導体装置）７の外部から与えられてもよいし、集積回路８の内部で発生させてもよい。図１の場合には、ＭＰＰＴ信号およびＢＲＫＤＣＢ信号は、集積回路８全体を制御するシステム制御部６で生成される。ＭＰＰＴ信号は、ワイヤオプション、マスクオプション、およびレーザカットを利用して、ＨレベルまたはＬレベルに固定するようにしてもよい。なお、変換部３を構成する半導体素子も、変換制御部４およびシステム制御部６と同一の基板上に集積回路８の一部として形成することができる。

［変換部３および変換制御部４の具体的構成例］
図２は、図１の変換部３および変換制御部４の構成の一例を具体的に示した回路図である。

図２を参照して、変換部３は、直流電源Ｃｅｌｌからの入力電圧ＶＩＮを昇圧して出力ノードＮＯＵＴから出力する昇圧型ＤＣ−ＤＣコンバータである。変換部３は、インダクタＬと、ローサイドスイッチＬＳとしてのＮＭＯＳ（Negative-channel Metal Oxide Semiconductor）トランジスタ、ハイサイドスイッチＨＳとしてのダイオード、出力スイッチとしてのＰＭＯＳ（Positive-channel MOS）トランジスタ、および出力コンデンサＣｏｕｔを含む。さらに、図２のＤＣ−ＤＣコンバータ１Ａは、入力ノードＮＩＮと接地ノードＧＮＤとの間に、直流電源Ｃｉｎと並列に設けられた入力コンデンサＣｉｎを含む。

インダクタＬの一端は、入力ノードＮＩＮに接続される。ローサイドスイッチＬＳは、入力ノードＮＩＮと接地ノードＧＮＤとの間に、インダクタＬと直列に接続される。ハイサイドスイッチＨＳを構成するダイオード（整流素子）のアノードは、インダクタＬとローサイドスイッチＬＳとの接続ノードＮＣＮに接続される。出力スイッチＯＳは、ハイサイドスイッチＨＳを構成するダイオードのカソードと出力ノードＮＯＵＴとの間に接続される。図２の場合、出力ノードＮＯＵＴと接地ノードＧＮＤとの間には、負荷２として負荷容量ＣＬが接続される。

ハイサイドスイッチＨＳは、ダイオード（整流素子）に代えてＮＭＯＳトランジスタなどの半導体トランジスタであってもよい。この場合、ハイサイドスイッチＨＳを構成するトランジスタは、ローサイドスイッチＬＳが導通（ＯＮ）状態のとき非導通（ＯＦＦ）状態となり、ローサイドスイッチＬＳが非導通（ＯＦＦ）状態のとき導通（ＯＮ）状態になるように、スイッチング制御回路５によって制御される。このような制御方式は、同期整流と呼ばれるものである。

なお、ハイサイドスイッチＨＳ、ローサイドスイッチＬＳ、および出力スイッチＯＳの一部または全てを図１の集積回路８に内蔵してもよいし、これらのスイッチを全てディスクリート部品として集積回路８に外付けしてもよい。

スイッチング制御回路５は、定電圧制御回路Ｐと、ＡＮＤゲートＡＧ１と、出力スイッチ制御回路ＳＣとを含む。

定電圧制御回路Ｐは、図２の場合、ＰＦＭ方式の電圧モード制御によってローサイドスイッチＬＳのスイッチングを制御する。具体的に、定電圧制御回路Ｐは、ハイサイドスイッチＨＳと出力ノードＮＯＵＴとの接続ノードＤＮＯＵＴの電圧ＤＶＯＵＴを受ける。定電圧制御回路Ｐは、電圧ＤＶＯＵＴが目標電圧以下のときは所定のデューティ比のパルス信号を出力し、電圧ＤＶＯＵＴが目標電圧を超えたときにはＬレベルの信号を出力する。上記のデューティ比は、目標電圧に応じて定められる。なお、定電圧制御回路Ｐは、電圧ＤＶＯＵＴに代えて出力電圧ＶＯＵＴを取り込んで、出力電圧ＶＯＵＴと目標電圧とを比較するようにしてもよい。

ＡＮＤゲートＡＧ１は、比較器ＣＭＰ１の出力信号と、ＢＲＫＤＣＢ信号と、定電圧制御回路Ｐの出力信号とを受ける。ＡＮＤゲートＡＧ１は、これらの信号の論理積を、ローサイドスイッチＬＳを構成するＮＭＯＳトランジスタのゲートに入力する。したがって、ＢＲＫＤＣＢ信号がＨレベルでありかつ比較器ＣＭＰ１の出力信号がＨレベルの場合には、ローサイドスイッチＬＳは、定電圧制御回路Ｐの出力信号に応じてＯＮ状態またはＯＦＦ状態に切替わる。ＢＲＫＤＣＢ信号がＬレベルの場合（電圧モニタ期間）には、ローサイドスイッチＬＳはＯＦＦ状態になる。比較器ＣＭＰ１の出力信号がＬレベルの場合（入力電圧ＶＩＮが閾値電圧以下の場合）にも、ローサイドスイッチＬＳはＯＦＦ状態になる。

出力スイッチ制御回路ＳＣは、入力電圧ＶＩＮが低くて昇圧動作が行われない場合に出力ノードＮＯＵＴから電流が逆流しないように出力スイッチＯＳをオフさせる。さらには、出力スイッチ制御回路ＳＣは、負荷容量ＣＬの電荷がほぼ０である昇圧開始時に、ＤＣ−ＤＣコンバータ１Ａの内部回路用電源電圧を早く上昇させたい場合などに出力スイッチＯＳをＯＦＦさせるといった役割がある。しかし用途によって、動作はケースバイケースである。したがって、実施の形態１では特に断らない限り、出力スイッチ制御回路ＳＣは、ＢＲＫＤＣＢ信号がＬレベルの場合（電圧モニタ期間）に、Ｈレベルの信号を出力することによって出力スイッチＯＳをＯＦＦ状態にする。出力スイッチ制御回路ＳＣは、電圧モニタ期間以外には、Ｌレベルの信号を出力することによって出力スイッチＯＳをオン状態にする。

［サンプルホールド回路ＳＨの構成例］
図３は、図２のサンプルホールド回路ＳＨの構成の一例を示す回路図である。図３には、サンプルホールド回路ＳＨから比較器ＣＭＰ１にかけての回路例が示される。図１、図２では、サンプルホールド回路ＳＨおよび比較器ＣＭＰ１の入力を入力ノードＮＩＮの電圧ＶＩＮとしたが、その分圧された電圧であってもよい。図３では、そのような例を示している。

図３を参照して、サンプルホールド回路ＳＨは、抵抗素子Ｒ１〜Ｒ４と、インバータＩＮＶと、トランスミッションゲートＴＧと、コンデンサＣ１と、演算増幅器ＡＭＰ１とを含む。

演算増幅器ＡＭＰ１は、出力端子と反転入力端子（−端子）が接続されることによって電圧フォロアを構成する。演算増幅器ＡＭＰ１の非反転入力端子（＋端子）には、抵抗素子Ｒ１，Ｒ２によって入力電圧ＶＩＮが分圧された分圧電圧がトランスミッションゲートＴＧを介して入力される。トランスミッションゲートＴＧを構成するＰＭＯＳ（Positive-channel MOS）トランジスタのゲートにはＢＲＫＤＣＢ信号が入力される。トランスミッションゲートＴＧを構成するＮＭＯＳトランジスタのゲートにはインバータＩＮＶによってＢＲＫＤＣＢ信号を反転した信号が入力される。電圧保持用のコンデンサＣ１は、演算増幅器ＡＭＰ１の＋端子と接地ノードＧＮＤとの間に接続される。比較器ＣＭＰ１の非反転入力端子（＋端子）には、演算増幅器ＡＭＰ１の出力電圧を抵抗素子Ｒ３，Ｒ４によって分圧した分圧電圧が入力される。比較器ＣＭＰ１の反転入力端子（−端子）には、抵抗素子Ｒ１，Ｒ２によって入力電圧ＶＩＮを分圧した分圧電圧が入力される。

以上の構成によれば、ＢＲＫＤＣＢ信号がＬレベルの間（電圧モニタ期間）、入力電圧ＶＩＮの分圧電圧が、トランスミッションゲートＴＧを介してコンデンサＣ１に充電される。ＢＲＫＤＣＢ信号がＨレベルに切替わった時点で、トランスミッションゲートＴＧがＯＦＦ状態になり、その時点の分圧電圧がコンデンサＣ１に保持される。すなわち、インバータＩＮＶ、トランスミッションゲートＴＧ、およびコンデンサＣ１は、サンプルホールド回路として機能する。

抵抗素子Ｒ１，Ｒ２は、入力電圧ＶＩＮが演算増幅器ＡＭＰ１の正常な入力電圧範囲を超えている場合に、入力電圧ＶＩＮを分圧することによって正常入力範囲にするために設けられている。

抵抗素子Ｒ３，Ｒ４は、サンプルホールド回路ＳＨの出力電圧を入力電圧ＶＩＮに対して所定の比率（たとえば、０．８倍）にするために設けられている。

なお、ＭＰＰＴ信号は、演算増幅器ＡＭＰ１および比較器ＣＭＰ１に入力される。演算増幅器ＡＭＰ１および比較器ＣＭＰ１は、ＭＰＰＴ信号がＬレベルになると電源遮断状態になる。

［定電圧制御回路Ｐの構成例］
図４は、図２の定電圧制御回路Ｐの構成の一例を示す回路図である。図４を参照して、定電圧制御回路Ｐは、発振回路ＯＳＣと、基準電圧発生回路ＶＲＥＦと、抵抗素子Ｒ５，Ｒ６と、比較器ＣＭＰ２と、ＡＮＤゲートＡＧ２とを含む。

発振回路ＯＳＣは所定のデューティ比のパルス列を出力する。抵抗素子Ｒ５，Ｒ６は、出力ノードＤＮＯＵＴの電圧ＤＶＯＵＴを分圧して分圧電圧を比較器ＣＭＰ２の反転入力端子（−端子）に出力する。比較器ＣＭＰ２は、非反転入力端子（＋端子）に入力された基準電圧発生回路ＶＲＥＦの出力電圧と、−端子の入力電圧とを比較する。比較器ＣＭＰ２は、＋端子の入力電圧が−端子の入力電圧以上のときＨレベルの信号を出力し、＋端子の入力電圧が−端子の入力電圧未満のときＬレベルを出力する。ＡＮＤゲートＡＧ２は、発振回路ＯＳＣの出力信号と比較器ＣＭＰ２の出力信号との論理積を定電圧制御回路Ｐの出力として出力する。

以上の構成によれば、定電圧制御回路Ｐは、電圧ＤＶＯＵＴの分圧電圧が基準電圧発生回路ＶＲＥＦの出力電圧以下のときは、発振回路ＯＳＣから出力されたパルス列を出力する。定電圧制御回路Ｐは、電圧ＤＶＯＵＴの分圧電圧が基準電圧発生回路ＶＲＥＦの出力電圧を超えているときはＬレベルの信号を出力する。すなわち、定電圧制御回路Ｐは、ＰＦＭ方式の定電圧制御を行なう。

［図２のＤＣ−ＤＣコンバータ１Ａの動作］
以下、図２のＤＣ−ＤＣコンバータ１Ａの動作について説明する。

図５は、ＭＰＰＴ制御を行なわない場合における図２のＤＣ−ＤＣコンバータ１Ａの動作を示すタイミング図である。

図２、図５を参照して、ＭＰＰＴ制御を行なわない場合（非ＭＰＰＴ制御モード）には、ＬレベルのＭＰＰＴ信号が入力される。これによりサンプルホールド回路ＳＨおよび比較器ＣＭＰ１は不活性状態（電源遮断状態）となり、比較器ＣＭＰ１出力はＨレベルに維持される。

さらに、非ＭＰＰＴ制御モードでは、ＢＲＫＤＣＢ信号として、Ｈレベルの電圧が入力される。したがって、ＡＮＤゲートＡＧ１は、定電圧制御回路Ｐの出力と同論理レベルを出力する。定電圧制御回路Ｐは出力電圧ＶＯＵＴが所定の目標電圧となるようにデューティ比（Ｈレベルとなる割合）を調節したパルス列を出力する。

ローサイドスイッチＬＳはＡＮＤゲート出力に従ってＯＮ／ＯＦＦ動作する。すなわち、ＡＮＤゲートＡＧ１は、定電圧制御回路Ｐの出力がＨレベルのときローサイドスイッチＬＳをＯＮさせ、定電圧制御回路Ｐの出力がＬレベルのときローサイドスイッチＬＳをＯＦＦさせる。

インダクタＬはローサイドスイッチＬＳがＯＮのときにエネルギーを蓄積し、ローサイドスイッチＬＳがＯＦＦのときに蓄積したエネルギーを放出する。ハイサイドスイッチＨＳは、インダクタＬがエネルギーを放出する際、出力ノードＮＯＵＴの電圧ＶＯＵＴよりインダクタＬ側の電圧が高いときに出力コンデンサＣｏｕｔにエネルギーを転送する整流動作を行う。

出力コンデンサＣｏｕｔは転送されたエネルギーを蓄積し、負荷に供給する動作を行う。入力コンデンサＣｉｎはインダクタＬに流れる脈流を直流電源Ｃｅｌｌから平滑化して取り出す役を果たす。

図５において、出力電圧ＶＯＵＴが目標電圧に到達するまでは（時刻ｔ１，ｔ２）、ＤＣ−ＤＣコンバータ１Ａの入力電流が大きく、入力電圧ＶＩＮが直流電源Ｃｅｌｌの開放電圧より低下している。出力電圧ＶＯＵＴが目標電圧に到達した後では（時刻ｔ３）、ＤＣ−ＤＣコンバータ１Ａの消費電流が減り、入力電圧ＶＩＮが直流電源Ｃｅｌｌの開放電圧に近づいている。

非ＭＰＰＴ制御モードではＢＲＫＤＣＢ信号は常にＨレベルであるので、出力スイッチ制御回路ＳＣは、出力スイッチＯＳを常にオン状態にする。

図６は、ＭＰＰＴ制御モード時における図２のＤＣ−ＤＣコンバータ１Ａの動作を示すタイミング図である。

図２、図６を参照して、ＭＰＰＴ制御モードでは、ＨレベルのＭＰＰＴ信号が入力される。これによりサンプルホールド回路ＳＨおよび比較器ＣＭＰ１は活性状態となる。

ＬレベルのＢＲＫＤＣＢ信号が与えられたとき（時刻ｔ１〜ｔ２、時刻ｔ４〜ｔ５、時刻ｔ７〜ｔ８）、ＡＮＤゲートＡＧ１の出力がＬレベルとなって、ローサイドスイッチＬＳがＯＦＦする。さらに、出力スイッチ制御回路ＳＣが出力スイッチＯＳをＯＦＦさせる。これにより、インダクタＬの蓄積エネルギーがハイサイドスイッチＨＳを通じて出力コンデンサＣｏｕｔ側に転送され終わると、インダクタＬの電流が止まる。こうして昇圧動作が休止する。低下していた入力ノードＮＩＮの電圧ＶＩＮが上昇する際、入力コンデンサＣｉｎに電流が流れ込むが、時間の経過と共に直流電源Ｃｅｌｌの負荷電流がほぼなくなる。

サンプルホールド回路ＳＨは、ＢＲＫＤＣＢ信号がＬレベルである間（電圧モニタ期間）、入力電圧ＶＩＮを０．８倍した電圧を出力する動作を行なっている。次にＨレベルのＢＲＫＤＣＢ信号が与えられると、サンプルホールド回路ＳＨはＢＲＫＤＣＢ信号がＨレベルに切り替わる瞬間の出力電圧を維持する。この結果、ＢＲＫＤＣＢ信号がＨレベルの期間（電圧モニタ期間以外）は、サンプルホールド回路ＳＨの出力電圧は直流電源Ｃｅｌｌ無負荷時の電圧の０．８倍となる。

ＢＲＫＤＣＢ信号は通常定期的に短時間、Ｌレベルとなり、この期間（電圧モニタ期間）に直流電源Ｃｅｌｌの無負荷時出力電圧（無負荷電圧）がサンプルホールド回路ＳＨによって検出される。アプリケーションや回路構成によるが、たとえば、ＢＲＫＤＣＢ信号がＬレベルとなる周期は、数ｍｓｅｃから数ｓｅｃ程度である。ＢＲＫＤＣＢ信号がＬレベルとなるパルス幅は、入力コンデンサＣｉｎの容量によるが、数μｓｅｃ〜数十μｓｅｃ程度である。

ＡＮＤゲートＡＧ１は、定電圧制御回路Ｐの出力と比較器ＣＭＰ１の出力との論理積を出力する。ローサイドスイッチＬＳは、ＡＮＤゲートＡＧ１の出力の論理レベルがＨレベルならばＯＮし、ＬレベルならばＯＦＦする。

比較器ＣＭＰ１はサンプルホールド回路ＳＨの出力電圧と入力電圧ＶＩＮとを比較し、入力電圧ＶＩＮのほうが高ければＨレベルを、入力電圧ＶＩＮのほうが低ければＬレベルを出力する。比較器ＣＭＰ１の出力がＨレベルであれば、ＤＣ−ＤＣコンバータ１Ａは定電圧制御回路Ｐによって出力電圧の制御を行なう。比較器ＣＭＰ１の出力がＬレベルであれば定電圧制御回路Ｐの出力の論理レベルによらず、ローサイドスイッチＬＳはＯＦＦし、昇圧動作が休止する。昇圧動作が休止すると直流電源Ｃｅｌｌの負荷電流が減少して入力電圧ＶＩＮが上昇するので、比較器ＣＭＰ１の出力は再びＨレベルとなって定電圧制御回路Ｐの出力信号による昇圧動作が再開する。

［実施の形態１の効果］
非ＭＰＰＴ制御モードでは、不要なサンプルホールド回路ＳＨ、比較器ＣＭＰ１を不活性にすることで、無駄な自己消費電力を低減できる。

ＭＰＰＴ制御モードでは、直流電源Ｃｅｌｌに負荷がある状態でのＤＣ−ＤＣコンバータの入力電圧が、定期的に検出した無負荷電圧に所定の比率を乗じた閾値電圧以下とならないように制御している。したがって、簡易的なＭＰＰＴ制御システムであっても、温度や照度などの環境の変化に対応した理想に近いＭＰＰＴ制御を実現することができるので、太陽電池から電力を取り出す効率を改善することができる。

［変形例］
実施の形態１では、出力スイッチ制御回路ＳＣは、ＢＲＫＤＣＢ信号がＬレベルとなる電圧モニタ期間では、常にＨレベルの信号を出力することによって出力スイッチＯＳをオフ状態にしていた。しかしながら、入力電圧ＶＩＮが出力電圧ＶＯＵＴより小さいときには、ハイサイドスイッチＨＳを構成するダイオードがオフ状態になるので、出力スイッチＯＳは必ずしもオフ状態にする必要はない。すなわち、図６において、時刻ｔ４〜ｔ５および時刻ｔ７〜ｔ８では、出力スイッチＯＳのゲート入力はＬレベルのままでよい。より一般的に言えば、スイッチング制御回路５は、電圧モニタ期間には、変換部３を構成するハイサイドスイッチＨＳおよび出力スイッチＯＳの少なくとも一方をオフ状態にするように制御すればよい。

上記の説明では、出力スイッチＯＳを設けて直流電源Ｃｅｌｌの無負荷電圧の正確な測定を期していた。出力電圧ＶＯＵＴが入力電圧ＶＩＮよりも低いときは負荷電流も小さいなどの事情に応じて、出力スイッチＯＳを省略することもできる。

＜実施の形態２＞
図７は、実施の形態２によるＤＣ−ＤＣコンバータ１Ｂの構成を示すブロック図である。図７のＤＣ−ＤＣコンバータ１Ｂは、入力コンデンサＣｉｎと直列に設けられたスイッチ部７を含む点で、図２のＤＣ−ＤＣコンバータ１Ａと異なる。

スイッチ部７は、入力コンデンサＣｉｎと接地ノードＧＮＤとの間に接続されたＮＭＯＳトランジスタであるスイッチトランジスタＣＳと、遅延回路Ｄとを含む。スイッチトランジスタＣＳのゲートには、遅延回路Ｄを介してＢＲＫＤＣＢ信号が入力される。遅延回路Ｄは例えば抵抗であっても、スイッチトランジスタＣＳの入力容量と合わせて遅延回路となり得る。スイッチトランジスタＣＳおよび遅延回路Ｄは、図１の集積回路８の外付け部品としてもよいし、いずれか一方または両方を集積回路８に内蔵してもよい。

遅延回路Ｄは、サンプルホールド回路ＳＨが直流電源Ｃｅｌｌの無負荷電圧を検出するタイミングよりも、スイッチトランジスタＣＳのターンオンのタイミングを遅らせるために設けられている。したがって、ＤＣ−ＤＣコンバータ１のＢＲＫＤＣＢ信号の入力段の閾値電圧よりもスイッチトランジスタＣＳの閾値の方が高ければ、実際には遅延回路Ｄが無くても必要なターンオンのタイミングの遅延が得られる。より一般的に言えば、スイッチ部７は、電圧モニタ期間が開始されると非導通状態になり、サンプルホールド回路ＳＨによって直流電源Ｃｅｌｌの無負荷電圧が検出された後に導通状態になるように構成される。

図７のその他の構成は、図２と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

次に図７のＤＣ−ＤＣコンバータ１Ｂの動作について説明する。ＭＰＰＴ制御を行わないモードではスイッチトランジスタＣＳが常時ＯＮである。したがって、図２のＤＣ−ＤＣコンバータ１Ａの動作と同じになるので、説明を繰り返さない。

ＭＰＰＴ制御モード時には、ＨレベルのＭＰＰＴ信号が入力される。これによりサンプルホールド回路ＳＨおよび比較器ＣＭＰ１は活性状態となる。ＬレベルのＢＲＫＤＣＢ信号が与えられると、スイッチトランジスタＣＳは遅延回路Ｄに応じた遅延時間の後、ＯＦＦする。これにより、ＡＮＤゲートＡＧ１の出力がＬレベルとなって、ローサイドスイッチＬＳがＯＦＦする。さらに、出力スイッチ制御回路ＳＣが出力スイッチＯＳをＯＦＦさせる。この結果、インダクタＬの蓄積エネルギーがハイサイドスイッチＨＳを通じて出力コンデンサＣｏｕｔ側に転送され終わると、インダクタＬの電流が止まる。こうして昇圧動作が休止する。低下していた入力電圧ＶＩＮが上昇する際、入力コンデンサＣｉｎに電流が流れ込むが、時間の結果と共に直流電源Ｃｅｌｌの負荷電流がほぼなくなる。

サンプルホールド回路ＳＨはＢＲＫＤＣＢ信号がＬレベルである間（電圧モニタ期間）、入力電圧ＶＩＮを０．８倍した電圧を出力する動作を行っている。次にＨレベルのＢＲＫＤＣＢ信号が与えられると、サンプルホールド回路ＳＨの出力はＢＲＫＤＣＢ信号がＨレベルに切り替わる瞬間の出力電圧を維持する。スイッチトランジスタＣＳは遅延回路Ｄによる遅延時間の後ＯＮするため、サンプルホールド回路ＳＨの出力電圧は、スイッチトランジスタＣＳがＯＮする前である直流電源Ｃｅｌｌ無負荷時の電圧の０．８倍を保持することになる。

その後の動作は、図２のＤＣ−ＤＣコンバータ１Ａの場合と同じである。すなわち、ＡＮＤゲートＡＧ１は、定電圧制御回路Ｐの出力と比較器ＣＭＰ１の出力との論理積を出力する。ローサイドスイッチＬＳはＡＮＤゲートＡＧ１の出力の論理レベルがＨレベルならばＯＮし、ＬレベルならばＯＦＦする。

比較器ＣＭＰ１はサンプルホールド回路ＳＨの出力電圧と入力電圧ＶＩＮとを比較し、入力電圧ＶＩＮのほうが高ければＨレベルを、入力電圧ＶＩＮのほうが低ければＬレベルを出力する。比較器ＣＭＰ１の出力がＨレベルであれば、ＤＣ−ＤＣコンバータ１Ｂは定電圧制御回路Ｐによって出力電圧の制御を行なう。比較器ＣＭＰ１の出力がＬレベルであれば定電圧制御回路Ｐの出力の論理レベルによらず、ローサイドスイッチＬＳはＯＦＦし、昇圧動作が休止する。昇圧動作が休止すると直流電源Ｃｅｌｌの負荷電流が減少して入力電圧ＶＩＮが上昇するので、比較器ＣＭＰ１の出力は再びＨレベルとなって定電圧制御回路Ｐの出力信号による昇圧動作が再開する。

［実施の形態２の効果］
実施の形態２によれば、スイッチトランジスタＣＳを設けたのでＭＰＰＴ制御において、直流電源Ｃｅｌｌの無負荷電圧を測定する際、直流電源Ｃｅｌｌが入力コンデンサＣｉｎに充電する必要がないため、無負荷電圧測定に必要な時間すなわちＢＲＫＤＣＢ信号がＬレベルとなるパルス幅が短くなる。言い換えると、本実施の形態では入力コンデンサＣｉｎの容量値を、直流電源Ｃｅｌｌの無負荷電圧を測定するための休止時間の長期化とリップル減少による昇圧効率向上とのトレードオフによって決める必要がなくなる。この結果、実施の形態１の場合に比べてさらにＭＰＰＴ制御時の効率を改善することができる。

＜実施の形態３＞
図８は、実施の形態３によるＤＣ−ＤＣコンバータ１Ｃの構成を示すブロック図である。

図８を参照して、ＤＣ−ＤＣコンバータ１Ｃは、直流電源Ｃｅｌｌからの入力電圧ＶＩＮを２個の変換部３Ｘ，３Ｙを用いて昇圧し、昇圧された電圧を出力ノードＮＯＵＴＸおよび出力ノードＮＯＵＴＹからそれぞれ独立の出力電圧ＶＯＵＴＸ，ＶＯＵＴＹとして出力するＭＰＰＴ制御のシステムである。

すなわち、ＤＣ−ＤＣコンバータ１Ｃは、直流電源Ｃｅｌｌが接続される入力ノードＮＩＮと、第１および第２の負荷２Ｘ，２Ｙにそれぞれ接続される第１および第２の出力ノードＮＯＵＴＸ，ＮＯＵＴＹと、第１および第２の変換部３Ｘ，３Ｙと、第１および第２の変換制御部４Ｘ，４Ｙと、入力コンデンサＣｉｎと、スイッチ部７とを含む。図８では、負荷２Ｘ，２Ｙとしてそれぞれ負荷容量ＣＬＸ，ＣＬＹが示されている。

変換部３Ｘは、入力ノードＮＩＮの電圧ＶＩＮ（入力電圧ＶＩＮとも称する）をＤＣ−ＤＣ変換することによって変換電圧ＶＯＵＴＸ（出力電圧ＶＯＵＴＸ）を生成し、生成した変換電圧ＶＯＵＴＸを出力ノードＮＯＵＴＸに出力する。変換部３Ｙは、入力ノードＮＩＮの電圧ＶＩＮ（入力電圧ＶＩＮとも称する）をＤＣ−ＤＣ変換することによって変換電圧ＶＯＵＴＹ（出力電圧ＶＯＵＴＹ）を生成し、生成した変換電圧ＶＯＵＴＹを出力ノードＮＯＵＴＹに出力する。

変換制御部４Ｘは、変換部３Ｘの動作を制御することによって、出力電圧ＶＯＵＴＸの大きさを調整する。変換制御部４Ｙは、変換部３Ｙの動作を制御することによって、出力電圧ＶＯＵＴＸの大きさを調整する。

変換部３Ｘ，３Ｙの構成は、図２の変換部３の構成と同じである。図８では、図２の参照符号の末尾にＸまたはＹを付すことによって、変換部３Ｘと変換部３Ｙとを区別している。同様に、変換制御部４Ｘ，４Ｙの構成は、図２の変換制御部４の構成と同じである。図８では、図２の参照符号の末尾にＸまたはＹを付すことによって、変換制御部４Ｘと変換制御部４Ｙとを区別している。

変換制御部４ＸはＭＰＰＴ制御を行なうが、変換制御部４ＹはＭＰＰＴ制御を行なわない。すなわち、変換制御部４Ｘに入力されるＭＰＰＴＸ信号は、システム制御部６によってＨレベルに設定されるが、変換制御部４Ｙに入力されるＭＰＰＴＹ信号はＬレベル（“０”）に固定されている。これにより、出力ノードＮＯＵＴＸの電圧維持よりも出力ノードＮＯＵＴＹの電圧維持が優先される。たとえば、出力ノードＮＯＵＴＹには、比較的消費電流の少ない論理回路が接続され、出力ノードＮＯＵＴＸには、比較的に消費電流の多い二次電池などが接続される。

変換部３Ｘおよび変換制御部４Ｘによる出力電圧ＶＯＵＴＸの昇圧動作は、実施の形態２の場合と同一であり、タイミング図は図６と同じになる。

変換部３Ｙおよび変換制御部４Ｙによる出力電圧ＶＯＵＴＹの昇圧動作では、ＭＰＰＴ制御を行わない。ただし、ＢＲＫＤＣＢ信号がＬレベルとなる電圧モニタ期間では、直流電源Ｃｅｌｌの無負荷電圧を正確に測定するために、変換制御部４Ｙは、ＬレベルのＢＲＫＤＣＢ信号に応答して、直流電源Ｃｅｌｌからの電流が変換部３Ｙを介して流れないように変換部３Ｙを制御する。

負荷２Ｘに対して直流電源Ｃｅｌｌの供給電力が不足したとき、変換制御部４Ｘ，４Ｙは、変換部３Ｙの昇圧動作は維持されたまま、変換部３Ｘの昇圧動作を抑止することで出力ノードＮＯＵＴＹに流れる負荷電流を減少させる。これによって、直流電源Ｃｅｌｌが最大供給能力となる動作点で、出力電圧ＶＯＵＴＸの低下が止まるように動作する。したがって、ＤＣ−ＤＣコンバータ１Ｃは、出力ノードＮＯＵＴＹに接続される負荷２Ｙが十分軽い場合に有効なシステムである。

上記の説明では、変換制御部４Ｘと変換制御部４Ｙは同一構成として説明したが、変換制御部４Ｙは、ＭＰＰＴ制御を行なわないので、サンプルホールド回路ＳＨＹおよび比較器ＣＭＰ１Ｙを備えていないものであってもよい。

なお、図８のＤＣ−ＤＣコンバータ１Ｃでは、図７のＤＣ−ＤＣコンバータ１Ｂと同様に、スイッチ部７（スイッチトランジスタＣＳおよび遅延回路Ｄ）を備えたものについて説明した。図２のＤＣ−ＤＣコンバータ１Ａと同様にスイッチ部７を備えていなくても、電圧モニタ期間を長めに設定しなければならない点を除いて、同様の効果を奏する。

＜実施の形態４＞
［ＤＣ−ＤＣコンバータ１Ｄの構成］
図９は、実施の形態４によるＤＣ−ＤＣコンバータ１Ｄの構成を示すブロック図である。

図９を参照して、ＤＣ−ＤＣコンバータ１Ｄは、直流電源Ｃｅｌｌからの入力電圧ＶＩＮを昇圧し、昇圧した電圧を出力ノードＮＯＵＴＸおよび出力ノードＮＯＵＴＹからそれぞれ独立の出力電圧ＶＯＵＴＸおよびＶＯＵＴＹとして出力する昇圧型のＤＣ−ＤＣコンバータ回路である。ただし、実施の形態３の場合と異なり、ＤＣ−ＤＣコンバータ１Ｄでは、１個のインダクタＬを共用するＳＩＭＯ（Single Inductor Multiple Output）技術が用いられている。

ＤＣ−ＤＣコンバータ１Ｄは、直流電源Ｃｅｌｌが接続される入力ノードＮＩＮと、第１および第２の負荷２Ｘ，２Ｙ（負荷容量ＣＬＸ，ＣＬＹ）がそれぞれ接続される第１および第２の出力ノードＮＯＵＴＸ，ＮＯＵＴＹと、変換部３Ａと、変換制御部４Ａと、入力コンデンサＣｉｎと、スイッチ部７とを含む。

変換部３Ａは、第１の変換期間に、入力ノードＮＩＮの電圧ＶＩＮをＤＣ−ＤＣ変換して第１の変換電圧ＶＯＵＴＸ（出力電圧ＶＯＵＴＸ）を生成し、生成した第１の変換電圧ＶＯＵＴＸを第１の出力ノードＶＯＵＴＸに出力する。変換部３Ａは、さらに、第２の変換期間に、入力ノードＮＩＮの電圧ＶＩＮをＤＣ−ＤＣ変換して第２の変換電圧ＶＯＵＴＹ（出力電圧ＶＯＵＴＹ）を生成し、生成した第２の変換電圧ＶＯＵＴＹを第２の出力ノードＮＯＵＴＹに出力する。

変換制御部４Ａは、変換部３Ａの動作を制御する。変換制御部４Ａは、第１の変換期間には第２の変換電圧ＶＯＵＴＸの生成および出力を停止し、第２の変換期間には第１の変換電圧ＶＯＵＴＸの生成および出力を停止する。さらに、変換制御部４Ａは、ＭＰＰＴ制御モード時において、電圧モニタ期間には、第１および第２の変換電圧ＶＯＵＴＸ，ＶＯＵＴＹの生成および出力を停止する。

具体的に、変換部３Ａは、インダクタＬと、ローサイドスイッチＬＳとしてのＮＭＯＳトランジスタと、ハイサイドスイッチＨＳＸ，ＨＸＹとしての２個のＰＭＯＳトランジスタと、出力スイッチＯＳＸ，ＯＳＹとしての２個のＰＭＯＳトランジスタと、出力コンデンサＣｏｕｔＸ，ＣｏｕｔＹとを含む。

インダクタＬは、入力ノードＮＩＮに一端が接続される。ローサイドスイッチＬＳは、入力ノードＮＩＮと接地ノードＧＮＤとの間にインダクタＬと直列に接続される。第１のハイサイドスイッチＨＳＸは、インダクタＬとローサイドスイッチＬＳとの接続ノードＮＣＮに一端が接続される。第１の出力スイッチＯＳＸは、第１のハイサイドスイッチＨＳＸの他端と第１の出力ノードＮＯＵＴＸとの間に接続される。第２のハイサイドスイッチＨＳＹは、インダクタＬとローサイドスイッチＬＳとの接続ノードＮＣＮに一端が接続される。第２の出力スイッチＯＳＹは、第２のハイサイドスイッチＨＳＹの他端と第２の出力ノードＮＯＵＴＹとの間に接続される。出力コンデンサＣｏｕｔＸは、ハイサイドスイッチＨＳＸと出力スイッチＯＳＸとの接続ノードＤＮＯＵＴＸと接地ノードＧＮＤとの間に接続される。出力コンデンサＣｏｕｔＹは、ハイサイドスイッチＨＳＹと出力スイッチＯＳＹとの接続ノードＤＮＯＵＴＹと接地ノードＧＮＤとの間に接続される。

変換制御部４Ａは、サンプルホールド回路ＳＨと、比較器ＣＭＰ１と、スイッチング制御回路５Ａとを含む。スイッチング制御回路５Ａは、定電圧制御回路ＰＡと、ＡＮＤゲートＡＧ１と、同期整流制御回路ＳＹＮと、出力スイッチ制御回路ＳＣとを含む。これらの構成要素のうち、サンプルホールド回路ＳＨ、比較器ＣＭＰ１、およびＡＮＤゲートＡＧ１の構成および動作は、実施の形態１の図１、図２で説明したものと同様であるので説明を繰り返さない。

定電圧制御回路ＰＡは、図９の場合、ＰＦＭ方式の電圧モード制御によってローサイドスイッチＬＳのスイッチングを制御する。具体的に、定電圧制御回路ＰＡは、ハイサイドスイッチＨＳＸと出力ノードＮＯＵＴＸとの接続ノードＤＮＯＵＴＸの電圧ＤＶＯＵＴＸと、ハイサイドスイッチＨＳＹと出力ノードＮＯＵＴＹとの接続ノードＤＮＯＵＴＹの電圧ＤＶＯＵＴＹとを受ける。定電圧制御回路ＰＡは、第１の変換期間には、電圧ＤＶＯＵＴＸが第１の目標電圧以下のときに所定の第１のデューティ比のパルス信号を出力し、電圧ＤＶＯＵＴＸが第１の目標電圧を超えたときにはＬレベルの信号を出力する。定電圧制御回路ＰＡは、第２の変換期間には、電圧ＤＶＯＵＴＹが第２の目標電圧以下のときに所定の第２のデューティ比のパルス信号を出力し、電圧ＤＶＯＵＴＹが第２の目標電圧を超えたときにはＬレベルの信号を出力する。ここで、第１の目標電圧と第２の目標電圧とは、通常、異なる値に設定される。第１のデューティ比は第１の目標電圧に応じて定められ、第２のデューティ比は第２の目標電圧に応じて定められる。第１および第２のデューティ比を同じ値に設定してもよく、この場合は、高いほうの目標電圧に応じて定められる。

なお、電圧ＤＶＯＵＴＸ，ＤＶＯＵＴＹに代えて、出力電圧ＶＯＵＴＸ，ＶＯＵＴＹに基づいてローサイドスイッチＬＳのＯＮ／ＯＦＦを制御するようにしてもよい。ＤＣ−ＤＣ変換の方式は、上記の例には限られず、ＰＷＭ方式であってもよいし、電流モード制御であってもよい。

同期整流制御回路ＳＹＮは、定電圧制御回路ＰＡからの制御信号に基づいて、ハイサイドスイッチＨＳＸ，ＨＳＹのＯＮ／ＯＦＦを制御する。具体的に、同期整流制御回路ＳＹＮは、第１の変換期間には、ハイサイドスイッチＨＳＹを常時ＯＦＦ状態にし、ハイサイドスイッチＨＳＸを、ローサイドスイッチＬＳがＯＮ状態のときにＯＦＦ状態にし、ローサイドスイッチＬＳがＯＦＦ状態のときＯＮ状態にする。同期整流制御回路ＳＹＮは、第２の変換期間には、ハイサイドスイッチＨＳＸを常時ＯＦＦ状態にし、ハイサイドスイッチＨＳＹを、ローサイドスイッチＬＳがＯＮ状態のときにＯＦＦ状態にし、ローサイドスイッチＬＳがＯＦＦ状態のときＯＮ状態にする。

出力スイッチ制御回路ＳＣは、ＢＲＫＤＣＢ信号がＬレベルの場合（電圧モニタ期間）に、Ｈレベルの信号を出力することによって出力スイッチＯＳＸ，ＯＳＹをＯＦＦ状態にする。出力スイッチ制御回路ＳＣは、電圧モニタ期間以外には、Ｌレベルの信号を出力することによって出力スイッチＯＳＸ，ＯＳＹをオン状態にする。

なお、実施の形態１で説明したように、出力スイッチ制御回路ＳＣは、入力電圧ＶＩＮが低くて昇圧動作が行われない場合に出力ノードＮＯＵＴから電流が逆流しないように出力スイッチＯＳＸ，ＯＳＹをオフさせる。あるいは、出力スイッチ制御回路ＳＣは、負荷容量ＣＬの電荷がほぼ０である昇圧開始時に、ＤＣ−ＤＣコンバータ１Ｄの内部回路用電源電圧を早く上昇させたい場合などに出力スイッチＯＳＸ，ＯＳＹをオフするようにしてもよい。

［ＤＣ−ＤＣコンバータ１Ｄの動作］
図１０は、ＭＰＰＴ制御を行なわない場合における図９のＤＣ−ＤＣコンバータ１Ｄの動作を示すタイミング図である。

まず、ＭＰＰＴ制御の不使用時の動作例について図９、図１０を用いて説明する。図１０に示す例では、第１の出力電圧ＶＯＵＴＸの昇圧よりも第２の出力電圧ＶＯＵＴＹの昇圧を優先している。

非ＭＰＰＴ制御モードの場合には、入力コンデンサＣｉｎは直接接地ノードＧＮＤに接続したのと同じであり、スイッチ部７（遅延回路Ｄ、スイッチトランジスタＣＳ）は省略可能である。ＤＣ−ＤＣコンバータ１Ｄは、通常のＳＩＭＯ技術のＤＣ−ＤＣコンバータとして動作する。

ＭＰＰＴ信号がＬレベルなのでサンプルホールド回路ＳＨと比較器ＣＭＰ１はディスエーブル状態で、比較器ＣＭＰ１の出力はＨレベルである。定電圧制御回路ＰＡの出力信号はＡＮＤゲートＡＧ１を介してローサイドスイッチＬＳのゲートにそのまま伝わり昇圧動作が行われる。

出力電圧ＶＯＵＴＹの昇圧を優先するので、昇圧初期（時刻ｔ１）は、ハイサイドスイッチＨＳＸはＯＦＦ状態が続くように同期整流制御回路ＳＹＮによって制御される（すなわち、上記の第２の変換期間）。このとき、ハイサイドスイッチＨＳＹは同期整流制御回路ＳＹＮによって出力ノードＮＯＵＴＹが整流ダイオードのカソード側となるような制御が行われる。

時刻ｔ２で出力電圧ＶＯＵＴＹが目標電圧に到達すると、ＶＯＵＴＸの昇圧が始まる（すなわち、上記の第１の変換期間、図１０の時刻ｔ３）。ハイサイドスイッチＨＳＸは同期整流制御回路ＳＹＮによって出力ノードＮＯＵＴＸが整流ダイオードのカソード側となるような制御が行われる。同期整流制御回路ＳＹＮは出力電圧ＶＯＵＴＹを維持する程度に、ハイサイドスイッチＨＳＸのＯＮ時間を少し削ってハイサイドスイッチＨＳＹのＯＮ時間に割り当てる（すなわち、大部分は第１の変換期間であるが、一部が第２の変換期間となる）。

やがて出力電圧ＶＯＵＴＸも目標電圧に到達すると（時刻ｔ４）、ＤＣ−ＤＣコンバータ１Ｄの入力電流が減少するので、直流電源Ｃｅｌｌからの入力電圧ＶＩＮが上昇してくる。

図１１は、ＭＰＰＴ制御モード時における図９のＤＣ−ＤＣコンバータ１Ｄの動作を示すタイミング図である。

次にＭＰＰＴ制御モード時の動作について、図９、図１１を参照して説明する。ＭＰＰＴ制御モード時では、負荷２Ｘ，２Ｙに対して直流電源Ｃｅｌｌの供給電力が不足し、入力電圧ＶＩＮがＣｅｌｌの無負荷電圧の約０．８倍以下となったとき、比較器ＣＭＰ１出力がＬレベルとなる。これにより、ローサイドスイッチＬＳは定電圧制御回路ＰＡの出力レベルによらずＯＦＦとなり、昇圧動作は入力電圧ＶＩＮの回復まで行われなくなる。

ＢＲＫＤＣＢ信号がＬレベルのときは（時刻ｔ１〜ｔ２、時刻ｔ５〜ｔ６、時刻ｔ８〜ｔ９）、直流電源Ｃｅｌｌの無負荷電圧を取得するため、昇圧動作が行われない。したがって昇圧動作のためにローサイドスイッチＬＳが定電圧制御回路Ｐの信号を受けて開閉を行うのは、ＢＲＫＤＣＢ信号がＨレベルでありかつ比較器ＣＭＰ１の出力がＨレベルのときである。

出力電圧ＶＯＵＴＸの昇圧よりも出力電圧ＶノードＮＯＵＴＹの昇圧の優先度を高くしているので、昇圧開始時には、ハイサイドスイッチＨＳＹが整流動作を行って電圧ＤＶＯＵＴＹおよび出力電圧ＶＯＵＴＹの昇圧が行われる。その間、ハイサイドスイッチＨＳＸはＯＦＦ状態のままである。

ＢＲＫＤＣＢ信号がＬレベルとなる電圧モニタ期間（時刻ｔ１〜ｔ２、時刻ｔ５〜ｔ６、時刻ｔ８〜ｔ９）では、出力スイッチ制御回路ＳＣの制御によって出力スイッチＯＳＸ、ＯＳＹがＯＦＦし、直流電源Ｃｅｌｌからの負荷電流が流れないようにしている。なお、この電圧モニタ期間は、スイッチトランジスタＣＳがＯＦＦ状態になることで入力コンデンサＣｉｎの充電経路が遮断される。これによってスイッチトランジスタＣＳ、遅延回路Ｄを設けない場合よりも電圧モニタ期間を短く設定できる。

電圧ＤＶＯＵＴＹおよび出力電圧ＶＯＵＴＹが目標電圧に達すると（時刻ｔ４）、電圧ＤＶＯＵＴＸおよび出力電圧ＶＯＵＴＸの昇圧が開始される。負荷２Ｙによって出力電圧ＶＯＵＴＹが低下しないように、同期整流制御回路ＳＹＮは、出力電圧ＶＯＵＴＹが維持される程度に、ハイサイドスイッチＨＳＸのＯＮ時間を少し削ってハイサイドスイッチＨＳＹのＯＮ時間に割り当てる。

以上の構成および動作によって、ＳＩＭＯ方式ＤＣ−ＤＣコンバータにおいて、実施の形態１，２の場合と同様のＭＰＰＴ制御を実現することができる。

また、図９を少し変形して実施例の形態３同様、ＶＯＵＴＸ側のＭＰＰＴ制御のみ行い、ＶＯＵＴＹ側のＭＰＰＴ制御を行わなくすることができる。このためには比較器ＣＭＰ１の出力をＮＡＮＤゲートＡＧ１でなく、定電圧制御回路ＰＡに入力する。定電圧制御回路ＰＡは入力電圧ＶＩＮがＣｅｌｌの無負荷電圧の約０．８倍以下となったとき、ハイサイドスイッチＨＳＸがＯＦＦとなり、ＶＯＵＴＸの昇圧動作が入力電圧ＶＩＮの回復まで行われなくするように、同期整流回路ＳＹＮを制御し、さらにローサイドスイッチＬＳを制御する。一方、ＶＯＵＴＹの昇圧は入力電圧ＶＩＮが無負荷電圧の約０．８倍以下か否かによらず、継続するように同期整流回路ＳＹＮとローサイドスイッチＬＳを制御する。なお、ＢＲＫＤＣＢ信号がＬレベルとなる無負荷時ＶＩＮ入力電圧モニタ期間はＶＯＵＴＸ、ＶＯＵＴＹ側とも昇圧動作を行わない。

［変形例］
実施の形態４では、出力スイッチ制御回路ＳＣは、ＢＲＫＤＣＢ信号がＬレベルとなる電圧モニタ期間では、出力スイッチＯＳＸ，ＯＳＹをオフ状態にしていた。これに代えて、ハイサイドスイッチＨＳＸ，ＨＳＹをオフ状態にするように制御してもよい。より一般的に言えば、スイッチング制御回路５Ａは、電圧モニタ期間には、ハイサイドスイッチＨＳＸおよび出力スイッチＯＳＸの少なくとも一方をオフ状態にするとともに、ハイサイドスイッチＨＳＹおよび出力スイッチＯＳＹの少なくとも一方をオフ状態にする。

なお、図９のＤＣ−ＤＣコンバータ１Ｄでは、図７のＤＣ−ＤＣコンバータ１Ｂと同様に、スイッチ部７（スイッチトランジスタＣＳおよび遅延回路Ｄ）を備えたものについて説明した。図２のＤＣ−ＤＣコンバータ１Ａと同様にスイッチ部７を備えていなくても、電圧モニタ期間を長めに設定しなければならない点を除いて、同様の効果を奏する。

＜実施の形態５＞
図１２は、実施の形態５によるＤＣ−ＤＣコンバータ１Ｅの構成を示すブロック図である。実施の形態５では、ＤＣ−ＤＣコンバータ１Ｅとして非絶縁型の降圧コンバータ（降圧チョッパ）を例示する。

図１２を参照して、ＤＣ−ＤＣコンバータ１Ｅは、直流電源Ｃｅｌｌが接続される入力ノードＮＩＮと、負荷が接続される出力ノードＮＯＵＴと、降圧型のＤＣ−ＤＣ変換を行なう変換部３Ｂと、変換部３Ｂの動作を制御する変換制御部４Ｂと、入力コンデンサＣｉｎと、スイッチ部７とを含む。

具体的には、変換部３Ｂは、ハイサイドスイッチＨＳとしてのＰＭＯＳトランジスタと、ローサイドスイッチＬＳとしてのダイオードと、インダクタＬと、出力コンデンサＣｏｕｔとを含む。

ハイサイドスイッチＨＳの一端は、入力ノードＮＩＮに接続される。ローサイドスイッチＬＳは、入力ノードＮＩＮと接地ノードＧＮＤとの間に、ハイサイドスイッチＨＳと直列に接続される。ローサイドスイッチＬＳを構成するダイオードのアノードが接地ノードＧＮＤに接続される。インダクタＬは、ハイサイドスイッチＨＳとローサイドスイッチＬＳとの接続ノードＮＣＮと、出力ノードＮＯＵＴとの間に接続される。出力コンデンサＣｏｕｔは、出力ノードＮＯＵＴと接地ノードＧＮＤとの間に接続される。

変換制御部４Ｂは、サンプルホールド回路ＳＨと、比較器ＣＭＰ１と、スイッチング制御回路５Ｂとを含む。スイッチング制御回路５Ｂは、定電圧制御回路Ｐと、ＮＡＮＤゲートＮＡＧ１とを含む。これらの構成要素のうち、サンプルホールド回路ＳＨおよび比較器ＣＭＰ１の構成および動作は、実施の形態１の図１、図２で説明したものと同様であるので説明を繰り返さない。

定電圧制御回路Ｐは、図１２の場合、ＰＦＭ方式の電圧モード制御によってハイサイドスイッチＨＳのスイッチングを制御する。具体的に、定電圧制御回路Ｐは出力電圧ＶＯＵＴを受ける。定電圧制御回路Ｐは、出力電圧ＶＯＵＴが目標電圧以下のときは所定のデューティ比のパルス信号を出力し、出力電圧ＶＯＵＴが目標電圧を超えたときにはＬレベルの信号を出力する。上記のデューティ比は、目標電圧に応じて定められる。なお、ＤＣ−ＤＣ変換の方式は、上記の例には限られず、ＰＷＭ方式であってもよいし、電流モード制御であってもよい。

ＮＡＮＤゲートＮＡＧは、比較器ＣＭＰ１の出力信号と、ＢＲＫＤＣＢ信号と、定電圧制御回路Ｐの出力信号とを受ける。ＡＮＤゲートＡＧ１は、これらの信号の論理積の否定を、ハイサイドスイッチＨＳを構成するＰＭＯＳトランジスタのゲートに入力する。したがって、ＢＲＫＤＣＢ信号がＨレベルでありかつ比較器ＣＭＰ１の出力信号がＨレベルの場合には、ハイサイドスイッチＨＳは、定電圧制御回路Ｐの出力信号に応じてＯＮ状態またはＯＦＦ状態に切替わる。ＢＲＫＤＣＢ信号がＬレベルの場合（電圧モニタ期間）には、ハイサイドスイッチＨＳはＯＦＦ状態になる。比較器ＣＭＰ１の出力信号がＬレベルの場合（入力電圧ＶＩＮが閾値電圧以下の場合）にも、ハイサイドスイッチＨＳはＯＦＦ状態になる。

図１２に示す降圧タイプでは、ハイサイドスイッチＨＳをＯＦＦすると入力ノードＮＩＮと出力ノードＮＯＵＴ間の接続が切れるため、入力電源を無負荷状態にする目的での出力スイッチは不要である。

以上の構成によって、降圧タイプのＤＣ−ＤＣコンバータ１Ｅにおいて、実施の形態１，２の場合と同様のＭＰＰＴ制御を実現することができる。

なお、ローサイドスイッチＬＳは、ダイオードに代えてＮＭＯＳトランジスタなどの半導体トランジスタであってもよい。この場合、ローサイドスイッチＬＳを構成するトランジスタは、ハイサイドスイッチＨＳがＯＮ状態のときＯＦＦ状態となり、ハイサイドスイッチＨＳがＯＦＦ状態のときＯＮ状態になるように、スイッチング制御回路５Ｂによって制御される。

図１２のＤＣ−ＤＣコンバータ１Ｅでは、図７のＤＣ−ＤＣコンバータ１Ｂと同様に、スイッチ部７（スイッチトランジスタＣＳおよび遅延回路Ｄ）を備えたものについて説明した。図２のＤＣ−ＤＣコンバータ１Ａと同様にスイッチ部７を備えていなくても、電圧モニタ期間を長めに設定しなければならない点を除いて、同様の効果を奏する。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

１，１Ａ〜１Ｅ ＤＣ−ＤＣコンバータ、２，２Ｘ，２Ｙ 負荷、３，３Ａ，３Ｂ，３Ｘ，３Ｙ 変換部、４，４Ａ，４Ｂ，４Ｘ，４Ｘ 変換制御部、５，５Ａ，５Ｂ スイッチング制御回路、６ システム制御部、７ スイッチ部、８ 集積回路、ＣＬ，ＣＬＸ，ＣＬＹ 負荷容量、ＣＭＰ１，ＣＭＰ２ 比較器、ＣＳ スイッチトランジスタ、Ｃｅｌｌ 直流電源、Ｃｏｕｔ，ＣｏｕｔＸ，ＣｏｕｔＹ 出力コンデンサ、Ｄ 遅延回路、ＧＮＤ 接地ノード、ＨＳ，ＨＳＸ，ＨＳＹ ハイサイドスイッチ、Ｌ インダクタ、ＬＳ ローサイドスイッチ、ＭＰＰＴ，ＢＲＫＤＣＢ 制御信号、ＮＩＮ 入力ノード、ＮＯＵＴ，ＮＯＵＴＸ，ＮＯＵＴＹ 出力ノード、ＯＳ，ＯＳＸ，ＯＳＹ 出力スイッチ、Ｐ，ＰＡ 定電圧制御回路、ＳＣ 出力スイッチ制御回路、ＳＨ サンプルホールド回路、ＳＹＮ 同期整流制御回路、ＶＩＮ 入力電圧、ＶＯＵＴ，ＶＯＵＴＸ，ＶＯＵＴＹ 出力電圧（変換電圧）。

Claims (9)

1. 直流電源に接続される入力ノードと、
   第１の負荷に接続される第１の出力ノードと、
   前記入力ノードの電圧を変換して第１の変換電圧を生成し、生成した前記第１の変換電圧を前記第１の出力ノードに出力する第１の変換部と、
   前記第１の変換部の動作を制御することによって前記第１の変換電圧の大きさを調整する第１の制御部とを備え、
   前記第１の制御部は、入力電圧制御モードのとき、前記入力ノードの電圧が設定された閾値電圧以下にならないように前記第１の変換部の動作を制御し、
   前記第１の制御部は、前記入力電圧制御モードのときに電圧モニタ期間を定期的に設け、各前記電圧モニタ期間では、前記直流電源から前記第１の変換部を介して電流が流れないようにしたときの前記入力ノードの電圧を無負荷電圧として検出し、
   前記第１の制御部は、直前の前記電圧モニタ期間のときに検出された前記無負荷電圧に所定の比率を乗じた電圧値を前記閾値電圧に設定する、ＤＣ−ＤＣコンバータ。
2. 前記第１の制御部は、
   前記電圧モニタ期間ごとに前記無負荷電圧を検出して保持するサンプルホールド回路と、
   前記サンプルホールド回路に保持された前記無負荷電圧に前記所定の比率を乗じた電圧値と、前記入力ノードの電圧とを比較する比較器とを含み、
   前記第１の制御部は、前記入力電圧制御モードのときには、前記比較器の比較結果に応じて前記第１の変換部の動作を制御する請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記サンプルホールド回路および前記比較器に供給される電源電圧は、前記入力電圧制御モードでないときに遮断される、請求項２に記載のＤＣ−ＤＣコンバータ。
4. 前記入力ノードと接地ノードとの間に接続された入力コンデンサと、
   前記入力コンデンサと直列に接続されたスイッチとをさらに備え、
   前記スイッチは、前記電圧モニタ期間が開始されると非導通状態になり、前記第１の制御部によって前記無負荷電圧が検出された後に導通状態になる、請求項１に記載のＤＣ−ＤＣコンバータ。
5. 第２の負荷に接続される第２の出力ノードと、
   前記入力ノードと前記第２の出力ノードとの間に接続され、前記入力ノードの電圧を変換して第２の変換電圧を生成し、生成した前記第２の変換電圧を前記第２の出力ノードに出力する第２の変換部と、
   前記第２の変換部の動作を制御することによって前記第２の変換電圧の大きさを調整する第２の制御部とをさらに備え、
   前記第２の制御部は、前記電圧モニタ期間のとき、前記直流電源から前記第２の変換部を介して電流が流れないようにする、請求項１に記載のＤＣ−ＤＣコンバータ。
6. 前記第１の変換部は、
   前記入力ノードに一端が接続されるインダクタと、
   前記入力ノードと接地ノードとの間に、前記インダクタと直列に接続された第１の半導体素子と、
   前記インダクタと前記第１の半導体素子との接続ノードに一端が接続された第２の半導体素子と、
   前記第２の半導体素子の他端と前記第１の出力ノードとの間に接続された第３の半導体素子とを含み、
   前記第１の制御部は、前記第１の出力ノードの電圧または前記第２および第３の半導体素子間の接続ノードの電圧に応じて、前記第１の半導体素子を導通状態または非導通状態に切替え、
   前記第２の半導体素子は、前記第１の半導体素子が導通状態のとき非導通状態になり、
   前記第１の制御部は、前記電圧モニタ期間には、前記第１の半導体素子を非導通状態にし、前記第２および第３の半導体素子の少なくとも一方を非導通状態にし、
   前記第１の制御部は、前記入力電圧制御モードの場合には、前記入力ノードの電圧が前記閾値電圧以下のときに、前記第１の半導体素子を非導通状態にする、請求項１に記載のＤＣ−ＤＣコンバータ。
7. 前記ＤＣ−ＤＣコンバータは、第２の負荷に接続された第２の出力ノードをさらに備え、
   前記第１の変換部は、第１の変換期間に、前記入力ノードの電圧を変換して第１の変換電圧を生成し、生成した前記第１の変換電圧を前記第１の出力ノードに出力し、
   前記第１の変換部は、第２の変換期間に、前記入力ノードの電圧を変換して第２の変換電圧を生成し、生成した前記第２の変換電圧を前記第２の出力ノードに出力し、
   前記第１の変換部は、前記電圧モニタ期間には、前記第１および第２の変換電圧の生成および出力を停止する、請求項１に記載のＤＣ−ＤＣコンバータ。
8. 前記第１の変換部は、
   前記入力ノードに一端が接続されるインダクタと、
   前記入力ノードと接地ノードとの間に前記インダクタと直列に接続された第１の半導体素子と、
   前記インダクタと前記第１の半導体素子との接続ノードに一端が接続された第２の半導体素子と、
   前記第２の半導体素子の他端と前記第１の出力ノードとの間に接続された第３の半導体素子と、
   前記インダクタと前記第１の半導体素子との接続ノードに一端が接続された第４の半導体素子と、
   前記第４の半導体素子の他端と前記第２の出力ノードとの間に接続された第５の半導体素子とを含み、
   前記第１の制御部は、前記第１の変換期間には、前記第１の出力ノードの電圧または前記第２および第３の半導体素子間の接続ノードの電圧に応じて、前記第１の半導体素子を導通状態または非導通状態に切替え、
   前記第１の制御部は、前記第２の変換期間には、前記第２の出力ノードの電圧または前記第４および第５の半導体素子間の接続ノードの電圧に応じて、前記第１の半導体素子を導通状態または非導通状態に切替え、
   前記第１の制御部は、前記第１の変換期間には、前記第４の半導体素子を非導通状態にするとともに、前記第１の半導体素子を導通状態にしたとき前記第２の半導体素子を非導通状態にし、
   前記第１の制御部は、前記第２の変換期間には、前記第２の半導体素子を非導通状態にするとともに、前記第１の半導体素子を導通状態にしたとき前記第４の半導体素子を非導通状態にし、
   前記第１の制御部は、前記電圧モニタ期間には、前記第１の半導体素子を非導通状態にし、前記第２および第３の半導体素子の少なくとも一方を非導通状態にし、前記第４および第５の半導体素子の少なくとも一方を非導通状態にし、
   前記第１の制御部は、前記入力電圧制御モードに設定されている場合には、前記入力ノードの電圧が前記閾値電圧以下のときに、前記第１の半導体素子を非導通状態にする、請求項７に記載のＤＣ−ＤＣコンバータ。
9. 前記第１の変換部は、
   前記入力ノードに一端が接続される第１の半導体素子と、
   前記入力ノードと接地ノードとの間に、前記第１の半導体素子と直列に接続された第２の半導体素子と、
   前記第１および第２の半導体素子間の接続ノードと前記第１の出力ノードとの間に接続されたインダクタとを含み、
   前記第１の制御部は、前記第１の出力ノードの電圧に応じて、前記第１の半導体素子を導通状態または非導通状態に切替え、
   前記第２の半導体素子は、前記第１の半導体素子が導通状態のとき非導通状態になり、
   前記第１の制御部は、前記電圧モニタ期間には、前記第１の半導体素子を非導通状態にし、
   前記第１の制御部は、前記入力電圧制御モードの場合には、前記入力ノードの電圧が前記閾値電圧以下のときに、前記第１の半導体素子を非導通状態にする、請求項１に記載のＤＣ−ＤＣコンバータ。

Images